CN1096138C - 保护电路和采用该保护电路的电路 - Google Patents
保护电路和采用该保护电路的电路 Download PDFInfo
- Publication number
- CN1096138C CN1096138C CN98120793A CN98120793A CN1096138C CN 1096138 C CN1096138 C CN 1096138C CN 98120793 A CN98120793 A CN 98120793A CN 98120793 A CN98120793 A CN 98120793A CN 1096138 C CN1096138 C CN 1096138C
- Authority
- CN
- China
- Prior art keywords
- circuit
- protective circuit
- voltage
- protective
- surge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/62—Protection against overvoltage, e.g. fuses, shunts
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
- H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
- H02H9/042—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage comprising means to limit the absorbed power or indicate damaged over-voltage protection device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
Abstract
本发明公开了一种具有防浪涌的高保护限度和调整该保护限度的能力的保护电路。保护电路101以这样一种方式构成,即,把增强型N沟道MOS晶体管102的漏极接到输入端306,把其栅极和源极接到电阻103的一端,而把电阻103的另一端接到地端205。这样,在该保护电路101中设置了用来调整电流的装置,以便适当增大保护工作时保持电路101的电阻以获得一个电路结构,在该电路结构中不易流过大电流。
Description
本发明涉及一种用来保护内电路免遭诸如静电或浪涌之类的异常电压或异常电流的保护电路,还涉及一种采用该保护电路的电路。
传统的保护电路以这样一种方式保护内电路,即,把该保护电路接在一个地端和从内电路伸出的外部输入/输出端之间,只在施加静电或浪涌的情况下才接通该保护电路,以便使静电或浪涌从输入/输出端流到地端而不流过内电路。
图2是一个表示含一传统保护电路的电路框图。
图2中,把地端205、用来接电源208的外部输入端206、和用来接外部负载209的外部输出端207从内电路203伸出,根据一个目的把一个特殊的功能赋予该内电路203。把保护电路201接在地端205与外部输入端206之间,把保护电路202接在地端205与外部输出端207之间,从而构成一个电路204。
当一个高于内电路最大工作电压的电压加到外部输入端206上时,立刻接通保护电路201以流过一个电流,从而降低外部输入端206的电压。这样,该保护电路保护内电路203免遭加到外部输入端206上的静电或浪涌。保护电路202也以与保护电路201同样的方式保护内电路203免遭加到外部输出端207上的静电或浪涌。
图3是表示一个传统保护电路的电路图。
图3中,以这样一种方式构成保护电路301,即,把是一种MIS晶体管的增强型N沟道MOS晶体管302(下文称作NMOSTr302)的漏极接到输入端306,而把栅极、源极和衬底接到地端205。由于NMOS Tr302的栅极与源极处于相同电位,所以漏极与源极之间的沟道通常处于绝缘状态。
参照图4描述图3中所示保护电路的保护工作。
图4是表示保护电路301的伏安特性曲线的图。
图4中,当加在图3中保护电路的输入端306与地端205之间的电压增大时,在该电压超出漏极与源极之间的耐压Vt的时候,于已处于绝缘状态的NMOS Tr 302中发生表面击穿,并且还由保持电压Vh导致一个急返。由此,使漏极与源极之间的沟道可导电。到这时,一个大电流通过作为保护电路301的NMOS Tr302从输入端306流到地端205,从而降低了输入端306的电压。之后,当输入端306的电压降到低于Vh时,NMOS Tr302再次返回到绝缘状态,保护电路301结束保护工作。
当调整NMOS Tr302的耐压Vt以使它不低于内电路203的最大工作电压而不高于内电路203的耐压、并且用外部输入端206或外部输出端207代替输入端306时,可以把图3中的保护电路301用作图2中的保护电路201或保护电路202,并且保护电路301能够保护内电路203免遭输入到外部输入端206或外部输出端207的静电或浪涌。
但是,在如图3中所构造的传统保护电路301中,由于只用NMOS Tr302的一个很小的导电电阻限制保护工作的电流,所以往往一个大电流流过保护电路301。另外,由于很难增大导电电阻,而且制造半导体的不均匀度很大,所以就有这样一个问题,即,很难获得期望值并且很难调整该电阻。
图4中,当把施加到输入端306上的电压从其中通过急返流过一个大电流的状态进一步增大时,如果一个电流增大以致该电流超出NMOS Tr302的容许电流Im的话,则NMOS Tr302发生热损坏从而使它短路或处于绝缘状态而损坏。在短路破坏的情况下,由于输入端306与地端205短路,所以不可能把一个输入信号加到输入端306上,而在把内电路接到输入端306上的情况下,内电路不可能正常工作。另一方面,在绝缘破坏的情况下,由于即使把一个浪涌加到输入端306上保护电路在这之后也不工作,所以在内电路接到输入端306上的情况下,就会有这样一种情况,即,浪涌加到内电路上以致损坏内电路。像这样,保护电路的破坏对内电路和由保护电路与内电路组成的电路有相当坏的影响。
在该传统的保护电路中,由于保护工作的电阻很小,所以有这样一个问题,即,往往流过超过MIS晶体管容许电流的一个电流以致常发生如上所述的保护电路的破坏。另外,还有一个问题,即,常发生由保护电路的破坏造成的内电路的不良工作或破坏。也就是说,有这样一个问题,即,防浪涌的保护限度很低以致不能获得足够的保护特性。
另外,在该传统的保护电路中,有这样一个问题,即,由于很难增大和调整保护工作的电阻,所以不可能任意调整保护限度。
由于上述问题,就有不可能提供一种具有良好安全性的电路的问题。
因此本发明的一个目的是解决已有技术的以上问题并提供一种保护电路,在该保护电路中实现高保护限度以防浪涌并能任意调整保护限度。
为了解决以上问题,按照本发明的保护电路,采用这样一种电路结构,即,在该保护电路中设置用来调整电流的装置,并且适当增大保护工作期间在导电时的保护电路的电阻,从而不易流过大电流。
按照本发明保护电路的前述结构,当施加一个浪涌以使保护电路工作并且在任意待保护端与地端之间的一个部分变成导电状态时,所述用来调整电流的装置工作以限制流过保护电路的电流值。这样,由于只有一个比已有技术中电流更小的电流流过保护电路,所以保护电路不易受破坏,从而可以保护内电路免遭较大浪涌。也就是说,可以增大保护电路的保护限度。
另外,由于能够通过用来调整电流的装置把流过保护电路的电流值调节到任意值,所以可以调整保护电路的保护限度。
在附图中:
图1是表示本发明第一实施例的一个保护电路的电路图;
图2是表示包括一个传统保护电路的电路方框图;
图3是表示一个传统保护电路的电路图;
图4是表示图3中所示传统保护电路的伏安特性的曲线图;
图5是表示显示本发明保护电路的实用性的浪涌电阻特性的图;
图6是表示本发明第二实施例的一个保护电路的电路图;
图7是表示本发明第三实施例的一个保护电路的电路图;
图8是表示包括本发明的一个保护电路的电路方框图;
现在参照附图描述本发明的优选实施例。
图1是表示本发明第一实施例的一个保护电路的电路图。
在图1中,以这样一种方式构成保护电路101,即,把属于一种MIS晶体管的增强型N沟道MOS晶体管102(下文称作NMOS Tr102)的漏极接到输入端306上,把栅极、源极和衬底接到电阻103的一端上,并把电阻103的另一端接到地端205。NMOS Tr102与NMOS Tr302类似,由于栅极和源极处于相同的电位,所以漏极与源极之间的沟道常处于绝缘状态。但是,如果一个超过NMOS Tr102的漏极与源极之间耐压的电压加到输入端306上,则NMOS Tr102发生表面击穿,然后导致一个急返以致使漏极与源极之间的沟道可导电。到这时,一个电流从输入端306通过NMOS Tr102和电阻103流到地端205,从而降低了输入端306的电压。之后,当输入端306的电压降到NMOS Tr102的保持电压以下时,漏极与源极之间的沟道再次返回到绝缘状态。这里,由于电阻103的阻值R103与NMOSTr102的导电阻值R102相串联,所以流过保护电路101的电流值可由R102+R103适当限定。
下面,为了说明电阻103的作用,假定一个浪涌加到传统保护电路301和本发明的保护电路101上,一个由该电涌产生的超过图4所示的Im的电流流到图3所示的保护电路301。在该浪涌加到传统保护电路301上的情况下,保护电路301如上所述受到破坏。另一方面,在该浪涌加到本发明的保护电路101上的情况下,通过把电阻103设定到一个适当的值,可以把在保护工作时流过的电流限制到Im或更少。如上所述,由于NMOS Tr102与NMOS Tr302类似,所以NMOS Tr102的容许电流与Im相同。这样,保护电路101不受破坏并且能够继续进行保护工作。
图5是表示本发明的一个保护电路实用性的浪涌电阻特性图。
图5表示在一个浪涌加在保护电路的地端205和输入端306之间时保护电路受到破坏的电压与该浪涌宽度之间关系的检验结果。根据图5,当具有阻值R103的电阻由一个约230Ω的扩散电阻制成时,与传统保护电路301的浪涌电阻特性曲线“b”相比,本发明保护电路101的浪涌电阻特性曲线“a”表明其保护限度明显地高。因而可知本发明是有实效的。
如上所述,同传统的保护电路相比,本发明的保护电路能够增大保护限度以免遭浪涌。
在传统的保护电路中,由于在保护工作时的电阻值仅由NMOS Tr302的一个小导电电阻值构成,所以实际上不可能增大导电电阻值。另外,当考虑到经一个半导体制造过程导电电阻值会变得不均匀时,很难在制造之后将该电阻值固定到一个目标值并且很难调整它。另一方面,在本发明的保护电路101中,不仅能考虑到加到待保护的内电路上浪涌的巨大而任意将电阻值R103设定到一个值,而且易于把该值固定到一个目标值,或者易于在制造后调整该值。
由以上可知,同传统的保护电路相比,在本发明的保护电路中,易于调整保护限度以免遭浪涌。
可以根据一个假定的浪涌电压、MIS晶体管的一个保持电压和一个容许电流大致地计算电阻值R103。
如果满足以下的不等式:
R103>(假定的浪涌电压-保持电压)/容许电流(1)
那么即使施加了假定的浪涌电压,也不会破坏保护电路101。因而最好R103满足以上不等式。
但是,即使满足了公式(1),如果R103太大,那么输入端306的电压就会增大,直到该浪涌的能量已通过保护电路101完全流到地端为止。如果输入端306的电压超过待保护的、接到该输入端上的内电路的耐压,那么就会破坏内电路。因而更加优选的作法是:R103满足不等式(1),并且把R103设定到一个尽可能小的值。
图6是表示本发明第二实施例的一个保护电路的电路图。
在图6中,以这样一种方式构成保护电路601,即,把属于一种MIS晶体管的增强型P沟道MOS晶体管602(下文称作PMOS Tr602)的漏极接到地端205,把该晶体管602的栅极、源极和衬底接到电阻603的一端,而把电阻603的另一端接到输入端306上。
保护电路601也能进行与保护电路101相同的保护工作,并能获得同样的效果。
图7是表示本发明的第三实施例的一个保护电路的电路图。
在图7中,把电阻704插在保护电路的输入端306与NMOSTr102的漏极之间以构成保护电路701。
保护电路701也能进行与保护电路101相同的保护工作,并获得同样的效果。
像这样,如果本发明的保护电路具有一个结构以使流到MIS晶体管上的电流调整到击穿状态下MIS晶体管的容许电流或更少,这就足够了,而且作为用来调整电流的手段,除了在各实施例中所示的电阻外,可以采用任何电路结构。把MIS晶体管的栅极电压设定到一个电压以使MIS晶体管的漏极与源极之间的沟道关断,这就足够了,并且除了如本实施例中接到源端之外,还可以采用任何的电路结构。
当把MIS晶体管的耐压调整到内电路203的最大工作电压之上和内电路203的耐压之下时,可以把本发明的任何一个保护电路用作图2中的保护电路201或保护电路202,并且由外部输入端206或外部输出端207代替输入端306。这样,保护电路能够保护内电路203免遭输入到外部输入端206和外部输出端207上的静电或浪涌。以同样的方式,该保护电路可以广泛地用于其它电路的输入与输出端的保护。
图8是其中采用了本发明保护电路的一个电路的方框图。
在图8中,内电路403是一个根据其目的赋予它一个特定功能的电路。从该电路中伸出一个地端405、一个用来接电源408的外部输入端406、和一个用来接外部负载409的外部输出端407。将本发明的保护电路101接在地端405和外部输入端406之间,而且还将本发明的保护电路102接在地端405和外部输出端407之间。电路404由以上各电路组成。
根据本发明的保护电路,同已有技术相比,由于保护工作时的电阻很大,所以一个大于MIS晶体管容许电流的电流不能顺利地流过。这样,本发明具有不易发生保护电路损坏的效果。另外,本发明具有不易发生因保护电路的损坏而造成的内电路的不良工作或损坏的效果。也就是说,本发明具有抗电涌的保护限度很高并且能获得足够的保护性能的效果。
另外,在本发明的保护电路中,由于易于增大和调整保护工作时的电阻,所以本发明具有能任意调整保护限度的效果。
由于有前述效果,本发明具有能提供具有改进的安全性的电路的效果。
Claims (4)
1、一种用来保护一个电路免遭静电或浪涌引起的异常电压或异常电流的保护电路,包括:
至少一个MIS晶体管;和
用来调整流过该MIS晶体管的电流的装置,
其中把该MIS晶体管的栅极电压设定在一个电压,在该电压处该MIS晶体管的漏极与源极之间的沟道是关断的。
2、一种按照权利要求1的保护电路,其中所述用来调整流过该MIS晶体管的电流的装置是串联连接到该MIS晶体管的源极、漏极上或接到该源极和该漏极这两个上的至少一个电阻。
3、一种按照权利要求2的保护电路,其中所述电阻的电阻值R满足以下公式:
R>(A-B)/C
这里,A是进行保护所要防止的一个浪涌电压,B是在该MIS晶体管击穿时的一个保持电压,C是该MIS晶体管的一个容许电流。
4、一种包含按照权利要求1、2或3的保护电路的电路。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9262476A JPH11103021A (ja) | 1997-09-26 | 1997-09-26 | 保護回路および保護回路を用いた電子回路 |
JP262476/97 | 1997-09-26 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1213879A CN1213879A (zh) | 1999-04-14 |
CN1096138C true CN1096138C (zh) | 2002-12-11 |
Family
ID=17376324
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN98120793A Expired - Lifetime CN1096138C (zh) | 1997-09-26 | 1998-09-28 | 保护电路和采用该保护电路的电路 |
Country Status (6)
Country | Link |
---|---|
US (1) | US6091592A (zh) |
JP (1) | JPH11103021A (zh) |
KR (1) | KR100562880B1 (zh) |
CN (1) | CN1096138C (zh) |
HK (1) | HK1019520A1 (zh) |
TW (1) | TW461076B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100502195C (zh) * | 2006-05-26 | 2009-06-17 | 鸿富锦精密工业(深圳)有限公司 | 浪涌抑制电路 |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6587320B1 (en) * | 2000-01-04 | 2003-07-01 | Sarnoff Corporation | Apparatus for current ballasting ESD sensitive devices |
US6583972B2 (en) | 2000-06-15 | 2003-06-24 | Sarnoff Corporation | Multi-finger current ballasting ESD protection circuit and interleaved ballasting for ESD-sensitive circuits |
US6646840B1 (en) * | 2000-08-03 | 2003-11-11 | Fairchild Semiconductor Corporation | Internally triggered electrostatic device clamp with stand-off voltage |
JP2011181848A (ja) * | 2010-03-03 | 2011-09-15 | Sharp Corp | Esd保護回路及びこれを備えた半導体装置 |
WO2013067704A1 (en) * | 2011-11-10 | 2013-05-16 | General Electric Company | Device for failure protection in lighting devices having light emitting diodes |
JP6349217B2 (ja) * | 2014-09-29 | 2018-06-27 | 日立オートモティブシステムズ株式会社 | 電子制御装置 |
CN108335681B (zh) * | 2018-02-13 | 2021-05-25 | 京东方科技集团股份有限公司 | 一种用于薄膜晶体管的防静电单元、驱动电路及显示装置 |
CN112383293A (zh) * | 2020-11-30 | 2021-02-19 | 上海维安半导体有限公司 | 一种智能低边功率开关的控制电路及芯片 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5714216A (en) * | 1980-06-30 | 1982-01-25 | Mitsubishi Electric Corp | Input protecting circuit |
US4527213A (en) * | 1981-11-27 | 1985-07-02 | Tokyo Shibaura Denki Kabushiki Kaisha | Semiconductor integrated circuit device with circuits for protecting an input section against an external surge |
KR950007572B1 (ko) * | 1992-03-31 | 1995-07-12 | 삼성전자주식회사 | Esd 보호장치 |
JP2874583B2 (ja) * | 1995-02-10 | 1999-03-24 | 日本電気株式会社 | 半導体装置の入力保護回路 |
-
1997
- 1997-09-26 JP JP9262476A patent/JPH11103021A/ja active Pending
-
1998
- 1998-08-01 TW TW087112706A patent/TW461076B/zh not_active IP Right Cessation
- 1998-09-23 KR KR1019980039411A patent/KR100562880B1/ko not_active IP Right Cessation
- 1998-09-25 US US09/160,395 patent/US6091592A/en not_active Expired - Lifetime
- 1998-09-28 CN CN98120793A patent/CN1096138C/zh not_active Expired - Lifetime
-
1999
- 1999-10-14 HK HK99104541A patent/HK1019520A1/xx not_active IP Right Cessation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100502195C (zh) * | 2006-05-26 | 2009-06-17 | 鸿富锦精密工业(深圳)有限公司 | 浪涌抑制电路 |
Also Published As
Publication number | Publication date |
---|---|
HK1019520A1 (en) | 2000-02-11 |
KR19990030063A (ko) | 1999-04-26 |
CN1213879A (zh) | 1999-04-14 |
JPH11103021A (ja) | 1999-04-13 |
US6091592A (en) | 2000-07-18 |
TW461076B (en) | 2001-10-21 |
KR100562880B1 (ko) | 2006-06-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4037140A (en) | Protection circuit for insulated-gate field-effect transistors (IGFETS) | |
CN1161808C (zh) | 硅等效正温度系数电路 | |
CN1103121C (zh) | 具有静电防护能力的cmos输出缓冲器 | |
CN1096138C (zh) | 保护电路和采用该保护电路的电路 | |
US7164568B2 (en) | Bi-directional pin or nip low capacitance transient voltage suppressors and steering diodes | |
US6501630B1 (en) | Bi-directional ESD diode structure | |
JP2000349235A (ja) | 電圧クランプされたゲートを備えるパワーmosfet | |
US5557128A (en) | Insulated-gate type bipolar transistor | |
CN1210801C (zh) | 改进的静电放电二极管结构 | |
GB2030387A (en) | Overvoltage protection means for the protection of semiconductor components | |
US8693149B2 (en) | Transient suppression device and method therefor | |
CN1877958A (zh) | 电源装置 | |
CN1551447A (zh) | 闸极偏压可调式的静电放电防护电路 | |
JP2874583B2 (ja) | 半導体装置の入力保護回路 | |
US5691557A (en) | Semiconductor circuit having input protective circuit | |
CN1055566C (zh) | 半导体器件 | |
CN1275326C (zh) | 一种静电放电保护电路 | |
CN1139988C (zh) | 半导体集成电路 | |
CN1202734A (zh) | 静电泄放保护电路 | |
CN1170280A (zh) | 保护电路 | |
CN215185854U (zh) | 浪涌保护电路 | |
CN1979842A (zh) | 衬底触发的静电放电保护电路 | |
CN1835401A (zh) | 输入保护电路 | |
CN1377088A (zh) | 集成电路的静电保护电路 | |
CN1186816C (zh) | 适用于静电放电防护的电压控制元件及其保护电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C41 | Transfer of patent application or patent right or utility model | ||
TR01 | Transfer of patent right |
Effective date of registration: 20160304 Address after: Chiba County, Japan Patentee after: SEIKO INSTR INC Address before: Chiba County, Japan Patentee before: Seiko Instruments Inc. |
|
CX01 | Expiry of patent term | ||
CX01 | Expiry of patent term |
Granted publication date: 20021211 |