JP3383267B2 - Ｉｃウエハの検査装置 - Google Patents

Ｉｃウエハの検査装置

Info

Publication number
JP3383267B2
JP3383267B2 JP2000143867A JP2000143867A JP3383267B2 JP 3383267 B2 JP3383267 B2 JP 3383267B2 JP 2000143867 A JP2000143867 A JP 2000143867A JP 2000143867 A JP2000143867 A JP 2000143867A JP 3383267 B2 JP3383267 B2 JP 3383267B2
Authority
JP
Japan
Prior art keywords
board
circuit board
inspection
common wiring
resistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000143867A
Other languages
English (en)
Other versions
JP2001326257A (ja
Inventor
悦四 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yamaichi Electronics Co Ltd
Original Assignee
Yamaichi Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yamaichi Electronics Co Ltd filed Critical Yamaichi Electronics Co Ltd
Priority to JP2000143867A priority Critical patent/JP3383267B2/ja
Priority to US09/814,963 priority patent/US20010043075A1/en
Publication of JP2001326257A publication Critical patent/JP2001326257A/ja
Application granted granted Critical
Publication of JP3383267B2 publication Critical patent/JP3383267B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07364—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch
    • G01R1/07371—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch using an intermediate card or back card with apertures through which the probes pass

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Measuring Leads Or Probes (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Tests Of Electronic Circuits (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明はＩＣウエハ上のＩＣ
チップ群を複数のグループに分け、各グループ毎に検査
するＩＣウエハの検査装置に係わり、特許第３０４６７
２５号の関連出願に関する。
【０００２】
【従来の技術】ＩＣチップ上には数百のＩＣチップが縦
列と横列とに配置されており、これらＩＣチップ群にプ
ローブ装置を接触させて、このプローブ装置とテスター
装置本体とを信号線で接続してＩＣチップ群のバーンイ
ン検査等をウエハレベル上で行う検査法が試行されてい
る。
【０００３】
【発明が解決しようとする課題】然しながら、一つのＩ
Ｃウエハ上の一つのＩＣチップは数十〜数百の外部接点
を有し、ＩＣウエハ上の数百のＩＣチップにアクセスす
るためには、一つのＩＣチップが保有する外部接点の数
にＩＣチップ群の数を乗じた本数の信号線が必要とな
り、その実現には超極小ピッチの高密度配線パターンを
持つ多層配線基板を形成する非常に高度な技術と高い製
造コストが求められ、それが工業的な実施・普及を妨げ
る要因となっている。
【０００４】更にＩＣウエハとプローブ装置の接触子を
保持する部材との熱膨張差により、ＩＣウエハ上の外部
接点と接触子の位置がずれて、接触不良となる問題点を
有している。
【０００５】
【課題を解決するための手段】本発明はこれらの問題を
適切に解決するＩＣウエハの検査装置を提供するもので
ある。
【０００６】この検査装置は、ＩＣウエハ上のＩＣチッ
プ群を複数のグループに分けて各グループ毎に検査を行
うＩＣウエハの検査装置であって、ＩＣウエハ上のＩＣ
チップ群との信号の授受を行う検査回路ボードと、テス
ター装置本体を検査回路ボードに接続するための上記グ
ループ毎の各ＩＣチップ群に共通の共通信号本線を有す
る共通配線ボードと、多孔プレートの各貫通孔に保護抵
抗を抜き差し可に挿入して多数の保護抵抗を保有せしめ
た抵抗アレーボードとを有している。
【０００７】そして上記共通配線ボードと抵抗アレーボ
ードと検査回路ボードとを重ね合わせて該検査回路ボー
ドと共通配線ボード間に抵抗アレーボードを加圧挟持せ
る重ね合わせ組立体を形成し、上記各保護抵抗の一端が
抵抗アレーボードの一方の表面において検査回路ボード
と接触し、同他端が同抵抗アレーボードの他方の表面に
おいて共通配線ボードと接触する構成にする。又他例と
して上記共通配線ボードと抵抗アレーボードと検査回路
ボードとは別に、多孔プレートの各貫通孔に弾性を有す
る接触子を抜き差し可に挿入して多数の接触子を保有せ
しめた両面多点接続板を形成する。そして上記共通配線
ボードと抵抗アレーボードと両面多点接続板と検査回路
ボードとを重ね合わせて該検査回路ボードと共通配線ボ
ード間に抵抗アレーボードと両面多点接続板とを加圧挟
持し上記各接触子を圧縮せる重ね合わせ組立体を形成
し、上記各保護抵抗の一端が抵抗アレーボードの一方の
表面において上記接触子の反発力により上記検査回路ボ
ードと加圧接触し、同他端が同抵抗アレーボードの他方
の表面において上記接触子の反発力により上記共通配線
ボードと加圧接触する構成にする。
【０００８】この検査装置によれば信号本線を各グルー
プ毎に共用することによって、共通信号本線の数は総支
線数をグループの数で除した数に大巾に減ずることがで
きる。
【０００９】ＩＣウエハ上のＩＣチップ郡を複数のグル
ープに分けて各グループ毎に検査回路ボードを形成した
ので、ＩＣウエハと検査回路ボードとの熱収縮差を可及
的に低減し、ＩＣウエハ上の外部接点と接触子との接触
を確保する。
【００１０】又各グループにおける保護抵抗の挿入目的
が一枚の抵抗アレーボードの介在のみにて容易に達成で
き、又この保護抵抗の挿入により、仮にグループ内の一
つのＩＣチップにショート破損が生じていたとしても、
この保護抵抗により他のグループ内のＩＣチップへの電
流供給不足が有効に防止され、上記グループ分け検査を
適切に実現できる。
【００１１】又検査回路ボードと共通配線ボードと抵抗
アレーボードとの組立体が簡潔合理的に構成でき、無数
の保護抵抗群をグループ毎に仕分けして整然と配置で
き、更には上記保護抵抗が破損した場合の保守交換が容
易である。
【００１２】又検査回路ボードと抵抗アレーボードと共
通配線ボードの各表面を対向配置し、抵抗アレーボード
の各表面において、各保護抵抗の両端を検査回路ボード
と共通配線ボードとに夫々接触させる構成により、上記
保護抵抗の挿入目的と装置全体の薄型化を同時に達成す
ることができる。
【００１３】上記構成に加え、抵抗アレーボードを検査
回路ボードと共通配線ボード間に介在して三者の重ね合
わせ組立体を構成することより、保護抵抗を両ボード間
に加圧挟持し適度な接触圧にて接触させることができ
る。
【００１４】
【００１５】
【００１６】
【発明の実施の形態】以下本発明の実施の形態例を図１
乃至図７に基づき説明する。
【００１７】上記図１乃至図５において１はテスター装
置本体、２はプローブ装置（検査ユニット）を示す。上
記プローブ装置２は共通配線ボード３と検査回路ボード
４とを備える。検査回路ボード４は多層配線回路基板か
ら成り、その一方の表面において共通配線ボード３上に
形成された共通信号本線８から分岐する支線９の端部に
接続し、他方の表面において該表面に設けた多数の電極
パッド３０を、接触子５を介してＩＣウエハ６上の各Ｉ
Ｃチップ７の各外部接点に接続する構造を有する。
【００１８】上記接触子５の具体例として図２，図３に
はコイルバネを示し、該コイルバネの一方の巻端は上記
電極パッド３０に固着接続され、同他方巻端はＩＣウエ
ハ６上のＩＣチップ７の各外部接点に弾力的に加圧接触
するバネ構造を有する。このコイルバネから成る接触子
５はＩＣウエハ６と上記各ボード３，４との熱膨張差に
追随して撓み、同膨張差を吸収する。
【００１９】上記検査回路ボード４を形成する多層配線
回路基板は上記支線９を形成する配線パターンを有して
いる。
【００２０】他方共通配線ボード３はグループ分けされ
た各ＩＣチップ７群に共通の信号本線８を形成する多層
配線基板である。この共通配線ボード３は熱膨張の少な
いベース板、例えば上記多層配線基板にセラミック板又
はガラス板等の熱膨張の少ないバックアッププレートを
貼り合わせ、これによって検査回路ボード４を拘束して
熱膨張を抑止する。
【００２１】本発明に係るＩＣウエハの検査装置は、Ｉ
Ｃウエハ６上のＩＣチップ７群を複数のグループＧ１〜
Ｇｎに分けて各グループ毎に検査を行う検査装置であ
り、例えばＩＣウエハ６上に２００のＩＣチップ７が形
成されている場合、これを複数グループ、例えば１０の
グループに分け、一つのグループＧ内の２０のＩＣチッ
プをグループ毎に検査する検査装置である。
【００２２】上記共通信号本線８とは、上記ＩＣチップ
７がメモリＩＣであれば、共通アドレス信号本線、共通
入出力信号本線等である。
【００２３】その他共通電源本線や縦列と横列のＩＣチ
ップ７群の選択を行う縦横列選択信号本線や接地本線等
が存在するが、説明を簡略化するため省略し、図１にお
いては、共通アドレス信号本線８ａと共通入出力信号本
線８ｂを共通信号本線８として図示している。
【００２４】共通配線ボード３の端部とテスター装置本
体１とは、ケーブル１０を介して共通配線ボード３上の
上記共通信号本線８等と接続される。
【００２５】上記のようにＩＣウエハの検査装置は、Ｉ
Ｃウエハ６上のＩＣチップ７群を複数のグループＧ１〜
Ｇｎに分けて各グループ毎に検査を行う構成を採りなが
ら、図１等に示すように、上記ＩＣチップ７群に接触し
て信号の授受を行うプローブ装置２とテスター装置本体
１間を接続する共通信号本線８を形成し、該共通信号本
線８から分岐して上記各グループＧ内の各ＩＣチップ７
へ導入される支線９に保護抵抗Ｒを挿入する。
【００２６】図２，図３に示すように、ＩＣウエハ６上
のＩＣチップ７群との信号の授受を行う検査回路ボード
４と、テスター装置本体１を検査回路ボード４に接続す
るための上記グループ毎の各ＩＣチップ７群に共通の共
通信号本線８を有する共通配線ボード３を形成する。
【００２７】他方多数の保護抵抗Ｒを保有する抵抗アレ
ーボード１１を形成し、上記検査回路ボード４と共通配
線ボード３と抵抗アレーボード１１とを、該検査回路ボ
ード４と共通配線ボード３間に抵抗アレーボード１１を
介在して各ボード４，３，１１の各表面（各板面）が互
いに対向するよう配置する。
【００２８】上記検査回路ボード４と共通配線ボード３
間に面対向配置された上記抵抗アレーボード１１の一方
の表面において、各保護抵抗Ｒの一端を検査回路ボード
４と直接又は間接的に接触させ、同抵抗アレーボード１
１の他方の表面において同保護抵抗Ｒの他端を共通配線
ボード３と直接又は間接的に接触させる。
【００２９】上記構成により、共通配線ボード３上の共
通信号本線８から分岐して上記各グループ内の各ＩＣチ
ップ７へ導入される各支線９に該抵抗アレーボード１１
を介して各保護抵抗Ｒが挿入される。
【００３０】図２に従い上記保護抵抗Ｒを挿入するため
の具体構造例について説明すると、上記検査回路ボード
４と抵抗アレーボード１１間に、複数の接触子１４を保
有せる両面多点接続板１５を介在し、上記共通配線ボー
ド３と抵抗アレーボード１１と両面多点接続板１５と検
査回路ボード４の各表面（各板面）を対向させつつ重ね
合わせて重ね合わせ組立体２ ′（プローブ装置２）を
形成する。
【００３１】上記重ね合わせ組立体２ ′を共通配線ボ
ード３の全面において多数並設し、該各重ね合わせ組立
体２ ′を半導体ウエハ６上の各ＩＣチップ７群との接
続に供して、テスター装置本体１とＩＣチップ群７間の
接続を図る。
【００３２】上記重ね合わせ組立体２ ′を構成する抵
抗アレーボード１１は図４及び図５に示すように、対向
せる両表面において開口せる多数の貫通孔１２を並設し
た多孔プレート１３を有し、該多孔プレート１３の各貫
通孔１２内に各保護抵抗Ｒを緩挿して形成する。
【００３３】上記保護抵抗Ｒは図６に示すように、セラ
ミックス等の絶縁片の積層体から成る多層絶縁ブロック
２６の各層間に配線２７を巡らせて形成し、該配線２７
の一端を上記多層絶縁ブロック２６の上端に密着した電
極２８と接触させ、同他端を同ブロック２６の下端に密
着した電極２８′と接触させる。上記電極２８，２８′
はＳｎ等の低融点金属により形成されており、上記保護
抵抗Ｒの全体形状として角柱形又は円柱形等を呈する。
【００３４】上記各保護抵抗Ｒは上記多孔プレート１３
の各貫通孔１２に対し抜き差し可能にして、破損した保
護抵抗Ｒのみを交換可能な構成にする。この貫通孔１２
の形状は装填する保護抵抗Ｒの形状に合わせて四角筒孔
又は円筒孔等とする。
【００３５】上記抵抗アレーボード１１に重ねられ、上
記重ね合わせ組立体２′を構成する上記両面多点接続板
１５は、該接続板１５の厚み方向において圧縮弾性を有
する多数の接触子１４を保有し、各接触子１４の一端が
上記保護抵抗Ｒの一端に加圧接触され、同他端が上記検
査回路ボード４の一方表面（重ね合わせ面）に配された
電極パッド１６に加圧接触する。各接触子１４の両端の
加圧接触をより確実にするため、上記各接触部をハンダ
付けしても良い。
【００３６】例えば上記両面多点接続板１５は対向せる
両表面において開口せる多数の貫通孔２２を有する多孔
プレート２３を形成し、この各貫通孔２２内にピン形の
接触子１４を該孔２２の軸線方向において緩挿し抜き差
し可能にする。又上記多孔プレート２３は検査回路ボー
ド４と対向する面に凹所２９を有し、該凹所２９内に上
記検査回路ボード４上の電源用コンデンサーチップ等の
電子部品を収容する。
【００３７】上記共通配線ボード３及び抵抗アレーボー
ド１１及び両面多点接続板１５及び検査回路ボード４の
重ね合わせ組立体２ ′の形成によって、上記接触子１
４が圧縮されて弾力を蓄えた状態におかれる。その反発
力によって前記加圧接触を保証する。
【００３８】即ち、上記抵抗アレーボード１１と多点接
続板１５の両者を上記共通配線ボード３と検査回路ボー
ド４間に重ね合わて介在させ、各ボード３，１１，１
５，４の各表面を互いに対向するよう配置することによ
り、上記各保護抵抗Ｒの一端を抵抗アレーボード１１の
一方の表面において、上記接触子１４を介して検査回路
ボード４の電極パッド１６と加圧接触させ、同保護抵抗
Ｒの他端を同抵抗アレーボード１１の他方の表面におい
て共通配線ボード３の重ね合わせ面に配された電極パッ
ド２１と直接又は間接的に加圧接触させる。
【００３９】上記電極パッド２１は共通信号本線８側に
設けられた支線９を分岐配線するためのパッドであり、
支線９及び保護抵抗Ｒは電極パッド２１を介して共通信
号本線８に対し分岐接続される。
【００４０】つまり抵抗アレーボード１１の各表面にお
いて、上記共通信号本線８からの支線９と検査回路ボー
ド４の配線パターンとが上記各保護抵抗Ｒ及び各接触子
１４を介して電気的に接続され、上記各支線９に各保護
抵抗Ｒが適切に挿入される。
【００４１】又上記共通配線ボード３及び抵抗アレーボ
ード１１及び両面多点接続板１５及び検査回路ボード４
の各ボードに連通せる螺子締結孔１７を夫々形成し、該
螺子締結孔１７に螺子１８を挿入して、上記各ボードを
上記順序で重ね合わせた状態で一体に強固に締結し、該
抵抗アレーボード１１と両面多点接続板１５とを検査回
路ボード４と共通配線ボード間３に加圧挟持した状態を
形成する。
【００４２】又は上記共通配線ボード３及び抵抗アレー
ボード１１及び両面多点接続板１５を重ね合わせ状態に
して螺子１８により締結し、該重合体に上記検査回路ボ
ード４を貼着してもよい。
【００４３】これにより上記各ボード３，１１，１５，
４の加圧的な重ね合わせ状態を保持し、上記保護抵抗Ｒ
の両端と上記共通配線ボードの表面に配した電極パッド
２１及び検査回路ボード４の表面に配した電極パッド１
６の加圧接触を保証して、接触の信頼性を向上すること
ができる。
【００４４】又上記抵抗アレーボード１１は同ボード１
１の貫通孔２４内にピン形の接地用コンタクト１９を保
有する。上記抵抗アレーボード１１の貫通孔２４と上記
両面多点接続板１５の貫通孔２５とを連通して設け、上
記接地用コンタクト１９はこの２４，２５内に緩挿さ
れ、該接地用コンタクト１９を介して上記共通配線ボー
ド３と検査回路ボード４間に接地ラインを形成する。該
接地用コンタクト１９は抵抗アレーボード１１及び両面
多点接続板１５の厚み方向において圧縮弾性を有する接
触子である。
【００４５】更に図７に示すように、上記抵抗アレーボ
ード１１を形成する多孔プレート１３を金属板により形
成し、該金属製多孔プレート１３の対向する両表面並び
に上記各保護抵抗Ｒを緩挿する各貫通孔１２の内周面を
絶縁材にて被覆３４を施し、他方上記接地用コンタクト
１９を緩挿する貫通孔２４の内周面には上記絶縁被覆３
４を施さずに金属を露出させて、接地用コンタクト１９
をこの導電金属面と接触させ接地効果を高める。
【００４６】上記金属製多孔プレート１３は適所におい
て接地ラインに接続し、信号の高速化ひいては高速検査
を可能にする。
【００４７】又上記抵抗アレーボード１１の内周面を絶
縁被覆３４で覆われた貫通孔３１と上記両面多点接続板
１５の貫通孔３２とを連通して設け、この３１，３２内
にピン形の電源用コンタクト３３を緩挿する。該電源用
コンタクト３３は上記両ボード１１，１５の厚み方向に
おいて圧縮弾性を有する接触子であり、上記共通配線ボ
ード３の共通電源本線と検査回路ボード４の電源ライン
とを接続して、各ＩＣチップ７群へ電力を供給する。
【００４８】図３に従い上記保護抵抗Ｒを挿入するため
の他の具体構造例について説明すると、上記検査回路ボ
ード４と抵抗アレーボード１１と共通配線ボード３と
を、各表面を対向させつつ重ね合わせて重ね合わせ組立
体２ ′（プローブ装置２）を形成する。
【００４９】上記重ね合わせ組立体２ ′を共通配線ボ
ード３の全面において多数並設し、該各重ね合わせ組立
体２ ′を半導体ウエハ６上の各ＩＣチップ７群との接
続に供して、テスター装置本体１とＩＣチップ群７間の
接続を図る。
【００５０】上記重ね合わせ組立体２ ′を構成する抵
抗アレーボード１１は図４及び図５に示すように、対向
せる両表面において開口せる多数の貫通孔１２を並設し
た多孔プレート１３を有し、該多孔プレート１３の各貫
通孔１２内に各保護抵抗Ｒを緩挿して形成する。
【００５１】上記保護抵抗Ｒは図６に示すように、セラ
ミックス等の絶縁片の積層体から成る多層絶縁ブロック
２６の各層間に配線２７を巡らせて形成し、該配線２７
の一端を上記多層絶縁ブロック２６の上端に密着した電
極２８と接触させ、同他端を同ブロック２６の下端に密
着した電極２８′と接触させる。上記電極２８，２８′
はＳｎ等の低融点金属により形成されており、上記保護
抵抗Ｒの全体形状として角柱形又は円柱形等を呈する。
【００５２】上記各保護抵抗Ｒは上記多孔プレート１３
の各貫通孔１２に対し抜き差し可能にして、破損した保
護抵抗Ｒのみを交換可能な構成にする。この貫通孔１２
の形状は装填する保護抵抗Ｒの形状に合わせて四角筒孔
又は円筒孔等とする。
【００５３】又上記多孔プレートは上記貫通孔１２内に
保護抵抗Ｒを弾持するスプリング２０を有し、例えば図
示のように検査回路ボード４と対向する側に圧縮弾性を
有するスプリング２０を備える。
【００５４】この場合、上記保護抵抗Ｒの一端は上記共
通配線ボード３の重ね合わせ面に形成された電極パッド
２１との加圧接触に供され、同他端は上記スプリング２
０介して上記検査回路ボード４の一方表面（重ね合わせ
面）に配された電極パッド１６に加圧接触する。この加
圧接触をより確実にするため、各接触部をハンダ付けし
ても良い。
【００５５】上記共通配線ボード３及び抵抗アレーボー
ド１１及び検査回路ボード４の重ね合わせ組立体２ ′
の形成によって、上記スプリング２０が圧縮されて弾力
を蓄えた状態におかれる。その反発力によって前記加圧
接触を保証する。
【００５６】即ち、上記抵抗アレーボード１１を上記共
通配線ボード３と検査回路ボード４間に重ね合わて介在
させ、各ボード３，１１，４の各表面を互いに対向する
よう配置することにより、上記各保護抵抗Ｒの一端を抵
抗アレーボード１１の一方の表面において、上記スプリ
ング２０を介して検査回路ボード４の電極パッド１６と
直接又は間接的に加圧接触させ、同保護抵抗Ｒの他端を
同抵抗アレーボード１１の他方の表面において共通配線
ボード３の電極パッド２１と直接又は間接的に加圧接触
させる。
【００５７】上記電極パッド２１は共通信号本線８側に
設けられた支線９を分岐配線するためのパッドであり、
支線９及び保護抵抗Ｒは電極パッド２１を介して共通信
号本線８に対し分岐接続される。
【００５８】つまり上記抵抗アレーボード１１の両表面
において、上記共通信号本線８からの支線９と検査回路
ボード４の配線パターンとが、上記各保護抵抗Ｒ及びス
プリング２０を介して電気的に接続され、上記各支線９
に各保護抵抗Ｒが適切に挿入される。
【００５９】上記抵抗アレーボード１１を構成する多孔
プレート１３は、図４，５に点線で示すように検査回路
ボード４との対向面に凹所２９を有し、該凹所２９内に
上記検査回路ボード４上の電源用コンデンサーチップ等
の電子部品を収容する。
【００６０】又上記共通配線ボード３及び抵抗アレーボ
ード１１及び検査回路ボード４の各ボードに連通せる螺
子締結孔１７を夫々形成し、該螺子締結孔１７に螺子１
８を挿入して、上記各ボードを上記順序で重ね合わせた
状態で一体に強固に締結し、該抵抗アレーボード１１を
検査回路ボード４と共通配線ボード間３に加圧挟持した
状態を形成する。
【００６１】又は上記共通配線ボード３及び抵抗アレー
ボード１１を重ね合わせ状態にして螺子１８により締結
し、該重合体に上記検査回路ボード４を貼着してもよ
い。
【００６２】これにより上記各ボード３，１１，４の加
圧的な重ね合わせ状態を保持し、上記保護抵抗Ｒの両端
と上記共通配線ボード３の表面に配された電極パッド２
１及び検査回路ボード４の表面に配された電極パッド１
６との加圧接触を保証して、接触の信頼性を向上するこ
とができる。
【００６３】又上記抵抗アレーボード１１は同ボード１
１の貫通孔２４内にピン形の接地用コンタクト１９を保
有する。該接地用コンタクト１９は該貫通孔２４内に緩
挿され、該接地用コンタクト１９を介して上記共通配線
ボード３と検査回路ボード４間に接地ラインを形成す
る。該接地用コンタクト１９は抵抗アレーボード１１の
厚み方向において圧縮弾性を有する接触子である。
【００６４】更に図７に示すように、上記抵抗アレーボ
ード１１を形成する多孔プレート１３を金属板により形
成し、該金属製多孔プレート１３の対向する両表面並び
に上記各保護抵抗Ｒを緩挿する各貫通孔１２の内周面を
絶縁材にて被覆３４を施し、他方上記接地用コンタクト
１９を緩挿する貫通孔２４の内周面には上記絶縁被覆３
４を施さずに金属を露出させて、接地用コンタクト１９
をこの導電金属面と接触させ接地効果を高める。
【００６５】上記金属製多孔プレート１３は適所におい
て接地ラインに接続し、信号の高速化ひいては高速検査
を可能にする。
【００６６】又上記抵抗アレーボード１１の内周面を絶
縁被覆３４で覆われた貫通孔３１内にピン形の電源用コ
ンタクト３３を貫通して緩挿する。該電源用コンタクト
３３は上記抵抗アレーボード１１の厚み方向において圧
縮弾性を有する接触子であり、上記共通配線ボード３の
共通電源本線と検査回路ボード４の電源ラインとを接続
して、各ＩＣチップ７群へ電力を供給する。
【００６７】図１は共通配線ボード３によって形成され
た共通信号本線８として、共通アドレス信号本線８ａと
入出力本線８ｂとを示しており、同図に示すように、共
通アドレス信号本線８ａから各グループＧ１〜Ｇｎ内の
縦列（又は横列）のグループＧ′に属する各ＩＣチップ
７に支線９を分岐配線し、他方共通入出力信号本線８ｂ
から各グループＧ１〜Ｇｎ内の横列（又は縦列）のグル
ープＧ″に属する各ＩＣチップ７に支線９を分岐配線
し、各支線９に保護抵抗Ｒを挿入する。
【００６８】テスター装置本体１からのアドレス信号が
共通アドレス信号本線８ａに流れ、該信号は支線９を介
してグループＧ′内の各ＩＣチップに印加され、アドレ
スを開く。
【００６９】他方、テスター装置本体１からの入出力信
号が共通入出力信号本線８ｂに流れ、該信号は支線９を
介してグループＧ″内の各ＩＣチップ７に印加され、上
記開かれたアドレスに検査信号を入力する。そしてこの
検査信号に対する応答信号を同じ支線９と共通入出力信
号本線８ｂを介してテスター装置本体１に入力し、検査
を実行する。
【００７０】以上はメモリＩＣの検査を対象に実施例を
説明したが、他種のＩＣにおいても保護抵抗Ｒを介する
ことにより信号線の共用が可能である。
【００７１】
【発明の効果】本発明によれば信号本線を各グループ毎
に共用することによって、共通信号本線の数は総支線数
をグループの数で除した数に大巾に削減することができ
る。
【００７２】又各グループにおける保護抵抗の挿入目的
が抵抗アレーボードの介在のみにて容易に達成でき、又
この保護抵抗の挿入により、仮にグループ内の一つのＩ
Ｃチップにショート破損が生じていたとしても、この保
護抵抗によりグループ内の他のＩＣチップへの電流供給
不足が有効に防止され、上記グループ分け検査と線路数
の削減目的を適切に実現できる。よってウエハレベルに
おけるバーンイン検査等の工業化を促進できる。
【００７３】又検査回路ボードと共通配線ボードと抵抗
アレーボードとの組立体が簡潔合理的に構成でき、無数
の保護抵抗群をグループ毎に仕分けして整然と配置で
き、保護抵抗が破損した場合の保守交換がより容易に行
える。
【００７４】又抵抗アレーボードを検査回路ボード及び
共通配線ボード間に介在させて各表面を対向配置し、該
抵抗アレーボードの各表面において上記保護抵抗を検査
回路ボード及び共通配線ボードとに夫々接触させる構成
により、上記保護抵抗の挿入目的を達成しつつ、装置全
体の薄型化を図ることができる。
【００７５】上記構成に加え、抵抗アレーボードを検査
回路ボードと共通配線ボード間に介在して三者の重ね合
わせ組立体の形成により、保護抵抗を両ボード間に加圧
挟持し適度な接触圧にて接触させることができる。
【００７６】又上記抵抗アレーボードに保有させた接地
用コンタクトを介して上記共通配線ボードと検査回路ボ
ード間における接地ラインの形成を容易にすることがで
きる。
【００７７】又上記抵抗アレーボードに保有させた電源
用コンタクトを介して上記共通配線ボードと検査回路ボ
ード間における電源ラインの形成を容易にすることがで
きる。
【図面の簡単な説明】
【図１】ＩＣウエハの検査装置の回路図の概要を二グル
ープのＩＣチップ群を以て示す。
【図２】同検査装置の一構成例を示す共通配線ボードと
抵抗アレーボードと検査回路ボードの重ね合わせ組立体
を示す断面図。
【図３】同検査装置の他の構成例を示す共通配線ボード
と抵抗アレーボードと検査回路ボードの重ね合わせ組立
体を示す断面図。
【図４】上記抵抗アレーボードを形成する多孔プレート
を保護抵抗を省略して示す平面図。
【図５】上記多孔プレートの他例を保護抵抗を省略して
示す平面図。
【図６】上記保護抵抗の断面図。
【図７】抵抗アレーボードを形成する多孔プレートの拡
大断面図。
【符号の説明】
１ テスター装置本体 ２ プローブ装置 ２′ 重ね合わせ組立体 ３ 共通配線ボード ４ 検査回路ボード ５ 接触子 ６ ＩＣウエハ ７ ＩＣチップ ８ 共通信号本線 ８ａ 共通アドレス信号本線 ８ｂ 共通入出力信号本線 ９ 支線 １０ ケーブル １１ 抵抗アレーボード １２ 貫通孔 １３ 多孔プレート １４ 接触子 １５ 両面多点接続板 １６ 電極パッド １７ 螺子締結孔 １８ 螺子 １９ 接地用コンタクト ２０ スプリング ２１ 電極パッド ２２ 貫通孔 ２３ 多孔プレート ２４ 貫通孔 ２５ 貫通孔 ２６ 多層絶縁ブロック ２７ 配線 ２８ 電極 ２８′電極 ２９ 凹所 ３０ 電極パッド ３１ 貫通孔 ３２ 貫通孔 ３３ 電源用コンタクト ３４ 絶縁被覆 Ｒ 保護抵抗
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/66 G01R 1/073 G01R 31/28

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項１】ＩＣウエハ上のＩＣチップ群を複数のグル
    ープに分けて各グループ毎に検査を行うＩＣウエハの検
    査装置であって、ＩＣウエハ上のＩＣチップ群との信号
    の授受を行う検査回路ボードと、テスター装置本体を検
    査回路ボードに接続するための上記グループ毎の各ＩＣ
    チップ群に共通の共通信号本線を有する共通配線ボード
    と、多孔プレートの各貫通孔に保護抵抗を抜き差し可に
    挿入して多数の保護抵抗を保有せしめた抵抗アレーボー
    ドとを有し、上記共通配線ボードと抵抗アレーボードと
    検査回路ボードとを重ね合わせて該検査回路ボードと共
    通配線ボード間に抵抗アレーボードを加圧挟持せる重ね
    合わせ組立体を形成し、上記各保護抵抗の一端が抵抗ア
    レーボードの一方の表面において検査回路ボードと接触
    し、同他端が同抵抗アレーボードの他方の表面において
    共通配線ボードと接触する構成としたことを特徴とする
    ＩＣウエハの検査装置。
  2. 【請求項２】ＩＣウエハ上のＩＣチップ群を複数のグル
    ープに分けて各グループ毎に検査を行うＩＣウエハの検
    査装置であって、ＩＣウエハ上のＩＣチップ群との信号
    の授受を行う検査回路ボードと、テスター装置本体を検
    査回路ボードに接続するための上記グループ毎の各ＩＣ
    チップ群に共通の共通信号本線を有する共通配線ボード
    と、多孔プレートの各貫通孔に保護抵抗を抜き差し可に
    挿入して多数の保護抵抗を保有せしめた抵抗アレーボー
    ドと、多孔プレートの各貫通孔に弾性を有する接触子を
    抜き差し可に挿入して多数の接触子を保有せしめた両面
    多点接続板とを有し、上記共通配線ボードと抵抗アレー
    ボードと両面多点接続板と検査回路ボードとを重ね合わ
    せて該検査回路ボードと共通配線ボード間に抵抗アレー
    ボードと両面多点接続板とを加圧挟持し上記各接触子を
    圧縮せる重ね合わせ組立体を形成し、上記各保護抵抗の
    一端が抵抗アレーボードの一方の表面において上記接触
    子の反発力により上記検査回路ボードと加圧接触し、同
    他端が同抵抗アレーボードの他方の表面において上記接
    触子の反発力により上記共通配線ボードと加圧接触する
    構成としたことを特徴とするＩＣウエハの検査装置。
JP2000143867A 2000-05-16 2000-05-16 Ｉｃウエハの検査装置 Expired - Fee Related JP3383267B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2000143867A JP3383267B2 (ja) 2000-05-16 2000-05-16 Ｉｃウエハの検査装置
US09/814,963 US20010043075A1 (en) 2000-05-16 2001-03-23 Apparatus for inspecting IC wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000143867A JP3383267B2 (ja) 2000-05-16 2000-05-16 Ｉｃウエハの検査装置

Publications (2)

Publication Number Publication Date
JP2001326257A JP2001326257A (ja) 2001-11-22
JP3383267B2 true JP3383267B2 (ja) 2003-03-04

Family

ID=18650619

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000143867A Expired - Fee Related JP3383267B2 (ja) 2000-05-16 2000-05-16 Ｉｃウエハの検査装置

Country Status (2)

Country Link
US (1) US20010043075A1 (ja)
JP (1) JP3383267B2 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101910847B (zh) * 2008-02-21 2014-02-12 东京毅力科创株式会社 探针支撑板的制造方法以及探针支撑板
JP2010238691A (ja) * 2009-03-30 2010-10-21 Fujitsu Ltd 中継部材およびプリント基板ユニット
JP2011043377A (ja) 2009-08-20 2011-03-03 Tokyo Electron Ltd 検査用接触構造体
US8963568B2 (en) * 2010-03-31 2015-02-24 Tektronix, Inc. Resistive probing tip system for logic analyzer probing system
USD729808S1 (en) * 2013-03-13 2015-05-19 Nagrastar Llc Smart card interface
USD758372S1 (en) 2013-03-13 2016-06-07 Nagrastar Llc Smart card interface
USD759022S1 (en) * 2013-03-13 2016-06-14 Nagrastar Llc Smart card interface
USD780763S1 (en) * 2015-03-20 2017-03-07 Nagrastar Llc Smart card interface
USD864968S1 (en) 2015-04-30 2019-10-29 Echostar Technologies L.L.C. Smart card interface
CN108725346B (zh) * 2018-06-20 2021-11-30 联润电子(广州)有限公司 一种新能源汽车高压线束并行固定用卡扣

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5647026A (en) * 1991-10-29 1997-07-08 Eastman Kodak Company Uniformity correction and threshold or halftoning conversion unit and method

Also Published As

Publication number Publication date
JP2001326257A (ja) 2001-11-22
US20010043075A1 (en) 2001-11-22

Similar Documents

Publication Publication Date Title
JP4871520B2 (ja) 多重回路板間の高密度接続
JP2755486B2 (ja) フォイル・アダプタを有するプリント回路基板テスト装置
US7087442B2 (en) Process for the formation of a spatial chip arrangement and spatial chip arrangement
KR100760782B1 (ko) 세그멘트형 접촉자
US5399982A (en) Printed circuit board testing device with foil adapter
US5315241A (en) Method for testing integrated circuits
JP3383267B2 (ja) Ｉｃウエハの検査装置
US5923181A (en) Methods and apparatus for burn-in stressing and simultaneous testing of semiconductor device chips in a multichip module
US5633598A (en) Translator fixture with module for expanding test points
US3830956A (en) Multilayer printed circuit board with test pads
US5831444A (en) Apparatus for performing a function on an integrated circuit
JPH0766240A (ja) フレキシブル回路基板と接触対象物との接続方法およびその構造
KR102163321B1 (ko) 프로브 카드 및 그 제조 방법
US6249114B1 (en) Electronic component continuity inspection method and apparatus
JP2002074985A (ja) メモリモジュールおよびその製造方法ならびにそれに使用するテストコネクタ
CN212625492U (zh) 一种led芯片检测装置
KR101479956B1 (ko) 자동 테스트 장비 인터페이스용 직각 연결 시스템
US20060170437A1 (en) Probe card for testing a plurality of semiconductor chips and method thereof
JPH11344521A (ja) 積層型コネクター装置および回路基板の検査装置
JP3046025B1 (ja) Ｉｃウエハの検査装置
JP3161047B2 (ja) プリント配線板の検査装置
JP4031185B2 (ja) プリント回路基板検査器
JP5221387B2 (ja) 取り外し可能な部品を用いた電子アセンブリ
KR101306839B1 (ko) 신호 분기 기판을 갖는 프로브 카드
JP2505822Y2 (ja) 回路検査装置

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081220

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091220

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091220

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101220

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101220

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101220

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111220

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111220

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121220

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121220

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees