JP3046025B1 - Ｉｃウエハの検査装置 - Google Patents
Ｉｃウエハの検査装置Info
- Publication number
- JP3046025B1 JP3046025B1 JP11137679A JP13767999A JP3046025B1 JP 3046025 B1 JP3046025 B1 JP 3046025B1 JP 11137679 A JP11137679 A JP 11137679A JP 13767999 A JP13767999 A JP 13767999A JP 3046025 B1 JP3046025 B1 JP 3046025B1
- Authority
- JP
- Japan
- Prior art keywords
- inspection
- wafer
- circuit board
- group
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
【要約】
【課題】テスター装置本体とＩＣウエハ上の各ＩＣチッ
プとを接続する信号線の大巾な削減を達成し、各ＩＣチ
ップへの導入支線に保護抵抗を挿入することにより、グ
ループ内の一つのＩＣチップにショート破損が生じてい
たとしても、この保護抵抗によりグループ内の他のＩＣ
チップへの過電流の流入を有効に防止し、よってＩＣウ
エハ上のＩＣチップ群の上記グループ分け検査と線路数
の削減目的を適切に実現する。よってウエハレベルにお
けるバーンイン検査等の工業化を促進する。 【解決手段】ＩＣチップ７群に接触して信号の授受を行
うプローブ装置とテスター装置本体１間を接続する信号
本線８を有し、該信号本線８から分岐してＩＣウエハ６
上の各グループＧ′，Ｇ″内の各ＩＣチップ７へ導入さ
れる支線９に保護抵抗Ｒを挿入したＩＣウエハの検査装
置。
プとを接続する信号線の大巾な削減を達成し、各ＩＣチ
ップへの導入支線に保護抵抗を挿入することにより、グ
ループ内の一つのＩＣチップにショート破損が生じてい
たとしても、この保護抵抗によりグループ内の他のＩＣ
チップへの過電流の流入を有効に防止し、よってＩＣウ
エハ上のＩＣチップ群の上記グループ分け検査と線路数
の削減目的を適切に実現する。よってウエハレベルにお
けるバーンイン検査等の工業化を促進する。 【解決手段】ＩＣチップ７群に接触して信号の授受を行
うプローブ装置とテスター装置本体１間を接続する信号
本線８を有し、該信号本線８から分岐してＩＣウエハ６
上の各グループＧ′，Ｇ″内の各ＩＣチップ７へ導入さ
れる支線９に保護抵抗Ｒを挿入したＩＣウエハの検査装
置。
Description
【０００１】
【発明の属する技術分野】本発明はＩＣウエハ上のＩＣ
チップ群を複数のグループに分け、各グループ毎に検査
するＩＣウエハの検査装置に関する。
チップ群を複数のグループに分け、各グループ毎に検査
するＩＣウエハの検査装置に関する。
【０００２】
【従来の技術】ＩＣウエハ上には数百のＩＣチップが縦
列と横列とに配置されており、これらＩＣチップ群にプ
ローブ装置を接触させて、このプローブ装置とテスター
装置本体とを信号線で接続してＩＣチップ群のバーンイ
ン検査等をウエハレベル上で行う検査法が試行されてい
る。
列と横列とに配置されており、これらＩＣチップ群にプ
ローブ装置を接触させて、このプローブ装置とテスター
装置本体とを信号線で接続してＩＣチップ群のバーンイ
ン検査等をウエハレベル上で行う検査法が試行されてい
る。
【０００３】
【発明が解決しようとする課題】然しながら、一つのＩ
Ｃウエハ上の一つのＩＣチップは数十の外部接点を有
し、ＩＣウエハ上の数百のＩＣチップにアクセスするた
めには、一つのＩＣチップが保有する外部接点の数にＩ
Ｃチップ群の数を乗じた本数の信号線が必要となる。
Ｃウエハ上の一つのＩＣチップは数十の外部接点を有
し、ＩＣウエハ上の数百のＩＣチップにアクセスするた
めには、一つのＩＣチップが保有する外部接点の数にＩ
Ｃチップ群の数を乗じた本数の信号線が必要となる。
【０００４】例えば一つのＩＣチップが５０の外部接点
を持ち、２００個のＩＣチップでＩＣウエハが形成され
ているとすると、５０×２００＝１万本の信号線が必要
となり、その実現には超極小ピッチの高密度配線パター
ンを持つ多層配線基板を形成する非常に高度な技術と高
い製造コストが求められ、それが工業的な実施・普及を
妨げる要因となっている。
を持ち、２００個のＩＣチップでＩＣウエハが形成され
ているとすると、５０×２００＝１万本の信号線が必要
となり、その実現には超極小ピッチの高密度配線パター
ンを持つ多層配線基板を形成する非常に高度な技術と高
い製造コストが求められ、それが工業的な実施・普及を
妨げる要因となっている。
【０００５】
【課題を解決するための手段】本発明はこれらの問題を
適切に解決するＩＣウエハの検査装置を提供するもので
ある。
適切に解決するＩＣウエハの検査装置を提供するもので
ある。
【０００６】この検査装置は、ＩＣウエハ上のＩＣチッ
プ群を複数のグループに分けて各グループ毎に検査を行
う検査装置であって、上記ＩＣチップ群に接触して信号
の授受を行うプローブ装置とテスター装置本体間を接続
する信号本線を有し、該信号本線から分岐して上記各グ
ループ内の各ＩＣチップへ導入される支線を有し、該支
線に各ＩＣチップの保護抵抗を挿入している。
プ群を複数のグループに分けて各グループ毎に検査を行
う検査装置であって、上記ＩＣチップ群に接触して信号
の授受を行うプローブ装置とテスター装置本体間を接続
する信号本線を有し、該信号本線から分岐して上記各グ
ループ内の各ＩＣチップへ導入される支線を有し、該支
線に各ＩＣチップの保護抵抗を挿入している。
【０００７】この検査装置によれば信号本線を各グルー
プ毎に共用することによって、共通信号本線の数は総支
線数をグループの数で除した数に大巾に減ずることがで
きる。
プ毎に共用することによって、共通信号本線の数は総支
線数をグループの数で除した数に大巾に減ずることがで
きる。
【０００８】例えばアドレス信号線と入出力信号線につ
いて試算すると、例えば両信号線の数を３０本、全ＩＣ
チップの数を２００として試算すると、３０×２００＝
６０００本となるところ、本発明によれば上記２００の
ＩＣチップを１０グループに分けたと仮定すると、６０
００÷１０＝６００本の共通信号本線で足りることにな
る。
いて試算すると、例えば両信号線の数を３０本、全ＩＣ
チップの数を２００として試算すると、３０×２００＝
６０００本となるところ、本発明によれば上記２００の
ＩＣチップを１０グループに分けたと仮定すると、６０
００÷１０＝６００本の共通信号本線で足りることにな
る。
【０００９】このことに加えて、各ＩＣチップへの導入
支線に保護抵抗を挿入することにより、仮にグループ内
の一つのＩＣチップにショート破損が生じていたとして
も、この保護抵抗により他のグループ内のＩＣチップへ
の過電流の流入が有効に防止され、上記グループ分け検
査を適切に実現できる。
支線に保護抵抗を挿入することにより、仮にグループ内
の一つのＩＣチップにショート破損が生じていたとして
も、この保護抵抗により他のグループ内のＩＣチップへ
の過電流の流入が有効に防止され、上記グループ分け検
査を適切に実現できる。
【００１０】又上記抵抗挿入を具体的に実現するため、
ＩＣウエハの一方の表面に重ねられて該ＩＣウエハ上の
ＩＣチップ群との信号の授受を行う検査回路ボードと、
該検査回路ボードの他方の表面から離間して並行に対向
配置され、テスター装置本体を検査回路ボードに接続す
るための共通信号本線を有する共通配線ボードとを形成
し、そして上記検査回路ボードと共通配線ボード間に抵
抗アレーボードを設置し、この抵抗アレーボードに上記
共通配線ボード上の信号本線から分岐して上記各グルー
プ内の各ＩＣチップへ導入される各支線に挿入した保護
抵抗を保有せしめる。
ＩＣウエハの一方の表面に重ねられて該ＩＣウエハ上の
ＩＣチップ群との信号の授受を行う検査回路ボードと、
該検査回路ボードの他方の表面から離間して並行に対向
配置され、テスター装置本体を検査回路ボードに接続す
るための共通信号本線を有する共通配線ボードとを形成
し、そして上記検査回路ボードと共通配線ボード間に抵
抗アレーボードを設置し、この抵抗アレーボードに上記
共通配線ボード上の信号本線から分岐して上記各グルー
プ内の各ＩＣチップへ導入される各支線に挿入した保護
抵抗を保有せしめる。
【００１１】これによって、検査回路ボードと共通配線
ボードと抵抗アレーボードとの組立体が簡潔合理的に構
成でき、無数の保護抵抗群の挿入がグループ毎に仕分け
して整然と挿入でき、抵抗アレーボード毎に保守交換が
行える。
ボードと抵抗アレーボードとの組立体が簡潔合理的に構
成でき、無数の保護抵抗群の挿入がグループ毎に仕分け
して整然と挿入でき、抵抗アレーボード毎に保守交換が
行える。
【００１２】上記抵抗アレーボードは一端を上記共通配
線ボードに取り付けた第１コネクタを介し抜き差し可能
に接続し、同他端を上記検査回路ボードに取り付けた第
２コネクタを介し抜き差し可能に接続することによっ
て、上記抵抗アレーボード毎の抜き差し、組立、保守交
換がより容易に行える。
線ボードに取り付けた第１コネクタを介し抜き差し可能
に接続し、同他端を上記検査回路ボードに取り付けた第
２コネクタを介し抜き差し可能に接続することによっ
て、上記抵抗アレーボード毎の抜き差し、組立、保守交
換がより容易に行える。
【００１３】
【発明の実施の形態】以下本発明の実施の形態を図１乃
至図５に基づいて説明する。
至図５に基づいて説明する。
【００１４】図２，図５において１はテスター装置本
体、２はプローブ装置を示す。上記プローブ装置２は共
通配線ボード３と検査回路ボード４とから成る。検査回
路ボード４は多層配線回路基板から成り、その一方の表
面に多数の接触子５を保有し、該接触子５の一端を共通
配線ボード３上に形成された共通信号本線８から分岐す
る支線９の端部に設けた電極パッド２０に固着接続さ
れ、同他端はＩＣウエハ６上の各ＩＣチップ７の各外部
接点に弾力的に加圧接触するバネ構造を有する。
体、２はプローブ装置を示す。上記プローブ装置２は共
通配線ボード３と検査回路ボード４とから成る。検査回
路ボード４は多層配線回路基板から成り、その一方の表
面に多数の接触子５を保有し、該接触子５の一端を共通
配線ボード３上に形成された共通信号本線８から分岐す
る支線９の端部に設けた電極パッド２０に固着接続さ
れ、同他端はＩＣウエハ６上の各ＩＣチップ７の各外部
接点に弾力的に加圧接触するバネ構造を有する。
【００１５】上記検査回路ボード４を形成する多層配線
回路基板は上記支線９を形成する配線パターンを有して
いる。
回路基板は上記支線９を形成する配線パターンを有して
いる。
【００１６】他方共通配線ボード３はグループ分けされ
た各ＩＣチップ７群に共通の信号本線８を形成する多層
配線基板である。
た各ＩＣチップ７群に共通の信号本線８を形成する多層
配線基板である。
【００１７】即ち本発明に係るＩＣウエハの検査装置
は、ＩＣウエハ６上のＩＣチップ７群を複数のグループ
Ｇ１〜Ｇｎに分けて各グループ毎に検査を行う検査装置
であり、例えばＩＣウエハ６上に２００のＩＣチップ７
が形成されている場合、これを複数グループ、例えば１
０のグループに分け、一つのグループＧ内の２０のＩＣ
チップをグループ毎に検査する検査装置である。
は、ＩＣウエハ６上のＩＣチップ７群を複数のグループ
Ｇ１〜Ｇｎに分けて各グループ毎に検査を行う検査装置
であり、例えばＩＣウエハ６上に２００のＩＣチップ７
が形成されている場合、これを複数グループ、例えば１
０のグループに分け、一つのグループＧ内の２０のＩＣ
チップをグループ毎に検査する検査装置である。
【００１８】上記共通信号本線８とは、メモリＩＣであ
ればアドレス信号本線、入出力信号本線等である。
ればアドレス信号本線、入出力信号本線等である。
【００１９】以下、メモリＩＣを対象に説明する。その
他電源本線や縦列と横列のＩＣチップ７群の選択を行う
縦横列選択信号本線や接地本線等が存在するが、説明を
簡略化するため省略し、図１においては、アドレス信号
本線８ａと入出力信号本線８ｂを信号本線８として図示
している。
他電源本線や縦列と横列のＩＣチップ７群の選択を行う
縦横列選択信号本線や接地本線等が存在するが、説明を
簡略化するため省略し、図１においては、アドレス信号
本線８ａと入出力信号本線８ｂを信号本線８として図示
している。
【００２０】共通配線ボード３の端部とテスター装置本
体１とは、ケーブル１０を介して共通配線ボード３上の
上記信号本線８等と接続される。
体１とは、ケーブル１０を介して共通配線ボード３上の
上記信号本線８等と接続される。
【００２１】上記のようにＩＣウエハの検査装置は、Ｉ
Ｃウエハ６上のＩＣチップ７群を複数のグループＧ１〜
Ｇｎに分けて各グループ毎に検査を行う構成を採りなが
ら、図１等に示すように、上記ＩＣチップ７群に接触し
て信号の授受を行うプローブ装置２とテスター装置本体
１間を接続する信号本線８を形成し、該信号本線８から
分岐して上記各グループＧ内の各ＩＣチップ７へ導入さ
れる支線９に保護抵抗Ｒを挿入する。
Ｃウエハ６上のＩＣチップ７群を複数のグループＧ１〜
Ｇｎに分けて各グループ毎に検査を行う構成を採りなが
ら、図１等に示すように、上記ＩＣチップ７群に接触し
て信号の授受を行うプローブ装置２とテスター装置本体
１間を接続する信号本線８を形成し、該信号本線８から
分岐して上記各グループＧ内の各ＩＣチップ７へ導入さ
れる支線９に保護抵抗Ｒを挿入する。
【００２２】図２に従い上記保護抵抗Ｒを挿入するため
の具体構造例について説明すると、ＩＣウエハ６の一方
の表面に重ねられて該ＩＣウエハ６上のＩＣチップ７群
との信号の授受を行う検査回路ボード４と、テスター装
置本体１を検査回路ボード４に接続するための共通信号
本線８を有する共通配線ボード３とを形成し、該共通配
線ボード３を検査回路ボード４の接触子５を配した側と
は反対側の表面から離間して並行に対向配置する。
の具体構造例について説明すると、ＩＣウエハ６の一方
の表面に重ねられて該ＩＣウエハ６上のＩＣチップ７群
との信号の授受を行う検査回路ボード４と、テスター装
置本体１を検査回路ボード４に接続するための共通信号
本線８を有する共通配線ボード３とを形成し、該共通配
線ボード３を検査回路ボード４の接触子５を配した側と
は反対側の表面から離間して並行に対向配置する。
【００２３】他方多数の保護抵抗Ｒを保有せる抵抗アレ
ーボード１１を形成し、該抵抗アレーボード１１を検査
回路ボード４と共通配線ボード３間に起立して並設し、
よって該抵抗アレーボード１１により上記共通配線ボー
ド３上の共通信号本線８から分岐して上記各グループ内
の各ＩＣチップ７へ導入される支線９に保護抵抗Ｒを挿
入する。
ーボード１１を形成し、該抵抗アレーボード１１を検査
回路ボード４と共通配線ボード３間に起立して並設し、
よって該抵抗アレーボード１１により上記共通配線ボー
ド３上の共通信号本線８から分岐して上記各グループ内
の各ＩＣチップ７へ導入される支線９に保護抵抗Ｒを挿
入する。
【００２４】上記抵抗アレーボード１１は一端が上記共
通配線ボード３に取り付けた第１コネクタ１２を介し抜
き差し可能に接続し、同他端が上記検査回路ボード４に
取り付けた第２コネクタ１３を介し抜き差し可能に接続
する。
通配線ボード３に取り付けた第１コネクタ１２を介し抜
き差し可能に接続し、同他端が上記検査回路ボード４に
取り付けた第２コネクタ１３を介し抜き差し可能に接続
する。
【００２５】上記第１，第２コネクタ１２，１３は各ボ
ード３，４との対向面から側方へ張り出す多数の表面実
装片２１を有し、各表面実装片２１を各ボード３，４の
表面に形成した電極パッドにハンダペースト等を介して
融着し接続する。
ード３，４との対向面から側方へ張り出す多数の表面実
装片２１を有し、各表面実装片２１を各ボード３，４の
表面に形成した電極パッドにハンダペースト等を介して
融着し接続する。
【００２６】図４に示すように、上記抵抗アレーボード
１１には多数の保護抵抗Ｒを保有する多数の抵抗アレー
チップ１４が搭載され、同ボード１１の一端縁と他端縁
には各保護抵抗Ｒの一端と他端に接続された多数の電極
パッド１５，１６が列状に並設され、図２，図３に示す
ように、同ボード１１の一方の端縁を第１コネクタ１２
に挿入することによって、同コネクタ１２内の各コンタ
クトに各電極パッド１５を加圧接触せしめ、同様に同ボ
ード１１の他端縁を第２コネクタ１３に挿入することに
よって、同コネクタ１３内の各コンタクトに各電極パッ
ド１６を加圧接触せしめ、抜き差し可能とする。
１１には多数の保護抵抗Ｒを保有する多数の抵抗アレー
チップ１４が搭載され、同ボード１１の一端縁と他端縁
には各保護抵抗Ｒの一端と他端に接続された多数の電極
パッド１５，１６が列状に並設され、図２，図３に示す
ように、同ボード１１の一方の端縁を第１コネクタ１２
に挿入することによって、同コネクタ１２内の各コンタ
クトに各電極パッド１５を加圧接触せしめ、同様に同ボ
ード１１の他端縁を第２コネクタ１３に挿入することに
よって、同コネクタ１３内の各コンタクトに各電極パッ
ド１６を加圧接触せしめ、抜き差し可能とする。
【００２７】図５に従い上記保護抵抗Ｒを挿入するため
の他の具体構造例について説明すると、前記検査回路ボ
ード４を形成する多層回路基板の層内又は外表面に上記
保護抵抗Ｒを形成し、支線９内に挿入する。
の他の具体構造例について説明すると、前記検査回路ボ
ード４を形成する多層回路基板の層内又は外表面に上記
保護抵抗Ｒを形成し、支線９内に挿入する。
【００２８】図５に示す検査回路ボード４は共通配線ボ
ード３に一体に重ねられ、この一体構造とする手段とし
て例えば図示のように、支線９の端部に接続された電極
パッド１７を検査回路ボード４の一方の表面、即ち重ね
合わせ面に配設し、該電極パッド１７と共通配線ボード
３の重ね合わせ面に配設した電極パッド１８間をハンダ
等の導電金属を介して融着し、両ボード３，４を一体積
層構造にする。
ード３に一体に重ねられ、この一体構造とする手段とし
て例えば図示のように、支線９の端部に接続された電極
パッド１７を検査回路ボード４の一方の表面、即ち重ね
合わせ面に配設し、該電極パッド１７と共通配線ボード
３の重ね合わせ面に配設した電極パッド１８間をハンダ
等の導電金属を介して融着し、両ボード３，４を一体積
層構造にする。
【００２９】例えば電極パッド１７又は１８の一方の表
面にハンダボール１９を設けておき、このハンダボール
１９の融着を介して、両パッド１７，１８間を一体に接
合し、且つ両ボード３，４間を一体に接合する。
面にハンダボール１９を設けておき、このハンダボール
１９の融着を介して、両パッド１７，１８間を一体に接
合し、且つ両ボード３，４間を一体に接合する。
【００３０】上記電極パッド１８は共通信号本線８側に
設けられた支線９を分岐配線するためのパッドであり、
支線９及び保護抵抗Ｒは電極パッド１７，１８を介して
共通信号本線８に対し分岐接続される。
設けられた支線９を分岐配線するためのパッドであり、
支線９及び保護抵抗Ｒは電極パッド１７，１８を介して
共通信号本線８に対し分岐接続される。
【００３１】図１は共通配線ボード３によって形成され
た共通信号本線８として、アドレス信号本線８ａと入出
力本線８ｂとを示しており、同図に示すように、共通ア
ドレス信号本線８ａから各グループＧ１〜Ｇｎ内の縦列
（又は横列）のグループＧ′に属する各ＩＣチップ７に
支線９を分岐配線し、他方共通入出力信号本線８ｂから
各グループＧ１〜Ｇｎ内の横列（又は縦列）のグループ
Ｇ″に属する各ＩＣチップ７に支線９を分岐配線し、各
支線９に保護抵抗Ｒを挿入する。
た共通信号本線８として、アドレス信号本線８ａと入出
力本線８ｂとを示しており、同図に示すように、共通ア
ドレス信号本線８ａから各グループＧ１〜Ｇｎ内の縦列
（又は横列）のグループＧ′に属する各ＩＣチップ７に
支線９を分岐配線し、他方共通入出力信号本線８ｂから
各グループＧ１〜Ｇｎ内の横列（又は縦列）のグループ
Ｇ″に属する各ＩＣチップ７に支線９を分岐配線し、各
支線９に保護抵抗Ｒを挿入する。
【００３２】テスター装置本体１からのアドレス信号が
共通アドレス信号本線８ａに流れ、該信号は支線９を介
してグループＧ′内の各ＩＣチップに印加され、アドレ
スを開く。
共通アドレス信号本線８ａに流れ、該信号は支線９を介
してグループＧ′内の各ＩＣチップに印加され、アドレ
スを開く。
【００３３】他方、テスター装置本体１からの入出力信
号が共通入出力信号本線８ｂに流れ、該信号は支線９を
介してグループＧ″内の各ＩＣチップ７に印加され、上
記開かれたアドレスに検査信号を入力する。そしてこの
検査信号に対する応答信号を同じ支線９と共通入出力信
号本線８ｂを介してテスター装置本体１に入力し、検査
を実行する。
号が共通入出力信号本線８ｂに流れ、該信号は支線９を
介してグループＧ″内の各ＩＣチップ７に印加され、上
記開かれたアドレスに検査信号を入力する。そしてこの
検査信号に対する応答信号を同じ支線９と共通入出力信
号本線８ｂを介してテスター装置本体１に入力し、検査
を実行する。
【００３４】以上はメモリＩＣの検査を対象に実施例を
説明したが、他種のＩＣにおいても保護抵抗Ｒを介する
ことにより信号線の共用が可能である。
説明したが、他種のＩＣにおいても保護抵抗Ｒを介する
ことにより信号線の共用が可能である。
【００３５】
【発明の効果】本発明によれば信号本線を各グループ毎
に共用することによって、共通信号本線の数は総支線数
をグループの数で除した数に大巾に削減することができ
る。
に共用することによって、共通信号本線の数は総支線数
をグループの数で除した数に大巾に削減することができ
る。
【００３６】即ち、各ＩＣチップへの導入支線に保護抵
抗を挿入することにより、仮にグループ内の一つのＩＣ
チップにショート破損が生じていたとしても、この保護
抵抗によりグループ内の他のＩＣチップへの過電流の流
入が有効に防止され、上記グループ分け検査と線路数の
削減目的を適切に実現できる。よってウエハレベルにお
けるバーンイン検査等の工業化を促進できる。
抗を挿入することにより、仮にグループ内の一つのＩＣ
チップにショート破損が生じていたとしても、この保護
抵抗によりグループ内の他のＩＣチップへの過電流の流
入が有効に防止され、上記グループ分け検査と線路数の
削減目的を適切に実現できる。よってウエハレベルにお
けるバーンイン検査等の工業化を促進できる。
【００３７】又検査回路ボードと共通配線ボードと抵抗
アレーボードとの組立体が簡潔合理的に構成でき、無数
の保護抵抗群の挿入がグループ毎に仕分けして整然と挿
入でき、抵抗アレーボード毎に保守交換が容易に行え
る。
アレーボードとの組立体が簡潔合理的に構成でき、無数
の保護抵抗群の挿入がグループ毎に仕分けして整然と挿
入でき、抵抗アレーボード毎に保守交換が容易に行え
る。
【００３８】上記抵抗アレーボードは一端を上記共通配
線ボードに取り付けた第１コネクタを介し抜き差し可能
に接続し、同他端を上記検査回路ボードに取り付けた第
２コネクタを介し抜き差し可能に接続することによっ
て、上記抵抗アレーボード毎の抜き差し、組立、保守交
換がより容易に行える。
線ボードに取り付けた第１コネクタを介し抜き差し可能
に接続し、同他端を上記検査回路ボードに取り付けた第
２コネクタを介し抜き差し可能に接続することによっ
て、上記抵抗アレーボード毎の抜き差し、組立、保守交
換がより容易に行える。
【図１】ＩＣウエハの検査装置の回路図の概要を１グル
ープのＩＣチップ群を以て示す。
ープのＩＣチップ群を以て示す。
【図２】検査装置を構成する共通配線ボードと検査回路
ボードと抵抗アレーボードの組立体の要部を示す側面
図。
ボードと抵抗アレーボードの組立体の要部を示す側面
図。
【図３】上記抵抗アレーボードを抜き差しするコネクタ
を示す斜視図。
を示す斜視図。
【図４】上記抵抗アレーボードの正面図。
【図５】上記共通配線ボードと検査回路ボードの組立体
における保護抵抗の他の挿入例を示す断面図。
における保護抵抗の他の挿入例を示す断面図。
【符号の説明】 １ テスター装置本体 ２ プローブ装置 ３ 共通配線ボード ４ 検査回路ボード ５ 接触子 ６ ＩＣウエハ ７ ＩＣチップ ８ 共通信号本線 ８ａ アドレス信号本線 ８ｂ 入出力信号本線 ９ 支線 １０ ケーブル １１ 抵抗アレーボード １２ 第１コネクタ １３ 第２コネクタ １４ 抵抗アレーチップ １５，１６ 電極パッド １７，１８ 電極パッド １９ ハンダボール ２０ 電極パッド ２１ 表面実装片
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平６−168991（ＪＰ，Ａ) 特開 平６−230031（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/66
Claims (3)
- 【請求項１】ＩＣウエハ上のＩＣチップ群を複数のグル
ープに分けて各グループ毎に検査を行うＩＣウエハの検
査装置であって、ＩＣウエハの一方の表面に重ねられて
該ＩＣウエハ上のＩＣチップ群との信号の授受を行う検
査回路ボードを有し；該検査回路ボードの他方の表面か
ら離間して並行に対向配置され、テスター装置本体を検
査回路ボードに接続するための上記グループ毎の各ＩＣ
チップ群に共通の共通信号本線を有する共通配線ボード
を有し；上記検査回路ボートと共通配線ボート間に設置
された、多数の保護抵抗を保有する抵抗アレーボードを
有し；上記共通配線ボードの共通信号本線から上記検査
回路ボードを介して上記グループ毎のＩＣチップ群に分
岐接続せる各支線に上記各保護抵抗を挿入したことを特
徴とするＩＣウエハの検査装置。 - 【請求項２】ＩＣウエハ上のＩＣチップ群を複数のグル
ープに分けて各グループ毎に検査を行うＩＣウエハの検
査装置であって、ＩＣウエハの一方の表面に重ねられて
該ＩＣウエハ上のＩＣチップ群との信号の授受を行う検
査回路ボードを有し；該検査回路ボードの他方の表面か
ら離間して並行に対向配置され、テスター装置本体を検
査回路ボードに接続するための共通信号本線を有する共
通配線ボードを有し；上記検査回路ボードと共通配線ボ
ード間に起立して並設され、上記共通配線ボードに対し
検査回路ボードを接続する多数の抵抗アレーボードを有
し；該抵抗アレーボードは上記共通配線ボード上の共通
信号本線から分岐して上記各グループ内の各ＩＣチップ
へ導入される支線に挿入した保護抵抗を保有しているこ
とを特徴とするＩＣウエハの検査装置。 - 【請求項３】上記抵抗アレーボードは一端が上記共通配
線ボードに取り付けた第１コネクタを介し抜き差し可能
に接続され、同他端が上記検査回路ボードに取り付けた
第２コネクタを介し抜き差し可能に接続されていること
を特徴とする請求項２記載のＩＣウエハの検査装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11137679A JP3046025B1 (ja) | 1999-05-18 | 1999-05-18 | Ｉｃウエハの検査装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11137679A JP3046025B1 (ja) | 1999-05-18 | 1999-05-18 | Ｉｃウエハの検査装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP3046025B1 true JP3046025B1 (ja) | 2000-05-29 |
| JP2000332068A JP2000332068A (ja) | 2000-11-30 |
Family
ID=15204290
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11137679A Expired - Fee Related JP3046025B1 (ja) | 1999-05-18 | 1999-05-18 | Ｉｃウエハの検査装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3046025B1 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5046909B2 (ja) * | 2007-12-21 | 2012-10-10 | 株式会社日本マイクロニクス | 電気試験用接触子、これを用いる電気的接続装置、及び接触子の製造方法 |
| KR100978233B1 (ko) | 2008-05-19 | 2010-08-26 | 티에스씨멤시스(주) | 전기 검사 장치 그리고 이의 제조 방법, 이의 전기 신호인터페이싱 어셈블리, 및 이의 전기 신호 인터페이싱 방법 |
-
1999
- 1999-05-18 JP JP11137679A patent/JP3046025B1/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000332068A (ja) | 2000-11-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101493871B1 (ko) | 웨이퍼 검사장치의 인터페이스 구조 | |
| US3917984A (en) | Printed circuit board for mounting and connecting a plurality of semiconductor devices | |
| US6862190B2 (en) | Adapter for plastic-leaded chip carrier (PLCC) and other surface mount technology (SMT) chip carriers | |
| US7385412B2 (en) | Systems and methods for testing microfeature devices | |
| US4926117A (en) | Burn-in board having discrete test capability | |
| US6836138B1 (en) | Module having test architecture for facilitating the testing of ball grid array packages, and test method using the same | |
| US5831444A (en) | Apparatus for performing a function on an integrated circuit | |
| US6249114B1 (en) | Electronic component continuity inspection method and apparatus | |
| US5010447A (en) | Divided capacitor mounting pads | |
| US6788092B2 (en) | Test assembly for integrated circuit package | |
| US6954082B2 (en) | Method and apparatus for testing of integrated circuit package | |
| US6894524B1 (en) | Daisy chain gang testing | |
| JP2002074985A (ja) | メモリモジュールおよびその製造方法ならびにそれに使用するテストコネクタ | |
| US6040530A (en) | Versatile printed circuit board for testing processing reliability | |
| JP3383267B2 (ja) | Ｉｃウエハの検査装置 | |
| US5966020A (en) | Method and apparatus for facilitating detection of solder opens of SMT components | |
| US6064219A (en) | Modular test chip for multi chip module | |
| US6181146B1 (en) | Burn-in board | |
| JP3046025B1 (ja) | Ｉｃウエハの検査装置 | |
| US20060170437A1 (en) | Probe card for testing a plurality of semiconductor chips and method thereof | |
| US6507205B1 (en) | Load board with matrix card for interfacing to test device | |
| US6818838B1 (en) | PCB component placement and trace routing therebetween | |
| KR100472700B1 (ko) | 반도체 소자 테스트용 프로브 카드 | |
| JP2006165325A (ja) | Ｉｃパッケージを実装した基板の配線構造、及び電気接続不良検査方法 | |
| US6448796B1 (en) | Selective netlist to test fine pitch multi-chip semiconductor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090317 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |