CN103130174B - Mems器件及其形成方法 - Google Patents

Mems器件及其形成方法 Download PDF

Info

Publication number
CN103130174B
CN103130174B CN201210082544.8A CN201210082544A CN103130174B CN 103130174 B CN103130174 B CN 103130174B CN 201210082544 A CN201210082544 A CN 201210082544A CN 103130174 B CN103130174 B CN 103130174B
Authority
CN
China
Prior art keywords
substrate
dielectric material
mems
opening
electrical connector
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210082544.8A
Other languages
English (en)
Other versions
CN103130174A (zh
Inventor
李德浩
谢元智
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN103130174A publication Critical patent/CN103130174A/zh
Application granted granted Critical
Publication of CN103130174B publication Critical patent/CN103130174B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00301—Connecting electric signal lines from the MEMS device with external electrical signal lines, e.g. through vias
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B3/00—Devices comprising flexible or deformable elements, e.g. comprising elastic tongues or membranes
    • B81B3/0018—Structures acting upon the moving or flexible element for transforming energy into mechanical movement or vice versa, i.e. actuators, sensors, generators
    • B81B3/0021—Transducers for transforming electrical into mechanical energy or vice versa
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
    • G01P15/00—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration
    • G01P15/02—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses
    • G01P15/08—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values
    • G01P15/0802—Details
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
    • G01P15/00—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration
    • G01P15/02—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses
    • G01P15/08—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values
    • G01P15/125—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values by capacitive pick-up
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R19/00—Electrostatic transducers
    • H04R19/005—Electrostatic transducers using semiconductor materials
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R19/00—Electrostatic transducers
    • H04R19/04—Microphones
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R31/00—Apparatus or processes specially adapted for the manufacture of transducers or diaphragms therefor
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/02—Sensors
    • B81B2201/0228—Inertial sensors
    • B81B2201/0235—Accelerometers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/09—Packages
    • B81B2207/091—Arrangements for connecting external electrical signals to mechanical structures inside the package
    • B81B2207/098—Arrangements not provided for in groups B81B2207/092 - B81B2207/097

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Signal Processing (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Micromachines (AREA)

Abstract

一种方法，包括在衬底的正面上形成微电子机械系统(MEMS)器件。在形成MEMS器件的步骤之后，在衬底中形成穿透开口，其中从衬底的背面形成穿透开口。用介电材料填充穿透开口，该介电材料使衬底的第一部分与衬底的第二部分隔离。在衬底的背面上形成电连接件。通过衬底的第一部分将电连接件电连接至MEMS器件。本发明还提供一种MEMS器件。

Description

MEMS器件及其形成方法
技术领域
本发明涉及半导体器件，具体而言，本发明涉及MEMS器件及其形成方法。
背景技术
微电子机械系统(MEMS)器件可用于诸如麦克风、加速度计、喷墨打印机等各种应用。常用类型的MEMS器件采用可移动元件(有时被称为检测质量块(proof mass))作为电容器极板，以及采用固定元件作为另一个电容器极板。可移动元件的移动引起电容器电容的变化。电容的变化可以转换成电信号的变化，因此MEMS器件可以用作麦克风、加速度计等等。可移动元件的移动也可以用来挤压喷墨打印机里的墨汁。
对于大多数应用，将MEMS器件与专用集成电路(ASIC)电连接以形成完整的系统。通过引线接合可以形成连接件，该引线接合需要额外的芯片面积。通过衬底也可以形成连接件，其中导电衬底的部分可以被介电材料隔离以形成连接件。用于隔离衬底部分的介电材料的形成涉及复杂的工艺步骤。
发明内容
为了解决现有技术中存在的问题，根据本发明的一个方面，提供了一种方法，包括：在衬底的正面上形成微电子机械系统(MEMS)器件；在形成所述MEMS器件的步骤之后，从所述衬底的背面蚀刻穿透开口，从而将所述衬底分隔成第一部分与第二部分；用介电材料填充所述穿透开口，其中所述介电材料使所述第一部分与所述第二部分隔离；以及在所述衬底的背面上形成电连接件，其中，所述电连接件通过所述第一部分电连接至所述MEMS器件。
在上述方法中，其中，形成所述MEMS器件的步骤包括在高温下实施的高温工艺，并且其中，所述介电材料包含在所述高温下易损的低温材料。
在上述方法中，其中，用同质介电材料填充整个所述穿透开口。
在上述方法中，其中，所述介电材料包括感光材料。
在上述方法中，其中，所述穿透开口形成环绕所述衬底的所述第一部分的环，其中，在用所述介电材料填充所述穿透开口的步骤之后，所述介电材料的一部分覆盖所述衬底的所述第一部分的背面，并且其中，所述方法还包括去除所述介电材料的所述部分，从而暴露出所述衬底的所述第一部分的所述背面。
在上述方法中，其中，所述MEMS器件包括电容器，其中，所述电容器包括两个电容器极板，并且其中，将所述电连接件电连接至所述两个电容器极板之一。
在上述方法中，还包括在所述MEMS器件上方接合盖顶，其中，在接合所述盖顶的步骤之后，实施填充所述穿透开口的步骤和形成所述电连接件的步骤。
根据本发明的另一方面，还提供了一种方法，包括：在衬底的正面上形成微电子机械系统(MEMS)器件；在所述衬底的所述正面上接合盖顶以覆盖所述MEMS器件；在接合所述盖顶之后从所述衬底的背面形成穿透开口；用介电材料填充所述穿透开口，其中，所述介电材料使所述衬底的第一部分与所述衬底的第二部分电隔离；以及在所述衬底的所述背面上形成电连接件，其中，通过所述衬底的所述第一部分将所述电连接件电连接至所述MEMS器件。
在上述方法中，其中，在形成所述MEMS器件的步骤之后，实施形成所述穿透开口的步骤。
在上述方法中，其中，所述介电材料在高于约150℃的温度下易损。
在上述方法中，其中，用所述介电材料填充整个所述穿透开口，并且其中，所述介电材料是同质的。
在上述方法中，其中，所述介电材料包括感光材料。
在上述方法中，其中，所述穿透开口形成环绕所述衬底的所述第一部分的环，其中，在用所述介电材料填充所述穿透开口的步骤之后，所述介电材料的一部分覆盖所述衬底的背面，并且其中，所述方法还包括去除所述介电材料的所述部分的第一局部，从而暴露出所述衬底的所述第一部分的所述背面，并且其中，不去除所述介电材料的所述部分的第二局部，所述第二局部仍然覆盖所述衬底的所述背面。
在上述方法中，其中，所述MEMS器件包括电容器，所述电容器包括两个电容器极板，并且其中，所述电连接件电连接至所述两个电容器极板之一。
根据本发明的又一方面，还提供了一种器件，包括：衬底；微电子机械系统(MEMS)器件，位于所述衬底的正面上；穿透所述衬底的介电材料，其中，所述介电材料形成环，其中所述环全部由同质材料形成，并且其中，所述环将所述衬底分隔成：第一部分，被所述环环绕；以及第二部分，位于所述环的外部，其中所述第一部分与所述第二部分电隔离；以及电连接件，位于所述衬底的背面上，其中，所述电连接件通过所述衬底的所述第一部分电连接至所述MEMS器件。
在上述器件中，其中，所述衬底包括掺杂有p-型杂质或n-型杂质的硅衬底。
在上述器件中，其中，所述衬底包括掺杂有p-型杂质或n-型杂质的硅衬底，其中，所述MEMS器件包括电容器，并且其中，所述电连接件电连接至所述电容器的电容器极板。
在上述器件中，其中，所述介电材料包括聚合物，并且其中，所述聚合物进一步延伸至所述衬底的背面。
在上述器件中，其中，所述介电材料包括聚合物，并且其中，所述聚合物进一步延伸至所述衬底的背面，其中，所述介电材料包括感光材料。
在上述器件中，还包括：氧化物，位于所述衬底的所述正面上；以及接触塞，穿透所述氧化物并且将所述衬底的所述第一部分电连接至所述MEMS器件。
附图说明
为了更充分地理解实施例及其优点，现在将结合附图所进行的以下描述作为参考，其中：
图1至图16是根据各个实施例的制造MEMS器件的中间阶段的剖视图。
具体实施方式
在下面详细讨论本发明实施例的制造和使用。然而，应该理解，实施例提供了许多可以在各种具体环境中实现的可应用的概念。所讨论的具体实施例仅仅是示例性的，而不用于限制本发明的范围。
根据各个实施例，提供了一种微电子机械系统(MEMS)器件及其形成方法。示出了形成MEMS器件的中间阶段。论述了实施例的变化和操作，在所有各个视图和示例性实施例中，相似的参考标号用于指示相似的元件。
图1至图16示出了根据各个示例性实施例的形成MEMS器件的中间阶段的剖视图和俯视图。参考图1，提供了衬底20，该衬底20是导电的。衬底20可以包括诸如硅的半导体材料，然而也可以使用其它半导体材料。当由半导体材料形成时，衬底20可以重掺杂有p-型或者n-型杂质，例如，达到高于约1020/cm3的杂质浓度。因此，衬底20具有低电阻率，并且可以用于电连接目的。在衬底20的顶面上形成介电层22。在实施例中，介电层22包含氧化硅，其可以通过热氧化衬底20的表面层而形成。因此，在整个说明书中，介电层22被可选地称为氧化物层22，但是可以使用不同的介电材料来形成介电层22。介电层22的厚度可以大于约1μm，或者介于约1μm和约5μm之间。然而，可以意识到在整个说明书中所列举的尺寸仅仅是实例，并且可以变更为不同的值。
可以在介电层22上沉积低应力氮化物层24，举例来说，低应力氮化物层24的厚度可以介于约和约之间。沉积方法包括化学汽相沉积(CVD)方法，诸如低压CVD(LPCVD)。
参考图2，沉积导电层26，然后对导电层26进行图案化。在一些实施例中，导电层26包含多晶硅，但是可以使用其它导电材料，诸如金属(例如，铝铜)。导电层26中的多晶硅可以掺杂有p-型或者n-型杂质以增强其导电性。
图3示出了牺牲层28的沉积和图案化，该牺牲层28形成在导电层26的上方。牺牲层28的图案被设计成适合随后形成的MEMS器件40(请参考图7)的元件的图案。举例来说，牺牲层28的厚度可以介于约和约之间。可以对牺牲层28的材料进行选择，以使在牺牲层28和导电层26之间具有高蚀刻选择性。因此，在随后的步骤中，可以蚀刻牺牲层28而基本上不蚀刻导电层26。此外，在牺牲层28和低应力氮化物层24之间具有高蚀刻选择性。在实施例中，牺牲层28包含氧化硅。经图案化的牺牲层28可以覆盖经图案化的导电层26的边缘部分，同时经图案化的导电层26的一些中间部分通过牺牲层28中的开口30暴露出来。
接下来，如图4中所示，通过导电层26的一些暴露部分进行蚀刻，形成接触通孔开口32。与此同时，导电层26的一些暴露部分可以保持未被蚀刻，或者可以不保持未被蚀刻。低应力氮化物层24和介电层22也被蚀刻。因此，接触通孔开口32进一步延伸至低应力氮化物层24和介电层22内。因此，衬底20通过接触通孔开口32暴露出来。
图5示出了导电材料的沉积和图案化，从而形成导电图案34(包括34A、34B、34C、和34D)。将导电材料填充到接触通孔开口32中(在图4中示出)以形成接触塞36，该接触塞36将导电图案34电连接至衬底20。在一些实施例中，导电材料包含多晶硅。部分导电图案34的厚度T1可以大于约1μm，并且例如，可以介于约1μm和约5μm之间。
在图6中，去除部分牺牲层28和部分低应力氮化物层24来限定出熔接区38。在熔接区38中，氧化物层22的顶面被暴露出来。在图6的俯视图中，氧化物层22的暴露部分可以形成环，其中该环环绕导电图案34。
图7示出了牺牲层28的去除。在实施例中，牺牲层28由氧化硅形成，并因此可以使用蒸汽HF进行蚀刻。可选地，使用HF溶液来蚀刻牺牲层28，接着实施干燥工艺。还蚀刻介电层22，该介电层22也可以由氧化硅形成。结果是，在熔接区38中，去除介电层22的暴露部分。低应力氮化物层24可以保护介电层22的一些部分不被蚀刻。在一些实施例中，导电图案34D可以形成一个完整的环，从而介电层22的被环34D环绕的部分被保护不被蚀刻。在去除牺牲层28之后，导电图案34A可以与下面的导电层26的部分26A间隔开。因此，导电图案34A和导电层26的部分26A形成电容器的两个电容器极板，该电容器是MEMS器件40的一部分。另外，导电图案34A和导电图案34C之间的电容也可以形成MEMS器件的电容器。由于在导电图案34A和导电层26的部分26A之间存在间隔，导电图案34A是可移动的。导电图案34A被可选地称为检测质量块或者可移动的元件。
图8至图10示出了制备盖顶(cap)的工艺。参考图8，提供了盖顶晶圆44。举例来说，盖顶晶圆44可以是硅晶圆。可以在盖顶晶圆44的底面上形成对准标记46。接下来，如图9中所示，实施深反应离子蚀刻(DRIE)工艺以在盖顶晶圆44中形成凹槽48。如图10中所示，可以在盖顶晶圆44的顶面和底面上形成介电层50。形成在盖顶晶圆44顶面上的介电层50可以延伸至凹槽48内。在示例性实施例中，介电层50可以是通过对盖顶晶圆44实施热氧化形成的热氧化物层。因此，介电层50在下文中被称为氧化物层50。
参考图11，将盖顶晶圆44接合至图7中所示的结构。MEMS器件40因而被盖顶晶圆44覆盖，并且可延伸至盖顶晶圆44的凹槽48内。将部分氧化物层50接合至衬底20的顶面。在图11的俯视图中，与衬底20相接合的部分氧化物层50可以形成闭环(close-loop ring)。接合可以是熔接，其中根据一些示例性实施例，盖顶晶圆44和衬底20的温度保持在室温，并且施加压力以对着衬底20挤压盖顶晶圆44。然后对接合的晶圆进行高温退火。作为高温和/或压力的结果，氧化物层50与衬底20相接合。可以在真空环境中实施熔接。因此，在接合工艺过程中，盖顶晶圆44内部的空间(凹槽48)形成真空，在从真空环境中取出如图11中的结构之后，可以保持该真空度。
在图12中，图11中的结构被上下翻转，并且对衬底20的背面实施背面研磨。实施背面研磨直到衬底20的厚度T2小于预设的厚度，例如，小于约200μm，或者小于约150μm。然后，实施蚀刻步骤以蚀刻穿透衬底20，从而形成穿透开口(through-opening)52。举例来说，可以使用DRIE实施蚀刻步骤。穿透开口52可以使衬底20的一些部分与其他部分物理隔离且电隔离。例如，在示例性图12中，衬底部分20A、衬底部分20B、及衬底部分20C可以彼此不连接，并且可以与衬底20的其他部分不连接。
图13示出了用介电材料54填充穿透开口52。在示例性实施例中，介电材料54还覆盖衬底20的背面。在一些实施例中，介电材料54可以包括聚合物，诸如环氧树脂。另外，介电材料54可以包括感光材料，诸如感光环氧树脂。在实施例中，感光环氧树脂包括SU8，SU8是负性感光环氧树脂。在可选实施例中，介电材料54可以包括联苯并环丁烯(BCB)。可以通过旋涂将介电材料54填充至穿透开口52中，然后可以例如采用热固化工艺、紫外(UV)固化工艺等等对介电材料54进行固化。可选地，介电材料54可以包括干膜，该干膜被层压在衬底20的顶面上并且延伸至穿透开口52内。
可以通过单个填充步骤(诸如旋涂)填充穿透开口52(图12)。介电材料54位于衬底20中的部分可以是同质材料，该同质材料不包括由不同材料形成的多个区域。更确切地说，整个穿透开口52填充着单一同质材料。
介电材料54(诸如BCB和SU8)也可以是不能耐受高于约150℃的高温(并且将被该高温损伤)的低温材料。因为在形成层22、层24、层26、层28、和层34之后填充介电材料54，在形成层22、层24、层26、层28、和/或层34中所用的高温(其可以高于约550℃)不会对介电材料54产生损伤。因此，可以使用低温材料来替换用于填充如图12中的穿透开口52的氧化硅和氮化硅，并且可以比采用CVD方法更容易地填充穿透开口52。
参考图14A，对介电材料54位于衬底20的顶面上的部分进行图案化。因为介电材料54可以是感光材料，所以图案化不需要额外的光刻胶。因此暴露出衬底20的衬底部分20B和衬底部分20C。图14B示出了衬底20的俯视图，其中从图14A中的平面剖切线14B-14B获得剖视图。如图14B中所示，介电材料54可以形成环绕衬底部分20B和衬底部分20C的环。衬底部分20B和衬底部分20C通过介电材料54彼此绝缘。此外，衬底部分20B和衬底部分20C与衬底20位于环外部的部分绝缘。可以理解，虽然衬底部分20B和衬底部分20C的俯视图形状是矩形，衬底部分20B和衬底部分20C也可以有其他的俯视图形状，诸如环形、六边形、八边形等等。
接下来，如图15中所示，在衬底20的背面上以及在介电材料54的上方形成电连接件56。电连接件可以进一步延伸至介电材料54内以电连接至衬底部分20B和衬底部分20C。在一些实施例中，电连接件56包含金属迹线，该金属迹线可以由铜、铝铜等等形成。电连接件56也可包含焊球、金属柱、形成在金属柱上的焊料盖顶等等。
图16示出了一种封装件，该封装件包括MEMS器件40、衬底20、盖顶晶圆44、和封装元件60。注意到图16中所示的结构仅仅是用于示出包括MEMS器件40的封装件的实例。存在各种用于封装MEMS器件40的方法和结构。在该实例中，将电连接件56接合至并且电连接至封装元件60，该封装元件60可以是在其中包含有晶体管(未示出)的器件管芯、插件、封装基板、印刷电路板(PCB)等等。
在图15和图16中所示的结构中，通过衬底部分20B和衬底部分20C将电连接件56电连接至MEMS器件40的电容器极板。因此，衬底部分20B和衬底部分20C充当穿透衬底20的电连接件。可以看出衬底部分20B和衬底部分20C彼此电隔离，并且通过介电材料54与衬底20的其他部分电隔离。
在实施例中，采用后通孔方法来形成穿透衬底20的连接件20B和连接件20C(图6)，其中后通孔方法意为在形成MEMS器件40之后形成介电材料54(图14A和图14B)。因此，在高温工艺(诸如层22、层24、层26、层28、和层34(图1至图7)的形成工艺)之后，实施用介电材料填充衬底20中的穿透开口。结果是，为了隔离连接件20B和连接件20C，可以使用低温材料填充至衬底20中。因为已经完成了高温工艺，所以将不会损伤低温材料。低温材料可以轻易地填充衬底20中的深且宽的穿透开口。因此，在实施例中，不需要采用CVD方法来填充衬底20中的开口。生产量得到了提高，因为衬底20中的低温材料的填充速率显著高于采用CVD方法填充的速率。
根据实施例，一种方法包括在衬底的正面上形成MEMS器件。在形成MEMS器件的步骤之后，在衬底中形成穿透开口，其中从衬底的背面形成穿透开口。用介电材料填充穿透开口，该介电材料使衬底的一部分与该衬底的剩余部分隔离。在衬底的背面上形成电连接件。通过衬底的该部分将电连接件电连接至MEMS器件。
根据其他实施例，一种方法包括在衬底的正面上形成MEMS器件，其中形成MEMS器件的步骤包括在高温下实施的高温工艺。在衬底中形成穿透开口，其中从衬底的背面形成穿透开口。用介电材料填充该穿透开口，其中该介电材料使衬底的一部分与该衬底的剩余部分电隔离。该介电材料是高温下易损的低温材料。在衬底的背面上形成电连接件，其中通过衬底的该部分将电连接件电连接至MEMS器件。
根据又一些实施例，一种器件包括衬底、位于衬底正面上的MEMS器件，以及穿透衬底的介电材料。介电材料形成一个环，并且该环全部由同质材料形成。该环将衬底分成被该环环绕的第一部分和位于环外部的第二部分，其中第一部分与第二部分电隔离。电连接件设置在衬底的背面上，其中通过衬底的第一部分将电连接件电连接至MEMS器件。
尽管已经详细地描述了实施例及其优势，但应该理解，可以在不背离所附权利要求限定的实施例的精神和范围的情况下，进行各种改变、替换和更改。而且，本申请的范围预期并不仅限于本说明书中描述的工艺、机器、制造、材料组分、装置、方法和步骤的特定实施例。作为本领域普通技术人员根据本发明将很容易理解，根据本发明可以利用现有的或今后开发的用于执行与本文所述相应实施例基本上相同的功能或者获得基本上相同的结果的工艺、机器、制造、材料组分、装置、方法或步骤。因此，所附权利要求预期在其范围内包括这样的工艺、机器、制造、材料组分、装置、方法或步骤。此外，每条权利要求构成单独的实施例，并且多个权利要求和实施例的组合在本发明的范围内。

Claims (18)

1.一种形成半导体器件的方法，包括：
在衬底的正面上形成微电子机械系统(MEMS)器件；
在形成所述MEMS器件的步骤之后，从所述衬底的背面蚀刻穿透开口，从而将所述衬底分隔成第一部分与第二部分；
用介电材料填充所述穿透开口，其中所述介电材料使所述第一部分与所述第二部分隔离；以及
在所述衬底的背面上形成电连接件，其中，所述电连接件通过所述第一部分电连接至所述MEMS器件；
其中，所述穿透开口形成环绕所述衬底的所述第一部分的环，其中，在用所述介电材料填充所述穿透开口的步骤之后，所述介电材料的一部分覆盖所述衬底的所述第一部分的背面，并且其中，所述方法还包括去除所述介电材料的所述部分，从而暴露出所述衬底的所述第一部分的所述背面。
2.根据权利要求1所述的方法，其中，所述介电材料在高于150℃的温度下易损。
3.根据权利要求1所述的方法，其中，用同质介电材料填充整个所述穿透开口。
4.根据权利要求1所述的方法，其中，所述介电材料包括感光材料。
5.根据权利要求1所述的方法，其中，所述MEMS器件包括电容器，其中，所述电容器包括两个电容器极板，并且其中，将所述电连接件电连接至所述两个电容器极板之一。
6.根据权利要求1所述的方法，还包括在所述MEMS器件上方接合盖顶，其中，在接合所述盖顶的步骤之后，实施填充所述穿透开口的步骤和形成所述电连接件的步骤。
7.一种形成半导体器件的方法，包括：
在衬底的正面上形成微电子机械系统(MEMS)器件；
在所述衬底的所述正面上接合盖顶以覆盖所述MEMS器件；
在接合所述盖顶之后从所述衬底的背面形成穿透开口；
用介电材料填充所述穿透开口，其中，所述介电材料使所述衬底的第一部分与所述衬底的第二部分电隔离；以及
在所述衬底的所述背面上形成电连接件，其中，通过所述衬底的所述第一部分将所述电连接件电连接至所述MEMS器件；
其中，所述穿透开口形成环绕所述衬底的所述第一部分的环，其中，在用所述介电材料填充所述穿透开口的步骤之后，所述介电材料的一部分覆盖所述衬底的背面，并且其中，所述方法还包括去除所述介电材料的所述部分的第一局部，从而暴露出所述衬底的所述第一部分的所述背面，并且其中，不去除所述介电材料的所述部分的第二局部，所述第二局部仍然覆盖所述衬底的所述背面。
8.根据权利要求7所述的方法，其中，在形成所述MEMS器件的步骤之后，实施形成所述穿透开口的步骤。
9.根据权利要求7所述的方法，其中，所述介电材料在高于150℃的温度下易损。
10.根据权利要求7所述的方法，其中，用所述介电材料填充整个所述穿透开口，并且其中，所述介电材料是同质的。
11.根据权利要求7所述的方法，其中，所述介电材料包括感光材料。
12.根据权利要求7所述的方法，其中，所述MEMS器件包括电容器，所述电容器包括两个电容器极板，并且其中，所述电连接件电连接至所述两个电容器极板之一。
13.一种半导体器件，包括：
衬底；
微电子机械系统(MEMS)器件，位于所述衬底的正面上；
穿透所述衬底的介电材料，其中，所述介电材料形成环，其中所述环全部由同质材料形成，并且其中，所述环将所述衬底分隔成：
第一部分，被所述环环绕；以及
第二部分，位于所述环的外部，其中所述第一部分与所述第二部分电隔离；以及
电连接件，位于所述衬底的背面上，其中，所述电连接件通过所述衬底的所述第一部分电连接至所述MEMS器件。
14.根据权利要求13所述的半导体器件，其中，所述衬底包括掺杂有p-型杂质或n-型杂质的硅衬底。
15.根据权利要求14所述的半导体器件，其中，所述MEMS器件包括电容器，并且其中，所述电连接件电连接至所述电容器的电容器极板。
16.根据权利要求13所述的半导体器件，其中，所述介电材料包括聚合物，并且其中，所述聚合物进一步延伸至所述衬底的背面。
17.根据权利要求16所述的半导体器件，其中，所述介电材料包括感光材料。
18.根据权利要求13所述的半导体器件，还包括：
氧化物，位于所述衬底的所述正面上；以及
接触塞，穿透所述氧化物并且将所述衬底的所述第一部分电连接至所述MEMS器件。
CN201210082544.8A 2011-12-02 2012-03-26 Mems器件及其形成方法 Active CN103130174B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/310,422 US8623768B2 (en) 2011-12-02 2011-12-02 Methods for forming MEMS devices
US13/310,422 2011-12-02

Publications (2)

Publication Number Publication Date
CN103130174A CN103130174A (zh) 2013-06-05
CN103130174B true CN103130174B (zh) 2015-10-28

Family

ID=48490704

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210082544.8A Active CN103130174B (zh) 2011-12-02 2012-03-26 Mems器件及其形成方法

Country Status (2)

Country Link
US (2) US8623768B2 (zh)
CN (1) CN103130174B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102012206732A1 (de) * 2012-04-24 2013-10-24 Robert Bosch Gmbh Verfahren zum Herstellen eines hybrid integrierten Bauteils
DE102013211597B4 (de) * 2013-06-20 2022-08-11 Robert Bosch Gmbh ASIC-Bauelement mit einem Durchkontakt
US10280076B2 (en) 2016-04-15 2019-05-07 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method thereof
IT201600083804A1 (it) * 2016-08-09 2018-02-09 St Microelectronics Srl Procedimento di fabbricazione di un dispositivo a semiconduttore includente una struttura microelettromeccanica ed un associato circuito elettronico integrato e relativo dispositivo a semiconduttore
KR102486879B1 (ko) * 2018-04-12 2023-01-11 삼성디스플레이 주식회사 디스플레이 장치 및 그 제조방법
CN112969278A (zh) * 2021-02-03 2021-06-15 苏州维信电子有限公司 一种麦克风柔性电路板及其制作方法
EP4219391A1 (de) * 2022-01-28 2023-08-02 Hahn-Schickard-Gesellschaft für angewandte Forschung e.V. Durchkontaktierung zum betreiben eines mems-bauteiles in einer hermetischen kavität

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2050712A2 (en) * 2007-10-15 2009-04-22 General Electric Company Sealed wafer packaging of microelectromechanical systems
CN101978800A (zh) * 2008-03-24 2011-02-16 日本特殊陶业株式会社 部件内置布线基板
CN102157462A (zh) * 2010-01-21 2011-08-17 精材科技股份有限公司 晶片封装体及其制造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6587613B2 (en) * 2001-07-24 2003-07-01 Innovative Technology Licensing, Llc Hybrid MEMS fabrication method and new optical MEMS device
US6624003B1 (en) * 2002-02-06 2003-09-23 Teravicta Technologies, Inc. Integrated MEMS device and package
US6770504B2 (en) * 2003-01-06 2004-08-03 Honeywell International Inc. Methods and structure for improving wafer bow control
US7545075B2 (en) * 2004-06-04 2009-06-09 The Board Of Trustees Of The Leland Stanford Junior University Capacitive micromachined ultrasonic transducer array with through-substrate electrical connection and method of fabricating same
US7741686B2 (en) * 2006-07-20 2010-06-22 The Board Of Trustees Of The Leland Stanford Junior University Trench isolated capacitive micromachined ultrasonic transducer arrays with a supporting frame
US8324728B2 (en) * 2007-11-30 2012-12-04 Skyworks Solutions, Inc. Wafer level packaging using flip chip mounting

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2050712A2 (en) * 2007-10-15 2009-04-22 General Electric Company Sealed wafer packaging of microelectromechanical systems
CN101978800A (zh) * 2008-03-24 2011-02-16 日本特殊陶业株式会社 部件内置布线基板
CN102157462A (zh) * 2010-01-21 2011-08-17 精材科技股份有限公司 晶片封装体及其制造方法

Also Published As

Publication number Publication date
US8623768B2 (en) 2014-01-07
US20140103462A1 (en) 2014-04-17
CN103130174A (zh) 2013-06-05
US20130140650A1 (en) 2013-06-06
US8969979B2 (en) 2015-03-03

Similar Documents

Publication Publication Date Title
CN103130174B (zh) Mems器件及其形成方法
US20220315414A1 (en) Semiconductor device and method for fabricating the same
US9550666B2 (en) MEMS device with release aperture
US9114978B2 (en) Method for manufacturing a component having an electrical through-connection
US9034757B2 (en) Method for manufacturing a component having an electrical through-connection
US8252695B2 (en) Method for manufacturing a micro-electromechanical structure
CN104425452A (zh) 电子元件封装体及其制造方法
CN102637659A (zh) 晶片封装体及其制造方法
US11203522B2 (en) Sidewall stopper for MEMS device
CN102683311A (zh) 晶片封装体及其形成方法
CN104681516A (zh) 晶片封装体及其制造方法
CN103489846A (zh) 晶片封装体及其形成方法
US20140001581A1 (en) Mems microphone and forming method therefor
CN102543922A (zh) 晶片封装体及其形成方法
KR102125914B1 (ko) 패터닝된 점착방지층에 의한 점착 방지 방법
US9487391B2 (en) Micro-electro mechanical system (MEMS) device having a blocking layer formed between closed chamber and a dielectric layer of a CMOS substrate
US20120133049A1 (en) Process of Fabricating Semiconductor Device and Through Substrate via, and Through Substrate via Structure Therefrom
CN105047619A (zh) 晶片堆叠封装体及其制造方法
US9718677B1 (en) Semiconductor structure and manufacturing method thereof
US9238578B2 (en) Semiconductor arrangement with stress release and thermal insulation
US10266399B2 (en) Apparatus and method of manufacturing for combo MEMS device accommodating different working pressures
EP3095757B1 (en) Chip having structures thereon
CN102234098B (zh) 微机电结构的制造方法
Karlin et al. Park et a1.
CN105527042A (zh) 压力传感器及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant