KR20060005840A - 수동소자칩 내장형의 인쇄회로기판의 제조방법 - Google Patents

수동소자칩 내장형의 인쇄회로기판의 제조방법 Download PDF

Info

Publication number
KR20060005840A
KR20060005840A KR1020040054820A KR20040054820A KR20060005840A KR 20060005840 A KR20060005840 A KR 20060005840A KR 1020040054820 A KR1020040054820 A KR 1020040054820A KR 20040054820 A KR20040054820 A KR 20040054820A KR 20060005840 A KR20060005840 A KR 20060005840A
Authority
KR
South Korea
Prior art keywords
passive element
passive
chip
element chip
raw material
Prior art date
Application number
KR1020040054820A
Other languages
English (en)
Other versions
KR100645643B1 (ko
Inventor
조석현
이석규
홍종국
전호식
정진수
류창섭
안진용
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020040054820A priority Critical patent/KR100645643B1/ko
Priority to CNA2004100837722A priority patent/CN1722935A/zh
Priority to US10/976,732 priority patent/US20060014327A1/en
Priority to JP2004320861A priority patent/JP2006032887A/ja
Publication of KR20060005840A publication Critical patent/KR20060005840A/ko
Application granted granted Critical
Publication of KR100645643B1 publication Critical patent/KR100645643B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H01L2224/82035—Reshaping, e.g. forming vias by heating means
    • H01L2224/82039—Reshaping, e.g. forming vias by heating means using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1189—Pressing leads, bumps or a die through an insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Abstract

본 발명은 인쇄회로기판에 수동소자칩을 올려놓고 절연층을 적층하거나 인쇄회로기판에 수동소자칩을 삽입할 미관통구멍을 형성하고 형성된 미관통구멍에 수동소자칩을 삽입하는 수동소자칩 내장형의 인쇄회로기판의 제조방법에 관한 것이다. 또한, 본 발명에 따르면, 코어층을 형성하는 원판에 적층된 원자재층에 수동소자을 삽입할 미관통 구멍을 형성하는 제 1 단계; 상기 원자재의 동박에 회로패턴을 형성한 후 미관통구멍에 수동소자칩을 삽입하고, 상기 수동소자칩이 삽입된 원자재에 절연층 또는 절연층의 일면에 동박층이 적층된 다른 원자재를 양면에서 적층하여 가열가압하는 제 2 단계; 상기 수동소자칩의 전극에 외부와의 전기적 접속을 제공하는 비아홀을 가공하는 제 3 단계; 및 상기 비아홀에 동도금을 형성하고 외부에 회로패턴을 형성하는 제 4 단계를 포함하여 이루어진 수동소자칩 내장형 인쇄회로기판의 제조방법이 제공된다.
수동소자칩, 인쇄회로기판, 내장형 커패시터

Description

수동소자칩 내장형의 인쇄회로기판의 제조방법{Manufacturing method of PCB having embedded passive-chips}
도 1a ~도 1e는 본 발명의 제1 실시예에 따른 수동소자칩 내장형의 인쇄회로기판의 제조방법의 공정도이다.
도 2a ~도 2e는 본 발명의 제2 실시예에 따른 수동소자칩 내장형의 인쇄회로기판의 제조방법의 공정도이다.
도 3a ~도 3d는 본 발명의 제3 실시예에 따른 수동소자칩 내장형의 인쇄회로기판의 제조방법의 공정도이다.
도 4a ~도 4d는 본 발명의 제4 실시예에 따른 수동소자칩 내장형의 인쇄회로기판의 제조방법의 공정도이다.
도 5a ~도 5e는 본 발명의 제5 실시예에 따른 수동소자칩 내장형의 인쇄회로기판의 제조방법의 공정도이다.
도 6a ~도 6c는 본 발명의 제6 실시예에 따른 수동소자칩 내장형의 인쇄회로기판의 제조방법의 공정도이다.
도 7은 본 발명의 제1 내지 제 6 실시예의 미관통 구멍의 하부 동박층에 형성된 패턴에 전기전도성 물질을 이용하여 전기적 접속을 하는 방법을 설명하기 위 한 도면이다.
도 8a 내지 도 8d는 제1 내지 제 6 실시예에 이용되는 하부 동박층에 형성된 여러가지 패턴을 나타내는 도면이다.
본 발명은 수동소자칩 내장형의 인쇄회로기판의 제조방법에 관한 것으로서, 특히 인쇄회로기판에 수동소자칩을 삽입할 미관통구멍을 형성하여 형성된 미관통구멍에 수동소자칩을 삽입하거나 인쇄회로기판에 수동소자칩을 올려놓고 절연층을 적층하는 수동소자칩 내장형의 인쇄회로기판의 제조방법에 관한 것이다.
현재까지 대부분의 인쇄회로기판(PCB)의 표면에는 일반적인 개별 칩 저항(Discrete Chip Resistor) 또는 일반적인 개별 칩 커패시터(Discrete Chip Capacitor)를 실장하고 있으나, 최근 저항 또는 커패시터 등의 수동소자를 내장한 인쇄회로기판이 개발되고 있다.
이러한 수동소자 내장형 인쇄회로기판 기술은 새로운 재료(물질)와 공정을 이용하여 기판의 외부 혹은 내층에 저항 또는 커패시터 등의 수동소자를 삽입하여 기존의 칩 저항 및 칩 커패시터의 역할을 대체하는 기술을 말한다.
다시 말하면, 수동소자 내장형 인쇄회로기판은 기판 자체의 내층 혹은 외부 에 수동소자, 예를 들어, 커패시터가 묻혀 있는 형태로서, 기판 자체의 크기에 관계없이 수동소자인 커패시터가 인쇄회로기판의 일부분으로 통합되어 있다면, 이것을 "내장형 커패시터"라고 하며, 이러한 기판을 커패시터 내장형 인쇄회로기판(Embedded Capacitor PCB)이라고 한다.
이러한 수동소자 내장형 인쇄회로기판의 가장 중요한 특징은 수동소자가 인쇄회로기판의 일부분으로 본래 갖추어져 있기 때문에 기판 표면에 실장할 필요가 없다는 것이다.
한편, 현재까지의 수동소자 내장형 인쇄회로기판 기술은 크게 3가지 방법으로 분류될 수 있으며, 이하 상세히 설명한다.
첫째로, 중합체 커패시터 페이스트를 도포하고, 열 경화, 즉 건조시켜 커패시터를 구현하는 중합체 후막형(Polymer Thick Film Type) 커패시터를 구현하는 방법이 있다.
이 방법은 인쇄회로기판의 내층에 중합체 커패시터 페이스트를 도포하고, 다음에 이를 건조시킨 후에 전극을 형성하도록 동 페이스트(Copper paste)를 인쇄 및 건조시킴으로써 내장형 커패시터를 제조하게 된다.
둘째로, 세라믹 충진 감광성 수지(Ceramic filled photo-dielectric resin)를 인쇄회로기판에 코팅(coating)하여 개별 내장형 커패시터(embedded discrete type capacitor)를 구현하는 방법으로서, 미국 모토롤라(Motorola)사가 관련 특허 기술을 보유하고 있다.
이 방법은 세라믹 분말(Ceramic powder)이 함유된 감광성 수지를 기판에 코 팅한 후에 동박(copper foil)을 적층시켜서 각각의 상부전극 및 하부전극을 형성하며, 이후에 회로 패턴을 형성하고 감광성 수지를 식각하여 개별 커패시터를 구현하게 된다.
셋째로, 인쇄회로기판의 표면에 실장되던 디커플링 커패시터(Decoupling capacitor)를 대체할 수 있도록 인쇄회로기판 내층에 커패시턴스 특성을 갖는 별도의 유전층을 삽입하여 커패시터를 구현하는 방법으로서, 미국 산미나(Sanmina)사가 관련 특허 기술을 보유하고 있다.
이 방법은 인쇄회로기판의 내층에 전원전극 및 접지전극으로 이루어진 유전층을 삽입하여 전원 분산형 디커플링 커패시터(Power distributed decoupling capacitor)를 구현하고 있다.
그러나, 이와 같은 종래 기술에 따르면, 그 용량값이 매우 낮아 실용성이 떨어지는 문제점이 있었으며, 이를 해결하기 위하여 구성성분을 커패시터 용량이 높은 물질을 사용하고 그 접점간의 간격을 좁혀서 용량을 높이고자 하는 시도가 있었다.
하지만 종래 인쇄회로기판의 공법으로는 그 간격을 좁히는 것에 한계가 있었고, 높은 용량값을 갖는 자재는 자재의 물성이 잘 부러지는 브리틀(brittle)한 성질 이 있어 인쇄회로기판의 제조 공정에 높은 용량값을 갖는 자재를 적용하는데는 상당한 문제점이 있었다.
이러한 문제점 때문에 표면 실장에 사용되는 커패시터 칩을 기판 내부에 넣는 것이 최근 시도 되었다. 이미 일본 IBIDEN사의 일본특허출원공개번호 2002- 118367A에서는 커패시터칩을 인쇄회로기판의 코어(Core)층에 삽입하는 방법에 대하여 소개하고 있다.
개시된 방법은 커패시터칩을 코어에 삽입하고, 양쪽에서 반경화된 에폭시 수지를 덮고 가열 가압하는 방법으로 커패시터칩을 내부에 함침 시키고, 레이저 드릴을 이용하여 구멍을 형성하며 도금을 통해 전기적 접촉을 할 수 있게 하는 방법에 관한 것이다.
하지만 이러한 방법은 커패시터칩을 코어(Core)에 삽입하게 됨에 따라 표면에 실장되는 IC로부터 멀어지게 되는 문제점이 있었다. 또한 코어(Core)에 관통구멍을 형성하고 커패시터칩을 삽입하게 됨에 따라서 구멍 가공을 위한 공정이 추가되며, 관통구멍에 삽입되더라도 커패시터칩(Chip)의 위 아래 부위에는 회로가 형성되지 못하는 문제점이 있었다.
또한 커패시터칩을 코어(Core)의 관통구멍에 삽입하는 경우 커패시터칩이 밑으로 빠지는 우려 때문에 취급이 용이하지가 못하다는 문제점이 있었다.
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, 임의의 절연층에 미관통구멍을 형성하되 미관통구멍의 바닥에 동박층을 그대로 남겨두거나 제거하고, 수동소자칩을 삽입하여 칩삽입 후 바닥으로 수동소자칩이 빠지는 현상이 발생하지 않도록 하는 수동소자칩 내장형 인쇄회로기판의 제조방법을 제공하는 것을 그 목적으로 한다.
또한, 본 발명은, 코어(Core)에 미관통구멍을 형성하되 반대편 동박을 그대로 남도록 하여 남은 동박에 회로 형성이 가능하고, 수동소자칩의 삽입 후 바닥으로 커패시터칩이 빠지는 현상이 발생하지 않도록 하는 수동소자칩 내장형 인쇄회로기판의 제조방법을 제공하는 것을 그 목적으로 한다.
또한, 본 발명은, 임의의 절연층 혹은 코어(Core)층 표면에 수동소자칩을 올려두고 절연수지를 적층하여 미관통 구멍 형성에 따른공정수를 줄이고 IC칩과의 거리를 가깝게 하여 전기적 특성을 개선한 커패시터칩 내장형의 인쇄회로기판의 제조방법을 제공하는 것을 그 목적으로 한다. 이때 미경화된 절연수지에 구멍을 형성하여 수동소자 칩이 쉽게 절연층 속으로 삽입되도록 할 수도 있다.
또한, 본 발명은, 수동소자칩의 전극에 전기전도성이 있는 물질을 도포한 후 미관통 홀에 삽입함으로써, 절연층의 가열가압공정에서 미관통홀의 바닥에 있는 패드 혹은 회로기판 내층표면에 패드에 전기적 접속이 이루어 지도록 할 수 있으며, 반대로 미관통 홀의 바닥에 있는 패드 혹은 회로기판 내층표면의 패드에 전기전도도가 있는 물질을 도포한 후 수동소자 칩을 넣고 가열가압 공정에서 전기적 접속이 되도록하여 접점형성을 위한 홀의 가공 수를 줄이고 홀의 가공비용 및 가공시간을 현저히 줄일 수 있도록 한 수동소자칩 내장형 인쇄회로기판의 제조방법을 제공하는 것을 그 목적으로 한다.
또한, 본 발명은, 수동소자칩을 삽입하거나 임의의 절연층 혹은 코어(Core)층 표면에 수동소자칩을 올려둔 후에 절연층을 덮고 가열 가압하기 전에 상부 전도층에 전기전도성이 있는 범프를 형성하고 이를 덮고 가열 가압하는 공정을 이용하 여 전기적 접촉을 시도하는 방법을 사용함으로써 가열 가압 후에 전기적 접촉을 위한 구멍가공 공정을 줄이고, 수동소자의 전기적 접속을 쉽게 효율적으로 할 수 있도록 한 수동소자칩 내장형 인쇄회로기판의 제조방법을 제공하는 것을 그 목적으로 한다.
상기와 같은 목적을 달성하기 위한 본 발명은 코어층을 형성하는 원판에 적층된 원자재의 절연층에 수동소자칩을 삽입할 미관통 구멍을 형성하는 제 1 단계; 상기 원자재의 동박에 회로패턴을 형성한 후 미관통구멍에 수동소자칩을 삽입하고, 상기 수동소자칩이 삽입된 원자재에 절연층 또는 절연층의 일면에 동박층이 적층된 다른 원자재를 양면에서 적층하여 가열가압하는 제 2 단계; 상기 수동소자칩의 전극에 외부와의 전기적 접속을 제공하는 비아홀을 가공하는 제 3 단계; 및 상기 비아홀에 동도금을 형성하고 외부에 회로패턴을 형성하는 제 4 단계를 포함하여 이루어진 것을 특징으로 한다.
또한, 본 발명은 코어(Core)층에 수동소자칩을 삽입할 미관통구멍을 형성하고 미관통 구멍의 바닥면에는 회로패턴을 형성할 수 있도록 동박층이 남아있도록 하는 제1 단계; 상기 미관통구멍에 커패시터칩을 삽입하고, 상기 커패시터칩이 삽입된 코어에 절연층 또는 절연층의 일면에 동박층이 적층된 원자재를 수동소자칩이 삽입된 한면에 적층하여 가열가압하는 제 2 단계; 상기 미관통 구멍의 바닥면에 있던 동박층에 회로를 포함한 패턴을 형성하고 절연층 또는 절연층의 일면에 동박 층이 적층된 원자재를 회로를 형성한 미관통 구멍의 바닥 쪽 면에 적층하여 가열가압하는 제 3 단계; 상기 커패시터칩의 전극에 외부와의 전기적 접속을 제공하는 비아홀을 가공하는 제 4 단계; 및 상기 비아홀에 동도금을 형성하고 외부에 회로패턴을 형성하는 제 5 단계를 포함하여 이루어진 것을 특징으로 한다.
또한, 본 발명은 코어층을 형성하는 원판에 적층된 원자재의 절연층에 수동소자칩을 올려놓는 제 1 단계; 상기 제1 단계의 수동소자칩이 적층된 원자재에 미경화된 절연수지를 적층하여 가열가압하는 제 2 단계; 상기 수동소자칩의 전극에 외부와의 전기적 접속을 제공하는 비아홀을 가공하는 제 3 단계; 및 상기 비아홀에 동도금을 형성하고 외부에 회로패턴을 형성하는 제 4 단계를 포함하여 이루어진 것을 특징으로 한다.
또한, 본 발명은 회로패턴이 형성된 코어(Core)층에 수동소자칩을 올려놓는 제 1 단계; 상기 코어층에 절연층 또는 절연층의 일면에 동박층이 적층된 원자재를 양면에서 적층하여 가열가압하는 제 2 단계; 상기 수동소자칩의 전극에 외부와의 전기적 접속을 제공하는 비아홀을 가공하는 제 3 단계; 및 상기 비아홀에 동도금을 형성하고 외부에 회로패턴을 형성하는 제 4 단계를 포함하여 이루어진 것을 특징으로 한다.
또한, 본 발명은, 코어층을 형성하는 원판에 적층된 원자재의 절연층에 수동소자칩을 삽입할 미관통 구멍을 형성하고 회로패턴을 형성한 후 미관통구멍에 수동소자칩을 삽입하는 제 1 단계; 상기 수동소자칩이 삽입된 원자재에 절연층을 적층하고, 전기전도성 범프가 구비된 동박을 적층하여 가열가압하는 제 2 단계; 및 외 부에 회로패턴을 형성하는 제 3 단계를 포함하여 이루어 진것을 특징으로 한다.
또한, 본 발명은, 코어(Core)층에 수동소자칩을 삽입할 미관통 구멍을 형성하는 제 1 단계; 상기 원자재의 동박에 회로패턴을 형성한 후 미관통구멍에 수동소자칩을 삽입하는 제 2 단계; 상기 수동소자칩이 삽입된 원자재에 전도성 범프가 형성된 동박층을 구비한 원자재를 적층하여 가열가압하는 제 3 단계; 및 외부에 회로패턴을 형성하는 제 4 단계를 포함하여 이루어진 것을 특징으로 한다.
또한, 본 발명은 코어층 혹은 코어층을 형성하는 원판에 적층된 원자재에 수동소자칩을 올려놓는 제 1 단계; 상기 수동소자칩이 위치한 원자재에 전도성 범프가 형성된 동박층을 구비한 원자재를 적층하여 가열가압하는 제 2 단계; 및 외부에 회로패턴을 형성하는 제 3 단계를 포함하여 이루어진 것을 특징으로 한다.
이제, 도 1a 이하를 참조하여 본 발명의 바람직한 실시예를 상세히 설명하면 다음과 같다.
도 1a ~도 1e는 본 발명의 제1 실시예에 따른 수동소자칩 내장형의 인쇄회로기판의 제조방법의 공정도이다.
먼저, 도 1a에서와 같이 코어(core)층을 형성하는 원판(100)의 동박(102)에 화상형성공정을 이용하여 회로패턴을 형성하고, 그 위에 절연물질(111) 또는 절연물질(111)과 한면이 동박(112)으로 이루어진 원자재(110)를 진공에서 가열가압하여 적층한다.
이러한 원판(100)으로 사용된 동박 적층판의 종류에는 그 용도에 따라, 유리 /에폭시 동박 적층판, 내열수지 동박 적층판, 종이/페놀 동박 적층판, 고주파용 동박 적층판, 플렉시블 동박 적층판(flexible copper clad laminate), 복합 동박 적층판 등의 여러 가지가 있다. 그러나, 양면 인쇄회로기판 및 다층 인쇄회로기판 제조에는 주로 사용되는 절연 수지층(101)에 동박층(102, 103)이 입혀진 유리/에폭시 동박 적층판(100)을 사용하는 것이 바람직하다.
이러한, 원판(100)에 드라이 필름(dry film; 미도시)을 도포한 후, 소정의 패턴이 인쇄된 아트 워크 필름(art work film)을 이용하여 드라이 필름을 노광 및 현상함으로써, 드라이 필름에 소정의 패턴을 형성하고, 부식액을 분무하여 드라이 필름에의해 보호되는 영역을 제외한 나머지 영역의 동박(102)을 제거하며, 역할을 다한 드라이 필름을 박리하여 최종적으로 동박(102)의 배선패턴을 형성한다.
드라이 필름은 커버 필름(cover film), 포토레지스트 필름(photo-resist film) 및 마일러 필름(Mylar film)의 3층으로 구성되며, 실질적으로 레지스트 역할을 하는 층은 포토레지스트 필름이다.
드라이 필름의 노광 및 현상 공정은 소정의 패턴이 인쇄된 아트 워크 필름을 드라이 필름 위에 밀착시킨 후 자외선을 조사한다.
이때, 아트 워크 필름의 패턴이 인쇄된 검은 부분은 자외선이 투과하지 못하고, 인쇄되지 않은 부분은 자외선이 투과하여 아트 워크 필름 아래의 드라이 필름을경화시키게 된다.
이렇게 드라이 필름이 경화된 동박 적층판(102)을 현상액에 담그면 경화되지 않은 드라이 필름 부분이 현상액에 의해 제거되고, 경화된 드라이 필름 부분만 남 아서 레지스트 패턴을 형성한다. 여기서 현상액으로는 탄산나트륨(Na2CO3) 또는 탄산칼슘(K2CO3)의 수용액 등을 사용한다.
이처럼 화상 형성 공정을 통하여 원판(100) 위에 레지스트 패턴이 형성되면 부식액을 분무하여 레지스트 패턴에 의해 보호되는 영역을 제외한 나머지 영역의 동박(102)을 제거하며, 역할을 다한 레지스트 패턴을 박리하여 최종적으로 동박(102)의 배선패턴을 형성한다.
그리고, 도 1b에서와 같이 수동소자칩이 삽입되어야 할 부분에 미관통구멍(113a, 113b)을 형성하고, 칩이 삽입되는 동박층(112)에는 화상공정을 통하여 회로패턴을 형성하는데, 이때, 수동소자칩(120a, 120b)이 삽입되는 구멍 부위의 아래쪽에는부식액이 분무되도록 하여 동박을 완전히 제거 할 수도 있고, 부식액이 들어가지 않게 하여 동박층(112)을 회로패턴의 형성에서 만들어 놓은 형상을 그대로 남겨둘 수 있다.
그리고, 도 1c에서와 같이 수동소자칩(120a, 120b)이 삽입되어야 할 부분에 형성된 미관통구멍(113a, 113b)에 수동소자칩(120a, 120b)을 삽입한다.
그리고 도 1d에서와 같이 절연물질(131) 또는 절연물질(131)과 일면이 동박(132)으로 이루어진 원판(130)을 적층하고 진공에서 가열가압을 통해 수동소자칩(120a, 120b)을 인쇄회로기판에 내장시킨다.
다음으로 도 1e에서와 같이 인쇄회로기판에 내장된 수동소자칩(120a, 120b)의 전극을 회로적으로 연결하기 위해 비아홀(141~146)을 가공하고 비아홀(141~146) 의 측벽에 무전해 동도금 및 전해 동도금을 수행하여 도금층(151~156)을 형성한다.
여기서 비아홀(141~146)을 형성하는 과정은 CNC 드릴(Computer Numerical Control Drill) 또는 레이저를 사용하여 사전에 설정된 위치에 따라 비아홀(B)을 형성하는 방식을 사용하는 것이 바람직하다.
CNC 드릴을 이용하는 방식은 양면 인쇄회로기판의 비아홀(B)이나 다층 인쇄회로기판의 도통홀(through hole)을 형성 시에 적당하다.
이러한 CNC 드릴을 이용하여 비아홀(B) 또는 도통홀을 가공한 후에, 드릴링 시 발생하는 동박의 버(burr), 비아홀(B) 내벽의 먼지, 동박층 표면의 먼지 등을 제거하는 디버링(deburring) 공정을 수행하는 것이 바람직하다. 이 경우, 동박층 표면에 거칠기(roughness)가 부여됨으로써, 이후 동도금 공정에서 동과의 밀착력이 향상되는 장점이 있다.
레이저를 이용하는 방식은 다층 인쇄회로기판의 마이크로 비아홀(micro via hole)을 형성 시에 적당하다. 이러한 레이저를 이용하는 방식으로, YAG(Yttrium Aluminum Garnet) 레이저를 이용하여 동박층과 절연 수지층을 동시에 가공할 수도 있고, 비아홀(B)이 형성될 부분의 동박층을 식각한 후 이산화탄소 레이저를 이용하여 절연 수지층을 가공할 수도 있다.
그리고, 비아홀(B)을 형성한 후에, 형성 시 발생하는 열로 인하여 원판의 절연 수지층 등이 녹아서 비아홀(B)의 측벽에 발생하는 스미어(smear)를 제거하는 디스미어(desmear) 공정을 수행하는 것이 바람직하다.
한편, 여기서 원판의 비아홀(B)의 측벽이 절연 수지층이므로, 비아홀(B) 형 성 후 바로 전해 동도금을 수행할 수 없다. 따라서, 형성된 비아홀(B)의 전기적 연결 및 전해 동도금 수행하기 위하여 무전해 동도금을 수행한다.
무전해 동도금은 절연체에 대한 도금이므로, 전기를 띤 이온에 의한 반응을 기대할 수 없다. 무전해 동도금은 석출반응에 의해 이루어지며, 석출반응은 촉매에 의해 촉진된다.
도금액으로부터 동이 석출되기 위해서는 도금하려는 재료의 표면에 촉매가 부착되어야 한다. 이는 무전해 동도금이 많은 전처리를 필요로 함을 나타낸다.
일실시예로, 무전해 동도금 공정은 탈지(cleanet) 과정, 소프트 부식(soft etching) 과정, 예비 촉매처리(pre-catalyst) 과정, 촉매처리 과정, 활성화(accelerator)과정, 무전해 동도금 과정 및 산화방지 처리 과정을 포함한다.
탈지 과정에서, 동박층 표면에 존재하는 산화물이나 이물질, 특히 유지분 등을 산 또는 알칼리 계면 활성제가 포함된 약품으로 제거한 후 계면활성제를 완전히 수세한다.
소프트 부식 과정에서, 동박층 표면에 미세한 거칠기(예를 들면, 약 1㎛∼2㎛)를 만들어 도금단계에서 동입자가 균일하게 밀착되도록 하며, 탈지 과정에서 처리되지 않은 오염물을 제거한다.
예비 촉매처리 과정에서, 낮은 농도의 촉매약품에 원판을 담금으로써, 촉매처리 단계에서 사용되는 약품이 오염되거나 농도가 변화하는 것을 방지한다. 더욱이,같은 성분의 약품조에 원판을 미리 담그는 것이므로 촉매처리가 보다 활성화되는 효과가 있다. 이러한 예비 촉매처리 과정은 1%∼3%로 희석된 촉매약품을 사용 하는 것이 바람직하다.
촉매처리 과정에서, 원판의 동박층 및 절연 수지층면(예를 들면, 비아홀(B)의 측벽)에 촉매입자를 입혀준다. 촉매입자는 Pd-Sn 화합물을 사용하는 것이 바람직하며, 이 Pd-Sn 화합물은 도금되는 입자인 Cu2+와 Pd2-가 결합하여 도금을 촉진하는 역할을 한다.
무전해 동도금 과정에서, 도금액은 CuSO4, HCHO, NaOH 및 기타 안정제로 이루어지는 것이 바람직하다. 도금반응이 지속되기 위해서는 화학 반응이 균형을 이루어야 하며, 이를 위해 도금액의 조성을 제어하는 것이 중요하다. 조성을 유지하기 위해서는 부족한 성분의 적절한 공급, 기계 교반, 도금액의 순화 시스템 등이 잘 운영되어야 한다. 반응의 결과로 발생되는 부산물을 위한 여과장치가 필요하며, 이를 활용함으로써 도금액의 사용시간이 연장될 수 있다.
산화방지 처리 과정에서, 무전해 동도금 후에 잔존하는 알칼리 성분으로 인해 도금막이 산화되는 것을 방지하기 위해 산화방지막을 전면에 코팅한다.
그러나, 상술한 무전해 동도금 공정은 일반적으로 전해 동도금에 비하여 물리적 특성이 떨어지므로 얇게 형성한다.
그리고, 동박(103, 132)에 드라이 필름(dry film; 미도시)을 도포한 후, 소정의 패턴이 인쇄된 아트 워크 필름(art work film)을 이용하여 드라이 필름을노광 및 현상함으로써, 드라이 필름에 소정의 패턴을 형성하고, 부식액을 분무하여 드라이 필름에 의해 보호되는 영역을 제외한 나머지 영역의 동박(103, 132)을 제거하 며, 역할을 다한 드라이 필름을 박리하여 최종적으로 동박(103, 132)의 배선패턴을 형성한다.
그리고 도 1안에서 칩 수동소자는 하나의 절연층이 아닌 둘 이상의 절연층에 걸쳐서 삽입 되도록 할 수 있다.
도 2a ~도 2e는 본 발명의 제2 실시예에 따른 수동소자칩 내장형의 인쇄회로기판의 제조방법의 공정도이다.
도 2a 내지 도 2e의 제2 실시예가 도 1a 내지 도 1e의 제1 실시예와 다른 점은 코어(Core)층에 칩이 삽입되어 수동소자가 삽입될 바닥의 동박에 여러 가지 패턴을 형성할 수 있다는 점이다.
먼저, 도 2a에서와 같이, 절연 수지층(201)에 동박층(202, 203)이 입혀진 동박 적층판인 원판(200)을 준비하고, 수동소자칩(220a, 220b)이 삽입될 미관통구멍(210a, 210b)을 형성하기 위해 화상형성공정을 이용하여 동박층(202)의 일부를 제거하는 것이 바람직하다.
그리고, 도 2b에서와 같이, 원판(200)에 수동소자칩(220a, 220b)이 삽입될 미관통구멍(210a, 210b)을 형성하고, 이때 미관통구멍(210a, 210b)의 바닥면에는 삽입된 수동소자칩(220a, 220b)이 아래로 빠지지 않도록 하기 위해 동박(203)을 제거하지 않는 것이 바람직하다.
그리고, 도 2c에서와 같이 미관통구멍(210a, 210b)에 수동소자칩(220a, 220b)을 삽입하고 그 위에 절연층(231) 또는 절연층(231)과 일면이 동박(232)으로 된 원자재(230)를 적층하고 진공에서 가열가압하여 수동소자칩(220a, 220b)을 내장 시킨다.
그리고, 도 2d에서와 같이 미관통구멍(210a, 210b)의 바닥면인 동박(203)에 화상형성공정을 이용하여 회로를 형성하는 것이 바람직하고, 불필요한 경우에는 완전히 하며, 그 위에 절연층(241) 또는 절연층(241)과 한 면이 동박(242)으로 된 원판(240)을 적층하고 진공에서 가열가압한다.
다음으로 도 2e에서와 같이 인쇄회로기판에 내장된 수동소자칩(220a, 220b)의 전극을 회로적으로 연결하기 위해 비아홀(251~256)을 가공하고 비아홀(251~256)의 측벽에 무전해 동도금 및 전해 동도금을 수행하여 도금층(261~266)을 형성한다. 그리고, 드라이 필름(dry film; 미도시)을 도포한 후, 소정의 패턴이 인쇄된 아트 워크 필름(art work film)을 이용하여 드라이 필름을 노광 및 현상함으로써, 드라이 필름에 소정의 패턴을 형성하고, 부식액을 분무하여 드라이 필름에 의해 보호되는 영역을 제외한 나머지 영역의 동박을 제거하며, 역할을 다한 드라이 필름을 박리하여 최종적으로 동박(232, 242)의 배선패턴을 형성한다.
그리고 도 2안에서 칩 수동소자는 하나의 절연층이 아닌 둘 이상의 절연층에걸쳐서 삽입 되도록 할 수 있다.
도 3a ~도 3d는 본 발명의 제3 실시예에 따른 수동소자칩 내장형의 인쇄회로기판의 제조방법의 공정도이다.
도 3a에서와 같이 코어층을 형성하는 원판(300)의 동박(302)에 화상형성공정을 이용하여 회로패턴을 형성하고, 그 위에 절연물질(311) 또는 절연물질(311)과 일면이 동박(312)으로 이루어진 원판(310)을 진공에서 가열가압하여 적층하고, 수 동소자칩(320a, 320b)이 위치할 곳에 화상형성공정을 이용하여 동박층(312)의 일부를 제거 하는 것이 바람직 하다.
다음에 도 3b에서와 같이 수동소자 칩(320a, 320b)이 삽입될 부위를 화상 형성공정을 거쳐 형성하고 이곳에 수동소자칩(320a, 320b)을 삽입하고, 그 위에 절연물질(341) 또는 절연물질(341)과 일면이 동박(342)으로 이루어진 원판(340)을 적층한다. 이때, 절연물질(341)에는 구멍을 형성하여 수동소자칩(320a, 320b)이 절연물질(341)속으로 쉽게 내장되도록 하는 것이 바람직 하지만, 반드시 절연물질(341)에 구멍(343)을 형성하지 않아도 된다.
그리고, 도 3c에서와 같이 수동소자칩(320a, 320b)을 칩이 삽입될 부위에 놓여 있고 그 위에 절연물질(341) 또는 절연물질(341)과 일면이 동박(342)으로 이루어진 원판(340)을 덮고, 진공에서 가열가압을 하여 수동소자칩(320a, 320b)을 내장한다.
다음으로, 도 3d에서와 같이 인쇄회로기판에 내장된 수동소자칩(320a, 320b)의 전극을 회로적으로 연결하기 위해 비아홀(351~354)을 가공하고 비아홀(351~354)의 측벽에 무전해 동도금 및 전해 동도금을 수행하여 도금층(361~364)을 형성한다. 그리고, 드라이 필름(dry film; 미도시)을 도포한 후, 소정의 패턴이 인쇄된 아트 워크 필름(art work film)을 이용하여 드라이 필름을 노광 및 현상함으로써, 드라이 필름에 소정의 패턴을 형성하고, 부식액을 분무하여 드라이 필름에 의해 보호되는 영역을 제외한 나머지 영역의 동박을 제거하며, 역할을 다한 드라이 필름을 박리하여 최종적으로 동박(301, 342)의 배선패턴을 형성한다.
그리고 도 3안에서 칩 수동소자는 하나의 절연층이 아닌 둘 이상의 절연층에 걸쳐서 삽입 되도록 할 수 있다.
도 4a ~도 4d는 본 발명의 제4 실시예에 따른 수동소자칩 내장형의 인쇄회로기판의 제조방법의 공정도이다.
도 4a 내지 도 4d의 제4 실시예가 도 3a 내지 도 3d의 제3 실시예와 다른 점은 코어(Core)층의 표면에 칩이 삽입된다는 점이다.
먼저, 도 4a에서와 같이, 절연 수지층(401)에 동박층(402, 403)이 입혀진 동박 적층판인 원판(400)을 준비하고, 수동소자칩(410a, 410b)이 삽입될 부위를 화상 형성공정을 거쳐 형성한다.
이때 양면의 동박층(400)에 회로를 커패시터칩(410a, 410b)이 삽입될 부위와 동시에 형성하는 것이 바람직하다.
그리고, 도 4b에서와 같이, 수동소자칩(410a, 410b)이 삽입될 부위에 수동소자칩(410a, 410b)을 삽입하고, 그 위에 절연물질(411) 또는 절연물질(411)과 일면 이 동박(412)으로 이루어진 원판(410)을 적층한다. 이때, 절연물질(411)에는 구멍(413)을 형성하여 수동소자칩(410a, 410b)이 절연물질(411)속으로 쉽게 내장되도록 하는 것이 바람직 하지만, 반드시 절연물질(411)에 구멍(413)을 형성하지 않아도 된다.
그리고, 도 4c에서와 같이 수동소자칩(410a, 410b)을 칩이 삽입될 부위에 놓여 있고 그 위에 절연물질(411) 또는 절연물질(411)과 일면이 동박(412)으로 이루어진 원판(410)을 덮고, 진공에서 가열가압을 하여 수동소자칩(410a, 410b)을 내장 한다.
다음으로, 도 4d에서와 같이 인쇄회로기판에 내장된 수동소자칩(410a, 410b)의 전극을 회로적으로 연결하기 위해 비아홀(431~434)을 가공하고 비아홀(431~434)의 측벽에 무전해 동도금 및 전해 동도금을 수행하여 도금층(441~444)을 형성한다.그리고, 드라이 필름(dry film; 미도시)을 도포한 후, 소정의 패턴이 인쇄된 아트 워크 필름(art work film)을 이용하여 드라이 필름을 노광 및 현상함으로써, 드라이 필름에 소정의 패턴을 형성하고, 부식액을 분무하여 드라이 필름에 의해 보호되는 영역을 제외한 나머지 영역의 동박을 제거하며, 역할을 다한 드라이 필름을 박리하여 최종적으로 동박(412, 422)의 배선패턴을 형성한다.
그리고 도 4안에서 칩 수동소자는 하나의 절연층이 아닌 둘 이상의 절연층에 걸쳐서 삽입 되도록 할 수 있다.
도 5a ~도 5e는 본 발명의 제5 실시예에 따른 수동소자칩 내장형의 인쇄회로기판의 제조방법의 공정도이다.
먼저, 도 5a에서와 같이 코어층을 형성하는 원판(500)의 동박(502, 503)에 화상형성공정을 이용하여 회로패턴을 형성하고, 그 위에 절연물질(511) 또는 절연물질(511)과 한면이 동박(512)으로 이루어진 원판(510)을 진공에서 가열가압하여 적층하고, 수동소자칩(530a, 530b)이 삽입될 미관통구멍(520a, 520b)을 형성하기 위해 화상형성 공정을 이용하여 동박층(512)의 일부를 제거하는 것이 바람직 하다.
그리고, 도 5b에서와 같이 수동소자칩(530a, 530b)이 삽입되어야 할 부분에 미관통구멍(520a, 520b)을 형성하고, 칩이 삽입되는 동박층(512)에는 화상공정을 통하여 회로패턴을 형성하는데, 이때, 수동소자칩(530a, 530b)이 삽입되는 구멍(520a, 520b)의 아래쪽에는 부식액이 분무되도록 하여 동박(512)을 완전히 제거 할 수도 있고, 부식액이 들어가지 않게 하여 동박층(512)을 회로패턴의 형성에서 만들어 놓은형상을 그대로 남겨둘 수 있다.
그리고, 도 5c에서와 같이 수동소자칩(530a, 530b)이 삽입되어야 할 부분에 형성된 미관통구멍(520a, 520b)에 수동소자칩(530a, 530b)을 삽입한다.
그리고 도 5d에서와 같이 절연물질(541) 또는 절연물질(541)과 일면이 동박(542)으로 이루어진 원판(540)을 적층하고 진공에서 가열가압을 통해 수동소자칩(530a, 530b)을 인쇄회로기판에 내장시킨다. 이때 동박에는 수동소자칩(530a, 530b)과 전기적 접촉을 가능하게 하는 범프(543a~543d)를 포함하고 있는 동박을 사용한다.
그리고 도5e에서와 같이 화상형성공정을 이용하여 최종적으로 동박의 배선패턴을 형성한다.
그리고 도 5안에서 칩 수동소자는 하나의 절연층이 아닌 둘 이상의 절연층에 걸쳐서 삽입 되도록 할 수 있다.
도 6a ~도 6c는 본 발명의 제6 실시예에 따른 수동소자칩 내장형의 인쇄회로기판의 제조방법의 공정도이다.
도 6a에서와 같이 원판(600)의 동박(602, 603)에 화상형성공정을 이용하여 회로패턴을 형성하고, 그 위에 절연물질(611) 또는 절연물질(611)과 일면이 동박(612)으로 이루어진 원판(610)을 진공에서 가열가압하여 적층하고, 수동소자칩 (620a, 620b)이 위치할 곳에 화상형성공정을 이용하여 동박층(612)의 일부를 제거 하는 것이 바람직 하다.
다음에 도 6b에서와 같이 수동소자 칩(620a, 620b)이 삽입될 부위를 화상 형성공정을 거쳐 형성하고 이곳에 수동소자칩(620a, 620b)을 삽입하고, 그 위에 절연물질(641) 또는 절연물질(641)과 일면이 동박(642)으로 이루어진 원판(640)을 적층한다.이때, 절연물질(641)에는 구멍을 형성하여 수동소자칩(620a, 620b)이 절연물질(641)속으로 쉽게 내장되도록 하는 것이 바람직 하지만, 반드시 절연물질(641)에 구멍을 형성하지 않아도 된다. 이때 동박에는 수동소자 칩(620a, 620b)과 전기적 접촉을 가능하게 하는 범프(644a~644d)를 포함하고 있는 동박을 사용한다.
그리고 도6c에서와 같이 화상형성공정을 이용하여 최종적으로 동박(603, 642)의 배선패턴을 형성한다.
그리고 도 6안에서 칩 수동소자는 하나의 절연층이 아닌 둘 이상의 절연층에 걸쳐서 삽입 되도록 할 수 있다.
한편, 수동소자칩(710)을 도 7에서 알 수 있는 바와 같이 바닥면에 여러모양의 패턴(702)을 만들어 놓을 수 있다. 패턴(702)는 수동소자칩과 기판의 절연체간의 열팽창계수의 차이를 줄이는 기능도 수행하고, 동시에 이러한 패턴(702)는 접속물질(703a, 704a)을 이용하여 패턴과 칩을 연결 할 수 있는데, 전기전도도가 있는 물질로는 전기적으로 접속시키며, 전기전도도가 없는 물질로는 칩과 바닥의 패드와 결속시킬 수 있다.
이러한 전극 팽창 흡수 패턴(703a, 704b)는 수동소자칩이 전극의 팽창을 흡 수하는 기능을 수행한다.
도 8a 내지 도 8d는 도 1 내지 도 6에 이용되는 하부 동박층에 형성된 전극 팽창 흡수 패턴의 예를 나타내는 도면이다.
도 8a와 같이 하부 동박층에 전극 팽창 흡수 패턴은 하나로 형성되어 있도록 할 수 있다.
도 8b 내지 도 8d 에서와 같이 다양한 형태의 패드 혹은 패턴으로 형성 할 수 있다.
한편, 상기 수동소자 칩은 인쇄회로기판 위에 실장 가능한 모든 형태의 수동소자의 하나일 수 있다.
여기에서, 상술한 본 발명에서는 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자는 하기의 특허청구범위에 기재된 본 발명의 기술 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경할 수 있음을 이해할 수 있을 것이다.
상기와 같은 본 발명에 따르면, 기존 SMT 방법에 비해서 기판 표면에 부착되는 부품을 내장시킴으로써 표면 실장면적이 늘어나며, 늘어난 면적만큼 기판의 크기를 줄일 수 있게 되면 동일 면적에서 더 많은 회로기판을 제작 할 수 있다.
또한, 본 발명에 따르면, 기존 SMT 방법에 비해서 솔더 조인트가 없어지게 됨에 따라 환경규제 대상 물질인 납을 줄 일 수 있으며, 신호 잡음 역시 줄어들게 된다.
또한, 본 발명에 따르면, 기존 시트 형태에 비해서 구현하지 못한 큰 용량값의 수동소자를 회로기판 내부에 실장 할 수 있게 됨에 따라 많은 응용이 생긴다.
또한, 본 발명에 따르면, 기존 칩 내장기술에 비해서 칩이 밑으로 빠지지 않도록 고안 하였으므로, 공정 중에 취급이 용이하다.
또한, 본 발명에 따르면, 기존 칩 내장기술에 비해서 칩 삽입을 위한 공간을 관통홀이 아닌 비 관통홀을 형성하게 됨에 따라 칩이 삽입되는 홀 아래쪽 즉, 칩이 구멍 밑으로 빠지지 않도록 지지하는 동박층에 회로 및 다양한 이미지를 형성 할 수 있으므로, 설계 자유도가 크게 증가 된다.
또한, 본 발명에 따르면, 기존 칩 내장기술에 비해서 코어에 삽입 하지 않고 코어의 표면 혹은 코어 위 혹은 아래의 절연수지층에 삽입하게 됨에 따라 능동칩과의 거리를 더욱 가깝게 하여 인덕턴스를 줄임으로써 전기적인 성능의 향상을 얻을 수 있다.
또한, 본 발명에 따르면, 능동부품과 더욱 가깝게 형성하게 됨에 따라 신호잡음이 줄어들고 고주파수의 특성이 더 좋다.
또한, 본 발명에 따르면, 칩을 삽입하기 이전에 전기전도성 물질을 삽입될 칩의 접점의 한쪽에 형성하여 가열가압과 동시 혹은 이전에 전기적으로 접촉을 시키는 방법으로 전기적 접촉을 위한 구멍 형성을 최대 50%까지 줄일 수 있다.
또한, 본 발명에 따르면, 큰 용량의 칩을 삽입하기 위해 코어층에만 삽입하던 것을 여려 층을 가공하여 공간을 만든 후 칩을 삽입하는 방법으로 부피가 큰 부품 도 삽입 할 수 있다.
또한, 본 발명에 따르면, 범프를 이용하여 칩과 전기적 접촉을 가열가압공정만으로도 형성 할 수 있다.
또한, 본 발명에 따르면, 수동소자 칩 이외에 저항을 포함한 가능한 두께를 갖는 모든 부품을 인쇄회로기판에 삽입 할 수 있도록 하는 효과가 있다.
또한, 본 발명에 다르면 길이방향의 양쪽 끝에 외부전극이 있는 일반형태의 칩 수동소자 뿐만 아니라, 인쇄회로기판 위에 실장 가능한 모든 형태의 수동소자를 삽입 할 수 있도록 하는 효과가 있다.

Claims (30)

  1. 코어층을 형성하는 원판에 적층된 원자재층에 수동소자칩을 삽입할 미관통 구멍을 형성하는 제 1 단계;
    상기 원자재의 동박에 회로패턴을 형성한 후 미관통구멍에 수동소자칩을 삽입하고, 상기 수동소자칩이 삽입된 원자재에 절연층 또는 절연층의 일면에 동박층이 적층된 다른 원자재를 양면에서 적층하여 가열가압하는 제 2 단계;
    상기 수동소자칩의 전극에 외부와의 전기적 접속을 제공하는 비아홀을 가공하는 제 3 단계; 및
    상기 비아홀에 동도금을 형성하고 외부에 회로패턴을 형성하는 제 4 단계
    를 포함하여 이루어진 수동소자칩 내장형 인쇄회로기판의 제조방법.
  2. 제 1 항에 있어서,
    상기 제 1 단계에 이후에, 상기 미관통구멍의 하부 동박을 제거하는 제 5 단계를 더 포함하는 것을 특징으로 하는 수동소자칩 내장형 인쇄회로기판의 제조방법.
  3. 제 1 항에 있어서,
    상기 제 1 단계의 코어층에 원자재를 적층하는데 있어서, 상기 코어층의 상기 수동소자칩이 내장되는 위치의 동박에 열팽창 스트레스의 흡수기능을 포함하는 전기접속 및 결속을 위한 패드를 포함하 형성하는 것을 특징으로 하는 수동소자칩 내장형 인쇄회로기판의 제조방법.
  4. 제 1 항에 있어서,
    상기 제 1 단계에 이후에, 상기 미관통구멍의 하부 동박에 열팽창 스트레스의 흡수기능을 포함하는 전기접속 및 결속을 위한 패드를 포함하 형성하는 제 5 단계를 더 포함하여 이루어진 수동소자칩 내장형 인쇄회로기판의 제조방법.
  5. 제 1 항에 있어서,
    상기 제1 단계 이후에, 상기 수동소자칩의 전극이 실장되는 위치에 전도성 물질을 도포하는 제 5 단계를 더 포함하여 이루어진 수동소자칩 내장형 인쇄회로기판의 제조방법.
  6. 제 1 항에 있어서,
    상기 미관통구멍은 다층의 절연층을 관통하는 것을 특징으로 하는 수동소자 칩 내장형 인쇄회로기판의 제조방법.
  7. 제 1 항 내지 제 6 항중 어느 한 항에 있어서,
    상기 수동소자 칩은 인쇄회로기판 위에 실장 가능한 모든 형태의 수동소자중의 하나인 것을 특징으로 하는 수동소자칩 내장형 인쇄회로기판의 제조방법.
  8. 코어(Core)층에 수동소자칩을 삽입할 미관통구멍을 형성하고 미관통 구멍의 바닥면에는 동박층이 남아있도록 하여 회로패턴을 형성하는 제 1 단계;
    상기 미관통구멍에 수동소자칩을 삽입하고, 상기 수동소자칩이 삽입된 코어에 절연층 또는 절연층의 일면에 동박층이 적층된 원자재를 적층하여 가열가압하는 제 2 단계;
    상기 미관통 구멍의 바닥면에 있던 동박층에 회로를 포함한 패턴을 형성하고 절연층 또는 절연층의 일면에 동박층이 적층된 원자재를 적층하여 가열가압하는 제 3 단계;
    상기 수동소자칩의 전극에 외부와의 전기적 접속을 제공하는 비아홀을 가공하는 제 4 단계; 및
    상기 비아홀에 동도금을 형성하고 외부에 회로패턴을 형성하는 제 5 단계
    를 포함하여 이루어진 수동소자칩 내장형 인쇄회로기판의 제조방법.
  9. 제 8 항에 있어서,
    상기 제 1 단계에 이후에, 상기 미관통구멍의 하부 동박을 제거하는 제 5 단계를 더 포함하는 것을 특징으로 하는 수동소자칩 내장형 인쇄회로기판의 제조방법.
  10. 제 8 항에 있어서,
    상기 제 1 단계의 코어층에 원자재를 적층하는데 있어서, 상기 코어층의 상기 수동소자칩이 내장되는 위치의 동박에 열팽창 스트레스의 흡수기능을 포함하는 전기접속 및 결속을 위한 패드를 포함하 형성하는 것을 특징으로 하는 수동소자칩 내장형 인쇄회로기판의 제조방법.
  11. 제 8 항에 있어서,
    상기 제 1 단계에 이후에, 상기 미관통구멍의 하부 동박에 열팽창 스트레스의 흡수기능을 포함하는 전기접속 및 결속을 위한 패드를 포함하 형성하는 제 5 단계를 더 포함하여 이루어진 수동소자칩 내장형 인쇄회로기판의 제조방법.
  12. 제 8 항에 있어서,
    상기 제1 단계 이후에, 상기 수동소자칩의 전극이 실장되는 위치에 전도성 물질을 도포하는 제 5 단계를 더 포함하여 이루어진 수동소자칩 내장형 인쇄회로기판의 제조방법.
  13. 제 8 항에 있어서,
    상기 미관통구멍은 다층의 절연층을 관통하는 것을 특징으로 하는 수동소자칩 내장형 인쇄회로기판의 제조방법.
  14. 제 8 항 내지 제 13 항중 어느 한 항에 있어서,
    상기 수동소자 칩은 인쇄회로기판 위에 실장 가능한 모든 형태의 수동소자중의 하나인 것을 특징으로 하는 수동소자칩 내장형 인쇄회로기판의 제조방법.
  15. 코어층을 형성하는 원판에 적층된 원자재에 수동소자칩을 올려놓는 제 1 단계;
    상기 제1 단계의 수동소자칩이 적층된 원자재에 절연수지를 적층하여 가열가 압하는 제 2 단계;
    상기 수동소자칩의 전극에 외부와의 전기적 접속을 제공하는 비아홀을 가공하는 제 3 단계; 및
    상기 비아홀에 동도금을 형성하고 외부에 회로패턴을 형성하는 제 4 단계
    를 포함하여 이루어진 수동소자칩 내장형 인쇄회로기판의 제조방법.
  16. 제 15 항에 있어서,
    상기 제 1 단계 이후에,
    상기 수동소자칩이 올려져 있는 원자재에 적층되는 절연수지에 상기 커패시티칩이 삽입될 수 있는 구멍을 형성하는 제 5 단계를 더 포함하는 것을 특징으로 하는 수동소자칩 내장형 인쇄회로기판의 제조방법.
  17. 제 15 항에 있어서,
    상기 제 1 단계 이전에,
    상기 원자재의 수동소자칩이 놓일 위치의 동박을 제거하는 제 5 단계를 더 포함하는 것을 특징으로 하는 수동소자칩 내장형 인쇄회로기판의 제조방법.
  18. 제 15 항에 있어서,
    상기 제 1 단계 이전에, 상기 원자재의 상기 수동소자칩이 내장되는 위치의 동박에 열팽창 스트레스의 흡수기능을 포함하는 전기접속 및 결속을 위한 패드를 포함하 형성하는 것을 특징으로 하는 수동소자칩 내장형 인쇄회로기판의 제조방법.
  19. 제 15 항에 있어서,
    상기 제1 단계 이전에, 상기 수동소자칩의 전극이 실장되는 위치에 전도성 물질을 도포하는 제 5 단계를 더 포함하여 이루어진 수동소자칩 내장형 인쇄회로기판의 제조방법.
  20. 제 15 항에 있어서,
    상기 코어층에 적층되는 원자재는 다층 원자재이며, 상기 수동소자칩은 다층에 걸쳐 관통하는 것을 특징으로 하는 수동소자칩 내장형 인쇄회로기판의 제조방법.
  21. 제 15 항 내지 제 19 항중 어느 한 항에 있어서,
    상기 수동소자 칩은 인쇄회로기판 위에 실장 가능한 모든 형태의 수동소자중 의 하나인 것을 특징으로 하는 수동소자칩 내장형 인쇄회로기판의 제조방법.
  22. 코어층에 수동소자칩을 올려놓는 제 1 단계;
    상기 제1 단계의 수동소자칩이 적층된 코어층에 절연수지를 적층하여 가열가압하는 제 2 단계;
    상기 수동소자칩의 전극에 외부와의 전기적 접속을 제공하는 비아홀을 가공하는 제 3 단계; 및
    상기 비아홀에 동도금을 형성하고 외부에 회로패턴을 형성하는 제 4 단계
    를 포함하여 이루어진 수동소자칩 내장형 인쇄회로기판의 제조방법.
  23. 제 21 항에 있어서,
    상기 제 1 단계 이후에,
    상기 수동소자칩이 올려져 있는 코어층에 적층되는 절연수지에 상기 커패시티칩이 삽입될 수 있는 구멍을 형성하는 제 5 단계를 더 포함하는 것을 특징으로 하는 수동소자칩 내장형 인쇄회로기판의 제조방법.
  24. 제 21 항에 있어서,
    상기 제 1 단계 이전에,
    상기 코어층의 수동소자칩이 놓일 위치의 동박을 제거하는 제 5 단계를 더 포함하는 것을 특징으로 하는 수동소자칩 내장형 인쇄회로기판의 제조방법.
  25. 제 21 항에 있어서,
    상기 제 1 단계 이전에, 상기 코어층의 상기 수동소자칩이 내장되는 위치의 동박에 열팽창 스트레스의 흡수기능을 포함하는 전기접속 및 결속을 위한 패드를 포함하 형성하는 것을 특징으로 하는 수동소자칩 내장형 인쇄회로기판의 제조방법.
  26. 제 21 항에 있어서,
    상기 제1 단계 이전에, 상기 수동소자칩의 전극이 실장되는 위치에 전도성 물질을 도포하는 제 5 단계를 더 포함하여 이루어진 수동소자칩 내장형 인쇄회로기판의 제조방법.
  27. 제 21 항에 있어서,
    상기 코어층에 적층되는 원자재는 다층 원자재이며, 상기 수동소자칩은 다층에 걸쳐 관통하는 것을 특징으로 하는 수동소자칩 내장형 인쇄회로기판의 제조방 법.
  28. 제 21 항 내지 제 26 항중 어느 한 항에 있어서,
    상기 수동소자 칩은 인쇄회로기판 위에 실장 가능한 모든 형태의 수동소자중의 하나인 것을 특징으로 하는 수동소자칩 내장형 인쇄회로기판의 제조방법.
  29. 코어층을 형성하는 원판에 적층된 원자재층에 수동소자칩을 삽입할 미관통 구멍을 형성하는 제 1 단계;
    상기 원자재의 동박에 회로패턴을 형성한 후 미관통구멍에 수동소자칩을 삽입하는 제 2 단계;
    상기 수동소자칩이 삽입된 원자재에 전도성 범프가 형성된 동박층을 구비한 원자재를 적층하여 가열가압하는 제 3 단계; 및
    외부에 회로패턴을 형성하는 제 4 단계
    를 포함하여 이루어진 수동소자칩 내장형 인쇄회로기판의 제조방법.
  30. 코어층을 형성하는 원판에 적층된 원자재에 수동소자칩을 올려놓는 제 1 단계;
    상기 수동소자칩이 위치한 원자재에 전도성 범프가 형성된 동박층을 구비한 원자재를 적층하여 가열가압하는 제 2 단계; 및
    외부에 회로패턴을 형성하는 제 3 단계
    를 포함하여 이루어진 수동소자칩 내장형 인쇄회로기판의 제조방법.
KR1020040054820A 2004-07-14 2004-07-14 수동소자칩 내장형의 인쇄회로기판의 제조방법 KR100645643B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020040054820A KR100645643B1 (ko) 2004-07-14 2004-07-14 수동소자칩 내장형의 인쇄회로기판의 제조방법
CNA2004100837722A CN1722935A (zh) 2004-07-14 2004-10-19 包含嵌入式无源芯片的pcb的制造方法
US10/976,732 US20060014327A1 (en) 2004-07-14 2004-10-29 Method of fabricating PCB including embedded passive chip
JP2004320861A JP2006032887A (ja) 2004-07-14 2004-11-04 受動素子チップ内蔵型の印刷回路基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040054820A KR100645643B1 (ko) 2004-07-14 2004-07-14 수동소자칩 내장형의 인쇄회로기판의 제조방법

Publications (2)

Publication Number Publication Date
KR20060005840A true KR20060005840A (ko) 2006-01-18
KR100645643B1 KR100645643B1 (ko) 2006-11-15

Family

ID=35599988

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040054820A KR100645643B1 (ko) 2004-07-14 2004-07-14 수동소자칩 내장형의 인쇄회로기판의 제조방법

Country Status (4)

Country Link
US (1) US20060014327A1 (ko)
JP (1) JP2006032887A (ko)
KR (1) KR100645643B1 (ko)
CN (1) CN1722935A (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100771320B1 (ko) 2006-05-29 2007-10-29 삼성전기주식회사 칩 내장형 인쇄회로기판 및 그 제조방법
KR100836651B1 (ko) * 2007-01-16 2008-06-10 삼성전기주식회사 소자내장기판 및 그 제조방법
KR100870283B1 (ko) * 2006-04-07 2008-11-25 가부시끼가이샤 도시바 고체 촬상 장치 및 그 제조 방법
US8101868B2 (en) 2005-10-14 2012-01-24 Ibiden Co., Ltd. Multilayered printed circuit board and method for manufacturing the same
KR20190012997A (ko) * 2017-07-31 2019-02-11 주식회사 비에이치 더블 사이드 임베디드 제조방법

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006019441A (ja) * 2004-06-30 2006-01-19 Shinko Electric Ind Co Ltd 電子部品内蔵基板の製造方法
TWI255518B (en) * 2005-01-19 2006-05-21 Via Tech Inc Chip package
KR100716810B1 (ko) * 2005-03-18 2007-05-09 삼성전기주식회사 블라인드 비아홀을 구비한 커패시터 내장형 인쇄회로기판및 그 제조 방법
JP4783692B2 (ja) * 2006-08-10 2011-09-28 新光電気工業株式会社 キャパシタ内蔵基板及びその製造方法と電子部品装置
US7968800B2 (en) * 2006-11-30 2011-06-28 Panasonic Corporation Passive component incorporating interposer
KR100826410B1 (ko) * 2006-12-29 2008-04-29 삼성전기주식회사 캐패시터 및 이를 이용한 캐패시터 내장형 다층 기판 구조
KR100916697B1 (ko) 2007-08-30 2009-09-11 트리포드 테크놀로지 코포레이션 수동소자가 직접 내장된 인쇄회로기판의 제작방법
JP5395360B2 (ja) * 2008-02-25 2014-01-22 新光電気工業株式会社 電子部品内蔵基板の製造方法
JP5388676B2 (ja) 2008-12-24 2014-01-15 イビデン株式会社 電子部品内蔵配線板
US8525041B2 (en) 2009-02-20 2013-09-03 Ibiden Co., Ltd. Multilayer wiring board and method for manufacturing the same
US20100212946A1 (en) * 2009-02-20 2010-08-26 Ibiden Co., Ltd Wiring board and method for manufacturing the same
CN101815402B (zh) * 2009-02-20 2013-04-17 揖斐电株式会社 线路板及其制造方法
US8186042B2 (en) * 2009-05-06 2012-05-29 Bae Systems Information And Electronic Systems Integration Inc. Manufacturing method of a printed board assembly
CN102244018B (zh) * 2010-05-14 2013-08-28 深南电路有限公司 芯片埋入式印刷电路板的制造方法
CN102254885B (zh) * 2010-05-20 2014-01-15 深南电路有限公司 无源器件、无源器件埋入式电路板及其制造方法
KR101154739B1 (ko) 2010-09-10 2012-06-08 엘지이노텍 주식회사 인쇄회로기판 및 그의 제조 방법
KR101283821B1 (ko) 2011-05-03 2013-07-08 엘지이노텍 주식회사 인쇄회로기판의 제조 방법
JP5606388B2 (ja) 2011-05-13 2014-10-15 株式会社東芝 パターン形成方法
KR20130032529A (ko) * 2011-09-23 2013-04-02 삼성전기주식회사 인쇄회로기판 및 그 제조방법
US9035194B2 (en) * 2012-10-30 2015-05-19 Intel Corporation Circuit board with integrated passive devices
KR101420526B1 (ko) 2012-11-29 2014-07-17 삼성전기주식회사 전자부품 내장기판 및 그 제조방법
US20140167900A1 (en) 2012-12-14 2014-06-19 Gregorio R. Murtagian Surface-mount inductor structures for forming one or more inductors with substrate traces
JP2015050309A (ja) * 2013-08-31 2015-03-16 京セラサーキットソリューションズ株式会社 配線基板の製造方法
CN104363719B (zh) * 2014-11-28 2017-09-22 广州杰赛科技股份有限公司 一种具有盲孔的电路板的制作方法
US9837484B2 (en) * 2015-05-27 2017-12-05 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming substrate including embedded component with symmetrical structure
CN106257661B (zh) * 2015-06-16 2019-03-05 华为技术有限公司 芯片封装载板、芯片和电路板
EP3522685B1 (en) * 2018-02-05 2021-12-08 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Metallic layer as carrier for component embedded in cavity of component carrier
CN110831354A (zh) * 2019-11-15 2020-02-21 莆田市涵江区依吨多层电路有限公司 一种基于盲钻和元器件内压的多层板生产方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2599893B1 (fr) * 1986-05-23 1996-08-02 Ricoh Kk Procede de montage d'un module electronique sur un substrat et carte a circuit integre
JP2739726B2 (ja) * 1990-09-27 1998-04-15 インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン 多層プリント回路板
US5745333A (en) * 1994-11-21 1998-04-28 International Business Machines Corporation Laminar stackable circuit board structure with capacitor
US6739027B1 (en) * 1996-06-12 2004-05-25 International Business Machines Corporation Method for producing printed circuit board with embedded decoupling capacitance
JPH10261860A (ja) 1997-03-19 1998-09-29 Toshiba Corp プリント配線板構造
US6068782A (en) * 1998-02-11 2000-05-30 Ormet Corporation Individual embedded capacitors for laminated printed circuit boards
JP2001053447A (ja) 1999-08-05 2001-02-23 Iwaki Denshi Kk 部品内蔵型多層配線基板およびその製造方法
US6565730B2 (en) * 1999-12-29 2003-05-20 Intel Corporation Self-aligned coaxial via capacitors
US6417556B1 (en) * 2000-02-02 2002-07-09 Advanced Micro Devices, Inc. High K dielectric de-coupling capacitor embedded in backend interconnect
US6706553B2 (en) * 2001-03-26 2004-03-16 Intel Corporation Dispensing process for fabrication of microelectronic packages
JP4392157B2 (ja) 2001-10-26 2009-12-24 パナソニック電工株式会社 配線板用シート材及びその製造方法、並びに多層板及びその製造方法
JP4126985B2 (ja) 2002-07-29 2008-07-30 凸版印刷株式会社 受動素子内蔵プリント配線板及びその製造方法
KR100455891B1 (ko) * 2002-12-24 2004-11-06 삼성전기주식회사 커패시터 내장형 인쇄회로기판 및 그 제조 방법
US6928726B2 (en) * 2003-07-24 2005-08-16 Motorola, Inc. Circuit board with embedded components and method of manufacture

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8101868B2 (en) 2005-10-14 2012-01-24 Ibiden Co., Ltd. Multilayered printed circuit board and method for manufacturing the same
US8692132B2 (en) 2005-10-14 2014-04-08 Ibiden Co., Ltd. Multilayered printed circuit board and method for manufacturing the same
US8912451B2 (en) 2005-10-14 2014-12-16 Ibiden Co., Ltd. Multilayered printed circuit board and method for manufacturing the same
US8973259B2 (en) 2005-10-14 2015-03-10 Ibiden Co., Ltd. Method for manufacturing a multilayered circuit board
US9027238B2 (en) 2005-10-14 2015-05-12 Ibiden Co., Ltd. Multilayered printed circuit board and method for manufacturing the same
KR100870283B1 (ko) * 2006-04-07 2008-11-25 가부시끼가이샤 도시바 고체 촬상 장치 및 그 제조 방법
US8519457B2 (en) 2006-04-07 2013-08-27 Kabushiki Kaisha Toshiba Solid-state image pickup device and a camera module
KR100771320B1 (ko) 2006-05-29 2007-10-29 삼성전기주식회사 칩 내장형 인쇄회로기판 및 그 제조방법
KR100836651B1 (ko) * 2007-01-16 2008-06-10 삼성전기주식회사 소자내장기판 및 그 제조방법
US7886433B2 (en) 2007-01-16 2011-02-15 Samsung Electro-Mechanics Co., Ltd. Method of manufacturing a component-embedded PCB
KR20190012997A (ko) * 2017-07-31 2019-02-11 주식회사 비에이치 더블 사이드 임베디드 제조방법

Also Published As

Publication number Publication date
KR100645643B1 (ko) 2006-11-15
US20060014327A1 (en) 2006-01-19
JP2006032887A (ja) 2006-02-02
CN1722935A (zh) 2006-01-18

Similar Documents

Publication Publication Date Title
KR100645643B1 (ko) 수동소자칩 내장형의 인쇄회로기판의 제조방법
KR100688743B1 (ko) 멀티 레이어 커패시터 내장형의 인쇄회로기판의 제조방법
KR100598275B1 (ko) 수동소자 내장형 인쇄회로기판 및 그 제조 방법
US7802361B2 (en) Method for manufacturing the BGA package board
KR101475109B1 (ko) 다층배선기판 및 그의 제조방법
KR100688857B1 (ko) 윈도우를 구비한 볼 그리드 어레이 기판 및 그 제조방법
KR100782407B1 (ko) 회로기판 제조방법
US20060258053A1 (en) Method for manufacturing electronic component-embedded printed circuit board
KR100598274B1 (ko) 저항 내장형 인쇄회로기판 및 그 제조 방법
KR19980064661A (ko) 프린트배선기판과 전자구성부품
KR100619348B1 (ko) 무전해 니켈 도금을 이용한 패키지 기판의 제조 방법
JP3441368B2 (ja) 多層配線基板およびその製造方法
KR100648971B1 (ko) 임베디드 인쇄회로기판의 제조방법
KR100722599B1 (ko) 필 도금을 이용한 전층 이너비아홀 인쇄회로기판 및 그제조방법
KR100651422B1 (ko) 일괄 적층 방식을 이용한 다층 인쇄회로기판의 제조 방법
KR100548612B1 (ko) 도금 인입선이 없는 인쇄회로기판 및 그 제조 방법
KR100651423B1 (ko) 경연성 다층 인쇄회로기판의 제조 방법
KR100771320B1 (ko) 칩 내장형 인쇄회로기판 및 그 제조방법
US20230063719A1 (en) Method for manufacturing wiring substrate
KR100645642B1 (ko) 고밀도 ｂｇａ 패키지 기판 및 그 제조방법
KR100815323B1 (ko) 인쇄회로기판의 제조방법
JP2005150447A (ja) 配線基板とその製造方法
KR20230160023A (ko) 실크스크린막이 코팅되어 방수성능이 향상된 pcb
JP2002100851A (ja) プリント配線板の製造方法
JP2003142805A (ja) 配線基板の製造方法及び印刷用マスク

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121002

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130916

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141001

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20151005

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20161004

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20171011

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20181002

Year of fee payment: 13