JP2013175495A - 部品内蔵印刷配線板及びその製造方法 - Google Patents

部品内蔵印刷配線板及びその製造方法 Download PDF

Info

Publication number
JP2013175495A
JP2013175495A JP2012037392A JP2012037392A JP2013175495A JP 2013175495 A JP2013175495 A JP 2013175495A JP 2012037392 A JP2012037392 A JP 2012037392A JP 2012037392 A JP2012037392 A JP 2012037392A JP 2013175495 A JP2013175495 A JP 2013175495A
Authority
JP
Japan
Prior art keywords
component
hole
chip
chip component
land
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012037392A
Other languages
English (en)
Other versions
JP5955023B2 (ja
Inventor
Taku Ishioka
卓 石岡
Atsuo Kawagoe
淳男 川越
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Circuit Solutions Inc
Original Assignee
NEC Toppan Circuit Solutions Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Toppan Circuit Solutions Inc filed Critical NEC Toppan Circuit Solutions Inc
Priority to JP2012037392A priority Critical patent/JP5955023B2/ja
Publication of JP2013175495A publication Critical patent/JP2013175495A/ja
Application granted granted Critical
Publication of JP5955023B2 publication Critical patent/JP5955023B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2518—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92144—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】チップ部品を確実に保持した、板厚の薄い部品内蔵印刷配線板を得る。
【解決手段】ガラス材入り有機樹脂基板の空孔に、平面視が矩形形状であるチップ部品が設置された部品内蔵印刷配線板を、前記空孔の四隅を、前記チップ部品の４つの角から間隙を開けて形成し、前記空孔の四辺部分を前記空孔内に突出させ、前記空孔の底にランド開口穴を有する部品支持ランドを配置し、該部品支持ランドで前記チップ部品が保持され、前記チップ部品を上下からビルドアップ層で覆い、該ビルドアップ層の上面から前記チップ部品の電極端子の上面に達する部品電極上側接続バイアホールと、前記ビルドアップ層の下面から前記部品支持ランドに達し前記ランド開口穴を貫通して前記電極端子の下面に達する部品電極下側接続バイアホールとを金属めっきで形成する。
【選択図】図１

Description

本発明は、多層の配線層を有し、チップ部品を内蔵した部品内蔵印刷配線板及びその製造方法に関する。
近年、半導体実装技術の発展により半導体装置を実装する印刷配線板においては、高密度、高精度の配線層を有する多層の印刷配線板が要求されている。高密度を実現する一つの方法として、集積回路チップや受動部品のチップ部品を内蔵した部品内蔵印刷配線板が開発されている。
（チップ部品を半田付けしたベースプレートを用いる工法）
従来技術における部品内蔵印刷配線板の製造方法は、特許文献１の技術では、銅張両面板に、所望の配線パターンとバイアホールを形成し、内蔵するチップ部品と電気接続する部品実装用パッドを有する回路基板（ベースプレートと称す）を得た。そして、ベースプレートに形成された部品実装用パッドに、所望のチップ部品の電極端子を半田付けする。内蔵部品実装パッドには、半田濡れ性向上のため銀めっきや錫めっきを施す場合もある。
次に、チップ部品を半田付けして実装したベースプレートと、予めチップ部品の設置位置にチップ部品のサイズより大きくくりぬいた空孔を形成した、プリプレグおよび内層基板を、その空孔にチップ部品を嵌め合わせて積層し、その内層基板とチップ部品の上に、プリプレグを積層して、加熱・加圧することにより、ベースプレートの部品実装用パッドに電極端子が半田接続されたチップ部品を内蔵した部品内蔵印刷配線板を製造していた。
（部品内蔵用ＡＢＦ樹脂適用工法）
特許文献２の技術では、バイアホールあるいはスルーホールで電気接続された多層の配線パターンを形成したコア基板を製造し、そのコア基板を貫通する空孔を形成し、その空孔にチップ部品を収納できるようにする。チップ部品を収納するための貫通した空孔を有するコア基板の片側に樹脂付き銅箔(RCC:Resin Coated Copper Foil)を、樹脂部分をコア基板に貼り付けて空孔の片側を塞ぐ。
次に、コア基板の樹脂付き銅箔の貼付け面とは反対側の面の空孔の開口部分からチップ部品を挿入して、空孔の底に露出した樹脂付き銅箔の樹脂部分に所望の電子部品を実装する。コア基板の片側に貼り付けて空孔の底に露出した樹脂付き銅箔の樹脂部分に接着性がある場合は、その接着力を用いてチップ部品を樹脂付き銅箔の樹脂部に仮接着する。樹脂付き銅箔の樹脂部に接着性が無い場合は、ダイボンド用樹脂ペーストをディスペンサー等で樹脂部に塗布をして、その接着剤でチップ部品を樹脂付き銅箔の樹脂部に仮接着する。
次に、チップ部品の実装後に、コア基板の樹脂付き銅箔の貼付け面とは反対側の面の、空孔の開口部分を有する面に、樹脂付き銅箔を貼り付ける。その樹脂付き銅箔は、十分な流動性を有し且つ部品埋め込みに十分な樹脂量を有する樹脂付き銅箔を用い、その樹脂部をコア基板側に向けて積層する。その積層した基板全体を加熱加圧することで、コア基板の両面に貼り付けた樹脂付き銅箔の樹脂を硬化させコア基板と一体化させる。
次に、加工用レーザー光を樹脂付き銅箔の面に照射してチップ部品の電極端子に達する部品電極接続バイアホール用穴を形成し、次に、その部品電極接続バイアホール用穴に銅めっきにより部品電極接続バイアホールを形成し、部品の電極端子を部品電極接続バイアホールに電気的に接続していた。
（挿入工法）
特許文献３の技術では、バイアホールあるいはスルーホールで電気接続された多層の配線パターンを形成したコア基板を製造し、次に、そのコア基板の所望の部分にチップ部品を挿入する空孔を形成する。この際、ドリルを用いて長穴を加工することで空孔を形成し、長穴の加工ピッチはドリル半径超〜ドリル直径未満とし、加工した孔間には孔壁部に突起ができるように孔を形成する。
次に、その空孔に部品を挿入する。この際に、加工した孔間の孔壁部の突起部分がチップ部品を保持する。
次に、チップ部品とコア基板の両面にプリプレグを積層してプリプレグでチップ部品とコア基板を挟み込み、加熱加圧することでプリプレグの樹脂を流動させて空孔を充填した上でプリプレグの樹脂を硬化させる。
次に、加工用レーザー光を基板に照射してチップ部品の電極端子に達する部品電極接続バイアホール用穴を形成し、次に、その部品電極接続バイアホール用穴に銅めっきにより部品電極接続バイアホールを形成し、部品の電極端子を部品電極接続バイアホールに電気的に接続する。
特開２００５−１４２１７８号公報 特開２０１０−１７７７１３号公報 特開２００３−１６８８７１号公報
（チップ部品を半田付けしたベースプレートを用いる工法の問題点）
特許文献１の部品内蔵印刷配線板の技術には以下の問題があった。
（問題点１）この部品内蔵印刷配線板に部品を半田付けする際の加熱により、内蔵したチップ部品を電気接続する半田が再溶融して接続信頼性を悪くする問題があった。また、チップ部品を設置したベースプレートとチップ部品の間に絶縁樹脂が充填されない空隙ができ、その空隙が部品内蔵印刷配線板に部品を半田付けする際の加熱により膨張して部品内蔵印刷配線板を破損させる問題があった。
（問題点２）ベースプレート上にチップ部品を設置するため、ベースプレートの板厚が必要であるため、部品内蔵印刷配線板の板厚を薄くするために限界がある問題があった。すなわち、部品内蔵印刷配線板の板厚を薄くするために板厚の薄いベースプレートを用いると、薄板で且つ大型のベースプレートの基板へ部品を半田付けする設備のコストが増し、また、薄いベースプレートの基板へチップ部品を半田付けすることにより、半田付けの成功率が低下し、部品内蔵印刷配線板の製造歩留まりが悪化する問題があった。
（問題点３）内蔵するチップ部品を半田付けしているため、半田で電気接続するベースプレートの銅の配線パターンで形成した部品実装用パッドの銅が半田へ拡散して溶解し部品実装用パッドが劣化する問題があった。
（部品内蔵用ＡＢＦ樹脂適用工法の問題点）
特許文献２の部品内蔵印刷配線板の技術には以下の問題があった。
（問題点１）コア基板の片側に樹脂付き銅箔を貼付けた上で、チップ部品をコア基板の空孔に露出した樹脂付き銅箔の樹脂に設置し、更に、コア基板の樹脂付き銅箔側の貼付け面とは反対側の面に樹脂付き銅箔を貼付けて、積層プレスで加熱・硬化させる。そのように、コア基板の両面の樹脂付き銅箔をチップ部品の設置の前後に分けて２度の工程でコア基板に貼り付けるので、製造工程が多くなり、製造コストを増す問題があった。
（問題点２）特に、コア基板の空孔に樹脂を流動させる、十分な流動性を有し且つ部品埋め込みに十分な樹脂量を有する樹脂付き銅箔を用いる必要があるので、そのために用いる樹脂付き銅箔が限定され、その材料コストを増す問題があった。
（挿入工法の問題点）
特許文献３の部品内蔵印刷配線板の技術には以下の問題があった。
（問題点１）チップサイズが１００５サイズのチップ部品や０６０３サイズのチップ部品を挿入する空孔をドリル加工で長穴を形成することで形成した場合、孔をあけるドリルのキリ径がφ０．３５ｍｍ未満の小径ドリルを用いる必要がある。しかし、そのような小径のドリルは曲がり易く、そのドリルであける孔の形状精度や孔の位置精度が悪い問題があった。
（問題点２）そのドリル加工で製造した突起では、チップ部品を支える力が弱く、チップ部品が支えきれずに、チップ部品が空孔から脱落し易い問題があった。
（問題点３）チップ部品を空孔に挿入する際にチップ部品が、チップ部品を支えるべき突起を破壊し易く、その突起が破壊された空孔はチップ部品を保持できなくなってしまう問題があった。
本発明は上記問題に鑑み考案されたもので、製造コストを上昇させずに、優れた量産性を有し、且つ、内蔵部品を確実に保持し内蔵部品の電極端子を高い接続信頼性で配線パターンと電気接続させた、板厚の薄い部品内蔵印刷配線板を得ることを課題とする。
本発明は、上記課題を解決するために、ガラス材入り有機樹脂基板の空孔に、平面視が矩形形状であるチップ部品が設置された部品内蔵印刷配線板であって、前記空孔の四隅を、前記チップ部品の４つの角から間隙を開けて形成し、前記空孔の四辺部分を前記空孔内に突出させ、前記空孔の底にランド開口穴を有する部品支持ランドを配置し、該部品支持ランドで前記チップ部品が保持され、前記チップ部品をビルドアップ層で上下から覆い、該ビルドアップ層の上面から前記チップ部品の電極端子の上面に達する部品電極上側接続バイアホールと、前記ビルドアップ層の下面から前記部品支持ランドに達し前記ランド開口穴を貫通して前記電極端子の下面に達する部品電極下側接続バイアホールとが金属めっきで形成されたことを特徴とする部品内蔵印刷配線板である。
また、本発明は、上記の部品内蔵印刷配線板であって、前記チップ部品の他の第２のチップ部品が、底面に部品設置用ランドを有する第２の空孔に設置されていることを特徴とする部品内蔵印刷配線板である。
また、本発明は、ガラス材入り有機樹脂基板に、平面視が矩形形状であるチップ部品を収納する空孔を形成する位置の下面に、ランド開口穴を有し前記空孔の領域外にはみ出す部品支持ランドを形成する工程と、前記ガラス材入り有機樹脂基板の上面からレーザーアブレーション加工によって前記部品支持ランドを露出させる前記空孔を形成し、該空孔の
四隅を前記チップ部品の４つの角から間隙を開け、該空孔の四辺部分を該空孔内に突出させた形に形成する工程と、前記空孔に前記チップ部品を挿入し前記部品支持ランドで前記チップ部品を保持させる工程と、前記ガラス材入り有機樹脂基板と前記チップ部品を上下からビルドアップ層で覆う工程と、前記ビルドアップ層の下面からレーザー穴あけにより、前記部品支持ランドに達し前記ランド開口穴を貫通して前記チップ部品の電極端子に達する穴を形成し該穴に金属めっきすることで部品電極下側接続バイアホールを形成する工程を有することを特徴とする部品内蔵印刷配線板の製造方法である。
また、本発明は、上記の部品内蔵印刷配線板の製造方法であって、レーザー穴あけにより、前記ビルドアップ層の上面から前記チップ部品の電極端子の上面に達する部品電極上側接続バイアホール用穴を形成する工程と、前記部品電極上側接続バイアホール用穴に金属めっきすることで部品電極上側接続バイアホールを形成する工程を有することを特徴とする部品内蔵印刷配線板の製造方法である。
本発明の部品内蔵印刷配線板では、ガラス材入り有機樹脂コア基板の下面に、ランド開口穴２３ｄを有する部品支持ランド２３ｃを形成する。そして、レーザーアブレーション加工により、ガラス材入り有機樹脂コア基板の上面から、部品支持ランド２３ｃに達する空孔３１を形成する。その空孔３１の平面視での形状は、空孔３１の四隅部分３１ａをチップ部品５０から間隙を開けて形成する。それにより、矩形のチップ部品５０の４つの角が空孔３１の壁面に接触しないようにする。更に、空孔３１の四辺部分３１ｂを空孔３１内へ円弧状または円弧に類似した形に突出させた形に空孔３１を形成する。
本発明は、そのような形状の空孔３１にチップ部品５０を挿入し、また、部品支持ランド２３ｃでチップ部品５０を下から支えて保持する。チップ部品５０の挿入の際に、チップ部品５０により、空孔３１の四辺部分３１ｂから側壁面のガラス材と樹脂の粒子の塊を削り取らせ、空孔３１とチップ部品５０との間に集積させる。それが、チップ部品５０の四辺を空孔３１に強固に保持させる効果がある。
また、そのようにチップ部品５０を強固に保持したガラス材入り有機樹脂コア基板３０とチップ部品５０の両面に、プリプレグ４０ａと薄銅箔４０ｂを積層して加熱・加圧することでプリプレグ４０ａを硬化させたビルドアップ層４０を形成する。それにより、チップ部品５０の両面を硬化されたビルドアップ層４０で支えるとともに露出部分を塞いでチップ部品５０を部品内蔵印刷配線板１０に内蔵する。
そして、レーザー光による穴あけ加工により、基板の上側のビルドアップ層４０の上面からチップ部品５０の電極端子５１に達する部品電極上側接続バイアホール用穴４２ａを形成し、基板の下側のビルドアップ層４０の下面から、部品支持ランド２３ｃに達しランド開口穴２３ｄを貫通して電極端子５１に達する部品電極下側接続バイアホール用穴４３ａを形成する。それらに金属めっきすることで、チップ部品５０の電極端子５１に達して電気接続する部品電極上側接続バイアホール４２と部品電極下側接続バイアホール４３を形成することで、それらが、配線パターンをチップ部品５０の電極端子５１と高い信頼性で電気接続できる効果がある。
（ａ）本発明の第１の実施形態の部品内蔵印刷配線板の平面の断面図である。（ｂ）本発明の第１の実施形態の部品内蔵印刷配線板の側断面図である。 本発明の第１の実施形態の部品内蔵印刷配線板の製造方法を説明する側断面図である（その１）。 本発明の第１の実施形態の部品内蔵印刷配線板の製造方法を説明する側断面図である（その２）。 （ｊ）本発明の第１の実施形態の部品内蔵印刷配線板に形成した空孔を示す平面図である。（ｋ）部品内蔵印刷配線板に形成した空孔の側断面図である。 本発明の第１の実施形態の部品内蔵印刷配線板の製造方法を説明する側断面図である（その３）。 本発明の第１の実施形態の部品内蔵印刷配線板の製造方法を説明する側断面図である（その４）。 本発明の第２の実施形態の部品内蔵印刷配線板の製造方法を説明する側断面図である（その１）。 本発明の第２の実施形態の部品内蔵印刷配線板の製造方法を説明する側断面図である（その２）。 本発明の第３の実施形態の部品内蔵印刷配線板の製造方法を説明する側断面図である（その１）。 本発明の第３の実施形態の部品内蔵印刷配線板の製造方法を説明する側断面図である（その２）。 本発明の第４の実施形態の部品内蔵印刷配線板の製造方法を説明する側断面図である（その１）。 本発明の第４の実施形態の部品内蔵印刷配線板の製造方法を説明する側断面図である（その２）。
以下、本発明の実施形態について、図面を参照して説明する。
＜第１の実施形態＞
図１（ａ）に、本発明の第１の実施形態の部品内蔵印刷配線板１０の平面の断面図を示し、図１（ｂ）に、その側断面図を示す。図２〜図６は、第１の実施形態の部品内蔵印刷配線板１０の製造方法を説明する側断面図及び平面図である。
図１（ｂ）に示すように、第１の実施形態の部品内蔵印刷配線板１０は、ガラス繊維又はガラスフィラー入りエポキシ樹脂、及び、ガラス繊維又はガラスフィラー入りポリイミド樹脂などから成るガラス材入り有機樹脂基板１を中心に持ち、その有機樹脂層中に電解銅めっきで形成したインナーバイアホール３を有する。
そのガラス材入り有機樹脂基板１の両面にガラス材入り有機樹脂の硬化樹脂層２１ａを積層してガラス材入り有機樹脂コア基板３０を製造する。ガラス材入り有機樹脂コア基板３０は、それが保持するチップ部品５０の厚さに合わせた厚さに形成する。また、そのガラス材入り有機樹脂コア基板３０の、チップ部品５０を設置する位置の下面側に、チップ部品５０の電極端子５１の位置に対応させて、直径が３０μｍから６０μｍのランド開口穴２３ｄを有する部品支持ランド２３ｃのパターンを形成する。この部品支持ランド２３ｃは空孔３１を形成する領域外にはみ出す形に形成する。また、部品支持ランド２３ｃは対応する電極端子５１毎に分離して作成する。
そして、図１（ａ）の平面図のように、このガラス材入り有機樹脂コア基板３０の上面側から、レーザーアブレーション用レーザー光Ｌによる加工によって、チップ部品５０を収納する空孔３１を形成し、空孔３１の外側にコア基板３０の配線基板部３２を残す。また、その空孔３１の底には、部品支持ランド２３ｃのパターンを露出させる。次に、その空孔３１に、平面視が矩形形状であるチップコンデンサやチップ抵抗、あるいは集積回路チップ等のチップ部品５０を挿入し、下側の部品支持ランド２３ｃでチップ部品５０を支える。次に、そのガラス材入り有機樹脂コア基板３０の外側の面にビルドアップ層４０を積層して、部品内蔵印刷配線板１０を製造する。
（空孔の形状）
図１（ａ）に示すように、空孔３１の平面視の形状は、矩形のチップ部品５０の４つの角が空孔３１の側壁に接触しないように、４つの四隅部分３１ａを、矩形形状のチップ部品５０の４つの角よりも１０μｍ以上大きく形成する。一方、空孔３１の四辺部分３１ｂは、空孔３１内へ、円弧状または円弧に類似した形に突出させる。
チップ部品５０を空孔３１に収納する際に、空孔３１の壁面からガラス材と有機樹脂の粒子が削り取られる。そして、空孔３１の四辺部分３１ｂとチップ部品５０との間には、そうして空孔３１の壁面から削り取られたガラス材と有機樹脂の粒子の塊が集積する。そのガラス材と有機樹脂の粒子の塊がチップ部品５０を空孔３１の側壁面に強く押し付ける支えとなって、チップ部品５０をガラス材入り有機樹脂コア基板３０に強く保持する効果がある。
そのように、空孔３１から削り取られたガラス材と有機樹脂の粒子の塊を空孔３１とチップ部品５０との間に集積させてチップ部品５０を強固に支える構造を得るために、チップ部品５０を設置する以前の空孔３１の形は、その四辺部分３１ｂを、空孔３１内へ、円弧状または円弧に類似した形に突出させておく。そして、その空孔３１の四辺部分３１ｂの間隙を、空孔３１に挿入するチップ部品５０の外形寸法より微小量小さい値から、チップ部品５０の外形寸法より３０μｍ大きい値までの範囲内の寸法に形成する。
それにより、空孔３１に挿入されるチップ部品５０は、そうして空孔３１内へ突出させた四辺部分３１ｂの側壁面のガラス材入り有機樹脂コア基板３０を削り、挿入されたチップ部品５０の挿入方向の先端部分の四辺部分３１ｂ及びその近傍とチップ部品５０の間に、四辺部分３１ｂから削り出されたガラス材と有機樹脂の粒子が充填される。
（製造方法）
以下で、図２から図６を参照して、本発明の第１の実施形態の部品内蔵印刷配線板１０の製造方法を説明する。
（内層フレキシブル配線板の製造方法）
先ず、部品内蔵印刷配線板１０を構成するガラス材入り有機樹脂コア基板３０の製造方法を説明する。
（工程１）
図２（ａ）のように、空孔３１を形成する素材として、ガラス繊維あるいはガラスフィラー入りのエポキシ樹脂又はポリイミド樹脂等のガラス材入り有機樹脂基板１の両面に薄銅箔２ａを有する両面銅張基板２を準備する。
（工程２）
次に、図２（ｂ）のように、炭酸ガスレーザーやＹＡＧレーザなどのレーザー穴あけ装置を用いて穴あけ用レーザー光を照射することで、両面銅張基板２の一方の表面に、薄銅箔２ａを貫通してガラス材入り有機樹脂基板１に直径が８０μｍの開口をあけ、他方の側の表面の開口がそれより約３０μｍ程度小さい直径５０μｍの円錐台状の壁面を有するインナーバイアホール用貫通孔３ａを穿孔する。
（工程３）
次に、両面銅張基板２の全面に触媒核を付与し、更に、無電解銅めっき浴に浸漬することで、厚さ０．１μｍから数μｍの無電解銅めっき皮膜を形成する。次に、図２（ｃ）のように、平滑剤を添加した電解銅めっき液を用い、めっき浴をよく攪拌して、両面銅張基板２の両面における銅めっき浴の流動速度を速くして電解銅めっきする。それにより、平
滑剤は、両面銅張基板２の両面への銅めっき層の成長を抑制する一方、インナーバイアホール用貫通孔３ａを埋める電解銅めっきの層の成長が抑制されない。そのため、インナーバイアホール用貫通孔３ａを電解銅めっきで充填したインナーバイアホール３が形成される一方、両面銅張基板２の第１の両面に形成される銅めっき層の厚さを、インナーバイアホール用貫通孔３ａの半径よりも薄く形成することができる。
以上の処理により、インナーバイアホール用貫通孔３ａを銅めっきで埋め込んだインナーバイアホール３を形成し、両面銅張基板２の両面にインナーバイアホール用貫通孔３ａの半径の４割の厚さの約１６μｍの厚さの銅めっき層を形成する。
（工程４）
次に、図２（ｄ）のように、両面銅張基板２の銅めっき層をエッチングすることで、インナーバイアホール３の表側のランドと配線パターン（図示せず）を形成する。
（工程５）
次に、図２（ｅ）のように、その基板の両面に、ガラス繊維又はガラスフィラー入りの、半硬化エポキシ樹脂又はポリイミド樹脂などのプリプレグ２１と、その外側に薄銅箔２２を積層し、加熱・加圧してプリプレグ２１を硬化させて硬化樹脂層２１ａを形成し、図３（ｆ）のようなガラス材入り有機樹脂コア基板３０を製造する。このガラス材入り有機樹脂コア基板３０の板厚は、その中に内蔵する最も厚いチップ部品５０の厚さと同等か、あるいは、それ以上の板厚に形成する。
（工程６）
次に、図３（ｇ）のように、レーザー穴あけ装置を用いて穴あけ用レーザー光をそのガラス材入り有機樹脂コア基板３０の表面からインナーバイアホール３めがけて照射して、薄銅箔２２と、硬化樹脂層２１ａとを貫通してインナーバイアホール３に達するバイアホール用穴２３ａを形成する。そのバイアホール用穴２３ａの直径は、５０〜１５０μｍ程度に形成する。
（工程７）
次に、その基板をデスミア液に浸漬することで、バイアホール用穴２３ａのデスミア処理を行った上で、無電解銅めっき液に基板を浸漬することで、そのバイアホール用穴２３ａの壁面に無電解銅めっき皮膜を形成する。
（工程８）
次に、図３（ｈ）のように、その基板の下地の薄銅箔２２に電解銅めっき装置の陰極を接続して、基板を電解銅めっき浴に浸漬し基板の全面に電解銅めっきするパネルめっき処理を行う。それにより、基板のバイアホール用穴２３ａを銅めっきで柱状に充填してブラインドバイアホール２３を形成する。
（工程９）
次に、図３（ｉ）のように、エッチングレジストパターンで基板の表面の銅めっき層を保護してエッチングし、エッチング後にエッチングレジストを剥離する。それにより、硬化樹脂層２１ａ中の柱状のブラインドバイアホール２３の表面にランド２３ｂを形成し、また、その他の配線パターンを形成する。特に、基板の下面側の配線パターンは、チップ部品５０の電極端子５１が設置される位置に直径が３０μｍから６０μｍのランド開口穴２３ｄを有する部品支持ランド２３ｃのパターンを形成する。このランド開口穴２３ｄの径は、後の工程１３におけるレーザー穴あけ加工の際に、そのレーザー穴あけによって、ランド開口穴２３ｄの周囲の部品支持ランド２３ｃの銅の面も露出させられる大きさに形成する。
ここで、このガラス材入り有機樹脂コア基板３０は、ガラス材入り有機樹脂基板１自体をガラス材入り有機樹脂コア基板３０として用いても良い。また、ガラス材入り有機樹脂コア基板３０は、各層がインナーバイアホール３やブラインドバイアホール２３で接続されていれば、より高密度配線が可能となり好ましい。
（チップ部品の内蔵方法）
次に、以下で説明するように、ガラス材入り有機樹脂コア基板３０に空孔３１を形成してチップ部品５０を内蔵して更にビルドアップ層４０を形成して部品内蔵印刷配線板１０を製造する。
（工程１０）
図４（ｊ）の平面図と図４（ｋ）の側面図のように、下面に部品支持ランド２３ｃの配線パターンが形成されたガラス材入り有機樹脂コア基板３０に、上面側から下面に向けて、炭酸ガスレーザーやＹＡＧレーザなどのレーザーアブレーション用レーザー光Ｌを照射して加工することで、チップ部品５０を収納する空孔３１を形成する。その空孔３１の外側にはコア基板３０の配線基板部３２を残す。図４（ｋ）の側面図のように、その空孔３１の（下面側）底面に、有機樹脂コア基板３０の下面の部品支持ランド２３ｃの内側の面（上面）を露出させる。また、部品支持ランド２３ｃのランド開口穴２３ｄにはレーザーアブレーション用レーザー光Ｌを貫通させて孔を形成する。部品支持ランド２３ｃは、レーザーアブレーション加工で形成する空孔３１の領域からはみだす形に形成されているので、そのはみ出した部分が有機樹脂コア基板３０の下面に密着して有機樹脂コア基板３０と一体となっている。
また、図４（ｊ）のように、この空孔３１の平面視の形状は、空孔３１の４つの四隅部分３１ａを、空孔３１に挿入するチップ部品５０の４つの角から間隙を開けるように、チップ部品５０の外形よりも１０μｍ以上大きく形成する。好ましくは、四隅部分３１ａをチップ部品５０の外形よりも２０μｍ以上大きく形成する。
そして、図４（ｊ）に示す平面視のように、空孔３１の四辺部分３１ｂを空孔３１内へ、円弧状または円弧に類似した形に突出させる。その空孔３１の四辺部分３１ｂの間隙は、空孔３１に挿入するチップ部品５０の外形寸法より微小量小さい値から、チップ部品５０の外形寸法より３０μｍ大きい値までの範囲内の寸法に形成する。
（工程１１）
次に、図５（ｌ）のように、チップ部品５０を、ガラス材入り有機樹脂コア基板３０の上面側から空孔３１に挿入し、部品支持ランド２３ｃにチップ部品５０を接触させ、部品支持ランド２３ｃによって、下側からチップ部品５０を支えさせる。
この部品支持ランド２３ｃが下側からチップ部品５０を支えることで、チップ部品５０を確実に保持し部品の脱落を防止できる効果がある。
また、そのチップ部品５０の挿入の際に、チップ部品５０が、空孔３１内の、四辺部分３１ｂの側壁面の一部を削り取る。それにより、チップ部品５０の挿入の際にチップ部品５０によって削り取られた四辺部分３１ｂが、チップ部品５０の形状に合せられ、その四辺部分３１ｂがそのチップ部品５０の四辺に平行に密着する効果がある。
更に、チップ部品５０の挿入により、空孔３１の四辺部分３１ｂから削り取られた樹脂とガラス繊維又はガラスフィラーの粒子が、部品支持ランド２３ｃの上の、チップ部品５０の挿入方向の先端部分の四辺部分３１ｂとチップ部品５０の間に、チップ部品５０の四辺に添った長い距離にわたって集積する効果がある。
それにより、図５（ｍ）のように、ガラス材入り有機樹脂コア基板３０の空孔３１に挿入されたチップ部品５０の挿入方向の先端部分の空孔３１の四辺部分３１ｂから削り取られた樹脂とガラス繊維又はガラスフィラーの粒子の塊が、チップ部品５０の四辺に平行な長い距離にわたってチップ部品５０に接して充填される。それにより、その樹脂とガラス繊維又はガラスフィラーの粒子の塊がチップ部品５０の水平方向の移動を妨げて支える効果がある。
（工程１２）
次に、図５（ｎ）のように、チップ部品５０を空孔３１に保持したガラス材入り有機樹脂コア基板３０の両面に、回路パターン間への埋め込み性、及び積層後の表面平滑性に優れた溶融粘度が１０００ｐｏｉｓ（１００００Ｐａ・ｓ）以下のプリプレグ４０ａと薄銅箔４０ｂを組み合わせ、加熱加圧することによりプリプレグ４０ａを硬化させて、図６（ｏ）のようにビルドアップ層４０を形成する。
本実施形態は、このように、ガラス材入り有機樹脂コア基板３０の両面にプリプレグ４０ａと薄銅箔４０ｂを積層して一度の工程で加熱・硬化させてビルドアップ層４０を両面に形成するので、製造コストを低減できる効果がある。また、ガラス材入り有機樹脂コア基板３０の両面に積層するビルドアップ層４０の厚さは、ベースプレートを用いる従来技術におけるベースプレートの厚さより十分薄く形成できるので、板厚の薄い部品内臓印刷配線板１０を製造できる効果がある。
（工程１３）
次に、図６（ｐ）のように、レーザー穴あけ装置を用いて、ビルドアップ層４０の表面から、高調波ＹＡＧレーザーやエキシマレーザーなどの紫外線レーザーや、炭酸ガスレーザーなどの赤外線レーザー等の穴あけ用レーザー光で薄銅箔４０ｂと、硬化したプリプレグ４０ａとを貫通する穴あけ加工により、バイアホール用穴４１ａと部品電極上側接続バイアホール用穴４２ａと部品電極下側接続バイアホール用穴４３ａを形成する。
チップ部品５０の電極端子の上側のビルドアップ層４０には、穴あけ用レーザー光により、直径が４０μｍから２００μｍの穴で、チップ部品５０の電極端子５１を露出させる部品電極上側接続バイアホール用穴４２ａを形成する。
そして、チップ部品５０の電極端子の下側のビルドアップ層４０には、穴あけ用レーザー光により部品電極下側接続バイアホール用穴４３ａを形成する。部品電極下側接続バイアホール用穴４３ａは、直径が４０μｍから２００μｍの穴で、部品支持ランド２３ｃの銅の面を露出させるとともに、直径が０．０３ｍｍから０．０６ｍｍのランド開口穴２３ｄを貫通して、ランド開口穴２３ｄに充填された絶縁樹脂に穴開けして電極端子５１を露出させる穴を形成する。
（工程１４）
次に、その基板をデスミア液に浸漬することで、バイアホール用穴４１ａと部品電極上側接続バイアホール用穴４２ａと部品電極下側接続バイアホール用穴４３ａのデスミア処理を行った上で、無電解銅めっき液に基板を浸漬することで、そのバイアホール用穴４１ａと部品電極上側接続バイアホール用穴４２ａと部品電極下側接続バイアホール用穴４３ａの壁面に無電解銅めっき皮膜を形成する。
（工程１５）
次に、図６（ｑ）のように、その基板の下地の薄銅箔４０ｂに電解銅めっき装置の陰極
を接続して、基板を電解銅めっき浴に浸漬し基板の全面に電解銅めっきするパネルめっき処理を行う。それにより、基板のバイアホール用穴４１ａおよび部品電極上側接続バイアホール用穴４２ａと部品電極下側接続バイアホール用穴４３ａを銅めっきで柱状に充填してブラインドバイアホール４１および部品電極上側接続バイアホール４２と部品電極下側接続バイアホール４３を形成する。
（工程１６）
次に、図６（ｒ）のように、エッチングレジストパターンで基板の表面の銅めっき層を保護してエッチングし、エッチング後にエッチングレジストを剥離する。それにより、ビルドアップ層４０中に、バイアホール用ランド２３ｂに達して接続する柱状のブラインドバイアホール４１と、チップ部品５０の電極端子５１に達して接続する部品電極上側接続バイアホール４２に接続する配線パターン４４を形成し、部品電極下側接続バイアホール４３に接続する配線パターン４５を形成する。
本実施形態では、チップ部品５０の電極端子５１の上側に部品電極上側接続バイアホール４２を形成し、その部品電極上側接続バイアホール４２を基板の上面に形成した配線パターン４４に接続し、更に、チップ部品５０の電極端子５１の下側に部品電極下側接続バイアホール４３を形成し、その部品電極下側接続バイアホール４３を基板の下面に形成した配線パターン４５に接続する。こうして、チップ部品５０の電極端子５１の位置に基板の上面から下面までを接続する上から下までの貫通配線構造を形成する。
この貫通配線構造の部分である、部品電極上側接続バイアホール４２と部品電極下側接続バイアホール４３は、チップ部品５０の電極端子５１に達する部品電極接続バイアホール用穴４２ａに金属めっきして形成するため、金属めっきでチップ部品５０の電極端子５１と強固に電気接続させることができ、チップ部品５０の電極端子５１との電気接続の信頼性を高くできる効果がある。そして、その部品電極上側接続バイアホール４２が基板の上側からチップ部品５０を支え、部品電極下側接続バイアホール４３が基板の下側からチップ部品５０を支え上から下へのスルー配線を形成するので、チップ部品５０が上下から強固に保持されて、チップ部品５０がストレスによって動かされる変位量が少なくなる。それにより、部品電極上側接続バイアホール４２と部品電極下側接続バイアホール４３とチップ部品５０の電極端子５１との電気接続の信頼性を高くできる効果がある。
特に、基板の下側から部品支持ランド２３ｃに達しランド開口穴２３ｄを貫通して電極端子５１に達する穴に金属めっきして形成した部品電極下側接続バイアホール４３を形成することで以下の効果がある。すなわち、電極端子５１とその下側に近接する部品支持ランド２３ｃとを部品電極下側接続バイアホール４３の金属めっきが強固に接続するので、チップ部品５０を部品支持ランド２３ｃに強く接続しチップ部品を安定して保持できる効果がある。
また、チップ部品５０の電極端子５１の上下に形成した基板の上から下へのスルー配線が電極端子５１に接続する配線の自由度を高める効果がある。
なお、この工程１６で形成された図６（ｒ）の構成の基板を完成品とすることもでき、また、この基板の表面にソルダーレジストを印刷した基板を製造しても良い。あるいは、この基板に更にビルドアップ層と配線パターンを積み上げた基板を製造しても良い。
＜第２の実施形態＞
図７と図８に第２の実施形態の部品内蔵印刷配線板の製造工程を断面図で示す。
（内層フレキシブル配線板の製造方法）
（工程１〜工程３）
第１の実施形態の工程１から工程３と同様にして、図７（ａ）のように、銅めっきを充填したインナーバイアホール３と銅めっき層を形成した両面銅張基板２を製造する。
（工程４）
次に、図７（ｂ）のように、その両面銅張基板２の銅めっき層をエッチングすることで、インナーバイアホール３に接続する配線パターンを形成し、基板の下面側には、後にチップ部品６０を設置する空孔３３の下地になる部品設置用ランド３ｂを形成する。この部品設置用ランド３ｂは空孔３３を形成する領域からはみ出す形に形成する。
（工程５）
次に、第１の実施形態と同様にして、その基板の両面に、ガラス繊維又はガラスフィラー入りの、半硬化エポキシ樹脂又はポリイミド樹脂などのプリプレグ２１と、その外側に薄銅箔２２を積層し、加熱・加圧してプリプレグ２１を硬化させて、図７（ｃ）のように、硬化樹脂層２１ａを形成したガラス材入り有機樹脂コア基板３０を製造する。
（工程６〜工程９）
次に、第１の実施形態の工程６〜工程９と同様にして、図７（ｄ）のように、硬化樹脂層２１ａ中に柱状のブラインドバイアホール２３とそのバイアホール用ランド２３ｂを形成し、基板の下面側には、チップ部品５０を収納する位置に、チップ部品の電極端子５１の位置に合わせて直径が３０μｍから６０μｍのランド開口穴２３ｄを有する部品支持ランド２３ｃのパターンを形成する。
（工程１０）
次に、図８（ｅ）の側面図のように、ガラス材入り有機樹脂コア基板３０の上面側から下面に向けてレーザーアブレーション用レーザー光Ｌを照射することで、チップ部品５０を収納する位置に空孔３１を形成し、チップ部品６０を収納する位置に空孔３３を形成する。空孔３１は、下面の部品支持ランド２３ｃに達させて、空孔３１の底に部品支持ランド２３ｃの上面を露出させる。また、部品支持ランド２３ｃのランド開口穴２３ｄを貫通させる。空孔３３は部品設置用ランド３ｂに達させて、空孔３３の底に部品設置用ランド３ｂの上面を露出させる。
空孔３１と空孔３３の平面視の形状は、第１の実施形態の図４（ｊ）の平面図に示す空孔３１と同様な形に形成する。すなわち、空孔３３の４つの四隅部分を、空孔３３に挿入するチップ部品６０の４つの角から間隙を開けるように、チップ部品６０の外形よりも１０μｍ以上大きく形成する。そして、空孔３３の四辺部分を、空孔３３内へ、円弧状または円弧に類似した形に突出させる。その四辺部分の間隙は、空孔３３に挿入するチップ部品６０及びの外形寸法より微小量小さい値から、チップ部品６０の外形寸法より３０μｍ大きい値までの範囲内の寸法に形成する。
（工程１１）
次に、図８（ｆ）のように、ガラス材入り有機樹脂コア基板３０の上面側から、チップ部品５０を空孔３１に挿入し、更に、チップ部品６０を空孔３３に挿入する。
（工程１２〜工程１６）
次に、第１の実施形態の工程１２〜工程１６と同様にして、図８（ｇ）のような部品内蔵印刷配線板１０を製造する。すなわち、チップ部品５０を空孔３１に保持し、チップ部品６０を空孔３３に保持したガラス材入り有機樹脂コア基板３０の両面に、ビルドアップ層４０を形成する。
次に、穴あけ用レーザー光でビルドアップ層４０に穴あけ加工することで、バイアホー
ル用穴４１ａと部品電極上側接続バイアホール用穴４２ａと、第２の部品電極上側接続バイアホール用穴と部品電極下側接続バイアホール用穴４３ａを形成する。特に、チップ部品５０の電極端子５１の下側のビルドアップ層４０には、部品電極下側接続バイアホール用穴４３ａとして、部品支持ランド２３ｃの銅の面を露出させるとともに、ランド開口穴２３ｄを貫通して電極端子５１を露出させる穴を形成する。
そして、バイアホール用穴４１ａと部品電極上側接続バイアホール用穴４２ａと第２の部品電極上側接続バイアホール用穴と部品電極下側接続バイアホール用穴４３ａを銅めっきで柱状に充填してブラインドバイアホール４１および部品電極上側接続バイアホール４２と第２の部品電極上側接続バイアホール４６と部品電極下側接続バイアホール４３を形成する。
次に、銅めっき層をエッチングすることにより、図８（ｇ）のように、ブラインドバイアホール４１と部品電極上側接続バイアホール４２と第２の部品電極上側接続バイアホール４６と部品電極下側接続バイアホール４３と接続する配線パターンを形成した部品内蔵印刷配線板１０を製造する。
第２の実施形態においても、部品電極上側接続バイアホール４２が基板の上側からチップ部品５０を支え、部品電極下側接続バイアホール４３が基板の下側からチップ部品５０を支える。それによりチップ部品５０が上下から強固に保持されて、その位置が動く変位量が少なくなる。そのため、そのチップ部品５０の近くの空孔３３にチップ部品６０を設置した場合に、チップ部品５０の変位によりチップ部品６０の位置のずれを引き起こす問題の発生を妨げることができる効果がある。
＜第３の実施形態＞
図９と図１０に第３の実施形態の部品内蔵印刷配線板の製造工程を断面図で示す。
（内層フレキシブル配線板の製造方法）
（工程１〜工程３）
第１の実施形態の工程１から工程３と同様にして、図９（ａ）のように、銅めっきを充填したインナーバイアホール３と銅めっき層を形成した両面銅張基板２を製造する。
（工程４）
次に、図９（ｂ）のように、その両面銅張基板２の銅めっき層をエッチングすることで、インナーバイアホール３に接続する配線パターンを形成し、基板の下面側には、後にチップ部品６０を収納する空孔３３を形成する位置に、チップ部品６０の電極端子６１の位置に合わせて直径が３０μｍから６０μｍのランド開口穴３ｄを有する部品端子用ランド３ｃのパターンを形成する。部品端子用ランド３ｃの形状は、第１の実施形態の図４に示す電極端子２３ｃの形と同様な形に形成する。この部品端子用ランド３ｃは空孔３３を形成する領域外にはみ出す形に形成する。
（工程５）
次に、第１の実施形態と同様にして、その基板の両面に、ガラス繊維又はガラスフィラー入りの、半硬化エポキシ樹脂又はポリイミド樹脂などのプリプレグ２１と、その外側に薄銅箔２２を積層し、加熱・加圧してプリプレグ２１を硬化させて、図７（ｃ）のように、硬化樹脂層２１ａを形成したガラス材入り有機樹脂コア基板３０を製造する。
（工程６〜工程９）
次に、第１の実施形態の工程６〜工程９と同様にして、図９（ｄ）のように、硬化樹脂層２１ａ中に柱状のブラインドバイアホール２３とそのバイアホール用ランド２３ｂを形成し、基板の下面側には、チップ部品５０を収納する位置に、チップ部品５０の電極端子
５１の位置に合わせて直径が３０μｍから６０μｍのランド開口穴２３ｄを有する部品支持ランド２３ｃのパターンを形成する。
（工程１０）
次に、図１０（ｅ）の側面図のように、ガラス材入り有機樹脂コア基板３０の上面側から下面に向けてレーザーアブレーション用レーザー光Ｌを照射することで、チップ部品５０を収納する位置に空孔３１を形成し、チップ部品６０を収納する位置に空孔３３を形成する。空孔３１は、下面の部品支持ランド２３ｃに達させて、空孔３１の底に部品支持ランド２３ｃの上面を露出させる。また、部品支持ランド２３ｃのランド開口穴２３ｄを貫通させる。
空孔３３は、部品端子用ランド３ｃに達させて、空孔３３の底に部品端子用ランド３ｃの上面を露出させる。更に、部品端子用ランド３ｃで覆われていない下側の硬化樹脂層２１ａを貫通させ、孔を形成し、また、部品端子用ランド３ｃのランド開口穴３ｄの下側の硬化樹脂層２１ａを貫通させた孔を形成する。
空孔３１と空孔３３の平面視の形状は、第１の実施形態の図４（ｊ）の平面図に示す空孔３１と同様な形に形成する。すなわち、空孔３３の４つの四隅部分を、空孔３３に挿入するチップ部品６０の４つの角から間隙を開けるように、チップ部品６０の外形よりも１０μｍ以上大きく形成する。そして、空孔３３の四辺部分を、空孔３３内へ、円弧状または円弧に類似した形に突出させる。その四辺部分の間隙は、空孔３３に挿入するチップ部品６０及びの外形寸法より微小量小さい値から、チップ部品６０の外形寸法より３０μｍ大きい値までの範囲内の寸法に形成する。
（工程１１）
次に、図１０（ｆ）のように、ガラス材入り有機樹脂コア基板３０の上面側から、チップ部品５０を空孔３１に挿入し、更に、チップ部品６０を空孔３３に挿入する。
（工程１２）
次に、第１の実施形態の工程１２と同様にして、チップ部品５０を空孔３１に保持し、チップ部品６０を空孔３３に保持したガラス材入り有機樹脂コア基板３０の両面に、ビルドアップ層４０を形成する。
（工程１３）
次に、図１０（ｇ）のように、穴あけ用レーザー光でビルドアップ層４０に穴あけ加工して、基板の上側から、バイアホール用穴４１ａと部品電極上側接続バイアホール用穴４２ａと第３の部品電極上側接続バイアホール用穴４７ａを形成し、基板の下側から、バイアホール用穴４１ａと部品電極下側接続バイアホール用穴４３ａと第３の部品電極下側接続バイアホール用穴４８ａを形成する。
特に、チップ部品５０の電極端子５１の下側のビルドアップ層４０には、部品電極下側接続バイアホール用穴４３ａとして、部品端子ランド２３ｃの銅の面を露出させるとともに、ランド開口穴２３ｄを貫通して電極端子５１を露出させる穴を形成する。
また、チップ部品６０の電極端子６１の下側のビルドアップ層４０と硬化樹脂層２１ａには、第３の部品電極下側接続バイアホール用穴４８ａとして、部品端子用ランド３ｃの銅の面を露出させるとともに、ランド開口穴３ｄを貫通してチップ部品６０の電極端子６１を露出させる穴を形成する。
（工程１４〜工程１６）
次に、第１の実施形態の工程１４〜工程１６と同様にして、バイアホール用穴４１ａと部品電極上側接続バイアホール用穴４２ａと第３の部品電極上側接続バイアホール用穴４７ａと部品電極下側接続バイアホール用穴４３ａと、第３の部品電極下側接続バイアホール用穴４８ａを銅めっきで柱状に充填して、図１０（ｈ）のように、ブラインドバイアホール４１および部品電極上側接続バイアホール４２と第３の部品電極上側接続バイアホール４７と、部品電極下側接続バイアホール４３と第３の部品電極下側接続バイアホール４８を形成する。
次に、銅めっき層をエッチングすることにより、図１０（ｈ）のように、ブラインドバイアホール４１と部品電極上側接続バイアホール４２と第３の部品電極上側接続バイアホール４７と部品電極下側接続バイアホール４３と第３の部品電極下側接続バイアホール４８と接続する配線パターンを形成した部品内蔵印刷配線板１０を製造する。
本実施形態では、チップ部品６０についても、チップ部品５０と同様に、チップ部品６０の電極端子６１の上側に第３の部品電極上側接続バイアホール４７を形成し、その第３の部品電極上側接続バイアホール４７を基板の上面に形成した配線パターンに接続し、更に、チップ部品６０の電極端子６１の下側に第３の部品電極下側接続バイアホール４８を形成し、その第３の部品電極下側接続バイアホール４８を基板の下面に形成した配線パターンに接続する。こうして、チップ部品６０の電極端子６１の位置に基板の上面から下面までを接続する上から下までの貫通配線構造を形成できる効果がある。
そのように、本実施形態によれば、チップ部品５０もチップ部品６０も、ともに、基板の上面から下面までを接続する上から下までの貫通配線構造により基板内に上下から強固に支えられることで、部品の位置の変位量が少なくなり、その電極端子と配線パターンの接続信頼性を高くする効果がある。
＜第４の実施形態＞
図１１と図１２に第４の実施形態の部品内蔵印刷配線板の製造工程を断面図と平面図で示す。第４の実施形態が他の実施形態と異なる構成は、端子数が２を越える多くの電極端子７１を有するチップ部品７０を、その電極端子７１を基板の下側に向けて設置して基板の配線パターンと電気接続することである。そして、その多くの電極端子７１を有するチップ部品７０を設置するために、それを収納する空孔３１の下面に部品設置用穴あきランド２３ｅを形成する構成が他の実施形態と異なる。
（内層フレキシブル配線板の製造方法）
（工程１〜工程９）
第４の実施形態では、第３の実施形態の工程１から工程３と同様に基板を形成し、図１１（ａ）の側面図と図１１（ｂ）に平面図で示した配線パターンの構成図のように配線パターンを形成する。すなわち、図１１（ａ）のように、硬化樹脂層２１ａ中に柱状のブラインドバイアホール２３とそのバイアホール用ランド２３ｂを形成し、基板の、後にチップ部品７０を収納する空孔３１を形成する位置の下面側には、チップ部品７０の電極端子７１の位置に合わせて、その電極端子７１よりも直径が大きい部品端子クリアンス穴２３ｆを有する部品設置用穴あきランド２３ｅを形成する。この部品設置用穴あけランド２３ｅは空孔３１を形成する領域外にはみ出す形に形成する。
（工程１０）
次に、図１１（ｃ）の側面図のように、ガラス材入り有機樹脂コア基板３０の上面側から下面に向けてレーザーアブレーション用レーザー光Ｌを照射することで、チップ部品７０を収納する位置に空孔３１を形成し、チップ部品６０を収納する位置に空孔３３を形成する。空孔３１は、下面の部品設置用穴あきランド２３ｅに達させて、空孔３１の底に部
品設置用穴あきランド２３ｅの上面を露出させる。また、部品設置用穴あきランド２３ｅの部品端子クリアンス穴２３ｆを貫通させる。
空孔３３は、第３の実施形態と同様にして、部品端子用ランド３ｃに達させて、空孔３３の底に部品端子用ランド３ｃの上面を露出させる。更に、部品端子用ランド３ｃで覆われていない下側の硬化樹脂層２１ａを貫通させ、孔を形成し、また、部品端子用ランド３ｃのランド開口穴３ｄの下側の硬化樹脂層２１ａを貫通させた孔を形成する。
空孔３１と空孔３３の平面視の形状は、第１の実施形態の図４（ｊ）の平面図に示す空孔３１と同様な形に形成する。すなわち、空孔３３の４つの四隅部分を、空孔３３に挿入するチップ部品６０の４つの角から間隙を開けるように、チップ部品６０の外形よりも１０μｍ以上大きく形成する。そして、空孔３３の四辺部分を、空孔３３内へ、円弧状または円弧に類似した形に突出させる。その四辺部分の間隙は、空孔３３に挿入するチップ部品６０及びの外形寸法より微小量小さい値から、チップ部品６０の外形寸法より３０μｍ大きい値までの範囲内の寸法に形成する。
（工程１１）
次に、図１２（ｄ）のように、ガラス材入り有機樹脂コア基板３０の上面側から、チップ部品７０を空孔３１に挿入し、更に、チップ部品６０を空孔３３に挿入する。ここで、チップ部品７０の電極端子７１は部品端子クリアンス穴２３ｆよりも小さくし、部品端子クリアンス穴２３ｆ内に、部品設置用穴あきランド２３ｅと電極端子７１が接触しないようにチップ部品７０を空孔３１内に設置する。
（工程１２）
次に、第１の実施形態の工程１２と同様にして、チップ部品７０を空孔３１に保持し、チップ部品６０を空孔３３に保持したガラス材入り有機樹脂コア基板３０の両面に、ビルドアップ層４０を形成する。
（工程１３）
次に、図１２（ｅ）のように、穴あけ用レーザー光でビルドアップ層４０に穴あけ加工して、基板の上側から、バイアホール用穴４１ａと第３の部品電極上側接続バイアホール用穴４７ａを形成し、基板の下側から、バイアホール用穴４１ａと第４の部品電極下側接続バイアホール用穴４９ａと第３の部品電極下側接続バイアホール用穴４８ａを形成する。
ここで、第４の部品電極下側接続バイアホール用穴４９ａは、チップ部品５０の電極端子５１の下側のビルドアップ層４０に、部品端子クリアンス穴２３ｆの直径より小さい穴に形成する。そして、第４の部品電極下側接続バイアホール用穴４９ａは、下側のビルドアップ層４０を貫通して、部品端子クリアンス穴２３ｆの中を貫通し、チップ部品７０の電極端子７１を露出させる穴を形成する。
また、第３の部品電極下側接続バイアホール用穴４８ａは、第３の実施形態と同様に、チップ部品６０の電極端子６１の下側のビルドアップ層４０と硬化樹脂層２１ａに、部品端子用ランド３ｃの銅の面を露出させるとともに、ランド開口穴３ｄを貫通してチップ部品６０の電極端子６１を露出させる穴を形成する。
（工程１４〜工程１６）
次に、第１の実施形態の工程１４〜工程１６と同様にして、バイアホール用穴４１ａと第３の部品電極上側接続バイアホール用穴４７ａと第４の部品電極下側接続バイアホール用穴４９ａと、第３の部品電極下側接続バイアホール用穴４８ａを銅めっきで柱状に充填
して、図１２（ｆ）のように、ブラインドバイアホール４１および第３の部品電極上側接続バイアホール４７と、第４の部品電極下側接続バイアホール４９と第３の部品電極下側接続バイアホール４８を形成する。
次に、銅めっき層をエッチングすることにより、図１２（ｆ）のように、ブラインドバイアホール４１と第３の部品電極上側接続バイアホール４７と第４の部品電極下側接続バイアホール４９と第３の部品電極下側接続バイアホール４８と接続する配線パターンを形成した部品内蔵印刷配線板１０を製造する。
第４の実施形態によると、２端子のチップ部品６０を空孔３３に挿入するのと同様に、端子数が２を越える多くの電極端子７１を有するチップ部品７０も、空孔３１内に挿入する。そして、空孔３１の下に存在して電極端子７１より大きい部品端子クリアンス穴２３ｆを有する部品設置用穴あきランド２３ｅを用いることで、チップ部品７０を安定して保持できる効果がある。
また、その基板の上下にビルドアップ層４０を形成した後に、下側のビルドアップ層４０に、その部品端子クリアンス穴２３ｆより小さい第４の部品電極下側接続バイアホール用穴４９ａを形成して銅めっきすることで第４の部品電極下側接続バイアホール４９を形成する。その第４の部品電極下側接続バイアホール４９によって、チップ部品７０の電極端子７１を基板の配線パターンと接続する。その回路において、部品設置用穴あきランド２３ｅの導体が、第４の部品電極下側接続バイアホール４９同士の間に存在する。この部品設置用穴あきランド２３ｅの導体を接地することで、第４の部品電極下側接続バイアホール４９の信号同士の干渉（クロストーク）を少なくできる効果がある。
１・・・ガラス材入り有機樹脂基板
２・・・両面銅張基板
２ａ・・・薄銅箔
３・・・インナーバイアホール
３ａ・・・インナーバイアホール用貫通孔
３ｂ・・・部品設置用ランド
３ｃ・・・部品端子用ランド
３ｄ・・・ランド開口穴
１０・・・部品内蔵印刷配線板
２１・・・プリプレグ
２１ａ・・・硬化樹脂層
２２・・・薄銅箔
２３・・・・ブラインドバイアホール
２３ａ・・・バイアホール用穴
２３ｂ・・・バイアホール用ランド
２３ｃ・・・部品支持ランド
２３ｄ・・・ランド開口穴
２３ｅ・・・部品設置用穴あきランド
２３ｆ・・・部品端子クリアンス穴
３０・・・ガラス材入り有機樹脂コア基板
３１、３３・・・空孔
３１ａ・・・四隅部分
３１ｂ・・・四辺部分
３２・・・配線基板部
４０・・・ビルドアップ層
４０ａ・・・プリプレグ
４０ｂ・・・薄銅箔
４１・・・ブラインドバイアホール
４２・・・部品電極上側接続バイアホール
４２ａ・・・部品電極上側接続バイアホール用穴
４３・・・部品電極下側接続バイアホール
４３ａ・・・部品電極下側接続バイアホール用穴
４４・・・配線パターン
４５・・・配線パターン
４６・・・第２の部品電極上側接続バイアホール
４７・・・第３の部品電極上側接続バイアホール
４７ａ・・・第３の部品電極上側接続バイアホール用穴
４８・・・第３の部品電極下側接続バイアホール
４８ａ・・・第３の部品電極下側接続バイアホール用穴
４９・・・第４の部品電極下側接続バイアホール
４９ａ・・・第４の部品電極下側接続バイアホール用穴
５０・・・チップ部品
５１・・・電極端子
６０・・・チップ部品
６１・・・電極端子
７０・・・チップ部品
７１・・・電極端子
Ｌ・・・レーザーアブレーション用レーザー光

Claims (4)

  1. ガラス材入り有機樹脂基板の空孔に、平面視が矩形形状であるチップ部品が設置された部品内蔵印刷配線板であって、前記空孔の四隅を、前記チップ部品の４つの角から間隙を開けて形成し、前記空孔の四辺部分を前記空孔内に突出させ、前記空孔の底にランド開口穴を有する部品支持ランドを配置し、該部品支持ランドで前記チップ部品が保持され、前記チップ部品をビルドアップ層で上下から覆い、該ビルドアップ層の上面から前記チップ部品の電極端子の上面に達する部品電極上側接続バイアホールと、前記ビルドアップ層の下面から前記部品支持ランドに達し前記ランド開口穴を貫通して前記電極端子の下面に達する部品電極下側接続バイアホールとが金属めっきで形成されたことを特徴とする部品内蔵印刷配線板。
  2. 請求項１記載の部品内蔵印刷配線板であって、前記チップ部品の他の第２のチップ部品が、底面に部品設置用ランドを有する第２の空孔に設置されていることを特徴とする部品内蔵印刷配線板。
  3. ガラス材入り有機樹脂基板に、平面視が矩形形状であるチップ部品を収納する空孔を形成する位置の下面に、ランド開口穴を有し前記空孔の領域外にはみ出す部品支持ランドを形成する工程と、前記ガラス材入り有機樹脂基板の上面からレーザーアブレーション加工によって前記部品支持ランドを露出させる前記空孔を形成し、該空孔の四隅を前記チップ部品の４つの角から間隙を開け、該空孔の四辺部分を該空孔内に突出させた形に形成する工程と、前記空孔に前記チップ部品を挿入し前記部品支持ランドで前記チップ部品を保持させる工程と、前記ガラス材入り有機樹脂基板と前記チップ部品を上下からビルドアップ層で覆う工程と、前記ビルドアップ層の下面からレーザー穴あけにより、前記部品支持ランドに達し前記ランド開口穴を貫通して前記チップ部品の電極端子に達する穴を形成し該穴に金属めっきすることで部品電極下側接続バイアホールを形成する工程を有することを特徴とする部品内蔵印刷配線板の製造方法。
  4. 請求項３記載の部品内蔵印刷配線板の製造方法であって、レーザー穴あけにより、前記ビルドアップ層の上面から前記チップ部品の電極端子の上面に達する部品電極上側接続バイアホール用穴を形成する工程と、前記部品電極上側接続バイアホール用穴に金属めっきすることで部品電極上側接続バイアホールを形成する工程を有することを特徴とする部品内蔵印刷配線板の製造方法。
JP2012037392A 2012-02-23 2012-02-23 部品内蔵印刷配線板及びその製造方法 Active JP5955023B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012037392A JP5955023B2 (ja) 2012-02-23 2012-02-23 部品内蔵印刷配線板及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012037392A JP5955023B2 (ja) 2012-02-23 2012-02-23 部品内蔵印刷配線板及びその製造方法

Publications (2)

Publication Number Publication Date
JP2013175495A true JP2013175495A (ja) 2013-09-05
JP5955023B2 JP5955023B2 (ja) 2016-07-20

Family

ID=49268181

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012037392A Active JP5955023B2 (ja) 2012-02-23 2012-02-23 部品内蔵印刷配線板及びその製造方法

Country Status (1)

Country Link
JP (1) JP5955023B2 (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014107553A (ja) * 2012-11-29 2014-06-09 Samsung Electro-Mechanics Co Ltd 電子部品組込み基板及びその製造方法
JP2015191996A (ja) * 2014-03-28 2015-11-02 京セラサーキットソリューションズ株式会社 印刷配線板およびその製造方法
JP2015195304A (ja) * 2014-03-31 2015-11-05 京セラサーキットソリューションズ株式会社 印刷配線板およびその製造方法
JP2015198128A (ja) * 2014-03-31 2015-11-09 京セラサーキットソリューションズ株式会社 印刷配線板およびその製造方法
JP2015226013A (ja) * 2014-05-29 2015-12-14 イビデン株式会社 プリント配線板およびその製造方法
JP2016004993A (ja) * 2014-06-17 2016-01-12 サムソン エレクトロ−メカニックス カンパニーリミテッド． 電子素子内蔵基板及びその製造方法
JP2018006450A (ja) * 2016-06-29 2018-01-11 新光電気工業株式会社 電子部品内蔵基板及びその製造方法と電子部品装置
JP2018022824A (ja) * 2016-08-05 2018-02-08 新光電気工業株式会社 電子部品内蔵基板及びその製造方法と電子部品装置
CN109075154A (zh) * 2016-03-18 2018-12-21 高通股份有限公司 背侧钻孔嵌入式管芯衬底
CN111385959A (zh) * 2018-12-27 2020-07-07 欣兴电子股份有限公司 一种具有散热块的电路板及其制造方法
EP4203008A1 (en) * 2021-12-23 2023-06-28 Intel Corporation Package architecture with in-glass blind and through cavities to accommodate dies

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102703776B1 (ko) 2019-08-23 2024-09-04 삼성전기주식회사 전자부품 내장기판

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000063970A1 (fr) * 1999-04-16 2000-10-26 Matsushita Electric Industrial Co., Ltd. Composant modulaire et son procede de production
JP2003168871A (ja) * 2001-12-03 2003-06-13 Airex Inc 電子部品内蔵プリント配線板
JP2007288109A (ja) * 2006-04-20 2007-11-01 Cmk Corp 半導体装置及びその製造方法
JP2008544510A (ja) * 2005-06-16 2008-12-04 イムベラ エレクトロニクス オサケユキチュア 回路基板構造および回路基板構造の製造方法
JP2009295949A (ja) * 2008-06-04 2009-12-17 Samsung Electro Mech Co Ltd 電子部品内装型プリント基板及びその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000063970A1 (fr) * 1999-04-16 2000-10-26 Matsushita Electric Industrial Co., Ltd. Composant modulaire et son procede de production
JP2003168871A (ja) * 2001-12-03 2003-06-13 Airex Inc 電子部品内蔵プリント配線板
JP2008544510A (ja) * 2005-06-16 2008-12-04 イムベラ エレクトロニクス オサケユキチュア 回路基板構造および回路基板構造の製造方法
JP2007288109A (ja) * 2006-04-20 2007-11-01 Cmk Corp 半導体装置及びその製造方法
JP2009295949A (ja) * 2008-06-04 2009-12-17 Samsung Electro Mech Co Ltd 電子部品内装型プリント基板及びその製造方法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014107553A (ja) * 2012-11-29 2014-06-09 Samsung Electro-Mechanics Co Ltd 電子部品組込み基板及びその製造方法
JP2015191996A (ja) * 2014-03-28 2015-11-02 京セラサーキットソリューションズ株式会社 印刷配線板およびその製造方法
JP2015195304A (ja) * 2014-03-31 2015-11-05 京セラサーキットソリューションズ株式会社 印刷配線板およびその製造方法
JP2015198128A (ja) * 2014-03-31 2015-11-09 京セラサーキットソリューションズ株式会社 印刷配線板およびその製造方法
JP2015226013A (ja) * 2014-05-29 2015-12-14 イビデン株式会社 プリント配線板およびその製造方法
JP2016004993A (ja) * 2014-06-17 2016-01-12 サムソン エレクトロ−メカニックス カンパニーリミテッド． 電子素子内蔵基板及びその製造方法
CN109075154A (zh) * 2016-03-18 2018-12-21 高通股份有限公司 背侧钻孔嵌入式管芯衬底
JP2018006450A (ja) * 2016-06-29 2018-01-11 新光電気工業株式会社 電子部品内蔵基板及びその製造方法と電子部品装置
JP2018022824A (ja) * 2016-08-05 2018-02-08 新光電気工業株式会社 電子部品内蔵基板及びその製造方法と電子部品装置
CN111385959A (zh) * 2018-12-27 2020-07-07 欣兴电子股份有限公司 一种具有散热块的电路板及其制造方法
EP4203008A1 (en) * 2021-12-23 2023-06-28 Intel Corporation Package architecture with in-glass blind and through cavities to accommodate dies

Also Published As

Publication number Publication date
JP5955023B2 (ja) 2016-07-20

Similar Documents

Publication Publication Date Title
JP5955023B2 (ja) 部品内蔵印刷配線板及びその製造方法
US9204552B2 (en) Printed wiring board
KR100788213B1 (ko) 전자소자 내장형 인쇄회로기판의 제조방법
US8541695B2 (en) Wiring board and method for manufacturing the same
KR100714196B1 (ko) 전기소자를 내장한 인쇄회로기판 및 그 제조방법
JP2009295949A (ja) 電子部品内装型プリント基板及びその製造方法
JPWO2010007704A1 (ja) フレックスリジッド配線板及び電子デバイス
JP5688162B2 (ja) 部品内蔵基板の製造方法及びこの方法を用いて製造した部品内蔵基板
JP5698377B2 (ja) 部品内蔵基板の製造方法及びこの方法を用いて製造した部品内蔵基板
US9185806B2 (en) Method for manufacturing printed wiring board and printed wiring board
KR20160120011A (ko) 인쇄회로기판, 그 제조방법, 및 전자부품 모듈
JP2015185564A (ja) プリント配線板及びプリント配線板の製造方法
JP2012216575A (ja) 部品内蔵印刷配線板及びその製造方法
JP2013211431A (ja) 印刷配線板内蔵用電子部品および部品内蔵印刷配線板の製造方法
JP2020145462A (ja) 素子内蔵型印刷回路基板
KR100747022B1 (ko) 임베디드 인쇄회로기판 및 그 제작방법
KR20140042604A (ko) 인쇄회로기판 및 이의 제조 방법
JP2013140955A (ja) 部品組込み型印刷回路基板及びその製造方法
KR20120040892A (ko) 인쇄회로기판 및 그의 제조 방법
JP2014150091A (ja) 配線基板およびその製造方法
KR100752017B1 (ko) 인쇄회로기판의 제조방법
JP4292638B2 (ja) 配線板の製造方法
TWI511634B (zh) 電路板製作方法
KR20120046602A (ko) 인쇄회로기판 및 그 제조방법
JP4319917B2 (ja) 部品内蔵配線板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140925

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20141104

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150612

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150617

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150811

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160122

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160322

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20160401

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160531

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160614

R150 Certificate of patent or registration of utility model

Ref document number: 5955023

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150