JP2016004993A - 電子素子内蔵基板及びその製造方法 - Google Patents
電子素子内蔵基板及びその製造方法 Download PDFInfo
- Publication number
- JP2016004993A JP2016004993A JP2014210672A JP2014210672A JP2016004993A JP 2016004993 A JP2016004993 A JP 2016004993A JP 2014210672 A JP2014210672 A JP 2014210672A JP 2014210672 A JP2014210672 A JP 2014210672A JP 2016004993 A JP2016004993 A JP 2016004993A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- cavity
- core substrate
- electronic element
- electronic device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
- H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09009—Substrate related
- H05K2201/09072—Hole or recess under component or special relationship between hole and component
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/09827—Tapered, e.g. tapered hole, via or groove
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/09854—Hole or via having special cross-section, e.g. elliptical
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
- Y10T29/49131—Assembling to base an electrical component, e.g., capacitor, etc. by utilizing optical sighting device
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
Abstract
【課題】コア基板に内蔵される電子素子の整列不良を効果的に防止することができる電子素子内蔵基板及びその製造方法を提供する。
【解決手段】一側面による電子素子内蔵基板1000は、電子素子100と、電子素子100を内蔵するキャビティ210を含み、キャビティ210の一部の幅が小さくなる形状に形成されるコア基板200とを含むことを特徴とする。
【選択図】図1
【解決手段】一側面による電子素子内蔵基板1000は、電子素子100と、電子素子100を内蔵するキャビティ210を含み、キャビティ210の一部の幅が小さくなる形状に形成されるコア基板200とを含むことを特徴とする。
【選択図】図1
Description
本発明は、電子素子内蔵基板及びその製造方法に関する。
従来電子製造産業においては、能動/受動素子をSMT(Surface Mount Technology)を活用して基板上に装着することが大部分であった。しかし、電子製品の小型化に伴って基板内に能動/受動素子を内蔵する新たなパッケージング技術が多く開発されている。
能動/受動素子内蔵基板製品の場合、有機基板内にさまざまな能動/受動素子を集積することにより経済的な製造工程が可能となり、このようなパッケージ技術を組み合わせたモジュール製品を用いることにより製品の小型化に寄与できるようになった。
このように、基板内に電子素子を内蔵する内蔵(embedded)基板を製造するためには、基板内に電子素子を内蔵するための空間であるキャビティを加工する必要がある。
一方、このキャビティに電子素子を内蔵するためにキャビティを大きく形成した方が有利であるが、大き過ぎると、基板に内蔵される電子素子の整列不良またはビア(via)の形成不良などの問題点を引き起こすことがあった。
本発明は、コア基板に内蔵される電子素子の整列不良を効果的に防止できる電子素子内蔵基板を提供することを目的とする。
本発明の一側面によれば、電子素子と、電子素子が内蔵されるキャビティを含み、キャビティの一部の幅が小さくなる形状に形成されるコア基板とを含む電子素子内蔵基板が提供される。
ここで、キャビティは、コア基板の平面上で電子素子の方向に向かって中央部が湾曲突出して形成されることができる。
キャビティは、コア基板の断面上で電子素子の方向に向かって中央部が突出して形成されることができる。
また、キャビティは、上記コア基板の断面上で電子素子の方向に向かって下端部が突出して形成されることができる。
本発明の他の側面によれば、コア基板を準備するステップと、コア基板に対して一部の幅が小さくなる形状のキャビティを形成するステップと、キャビティに電子素子を内蔵するステップとを含む電子素子内蔵基板の製造方法が提供される。
ここで、キャビティを形成するステップは、コア基板の平面上で中央部が湾曲突出するようにコア基板をレーザー加工するステップを含むことができる。
コア基板をレーザー加工するステップは、コア基板の一面からコア基板の断面上の中央部まで傾斜面が形成されるように加工するステップと、コア基板の他面からコア基板の断面上の中央部まで傾斜面が形成されるように加工するステップとを含むことができる。
そして、コア基板をレーザー加工するステップは、コア基板の一面からコア基板の他面まで傾斜面が形成されるように加工するステップを含むことができる。
本発明の実施例によれば、キャビティの幅を可変して形成することにより、キャビティの最短幅部分により電子素子を支持できるので、コア基板に内蔵される電子素子の整列不良を効果的に防止することができる。
本発明による電子素子内蔵基板及びその製造方法の実施例を添付図面に基づいて詳細に説明し、添付図面に基づいて説明するに当たって、同一または対応する構成要素には同一の図面符号を付し、これに対する重複説明は省略する。
図1は、本発明の一実施例に係る電子素子内蔵基板を示す平面図であり、図2は、本発明の一実施例に係る電子素子内蔵基板を示す断面図である。
図1及び図2に示すように、本発明の一実施例に係る電子素子内蔵基板1000は、電子素子100とコア基板200とを含む。
電子素子100は、コア基板200に形成されたキャビティ210に内蔵される能動素子または受動素子であって、ICチップのような能動素子、またはコンデンサ、インダクタなどのような受動素子であることができる。
電子素子100は、図1及び図2に示すように、その一部に電極110が形成され、この電極110にビア120が形成されることができる、しかし、これは説明の便宜上の電子素子100の一例に過ぎず、これに限定されるものではなく、必要によって多様に変更することができる。
コア基板200は、電子素子100が内蔵されるキャビティ210を含み、キャビティ210の一部の幅が小さくなる形状に形成されるものであって、特定の回路パターンが形成されることができる。ここで、キャビティ210は、コア基板200内に電子素子100を内蔵するための空間であって、CNCドリルや金型を用いたパンチング工法またはレーザードリル(CO2またはYAG)を用いた方法により形成することができる。
一方、キャビティ210は、電子素子100の外形に対応するように形成されることができ、電子素子100を容易に内蔵するためにキャビティ210の幅を電子素子100の幅よりも大きく形成することができる。
しかし、キャビティ210の幅が電子素子100の幅より大き過ぎると、キャビティ210内の電子素子100の位置がずれるなど、整列不良が発生することがある。
そして、この電子素子100の整列不良により、ビア120の接合部分が弱くなったり、ビア形状の不均一によりメッキ工程でディンプル(dimple)が発生するおそれがある。
したがって、本実施例に係る電子素子内蔵基板1000は、上述したように、キャビティ210の一部の幅が小さくなる形状に形成することで、電子素子100の内蔵を容易にしながらも、コア基板200に内蔵される電子素子100の整列不良を効果的に防止することができる。
すなわち、図1及び図2に示されたように、可変して形成されるキャビティ210の幅において最短幅の部分が、電子素子100の側面を支持して電子素子100の整列不良を防止することができ、キャビティ210のその他の部分が、電子素子100の内蔵を容易にするために電子素子100と所定の間隔を確保することができる。
本実施例に係る電子素子内蔵基板1000におけるキャビティ210は、コア基板200の平面上で電子素子100の方向に向かって中央部が湾曲突出して形成されることができる。ここで、湾曲突出とは、弓のように曲がっている形状に突出されたことを意味する。
すなわち、図1に示されたように、コア基板200の平面上で見ると、キャビティ210は、中央部で最短幅が形成されるように突出され、各頂点に行くほどキャビティ210の幅が大きくなるように形成されることができる。
これにより、電子素子100の移動を防止しようとする方向に対するキャビティ210の領域が縮小されて、キャビティ210内での電子素子100の移動を効果的に防止することができる。
また、電子素子100が移動しようとする力に対して、キャビティ210が形成されたコア基板200の内壁面から生ずる応力を分散できるので、コア基板200の剛性を高めることができる。
一方、図1では、電子素子100の全側面方向に向かってキャビティ210の中央部が湾曲突出された形状を示しているが、これに限定されず、必要により電子素子100の移動を防止しようとする方向に対してのみキャビティ210の中央部が湾曲突出するように形成することができる。
例えば、電子素子100の電極110にビア120を精密に加工するためには、電子素子100の電極110が形成された部分の移動をさらに厳しく防止する必要がある。
したがって、この場合には、電子素子100の電極110部分方向にのみキャビティ210の中央部が湾曲突出するように形成し、その他の部分は平坦に形成することができる。
ここで、キャビティ210は、コア基板200の断面上で電子素子100の方向に向かって中央部が突出して形成されることができる。
すなわち、図2に示されたように、コア基板200の断面上で見ると、キャビティ210は、中央部で最短幅が形成されるように突出され、コア基板200の上下面に行くほどキャビティ210の幅が大きくなるように形成されることができる。
これにより、キャビティ210の突出部分がコア基板200の上下表面に露出することなく、電子素子100を安定的に支持することができ、電子素子100の横方向の変位だけでなく、縦方向の変位まで効果的に防止することができる。
図3は、本発明の他の実施例に係る電子素子内蔵基板を示す断面図である。
図3に示すように、本発明の他の実施例に係る電子素子内蔵基板2000においてのキャビティ210は、コア基板200の断面上で電子素子100の方向に向かって下端部が突出して形成されることができる。
すなわち、図3に示すように、コア基板200の断面上で見ると、キャビティ210は、下端部で最短幅が形成されるように突出され、コア基板200の上面に行くほどキャビティ210の幅が大きくなるように傾斜して形成されることができる。
これにより、電子素子100をキャビティ210内に内蔵するとき、電子素子100がキャビティ210の傾斜面に沿ってスライディングできるので、コア基板200に対する電子素子100の内蔵をさらに容易にすることができる。
一方、本発明の他の実施例に係る電子素子内蔵基板2000の主要構成は、上述した構成を除き本発明の一実施例に係る電子素子内蔵基板1000の主要構成と同一または類似するので、重複内容に対する詳細な説明は省略する。
図4は、本発明の一実施例に係る電子素子内蔵基板の製造方法を示すフローチャートである。ここで、説明の便宜上、本発明の一実施例に係る電子素子内蔵基板の製造方法に示された各構成は、図1及び図2を参照して説明する。
図4に示すように、本発明の一実施例に係る電子素子内蔵基板の製造方法は、コア基板200を準備するステップ(S1000)から始まる。ここで、コア基板200は、本実施例に係る電子素子内蔵基板の外形を構成する主要本体であって、特定の回路パターンが形成されることができる。
次に、コア基板200に対して一部の幅が小さくなる形状のキャビティ210を形成することができる(S2000)。ここで、キャビティ210は、コア基板200内に電子素子100を内蔵するための空間であって、CNCドリルや金型を用いたパンチング工法またはレーザードリル(CO2またはYAG)を用いた方法により形成することができる。
次に、キャビティ210に電子素子100を内蔵することができる(S3000)。ここで、電子素子100は、コア基板200に形成されたキャビティ210に内蔵される能動素子または受動素子であって、ICチップのような能動素子、またはコンデンサ、インダクタなどのような受動素子であることができる。
また、電子素子100は、図1及び図2に示されたように、一部に電極110が形成され、この電極110にビア120が形成されることができる。
一方、キャビティ210は、電子素子100の外形に対応するように形成することができ、電子素子100の内蔵を容易にするためにキャビティ210の幅を電子素子100を幅よりも大きく形成することができる。
しかし、キャビティ210の幅が電子素子100を幅より大き過ぎると、キャビティ210内の電子素子100の位置がずれるなど、整列不良が発生することがある。
そして、このような電子素子100の整列不良により、ビア120の接合部分が弱くなったり、ビア形状の不均一によりメッキ工程でディンプル(dimple)が発生するおそれがある。
したがって、本実施例に係る電子素子内蔵基板の製造方法では、上述したように、キャビティ210の一部の幅が小さくなる形状に形成されることで、電子素子100の内蔵を容易にしながらも、コア基板200に内蔵される電子素子100の整列不良を効果的に防止することができる。
本実施例に係る電子素子内蔵基板の製造方法においてステップS2000は、コア基板200の平面上で中央部が湾曲突出するようにコア基板200をレーザー加工するステップ(S2100)を含むことができる。
すなわち、図1に示されたように、コア基板200の平面上で見ると、キャビティ210は、中央部で最短幅が形成されるように突出され、各頂点に行くほどキャビティ210の幅が大きくなるように形成されることができる。
これにより、電子素子100の移動を防止しようとする方向に対するキャビティ210の領域が縮小され、キャビティ210内での電子素子100の移動を効果的に防止することができる。
また、電子素子100が移動しようとする力に対して、キャビティ210が形成されたコア基板200の内壁面から生ずる応力を分散できるので、コア基板200の剛性を高めることができる。
ここで、コア基板200のレーザー加工は、加工データ上でレーザードリルの軌跡を希望する方向に変更することで、上記のような形状のキャビティ210を加工することができる。
ステップS2100は、コア基板200の一面からコア基板200の断面上の中央部まで傾斜面が形成されるように加工するステップ(S2110)と、コア基板200の他面からコア基板200の断面上の中央部まで傾斜面が形成されるように加工するステップ(S2130)とを含むことができる。
すなわち、図2に示されたように、コア基板200の断面上で見ると、キャビティ210は、中央部で最短幅が形成されるように突出され、コア基板200の上下面に行くほどキャビティ210の幅が大きくなるように形成されることができる。
これにより、キャビティ210の突出部分がコア基板200の上下表面に露出することなく、電子素子100を安定的に支持することができ、電子素子100の横方向の変位だけでなく縦方向の変位まで効果的に防止することができる。
ここで、コア基板200のレーザー加工は、コア基板200の一面から照射するレーザーのパワーを適宜調整してコア基板200の断面上の中央部までのみ加工が行われるようにし、その後、コア基板200の他面から照射されるレーザーのパワーも適宜調整してコア基板200の断面上の中央部までのみ加工が行われるようにすることができる。
図5は、本発明の他の実施例に係る電子素子内蔵基板の製造方法を示すフローチャートである。
ここで、説明の便宜上、本発明の他の実施例に係る電子素子内蔵基板の製造方法に示された各構成は、図3を参照して説明する。
図5に示すように、本発明の他の実施例に係る電子素子内蔵基板の製造方法においてのコア基板200をレーザー加工するステップ(S2101)は、コア基板200の一面からコア基板200の他面まで傾斜面が形成されるように加工するステップ(S2111)を含むことができる。
すなわち、図3に示されたように、コア基板200の断面上で見ると、キャビティ210は、下端部で最短幅が形成されるように突出され、コア基板200の上面に行くほどキャビティ210の幅が大きくなるように傾斜して形成されることができる。
これにより、電子素子100をキャビティ210内に内蔵するとき、電子素子100がキャビティ210の傾斜面に沿ってスライディングできるので、コア基板200に対する電子素子100の内蔵をさらに容易にすることができる。
ここで、コア基板200のレーザー加工は、コア基板200の一面から照射するレーザーのパワーを適宜調整することで、コア基板200の他面まで一度に加工することができる。
一方、本発明の他の実施例に係る電子素子内蔵基板の製造方法は、上述した構成を除き、本発明の一実施例に係る電子素子内蔵基板の製造方法と同一または類似するので、重複内容に対する詳細な説明は省略する。
以上、本発明の実施例について説明したが、当該技術分野で通常の知識を有する者であれば、特許請求範囲に記載された本発明の思想から逸脱しない範囲内で、構成要素の付加、変更、削除または追加などにより本発明を多様に修正及び変更することができ、それもまた本発明の権利範囲内に含まれるものといえよう。
100 電子素子
110 電極
120 ビア
200 コア基板
210 キャビティ
1000 電子素子内蔵基板
110 電極
120 ビア
200 コア基板
210 キャビティ
1000 電子素子内蔵基板
Claims (8)
- 電子素子と、
前記電子素子が内蔵されるキャビティを含み、前記キャビティの一部の幅が小さくなる形状に形成されるコア基板と、
を含む電子素子内蔵基板。 - 前記キャビティが、前記コア基板の平面上で前記電子素子の方向に向かって中央部が湾曲突出して形成されることを特徴とする請求項1に記載の電子素子内蔵基板。
- 前記キャビティが、前記コア基板の断面上で前記電子素子の方向に向かって中央部が突出して形成されることを特徴とする請求項2に記載の電子素子内蔵基板。
- 前記キャビティが、前記コア基板の断面上で前記電子素子の方向に向かって下端部が突出して形成されることを特徴とする請求項2に記載の電子素子内蔵基板。
- コア基板を準備するステップと、
前記コア基板に対して一部の幅が小さくなる形状のキャビティを形成するステップと、
前記キャビティに電子素子を内蔵するステップと、
を含む電子素子内蔵基板の製造方法。 - 前記キャビティを形成するステップが、
前記コア基板の平面上で中央部が湾曲突出するように前記コア基板をレーザー加工するステップを含むことを特徴とする請求項5に記載の電子素子内蔵基板の製造方法。 - 前記コア基板をレーザー加工するステップが、
前記コア基板の一面から前記コア基板の断面上の中央部まで傾斜面が形成されるように加工するステップと、
前記コア基板の他面から前記コア基板の断面上の中央部まで傾斜面が形成されるように加工するステップとを含むことを特徴とする請求項6に記載の電子素子内蔵基板の製造方法。 - 前記コア基板をレーザー加工するステップが、
前記コア基板の一面から前記コア基板の他面まで傾斜面が形成されるように加工するステップを含むことを特徴とする請求項6に記載の電子素子内蔵基板の製造方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2014-0073584 | 2014-06-17 | ||
KR1020140073584A KR20150144587A (ko) | 2014-06-17 | 2014-06-17 | 전자소자 내장기판 및 그 제조 방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2016004993A true JP2016004993A (ja) | 2016-01-12 |
Family
ID=54837372
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014210672A Pending JP2016004993A (ja) | 2014-06-17 | 2014-10-15 | 電子素子内蔵基板及びその製造方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20150366066A1 (ja) |
JP (1) | JP2016004993A (ja) |
KR (1) | KR20150144587A (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111225499A (zh) * | 2018-11-27 | 2020-06-02 | 庆鼎精密电子(淮安)有限公司 | 局部混压电路板结构及其制作方法 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06120673A (ja) * | 1992-10-07 | 1994-04-28 | Matsushita Electric Ind Co Ltd | 多層印刷配線板およびその製造方法 |
WO2000063970A1 (fr) * | 1999-04-16 | 2000-10-26 | Matsushita Electric Industrial Co., Ltd. | Composant modulaire et son procede de production |
JP2006073763A (ja) * | 2004-09-01 | 2006-03-16 | Denso Corp | 多層基板の製造方法 |
JP2009105344A (ja) * | 2007-10-25 | 2009-05-14 | Ngk Spark Plug Co Ltd | 板状部品内蔵配線基板及びその製造方法 |
JP2012079994A (ja) * | 2010-10-05 | 2012-04-19 | Yamaichi Electronics Co Ltd | 部品内蔵プリント配線板およびその製造方法 |
JP2012151154A (ja) * | 2011-01-14 | 2012-08-09 | Ngk Spark Plug Co Ltd | 部品内蔵配線基板の製造方法 |
JP2013175495A (ja) * | 2012-02-23 | 2013-09-05 | Nec Toppan Circuit Solutions Inc | 部品内蔵印刷配線板及びその製造方法 |
JP2014003087A (ja) * | 2012-06-15 | 2014-01-09 | Shinko Electric Ind Co Ltd | 配線基板及びその製造方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20140016081A (ko) | 2012-07-30 | 2014-02-07 | 삼성전기주식회사 | 전자소자 내장기판 제조방법 |
-
2014
- 2014-06-17 KR KR1020140073584A patent/KR20150144587A/ko not_active Application Discontinuation
- 2014-10-15 JP JP2014210672A patent/JP2016004993A/ja active Pending
- 2014-10-30 US US14/528,804 patent/US20150366066A1/en not_active Abandoned
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06120673A (ja) * | 1992-10-07 | 1994-04-28 | Matsushita Electric Ind Co Ltd | 多層印刷配線板およびその製造方法 |
WO2000063970A1 (fr) * | 1999-04-16 | 2000-10-26 | Matsushita Electric Industrial Co., Ltd. | Composant modulaire et son procede de production |
JP2006073763A (ja) * | 2004-09-01 | 2006-03-16 | Denso Corp | 多層基板の製造方法 |
JP2009105344A (ja) * | 2007-10-25 | 2009-05-14 | Ngk Spark Plug Co Ltd | 板状部品内蔵配線基板及びその製造方法 |
JP2012079994A (ja) * | 2010-10-05 | 2012-04-19 | Yamaichi Electronics Co Ltd | 部品内蔵プリント配線板およびその製造方法 |
JP2012151154A (ja) * | 2011-01-14 | 2012-08-09 | Ngk Spark Plug Co Ltd | 部品内蔵配線基板の製造方法 |
JP2013175495A (ja) * | 2012-02-23 | 2013-09-05 | Nec Toppan Circuit Solutions Inc | 部品内蔵印刷配線板及びその製造方法 |
JP2014003087A (ja) * | 2012-06-15 | 2014-01-09 | Shinko Electric Ind Co Ltd | 配線基板及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
KR20150144587A (ko) | 2015-12-28 |
US20150366066A1 (en) | 2015-12-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2011187919A (ja) | 電子素子内蔵型印刷回路基板及びその製造方法 | |
WO2011099820A3 (en) | Pcb with cavity and fabricating method thereof | |
KR101462770B1 (ko) | 인쇄회로기판과 그의 제조방법 및 그 인쇄회로기판을 포함하는 반도체 패키지 | |
JP2014522108A (ja) | 回路基板を製造する方法、回路基板、および電子装置 | |
JP6318638B2 (ja) | プリント配線板および情報処理装置 | |
US9786589B2 (en) | Method for manufacturing package structure | |
EP3104408A3 (en) | Package structure and method for manufacturing the same | |
JP2017510075A5 (ja) | ||
JP2015153816A5 (ja) | ||
JP6315773B2 (ja) | 回路付サスペンション基板集合体シート | |
JP2016004993A (ja) | 電子素子内蔵基板及びその製造方法 | |
JP2015130566A5 (ja) | アンテナ装置 | |
KR101451502B1 (ko) | 인쇄회로기판 | |
JP2016092138A5 (ja) | ||
WO2009014126A1 (ja) | 多層配線基板 | |
KR102262908B1 (ko) | 다층 인쇄회로기판 및 그 제조 방법 | |
JP6164959B2 (ja) | 発光装置の電極パターン構造 | |
JP2006237137A (ja) | 電子回路ユニット | |
JP2017139463A (ja) | プリント回路基板及びこれを含むパッケージ基板 | |
KR102559345B1 (ko) | 인쇄회로기판 | |
JP2016134417A5 (ja) | ||
JP2016004986A (ja) | プリント配線基板の半田ランド | |
JP6694311B2 (ja) | プリント配線基板 | |
KR102527719B1 (ko) | 인쇄회로기판 및 그 제조 방법 | |
US8373265B2 (en) | Package substrate having a through hole and method of fabricating the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151125 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160510 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20170307 |