JP2014003087A - 配線基板及びその製造方法 - Google Patents
配線基板及びその製造方法 Download PDFInfo
- Publication number
- JP2014003087A JP2014003087A JP2012136118A JP2012136118A JP2014003087A JP 2014003087 A JP2014003087 A JP 2014003087A JP 2012136118 A JP2012136118 A JP 2012136118A JP 2012136118 A JP2012136118 A JP 2012136118A JP 2014003087 A JP2014003087 A JP 2014003087A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- hole
- wiring
- electronic component
- core layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
- H05K1/184—Components including terminals inserted in holes through the printed circuit board and connected to printed contacts on the walls of the holes or at the edges thereof or protruding over or into the holes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
- H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0017—Etching of the substrate by chemical or physical means
- H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
- H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
- H05K3/0038—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material combined with laser drilling through a metal layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/301—Assembling printed circuits with electric components, e.g. with resistor by means of a mounting structure
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4661—Adding a circuit layer by direct wet plating, e.g. electroless plating; insulating materials adapted therefor
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
Abstract
【解決手段】本配線基板は、コア層と、前記コア層を厚さ方向に貫通する貫通孔と、前記貫通孔内に収容された電子部品と、を有し、前記貫通孔は、前記コア層の一方の面側の開口部及び前記コア層の他方の面側の開口部よりも平面視において内壁面が内方に突出した内方突出部を備え、前記電子部品は、前記内方突出部に保持されている。
【選択図】図1
Description
まず、第1の実施の形態に係る配線基板の構造について説明する。図1は、第1の実施の形態に係る配線基板を例示する図であり、図1(a)は断面図、図1(b)は図1(a)の電子部品近傍を拡大した平面図である。但し、図1(b)において、貫通孔11x及び電子部品12以外は、図示が省略されている。
次に、第1の実施の形態に係る配線基板の製造方法について説明する。図2〜図5は、第1の実施の形態に係る配線基板の製造工程を例示する図である。
第1の実施の形態の変形例1では、樹脂部13を設けない例を示す。なお、第1の実施の形態の変形例1において、既に説明した実施の形態と同一構成部品についての説明は省略する。
まず、第1の実施の形態の変形例1に係る配線基板の構造について説明する。図6は、第1の実施の形態の変形例1に係る配線基板を例示する断面図である。図6を参照するに、配線基板10Aは、配線層14、配線層15、及び貫通配線16が、配線層24、配線層25、及び貫通配線26に置換された点、樹脂部13が設けられていない点が、第1の実施の形態に係る配線基板10(図1参照)と相違する。
次に、第1の実施の形態の変形例1に係る配線基板の製造方法について説明する。図7及び図8は、第1の実施の形態の変形例1に係る配線基板の製造工程を例示する図である。
第1の実施の形態の変形例2では、第1の実施の形態の変形例1において、更に、コア層上に絶縁層及び配線層を多層に積層する例を示す。なお、第1の実施の形態の変形例2において、既に説明した実施の形態と同一構成部品についての説明は省略する。
10C 半導体パッケージ
11 コア層
11x、11y 貫通孔
11x1 第1の孔
11x2 第2の孔
11x3 内方突出部
12 電子部品
12a 電極
13、13a、13b 樹脂部
14、15、18、21、24、25、32、34、36、38 配線層
14a 第1金属層
14b 第2金属層
14M 第1金属箔
14N、15N、14P、15P 金属層
15a 第3金属層
15b 第4金属層
15M 第2金属箔
16、26 貫通配線
17、20、31、33、35、37 絶縁層
17x、17y、20x、20y、31x、33x、35x、37x ビアホール
17z、20z 補強材
19、22 ソルダーレジスト層
19x、22x 開口部
30 接合部
40 半導体チップ
50 アンダーフィル樹脂
Claims (11)
- コア層と、
前記コア層を厚さ方向に貫通する貫通孔と、
前記貫通孔内に収容された電子部品と、を有し、
前記貫通孔は、前記コア層の一方の面側の開口部及び前記コア層の他方の面側の開口部よりも平面視において内壁面が内方に突出した内方突出部を備え、
前記電子部品は、前記内方突出部に保持されている配線基板。 - 前記内方突出部は、前記コア層の厚さ方向の中央となる前記貫通孔の内壁面に設けられている請求項1記載の配線基板。
- 前記内方突出部は、環状に形成され、
前記内方突出部は、前記電子部品の側面と接している請求項1又は2記載の配線基板。 - 前記貫通孔は、前記コア層の一方の面側の開口部から前記コア層内に形成された頂部にかけて平面方向の断面積が連続的に減少する第1の孔と、前記コア層の他方の面側の開口部から前記コア層内に形成された頂部にかけて平面方向の断面積が連続的に減少する第2の孔と、を有し、
前記第1の孔の頂部と前記第2の孔の頂部とが前記コア層内で連通し、前記貫通孔内で平面方向の断面積が最も小さい前記内方突出部を形成している請求項1乃至3の何れか一項記載の配線基板。 - 前記コア層の一方の面には、絶縁層及び配線層が順次積層され、
前記配線層は、前記絶縁層の一方の面に形成された配線パターンと、前記絶縁層内に形成され前記電子部品の電極と電気的に接続されたビア配線と、を含む請求項1乃至4の何れか一項記載の配線基板。 - 前記コア層の他方の面には、他の絶縁層及び他の配線層が順次積層され、
前記他の配線層は、前記他の絶縁層の他方の面に形成された他の配線パターンと、前記他の絶縁層内に形成され前記電子部品の電極と電気的に接続された他のビア配線と、を含む請求項5記載の配線基板。 - 前記貫通孔内の前記電子部品の周囲には樹脂部が充填され、
前記絶縁層は、前記樹脂部を覆うように形成され、
前記配線層は、前記絶縁層の一方の面に形成された配線パターンと、前記絶縁層内及び前記樹脂部内に形成され前記電子部品の電極と直接電気的に接続されたビア配線と、を含み、
前記他の絶縁層は、前記樹脂部を覆うように形成され、
前記他の配線層は、前記他の絶縁層の他方の面に形成された他の配線パターンと、前記他の絶縁層内及び前記樹脂部内に形成され前記電子部品の電極と直接電気的に接続された他のビア配線と、を含む請求項6記載の配線基板。 - コア層に、前記コア層を貫通すると共に、前記コア層の一方の面側の開口部及び前記コア層の他方の面側の開口部よりも平面視において内壁面が内方に突出した内方突出部を備えた貫通孔を形成する工程と、
前記貫通孔内の前記内方突出部上に電子部品を仮配置する工程と、
前記電子部品を前記内方突出部側に押圧して前記貫通孔に収容し、前記内方突出部で前記電子部品を保持する工程と、を有する配線基板の製造方法。 - 前記貫通孔を形成する工程において、前記内方突出部は環状に形成され、
前記電子部品を保持する工程において、前記内方突出部は前記電子部品の側面と接する請求項8記載の配線基板の製造方法。 - 前記貫通孔を形成する工程において、前記貫通孔の前記コア層の一方の面側の開口部及び他方の面側の開口部の各々の平面形状は、前記電子部品の平面形状よりも大きく形成され、かつ、前記内方突出部の内側の領域の平面形状は前記電子部品の平面形状よりも小さく形成され、
前記電子部品を保持する工程において、前記電子部品を前記内方突出部側に押圧することにより前記内方突出部が変形して前記電子部品の側面と接する請求項8又は9記載の配線基板の製造方法。 - 前記貫通孔を形成する工程は、
前記コア層の一方の面に第1金属箔、他方の面に第2金属箔が形成された積層板を準備する工程と、
前記第1金属箔を介して前記コア層に紫外線レーザを照射して前記コア層の一方の面側の開口部の面積が前記コア層内に形成された頂部又は前記コア層の他方の面側に形成された開口部の面積よりも大となる第1の孔を形成する工程と、
前記第2金属箔を介して前記第1の孔に対応する部分の前記コア層に紫外線レーザを照射して前記コア層の他方の面側の開口部の面積が前記コア層内に形成された頂部の面積よりも大となる第2の孔を形成し、前記第1の孔と前記第2の孔とを前記コア層内で連通させ、連通する部分に前記内方突出部を形成する工程と、を含む請求項8乃至10の何れか一項記載の配線基板の製造方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012136118A JP6029342B2 (ja) | 2012-06-15 | 2012-06-15 | 配線基板及びその製造方法 |
US13/914,894 US9161453B2 (en) | 2012-06-15 | 2013-06-11 | Wiring board and method of manufacturing the same |
KR1020130067810A KR101975302B1 (ko) | 2012-06-15 | 2013-06-13 | 배선 기판 및 그 제조 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012136118A JP6029342B2 (ja) | 2012-06-15 | 2012-06-15 | 配線基板及びその製造方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2014003087A true JP2014003087A (ja) | 2014-01-09 |
JP2014003087A5 JP2014003087A5 (ja) | 2015-07-23 |
JP6029342B2 JP6029342B2 (ja) | 2016-11-24 |
Family
ID=49754848
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012136118A Active JP6029342B2 (ja) | 2012-06-15 | 2012-06-15 | 配線基板及びその製造方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US9161453B2 (ja) |
JP (1) | JP6029342B2 (ja) |
KR (1) | KR101975302B1 (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015170669A (ja) * | 2014-03-05 | 2015-09-28 | 新光電気工業株式会社 | 配線基板、及び、配線基板の製造方法 |
JP2015170670A (ja) * | 2014-03-05 | 2015-09-28 | 新光電気工業株式会社 | 配線基板、及び、配線基板の製造方法 |
JP2016004993A (ja) * | 2014-06-17 | 2016-01-12 | サムソン エレクトロ−メカニックス カンパニーリミテッド. | 電子素子内蔵基板及びその製造方法 |
JP2016111358A (ja) * | 2014-12-09 | 2016-06-20 | サムソン エレクトロ−メカニックス カンパニーリミテッド. | 電子素子内蔵基板及びその製造方法 |
JP2016134621A (ja) * | 2015-01-22 | 2016-07-25 | サムソン エレクトロ−メカニックス カンパニーリミテッド. | 電子部品内蔵型印刷回路基板及びその製造方法 |
JP2016152279A (ja) * | 2015-02-16 | 2016-08-22 | 日本特殊陶業株式会社 | セラミック配線基板およびその製造方法 |
Families Citing this family (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014027020A (ja) * | 2012-07-24 | 2014-02-06 | Toshiba Corp | 回路基板、電子機器、および回路基板の製造方法 |
KR101472639B1 (ko) * | 2012-12-31 | 2014-12-15 | 삼성전기주식회사 | 전자부품 내장기판 및 그 제조방법 |
KR102080663B1 (ko) * | 2013-07-15 | 2020-02-24 | 삼성전기주식회사 | 전자소자 내장형 인쇄회로기판 및 그 제조방법 |
CN106576433B (zh) * | 2014-07-25 | 2020-01-14 | Lg 伊诺特有限公司 | 印刷电路板 |
TWI611523B (zh) * | 2014-09-05 | 2018-01-11 | 矽品精密工業股份有限公司 | 半導體封裝件之製法 |
CN106783795A (zh) * | 2015-11-20 | 2017-05-31 | 恒劲科技股份有限公司 | 封装基板 |
US10512174B2 (en) * | 2016-02-15 | 2019-12-17 | Rohm And Haas Electronic Materials Llc | Method of filling through-holes to reduce voids and other defects |
US11342256B2 (en) | 2019-01-24 | 2022-05-24 | Applied Materials, Inc. | Method of fine redistribution interconnect formation for advanced packaging applications |
IT201900006740A1 (it) | 2019-05-10 | 2020-11-10 | Applied Materials Inc | Procedimenti di strutturazione di substrati |
IT201900006736A1 (it) | 2019-05-10 | 2020-11-10 | Applied Materials Inc | Procedimenti di fabbricazione di package |
US11931855B2 (en) | 2019-06-17 | 2024-03-19 | Applied Materials, Inc. | Planarization methods for packaging substrates |
US11862546B2 (en) | 2019-11-27 | 2024-01-02 | Applied Materials, Inc. | Package core assembly and fabrication methods |
US11257790B2 (en) | 2020-03-10 | 2022-02-22 | Applied Materials, Inc. | High connectivity device stacking |
US11454884B2 (en) | 2020-04-15 | 2022-09-27 | Applied Materials, Inc. | Fluoropolymer stamp fabrication method |
US11400545B2 (en) | 2020-05-11 | 2022-08-02 | Applied Materials, Inc. | Laser ablation for package fabrication |
US11232951B1 (en) | 2020-07-14 | 2022-01-25 | Applied Materials, Inc. | Method and apparatus for laser drilling blind vias |
US11676832B2 (en) | 2020-07-24 | 2023-06-13 | Applied Materials, Inc. | Laser ablation system for package fabrication |
US11521937B2 (en) | 2020-11-16 | 2022-12-06 | Applied Materials, Inc. | Package structures with built-in EMI shielding |
US11404318B2 (en) | 2020-11-20 | 2022-08-02 | Applied Materials, Inc. | Methods of forming through-silicon vias in substrates for advanced packaging |
US11705365B2 (en) | 2021-05-18 | 2023-07-18 | Applied Materials, Inc. | Methods of micro-via formation for advanced packaging |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS54140972A (en) * | 1978-04-25 | 1979-11-01 | Matsushita Electric Ind Co Ltd | Printed circuit board and method of producing same |
JPS5661191A (en) * | 1979-10-24 | 1981-05-26 | Alps Electric Co Ltd | Electric part mounting board |
JP2006073763A (ja) * | 2004-09-01 | 2006-03-16 | Denso Corp | 多層基板の製造方法 |
JP2008277568A (ja) * | 2007-04-27 | 2008-11-13 | Victor Co Of Japan Ltd | 電子部品収容基板及びその製造方法 |
JP2009246315A (ja) * | 2008-04-01 | 2009-10-22 | Kyocera Corp | 部品内蔵基板および実装構造体 |
JP2010157709A (ja) * | 2008-12-29 | 2010-07-15 | Ibiden Co Ltd | プリント配線板及びその製造方法 |
JP2010287878A (ja) * | 2009-06-09 | 2010-12-24 | Ibiden Co Ltd | プリント配線板の製造方法及びプリント配線板 |
JP2011249796A (ja) * | 2010-05-21 | 2011-12-08 | Ibiden Co Ltd | プリント配線板及びプリント配線板の製造方法 |
JP2012069926A (ja) * | 2010-08-21 | 2012-04-05 | Ibiden Co Ltd | プリント配線板及びプリント配線板の製造方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001298273A (ja) * | 2000-04-17 | 2001-10-26 | Hitachi Ltd | 電子部品内蔵実装基板及びそれを用いた半導体パッケージ |
US7542301B1 (en) * | 2005-06-22 | 2009-06-02 | Alien Technology Corporation | Creating recessed regions in a substrate and assemblies having such recessed regions |
US7876577B2 (en) * | 2007-03-12 | 2011-01-25 | Tyco Electronics Corporation | System for attaching electronic components to molded interconnection devices |
JP4988629B2 (ja) * | 2008-03-12 | 2012-08-01 | 日立オートモティブシステムズ株式会社 | 電子機器および車載モジュール |
JP5001395B2 (ja) | 2010-03-31 | 2012-08-15 | イビデン株式会社 | 配線板及び配線板の製造方法 |
-
2012
- 2012-06-15 JP JP2012136118A patent/JP6029342B2/ja active Active
-
2013
- 2013-06-11 US US13/914,894 patent/US9161453B2/en active Active
- 2013-06-13 KR KR1020130067810A patent/KR101975302B1/ko active IP Right Grant
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS54140972A (en) * | 1978-04-25 | 1979-11-01 | Matsushita Electric Ind Co Ltd | Printed circuit board and method of producing same |
JPS5661191A (en) * | 1979-10-24 | 1981-05-26 | Alps Electric Co Ltd | Electric part mounting board |
JP2006073763A (ja) * | 2004-09-01 | 2006-03-16 | Denso Corp | 多層基板の製造方法 |
JP2008277568A (ja) * | 2007-04-27 | 2008-11-13 | Victor Co Of Japan Ltd | 電子部品収容基板及びその製造方法 |
JP2009246315A (ja) * | 2008-04-01 | 2009-10-22 | Kyocera Corp | 部品内蔵基板および実装構造体 |
JP2010157709A (ja) * | 2008-12-29 | 2010-07-15 | Ibiden Co Ltd | プリント配線板及びその製造方法 |
JP2010287878A (ja) * | 2009-06-09 | 2010-12-24 | Ibiden Co Ltd | プリント配線板の製造方法及びプリント配線板 |
JP2011249796A (ja) * | 2010-05-21 | 2011-12-08 | Ibiden Co Ltd | プリント配線板及びプリント配線板の製造方法 |
JP2012069926A (ja) * | 2010-08-21 | 2012-04-05 | Ibiden Co Ltd | プリント配線板及びプリント配線板の製造方法 |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015170669A (ja) * | 2014-03-05 | 2015-09-28 | 新光電気工業株式会社 | 配線基板、及び、配線基板の製造方法 |
JP2015170670A (ja) * | 2014-03-05 | 2015-09-28 | 新光電気工業株式会社 | 配線基板、及び、配線基板の製造方法 |
JP2016004993A (ja) * | 2014-06-17 | 2016-01-12 | サムソン エレクトロ−メカニックス カンパニーリミテッド. | 電子素子内蔵基板及びその製造方法 |
JP2016111358A (ja) * | 2014-12-09 | 2016-06-20 | サムソン エレクトロ−メカニックス カンパニーリミテッド. | 電子素子内蔵基板及びその製造方法 |
JP2016134621A (ja) * | 2015-01-22 | 2016-07-25 | サムソン エレクトロ−メカニックス カンパニーリミテッド. | 電子部品内蔵型印刷回路基板及びその製造方法 |
US10779414B2 (en) | 2015-01-22 | 2020-09-15 | Samsung Electro-Mechanics Co., Ltd. | Electronic component embedded printed circuit board and method of manufacturing the same |
JP2016152279A (ja) * | 2015-02-16 | 2016-08-22 | 日本特殊陶業株式会社 | セラミック配線基板およびその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP6029342B2 (ja) | 2016-11-24 |
US9161453B2 (en) | 2015-10-13 |
KR20130141384A (ko) | 2013-12-26 |
KR101975302B1 (ko) | 2019-08-28 |
US20130333930A1 (en) | 2013-12-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6029342B2 (ja) | 配線基板及びその製造方法 | |
JP6114527B2 (ja) | 配線基板及びその製造方法 | |
JP5886617B2 (ja) | 配線基板及びその製造方法、半導体パッケージ | |
US8035033B2 (en) | Wiring substrate with plurality of wiring and insulating layers with a solder resist layer covering a wiring layer on the outside of outer insulating layer but exposing the holes in the outer insulating layer | |
JP6054080B2 (ja) | 支持体及びその製造方法、配線基板の製造方法、電子部品装置の製造方法、配線構造体 | |
JP6385635B2 (ja) | 配線基板の製造方法 | |
JP5873152B1 (ja) | 配線基板 | |
KR101484366B1 (ko) | 회로 기판의 제조 방법 및 전자 장치의 제조 방법 | |
JP7064349B2 (ja) | 配線基板及びその製造方法 | |
JP7046639B2 (ja) | 配線基板及びその製造方法 | |
JP4758869B2 (ja) | 半導体装置の製造方法 | |
JP2015159197A (ja) | 配線基板及びその製造方法 | |
JP2016058472A (ja) | 電子部品内蔵配線板及びその製造方法 | |
JP7253946B2 (ja) | 配線基板及びその製造方法、半導体パッケージ | |
JP6997670B2 (ja) | 配線基板及びその製造方法 | |
US20160189979A1 (en) | Method for producing wiring board | |
JP6671256B2 (ja) | 配線基板及びその製造方法 | |
JP2019047063A (ja) | プリント配線板およびその製造方法 | |
JP2016033975A (ja) | 電子部品内蔵配線板およびその製造方法 | |
JP5972137B2 (ja) | 配線基板の製造方法 | |
JP2016127248A (ja) | 多層配線基板 | |
JP2019121764A (ja) | 配線板およびその製造方法 | |
JP2016167621A (ja) | 配線基板 | |
JP7240909B2 (ja) | 配線基板及びその製造方法 | |
JP2010157628A (ja) | 配線基板およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150604 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150604 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160315 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160317 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160513 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20161011 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20161018 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6029342 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |