KR20140042604A - 인쇄회로기판 및 이의 제조 방법 - Google Patents
인쇄회로기판 및 이의 제조 방법 Download PDFInfo
- Publication number
- KR20140042604A KR20140042604A KR1020120109568A KR20120109568A KR20140042604A KR 20140042604 A KR20140042604 A KR 20140042604A KR 1020120109568 A KR1020120109568 A KR 1020120109568A KR 20120109568 A KR20120109568 A KR 20120109568A KR 20140042604 A KR20140042604 A KR 20140042604A
- Authority
- KR
- South Korea
- Prior art keywords
- insulating layer
- core substrate
- printed circuit
- circuit board
- thickness
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 55
- 238000004519 manufacturing process Methods 0.000 title claims description 27
- 239000000758 substrate Substances 0.000 claims abstract description 138
- 229910052751 metal Inorganic materials 0.000 claims description 48
- 239000002184 metal Substances 0.000 claims description 48
- 239000002313 adhesive film Substances 0.000 claims description 10
- 238000005553 drilling Methods 0.000 claims description 6
- 238000003825 pressing Methods 0.000 claims description 3
- 238000009413 insulation Methods 0.000 abstract description 10
- 239000010410 layer Substances 0.000 description 207
- 239000012212 insulator Substances 0.000 description 47
- 229920005989 resin Polymers 0.000 description 26
- 239000011347 resin Substances 0.000 description 26
- 239000000654 additive Substances 0.000 description 12
- 230000000996 additive effect Effects 0.000 description 12
- 238000012545 processing Methods 0.000 description 12
- 239000007769 metal material Substances 0.000 description 8
- 239000004593 Epoxy Substances 0.000 description 7
- JNDMLEXHDPKVFC-UHFFFAOYSA-N aluminum;oxygen(2-);yttrium(3+) Chemical compound [O-2].[O-2].[O-2].[Al+3].[Y+3] JNDMLEXHDPKVFC-UHFFFAOYSA-N 0.000 description 6
- 239000000919 ceramic Substances 0.000 description 6
- 238000012993 chemical processing Methods 0.000 description 6
- 229910052802 copper Inorganic materials 0.000 description 6
- 239000010949 copper Substances 0.000 description 6
- 239000011241 protective layer Substances 0.000 description 6
- 229920001187 thermosetting polymer Polymers 0.000 description 6
- 229910019901 yttrium aluminum garnet Inorganic materials 0.000 description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 5
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 5
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 5
- 239000003365 glass fiber Substances 0.000 description 5
- 229910003471 inorganic composite material Inorganic materials 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 239000002952 polymeric resin Substances 0.000 description 5
- 229920003002 synthetic resin Polymers 0.000 description 5
- JYEUMXHLPRZUAT-UHFFFAOYSA-N 1,2,3-triazine Chemical compound C1=CN=NN=C1 JYEUMXHLPRZUAT-UHFFFAOYSA-N 0.000 description 4
- XQUPVDVFXZDTLT-UHFFFAOYSA-N 1-[4-[[4-(2,5-dioxopyrrol-1-yl)phenyl]methyl]phenyl]pyrrole-2,5-dione Chemical compound O=C1C=CC(=O)N1C(C=C1)=CC=C1CC1=CC=C(N2C(C=CC2=O)=O)C=C1 XQUPVDVFXZDTLT-UHFFFAOYSA-N 0.000 description 4
- 239000004642 Polyimide Substances 0.000 description 4
- 238000005520 cutting process Methods 0.000 description 4
- 238000013461 design Methods 0.000 description 4
- 229910052759 nickel Inorganic materials 0.000 description 4
- 229910052763 palladium Inorganic materials 0.000 description 4
- 229920003192 poly(bis maleimide) Polymers 0.000 description 4
- 229920001721 polyimide Polymers 0.000 description 4
- 229910052709 silver Inorganic materials 0.000 description 4
- 229920001169 thermoplastic Polymers 0.000 description 4
- 239000002131 composite material Substances 0.000 description 3
- 238000007772 electroless plating Methods 0.000 description 3
- 238000009713 electroplating Methods 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 238000007641 inkjet printing Methods 0.000 description 3
- 150000002576 ketones Chemical class 0.000 description 3
- 238000003754 machining Methods 0.000 description 3
- 238000003801 milling Methods 0.000 description 3
- 238000007650 screen-printing Methods 0.000 description 3
- FZHAPNGMFPVSLP-UHFFFAOYSA-N silanamine Chemical compound [SiH3]N FZHAPNGMFPVSLP-UHFFFAOYSA-N 0.000 description 3
- 239000010944 silver (metal) Substances 0.000 description 3
- 229910000679 solder Inorganic materials 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 229910052718 tin Inorganic materials 0.000 description 3
- 239000011135 tin Substances 0.000 description 3
- 238000004458 analytical method Methods 0.000 description 2
- 238000005452 bending Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 239000013043 chemical agent Substances 0.000 description 2
- 238000004590 computer program Methods 0.000 description 2
- 239000011889 copper foil Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000001704 evaporation Methods 0.000 description 2
- 230000008020 evaporation Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000003475 lamination Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 239000004634 thermosetting polymer Substances 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- VFQHLZMKZVVGFQ-UHFFFAOYSA-N [F].[Kr] Chemical compound [F].[Kr] VFQHLZMKZVVGFQ-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- ISQINHMJILFLAQ-UHFFFAOYSA-N argon hydrofluoride Chemical compound F.[Ar] ISQINHMJILFLAQ-UHFFFAOYSA-N 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000002648 laminated material Substances 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 230000035882 stress Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
- H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L24/19—Manufacturing methods of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/568—Temporary substrate used as encapsulation process aid
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
- H01L2924/3511—Warping
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/14—Related to the order of processing steps
- H05K2203/1461—Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
- H05K2203/1469—Circuit made after mounting or encapsulation of the components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
실시 예에 따른 인쇄회로기판은 코어 기판; 상기 코어 기판에 천공되는 관통 홀; 상기 코어 기판의 관통 홀 내에 삽입되는 전자소자; 상기 코어 기판 위에 형성되어, 상기 전자 소자의 상부를 덮는 제 1 절연층; 및 상기 코어 기판 아래에 형성되어, 상기 전자 소자의 하부를 덮는 제 2 절연층을 포함하며, 상기 제 1 절연층 및 제 2 절연층의 두께는 서로 동일하다.
Description
실시 예는, 인쇄회로기판에 관한 것으로, 특히 전자 소자 내장 인쇄회로기판 및 이의 제조 방법에 관한 것이다.
최근, 차세대 다기능성, 소형 패키지 기술의 일환으로써 전자소자 내장 인쇄회로기판의 개발이 주목받고 있다.
전자소자 내장 기판은 이러한 다기능성, 소형화의 장점과 더불어 고기능화의 측면도 포함하고 있는데, 이는 플립칩(flip chip)이나 BGA(ball grid array)에서 사용되는 와이어 본딩(wire bonding) 또는 솔더볼(solder ball)을 이용한 전자소자의 전기적 연결과정에서 발생할 수 있는 신뢰성 문제를 개선할 수 있는 방편을 제공하기 때문이다.
종래의 IC 등의 전자소자 내장 공법에서는 코어기판의 한쪽이나, 빌드업(build-up) 층의 한쪽에만 전자소자가 내장되는 구조를 채택함으로써 열 응력 환경하에서 휨 현상에 취약한 비대칭형 구조이었으며, 열 응력 환경하에서 전자소자가 위치한 방향으로 기판에 휨 현상이 발생하는 문제점 때문에 일정한 두께 이하의 전자소자에 대해서는 내장이 불가능하다는 한계가 있었다. 더구나, 인쇄회로기판에 사용하는 적층자재는 전기적인 절연성 때문에 일정 두께 이하로는 제작할 수 없다는 한계가 있는데, 이 경우 휨 현상을 방지하기 위한 임계 두께는 재료의 특성으로 인해 본질적으로 제한을 받게 된다.
한편, 최근에 상기와 같은 문제점을 해결하기 위해 전자 소자 내장 인쇄회로기판을 기하학적으로 대칭형 구조로 형성하여 박형 소자를 박형 인쇄회로기판에 내장하더라도 휨 현상이 감소하는 인쇄회로기판 및 이의 제조 방법이 개발되었다.
도 1은 종래 기술에 따른 전자 소자 내장 인쇄회로기판을 나타낸 도면이다.
도 1을 참조하면, 종래 기술에 따른 전자 소자 내장 인쇄회로기판은, 코어 기판(10), 관통 홀(12), 전자소자(20), 제 1 절연층(30), 제 2 절연층(32) 및 회로 패턴(34)을 포함한다.
도 1에 도시된 인쇄회로기판은 전자소자(20)를 중심으로 대칭형 구조로 설계 및 제조됨으로써, 기판의 휨 정도를 최소화할 수 있는 구조이다.
이러한, 대칭형 구조는 인쇄회로기판 및 그에 내장되는 전자 소자(20)의 두께가 박형화됨에 따라 휨 현상이 증대될 수 있는 위험성을 저감시키는 역할을 한다.
상기와 같은 종래 기술에 따른 인쇄회로기판은 코어 기판(10)의 상하면에 각각 내층 회로 패턴을 형성하고, 그에 따라 상기 내층 회로 패턴이 형성된 코어 기판(10)의 상부 및 하부에 각각 제 1 절연층(30) 및 제 2 절연층(32)을 형성한다.
도 2는 종래 기술에 따른 인쇄회로기판에 발생하는 돌출 및 함몰 현상을 나타낸 도면이다.
그러나, 상기와 같이 내층 회로가 형성된 코어 기판에 전자 소자를 부착한 후에 제 1 절연층을 적층 하게 되면, 상기 내층 회로 및 전자 소자 사이의 비어 있는 공간이 레진 흐름의 방해 요소가 되어 상기 제 1 절연층의 두께 편차가 발생하며, 이에 따라 도 2의 (a)에 도시된 바와 같이 전자소자가 배열되어 있는 인쇄회로기판에 돌출 현상이 발생하거나, (b)에 도시된 바와 같이 함몰 현상이 발생하게 된다.
즉, 일반적인 인쇄회로기판의 경우 주요 원인은 코어(Core)와 절연층(Prepreg) 재료의 열 팽창계수(Coefficient of thermal expansion: CTE)의 차이에 의해서 기판 전체적으로 휨(Warapge)이 발생한다.
또한, 전자소자 내장 인쇄회로기판(Embedded PCB)의 경우 코어(Core)와 절연층(Prepreg)과 전자 소자 재료 및 전자 소자 실장을 위한 천공(Cavity) 까지 존재하다 보니 열 팽창 계수 차이, 기타 탄성계수(Young’s Module), 수축, 및 팽창의 차이까지 추가적으로 크게 발생하게 되어 돌출과 함몰이 불균일하게 발생한다.
실시 예에서는, 절연체의 두께, 전자 소자의 열팽창 계수의 차이에 의해 나타나는 돌출 및 골짜기 문제를 해결하여 인쇄회로기판의 품질을 향상시킬 수 있는 인쇄회로기판 및 이의 제조 방법을 제공한다.
또한, 실시 예에서는 제 1 절연체 두께에 상응하는 제 2 절연체 두께를 관리하여 전자소자가 배열된 인쇄회로기판의 휨 현상을 최소화하면서 양상 수율을 높일 수 있는 인쇄회로기판 및 이의 제조 방법을 제공한다.
제안되는 실시 예에서 이루고자 하는 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 제안되는 실시 예가 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
실시 예에 따른 인쇄회로기판은 코어 기판; 상기 코어 기판에 천공되는 관통 홀; 상기 코어 기판의 관통 홀 내에 삽입되는 전자소자; 상기 코어 기판 위에 형성되어, 상기 전자 소자의 상부를 덮는 제 1 절연층; 및 상기 코어 기판 아래에 형성되어, 상기 전자 소자의 하부를 덮는 제 2 절연층을 포함하며, 상기 제 1 절연층 및 제 2 절연층의 두께는 서로 동일하다.
또한, 상기 제 1 절연층의 하면은, 상기 코어 기판의 상면 전체와 접촉하고 상기 제 2 절연층의 상면은, 상기 코어 기판의 하면 전체와 접촉한다.
또한, 상기 코어 기판의 두께는, 상기 전자 소자의 두께와 동일하거나, 상기 전자 소자의 두께보다 얇다.
또한, 상기 제 1 절연층 및 제 2 절연층의 표면에 형성되는 적어도 하나의 회로 패턴을 더 포함한다.
또한, 상기 제 1 절연층의 하면은, 상기 전자 소자의 상면과 접촉하며, 상기 제 2 절연층의 상면은, 상기 전자 소자의 하면과 접촉한다.
한편, 실시 예에 따른 인쇄회로기판의 제조 방법은, 코어 기판을 준비하는 단계; 상기 준비된 코어 기판의 일부를 천공하여 관통 홀을 형성하는 단계; 상기 코어 기판의 일면에 접착 필름을 부착하는 단계; 상기 접착 필름 위에 전자 소자를 부착하여, 상기 코어 기판의 관통 홀 내에 전자 소자를 삽입하는 단계; 상기 코어 기판 위에 상기 전자 소자의 상부를 덮는 제 1 절연층을 형성하는 단계; 상기 접착 필름을 제거하는 단계; 및 상기 코어 기판 아래에 상기 전자 소자의 하부를 덮는 제 2 절연층을 형성하는 단계를 포함하며, 상기 제 1 절연층과 제 2 절연층은, 서로 동일한 두께를 가지며 형성된다.
또한, 상기 코어 기판을 준비하는 단계는, 상기 코어 기판의 표면 전체를 노출하도록 금속층이 형성되지 않은 코어 기판을 준비하는 단계를 포함한다.
또한, 상기 제 1 절연층을 형성하는 단계는, 일면에 제 1 금속층이 형성되어 있으며, 제 1 두께를 가지는 제 1 절연층을 상기 코어 기판 위에 레이업 하는 단계와, 상기 제 1 금속층 위에 압력을 가하여 상기 제 1 절연층을 상기 코어 기판 위에 적층 하는 단계를 포함한다.
또한, 상기 제 1 절연층의 제 1 금속층 위에 쿠션 패드를 형성하는 단계를 더 포함하며, 상기 제 1 절연층은, 상기 쿠션 패드 위에 가해지는 압력에 의해 상기 코어 기판 위에 적층 된다.
또한, 상기 쿠션 패드는, Si 계열의 쿠션지로 이루어진다.
또한, 상기 제 2 절연층을 형성하는 단계는, 일면에 제 2 금속층이 형성되어 있으며, 상기 제 1 두께와 다른 제 2 두께를 가지는 제 2 절연층을 상기 코어 기판 위에 레이업 하는 단계와, 상기 제 2 금속층에 압력을 가하여 상기 제 2 절연층을 상기 코어 기판 아래에 적층 하는 단계를 포함한다.
또한, 상기 제 2 두께는, 상기 제 1 두께 대비 10% 이상 두껍다.
또한, 상기 제 1 금속층 및 제 2 금속층을 이용하여 회로 패턴을 형성하는 단계가 더 포함된다.
또한, 상기 제 1 절연층을 형성하는 단계는, 상기 코어 기판의 상면 전체와 상기 제 1 절연층의 하면이 접촉하도록 상기 코어 기판 위에 상기 제 1 절연층을 형성하는 단계를 포함한다.
또한, 상기 제 2 절연층을 형성하는 단계는, 상기 코어 기판의 하면 전체와 상기 제 2 절연층의 상면이 접촉하도록 상기 코어 기판 아래에 상기 제 2 절연층을 형성하는 단계를 포함한다.
또한, 상기 코어 기판을 준비하는 단계는, 상기 전자 소자의 두께와 동일하거나, 상기 전자 소자의 두께보다 얇은 두께를 갖는 코어 기판을 준비하는 단계를 포함한다.
실시 예에 의하면, 별도의 쿠션 패드를 이용하여 제 1 절연체를 적층 함으로써, 코어기판의 관통 홀과 전자 소자 사이에 형성된 공간으로 인해 수지의 흐름이 불균일하게 발생하는 문제를 해결할 수 있으며, 이에 따라 두께 편차를 최소화할 수 있다.
또한, 실시 예에 의하면, 상기 수지 흐름의 불균일 및 두께 편차를 최소화하여, 전자소자가 배열된 인쇄회로기판에 발생하는 돌출 및 골짜기 문제를 해결할 수 있으며, 이에 따라 인쇄회로기판의 품질을 향상시킬 수 있다.
또한, 실시 예에서는 제 2 절연체의 적층 시 제 1 절연체 두께 대비 10% 이상 두꺼운 절연체를 적용함으로써, 상기 제 1 절연체에 상응하는 제 2 절연체 두께를 관리하여 전자소자가 배열된 인쇄회로기판의 휨 현상을 최소화할 수 있으며, 이에 따라 양상 수율을 높일 수 있다.
도 1은 종래 기술에 따른 전자 소자 내장 인쇄회로기판을 나타낸 도면이다.
도 2는 종래 기술에 따른 인쇄회로기판에 발생하는 돌출 및 함몰 현상을 나타낸 도면이다.
도 3은 실시 예에 따른 인쇄회로기판 및 이의 제조 방법을 나타낸 도면이다.
도 4 내지 22는 실시 예에 따른 인쇄회로기판의 제조 방법을 공정 순으로 설명하기 위한 도면이다.
도 23 및 24는 종래 기술의 인쇄회로기판과 본 발명의 인쇄회로기판에 대한 두께 차이 분석을 위한 도면이다.
도 2는 종래 기술에 따른 인쇄회로기판에 발생하는 돌출 및 함몰 현상을 나타낸 도면이다.
도 3은 실시 예에 따른 인쇄회로기판 및 이의 제조 방법을 나타낸 도면이다.
도 4 내지 22는 실시 예에 따른 인쇄회로기판의 제조 방법을 공정 순으로 설명하기 위한 도면이다.
도 23 및 24는 종래 기술의 인쇄회로기판과 본 발명의 인쇄회로기판에 대한 두께 차이 분석을 위한 도면이다.
첨부한 도면을 참고로 하여 본 발명의 실시 예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시 예에 한정되지 않는다.
명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하고, 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.
층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
도 3은 실시 예에 따른 인쇄회로기판 및 이의 제조 방법을 나타낸 도면이다.
도 3을 참조하면, 인쇄회로기판(100)은, 코어기판(110), 상기 코어기판(110)에 형성된 관통 홀에 삽입된 전자소자(120), 상기 코어기판(110) 위에 형성되어 상기 전자소자(120)의 상부를 덮는 제 1 절연층(130), 상기 코어기판(110) 아래에 형성되어 상기 전자소자(120)의 하부를 덮는 제 2 절연층(140), 상기 제 1 절연층(130)의 표면에 형성된 제 1 회로 패턴(136), 상기 제 2 절연층(140) 표면에 형성된 제 2 회로 패턴(144), 상기 제 1 절연층(130) 위에 형성되어 상기 제 1 절연층(130)의 표면을 덮는 제 3 절연층(160), 상기 제 2 절연층(140) 아래에 형성되어 상기 제 2 절연층(140)의 표면을 덮는 제 4 절연층(170), 상기 제 3 절연층(160)의 표면에 형성된 제 3 회로 패턴(164), 상기 제 4 절연층(170)의 표면에 형성된 제 4 회로 패턴(174) 및 상기 제 3 절연층(160)의 표면과 상기 제 4 절연층(170)의 표면을 덮으며 상기 제 3 회로 패턴(164)과 제 4 회로 패턴(174)의 일부를 노출하는 보호층(190)을 포함한다.
이하에서, 상기 코어기판(110)의 상부는 도면상에서 전자소자(120)의 위쪽으로 정의하고, 코어기판(110)의 하부는 상기 전자소자(120)의 아래쪽으로 정의한다.
상기 코어기판(110)은 열경화성 고분자 기판, 세라믹 기판, 유-무기 복합 소재 기판, 또는 유리 함침 기판s일 수 있으며, 고분자 수지를 포함하는 경우에는 에폭시계 절연 수지를 포함할 수 있으나, 이와 달리 폴리이미드계 수지를 포함할 수 있다.
바람직하게는, 코어기판(110)은 유리섬유가 함침된 에폭시계 절연 수지로 형성될 수 있다.
상기 코어기판(110) 내에는 상면 및 하면을 관통하는 관통 홀(112)이 형성되어 있다.
상기 관통 홀(112)은 기계, 레이저 및 화학 가공 중 어느 하나의 가공 방식에 의해 형성될 수 있다.
상기 관통 홀(112)이 기계 가공에 의해 형성되는 경우에는 밀링(Milling), 드릴(Drill) 및 라우팅(Routing) 등의 방식을 사용할 수 있고, 레이저 가공에 의해 형성되는 경우에는 UV나 Co2 레이저 방식을 사용할 수 있으며, 화학 가공에 의해 형성되는 경우에는 아미노실란, 케톤류 등을 포함하는 약품을 이용하여 상기 코어 기판(110)을 개방할 수 있다.
한편, 상기 레이저에 의한 가공은 광학 에너지를 표면에 집중시켜 재료의 일부를 녹이고 증발시켜, 원하는 형태를 취하는 절단 방법으로, 컴퓨터 프로그램에 의한 복잡한 형성도 쉽게 가공할 수 있고, 다른 방법으로는 절단하기 어려운 복합 재료도 가공할 수 있다.
또한, 상기 레이저에 의한 가공은 절단 직경이 최소 0.005mm까지 가능하며, 가공 가능한 두께 범위로 넓은 장점이 있다.
상기 레이저 가공 드릴로, YAG(Yttrium Aluminum Garnet)레이저나 CO2 레이저나 자외선(UV) 레이저를 이용하는 것이 바람직하다. YAG 레이저는 동박층 및 절연층 모두를 가공할 수 있는 레이저이고, CO2 레이저는 절연층만 가공할 수 있는 레이저이다.
상기 천공 홀(112) 내에는 전자소자(120)가 삽입되어 있다.
상기 전자소자(120)는 수동 소자나 능동 소자 중 어느 하나를 포함할 수 있으며, 예를 들어 저항(registor), 인덕터(Inductor), 또는 커패시터(Capacitor)일 수 있다. 상기 전자 소자(120)의 양 단에는 외부로부터 전류 또는 전압을 공급받기 위한 연결 단자(122)가 형성되어 있다.
상기 코어 기판(110) 위에는 제 1 절연층(130)이 형성되어 있고, 상기 코어 기판(110) 아래에는 제 2 절연층(140)이 형성되어 있다.
상기 제 1 절연층(130) 및 제 2 절연층(140)은 열경화성 또는 열가소성 고분자 기판, 세라믹 기판, 유-무기 복합 소재 기판, 또는 글라스 섬유 함침 기판일 수 있으며, 고분자 수지를 포함하는 경우에는 FR-4, BT(Bismaleimide Triazine), ABF(Ajinomoto Build up Film) 등의 에폭시계 절연 수지를 포함할 수 있으며, 이와 달리 폴리이미드계 수지를 포함할 수 있으나, 특별히 이에 한정되는 것은 아니다.
이때, 상기 제 1 절연층(130) 및 제 2 절연층(140)은 실질적으로 동일한 두께를 가지며, 상기 코어 기판(110)의 위 및 아래에 각각 형성된다.
한편, 상기 제 1 절연층(130) 및 제 2 절연층(140)을 형성하기 위한 절연체를 동일한 두께로 설계하여도, 다양한 공정 조건에 따라 상기 제 1 절연층(130) 및 제 2 절연층(140)은 동일한 두께를 가지지 않게 된다.
이에 따라, 실시 예에서는 상기 제 1 절연층(130) 및 제 2 절연층(140)이 동일한 두께를 가지도록 상기 절연체의 두께를 설계하도록 한다. 이에 대해서는, 하기에서 더욱 상세히 설명하기로 한다.
이때, 상기 코어 기판(110)의 표면에는 내층 회로 패턴이 형성되지 않는다. 즉, 상기 코어 기판(110)에 형성되는 내층 회로 패턴은, 추후 상기 제 1 절연층(130) 및 제 2 절연층(140)의 적층 공정에서 다양한 문제 요소로 작용하게 된다.
이에 따라, 실시 예에서는 상기 코어 기판(110)에 내층 회로 패턴을 형성하지 않으면서, 상기 코어 기판(110)의 위 및 아래에 상기 제 1 절연층(130) 및 제 2 절연층(140)을 형성한다.
이로 인해, 상기 제 1 절연층(130)은 상기 코어 기판(110)의 모든 상면과 접촉하며 형성되고, 상기 제 2 절연층(140)은 상기 코어 기판(110)의 모든 하면과 접촉하며 형성된다.
상기 제 1 절연층(130)의 표면, 즉 상기 제 1 절연층(130) 위에는 제 1 회로 패턴(136)이 형성되고, 상기 제 2 절연층(140) 아래에는 제 2 회로 패턴(144)이 형성된다.
상기 제 1 회로 패턴(136)은 복수의 층상 구조를 가질 수 있으며, 상기 제 1 절연층(130) 위에 상기 제 1 회로 패턴(136)을 이루는 금속층을 이용하여 형성될 수 있다.
상기 제 1 회로 패턴(136)은 알루미늄, 구리, 은, 백금, 니켈 또는 팔라듐 중 적어도 하나를 포함하는 합금으로 형성될 수 있다.
상기 제 1 회로 패턴(136)은 통상적인 인쇄회로기판의 제조 공정인 어디티브 공법(Additive process), 서브트렉티브 공법(Subtractive Process), MSAP(Modified Semi Additive Process) 및 SAP(Semi Additive Process) 공법 등으로 가능하며 여기에서는 상세한 설명은 생략한다.
이때, 상기 제 1 절연층(130)과 상기 금속층은 CCL(Copper Claded Laminate)일 수 있다.
이와 마찬가지로, 상기 제 2 회로 패턴(144)은 복수의 층상 구조를 가질 수 있으며, 상기 제 2 절연층(140) 위에 상기 제 2 회로 패턴(144)을 이루는 금속층을 이용하여 형성될 수 있다.
또한, 상기 제 2 절연층(140)과 상기 금속층은 CCL(Copper Claded Laminate)일 수 있다.
상기 제 1 절연층(130) 위에는 제 3 절연층(160)이 형성되고, 상기 제 2 절연층(140) 아래에는 제 4 절연층(170)이 형성된다.
상기 제 3 절연층(160) 및 제 4 절연층(170)은 열경화성 또는 열가소성 고분자 기판, 세라믹 기판, 유-무기 복합소재 기판 또는 글라스 섬유 함침 기판일 수 있으며, 고분자 수지를 포함하는 경우, FR-4, BT(Bismaleimide Triazine), ABF(Ajinomoto Build up Film) 등의 에폭시계 절연 수지를 포함할 수 있으며, 이와 달리 폴리이미드계 수지를 포함할 수도 있으나, 특별히 이에 한정되는 것은 아니다.
상기 제 3 절연층(160)의 위에는 제 3 회로 패턴(164)이 형성되고, 상기 제 4 절연층(170)의 아래에는 제 4 회로 패턴(174)이 형성된다.
상기 제 3 회로 패턴(164) 및 제 4 회로 패턴(174)은 통상적인 인쇄회로기판의 제조 공정인 어디티브 공법(Additive process), 서브트렉티브 공법(Subtractive Process), MSAP(Modified Semi Additive Process) 및 SAP(Semi Additive Process) 공법 등으로 가능하며 여기에서는 상세한 설명은 생략한다.
한편, 상기 코어 기판(110), 제 1 절연층(130), 제 2 절연층(140), 제 3 절연층(160) 및 제 4 절연층(170)에는 적어도 하나의 도전 비아(156, 158, 186, 188)가 형성된다. 상기 도전 비아(156, 158, 186, 188)는 레이저 공정을 통해 상기 코어 기판(110), 제 1 절연층(130), 제 2 절연층(140), 제 3 절연층(160) 및 제 4 절연층(170) 중 적어도 하나를 개방하는 비아 홀을 형성하고, 그에 따라 상기 형성된 비아 홀 내부를 금속 페이스트로 충진함으로써 형성할 수 있다.
상기 도전 비아(156, 158, 186, 188)는 1층 회로 패턴과 2층 회로 패턴의 적어도 1 이상의 영역을 도통시키기 위해 형성된다.
이때, 상기 도전 비아(156, 158, 186, 188)를 형성하는 금속 물질은 Cu, Ag, Sn, Au, Ni 및 Pd 중 선택되는 어느 하나의 물질일 수 있으며, 상기 금속 물질 충진은 무전해 도금, 전해 도금, 스크린 인쇄(Screen Printing), 스퍼터링(Sputtering), 증발법(Ecaporation), 잉크젯팅 및 디스펜싱 중 어느 하나 똔느 이들의 조합된 방식을 이용할 수 있다.
상기 제 3 절연층(160) 및 제 4 절연층(170)의 표면 에는 보호층(190)이 형성된다.
상기 보호층(190)은 솔더 레지스트일 수 있다.
상기와 같은 인쇄회로기판은, 코어 기판(110)의 표면에 내층 회로 패턴을 형성시키지 않음으로써, 추후 적층 되는 제 1 절연층(130)의 적층 품질을 향상시킬 수 있도록 한다.
또한, 상기 제 1 절연층(130) 적층 시, 별도의 쿠션 패드를 이용하여 제 1 절연층(130)을 적층 함으로써, 코어기판의 관통 홀과 전자 소자 사이에 형성된 공간으로 인해 수지의 흐름이 불균일하게 발생하는 문제를 해결할 수 있으며, 이에 따라 두께 편차를 최소화할 수 있다.
또한, 실시 예에 의하면, 상기 수지 흐름의 불균일 및 두께 편차를 최소화하여, 전자소자가 배열된 인쇄회로기판에 발생하는 돌출 및 함몰 문제를 해결할 수 있으며, 이에 따라 인쇄회로기판의 품질을 향상시킬 수 있다.
또한, 실시 예에서는 제 2 절연층의 적층 시 제 1 절연층 두께 대비 10% 이상 두꺼운 절연체를 적용함으로써, 상기 제 1 절연층에 상응하는 제 2 절연층 두께를 관리하여 전자소자가 배열된 인쇄회로기판의 휨 현상을 최소화할 수 있으며, 이에 따라 양상 수율을 높일 수 있다.
이하, 도 3에 도시된 인쇄회로기판의 제조 방법에 대해 설명하기로 한다.
도 4 내지 22는 실시 예에 따른 인쇄회로기판의 제조 방법을 공정 순으로 설명하기 위한 도면이다.
먼저, 도 4에 도시된 바와 같이 코어기판(110)을 준비한다.
코어 기판(110)은 열경화성 고분자 기판, 세라믹 기판, 유-무기 복합 소재 기판, 또는 유리 함침 기판일 수 있으며, 고분자 수지를 포함하는 경우에는 에폭시계 절연 수지를 포함할 수 있으나, 이와 달리 폴리이미드계 수지를 포함할 수도 있다.
이때, 상기 코어 기판(110)의 상면 및 하면은 외부로 노출되어 있다. 다시 말해서, 일반적으로 상기 코어 기판(110)의 적어도 일면에는 금속층이 형성되고, 상기 금속층을 이용하여 추후 내층 회로 패턴을 형성하게 된다.
그러나, 실시 예에서는 추후 삽입되는 전자 소자(120)의 두께와 동일하거나, 상기 전자 소자(120)의 두께보다 얇은 두께를 가지며, 양면에 내층 회로 패턴(또는 금속층)이 형성되어 있지 않은 상기 코어 기판(110)을 준비한다.
이후, 도 5에 도시된 바와 같이, 상기 코어 기판(110)의 적어도 일 영역에 관통 홀(112)을 형성한다.
상기 관통 홀(112)은 기계, 레이저 및 화학 가공 중 어느 하나의 가공 방식에 의해 형성될 수 있다.
상기 관통 홀(112)이 기계 가공에 의해 형성되는 경우에는 밀링(Milling), 드릴(Drill) 및 라우팅(Routing) 등의 방식을 사용할 수 있고, 레이저 가공에 의해 형성되는 경우에는 UV나 Co2 레이저 방식을 사용할 수 있으며, 화학 가공에 의해 형성되는 경우에는 아미노실란, 케톤류 등을 포함하는 약품을 이용하여 상기 코어 기판(111)을 개방할 수 있다.
한편, 상기 레이저에 의한 가공은 광학 에너지를 표면에 집중시켜 재료의 일부를 녹이고 증발시켜, 원하는 형태를 취하는 절단 방법으로, 컴퓨터 프로그램에 의한 복잡한 형성도 쉽게 가공할 수 있고, 다른 방법으로는 절단하기 어려운 복합 재료도 가공할 수 있다.
또한, 상기 레이저에 의한 가공은 절단 직경이 최소 0.005mm까지 가능하며, 가공 가능한 두께 범위로 넓은 장점이 있다.
상기 레이저 가공을 위한 드릴로, YAG(Yttrium Aluminum Garnet)레이저나 CO2 레이저나 자외선(UV) 레이저를 이용하는 것이 바람직하다. YAG 레이저는 동박층 및 절연층 모두를 가공할 수 있는 레이저이고, CO2 레이저는 절연층만 가공할 수 있는 레이저이다.
이때, 상기 관통 홀(112)은, 추후 삽입되는 전자 소자(120)의 사이즈보다 100㎛~200㎛정도 큰 사이즈를 갖도록 가공한다.
이후, 도 6에 도시된 바와 같이, 상기 관통 홀(112)이 형성된 코어 기판(110) 아래에 접착 필름(114)을 부착한다.
상기 접착 필름(114)은 일반적인 테이프와 같은 재질로 형성될 수 있으며, 인쇄회로기판의 제조 공정에서 흔히 사용되는 캐리어를 이용할 수도 있을 것이다.
다음으로, 도 7에 도시된 바와 같이, 상기 형성된 관통 홀(112) 내에 전자 소자(120)를 삽입한다.
이때, 상기 전자 소자(120)는 상기 코어 기판(110) 아래에 부착된 접착 필름(114)에 의해 지지되면서, 상기 관통 홀(112) 내에 고정될 수 있다.
상기 전자 소자(120)는 수동 소자나 능동 소자 중 어느 하나를 포함할 수 있으며, 예를 들어 저항(registor), 인덕터(Inductor), 또는 커패시터(Capacitor)일 수 있다. 상기 전자 소자(120)의 적어도 일면에는 외부로부터 전류 또는 전압을 공급받기 위한 연결 단자(122)가 형성되어 있다.
다음으로, 도 8에 도시된 바와 같이, 상기 관통 홀(112) 내에 삽입된 전자소자(120)의 용량에 따라 제 1 절연체의 두께를 산출하여 레이-업(lay-up) 한다.
상기 제 1 절연체는 제 1 절연층(130)을 형성하며, 상기 제 1 절연층(130)의 일면에는 제 1 금속층(132)이 형성되어 있다.
이때, 상기 제 1 절연층(130)을 이루는 제 1 절연체의 두께는 A일 수 있다.
상기 제 1 절연체는, 열경화성 또는 열가소성 고분자 기판, 세라믹 기판, 유-무기 복합소재 기판 또는 글라스 섬유 함침 기판일 수 있으며, 고분자 수지를 포함하는 경우, FR-4, BT(Bismaleimide Triazine), ABF(Ajinomoto Build up Film) 등의 에폭시계 절연 수지를 포함할 수 있으며, 이와 달리 폴리이미드계 수지를 포함할 수도 있으나, 특별히 이에 한정되는 것은 아니다.
이후, 도 9에 도시된 바와 같이 상기 제 1 금속층(132) 위에 쿠션 패드(134)를 부착하고, 상기 부착한 쿠션 패드(134)를 이용하여, 상기 코어 기판(110) 위에 제 1 절연층(130) 및 제 1 금속층(132)을 형성하여, 상기 코어 기판(110)의 관통 홀(112) 내에 삽입된 전자 소자(120)의 상부를 매립한다.
이때, 상기 제 1 금속층(132) 위에는 쿠션 패드(134)가 형성되어 있으며, 상기 형성된 쿠션 패드(34)를 이용하여 압력을 균일하게 제어하면서, 레진의 흐름을 제어하여, 상기 코어 기판(110) 위에 제 1 절연층(130)을 형성한다.
일반적으로, 종래에서는 상기 제 1 절연층(130)을 형성하기 위해, 제 1 절연층(130) 및 제 1 금속층(132)만을 가지고 상기 레진의 흐름을 제어하였다.
그러나, 상기와 같은 제 1 금속층(132)의 경우 탄성 계수가 낮기 때문에 상기 관통 홀(112)과 같은 단차가 있는 기판에서는 평탄한 부위와 관통 홀 부위의 압력이 서로 다르게 발생할 수 있다.
이에 따라, 실시 예에서는 상기 제 1 금속층(132) 위에 탄성 계수가 높은 쿠션 패드(134)를 부착하여, 상기 제 1 절연층(130)을 형성하게 되면, 상기 관통 홀(112)이 형성되지 않은 평탄한 부분의 압력과 관통 홀(112)이 형성된 부분의 압력을 균일하게 유지할 수 있기 때문에 두께 편차를 줄일 수 있다.
이때, 상기 쿠션 패드(134)는 350㎛의 제품을 사용할 수 있으며, 상기 쿠션 패드(134)가 두꺼울수록 상기 압력의 균일성을 높일 수 있기 때문에, 상기 쿠션 패드는 350㎛이상의 Si 계열 쿠션지를 사용하는 것이 바람직하다.
다음으로, 도 10에 도시된 바와 같이 플라즈마 처리를 진행하여, 상기 제 1 금속층(132) 위에 형성된 쿠션 패드(132) 및 상기 코어 기판(110) 아래에 부착된 접착 필름(114)을 제거한다.
다음으로, 도 11에 도시된 바와 같이 상기 코어 기판(110) 아래에 제 2 절연체의 두께를 산출하여 제 2 절연층(140) 및 제 2 금속층(142)을 레이-업(lay-up) 한다.
즉, 상기 제 2 절연체는 제 2 절연층(140)을 형성하며, 상기 제 2 절연층(140)의 일면에는 제 2 금속층(142)이 형성되어 있다.
이때, 상기 제 2 절연층(130)을 이루는 제 2 절연체의 두께는 B일 수 있는데, 상기 B는 상기 제 1 절연체의 두께인 A보다 큰 것이 바람직하다.
즉, 상기 B는 상기 A보다 10% 이상 두꺼운 것이 바람직하다.
다시 말해서, 실시 예에서는 최종 제조되는 제 1 절연층(130) 및 제 2 절연층(140)의 두께를 동일하게 유지시키기 위해, 상기와 같이 상기 제 2 절연체의 두께를 상기 제 1 절연체의 두께 대비 10% 이상 두껍게 한다.
즉, 상기 1 절연층(130)의 적층 공간에는 전자소자(120) 매립을 위한 관통 홀(112)이 있다 보니 레진의 흐름을 방지하는 효과를 나타내게 된다. 그로 인해 패널 외곽으로 빠지는 레진을 잡아주는 효과가 나타나기 때문에 절연층 두께가 두껍게 된다.
그에 반면, 2 절연층(140)의 경우 1 절연층(130)과 같은 관통 홀(112)이 없다 보니 레진의 흐름을 잡아주는 효과가 없어 많은 양의 레진이 패널 외곽으로 빠지게 되어 1 절연층과 대비하여 낮은 두께가 나타난다.
이에 따라, 상기 제 2 절연체로 상기 1 절연층과 같은 두께의 절연체를 쓰게 되면, 상기 제 1 절연층(130)보다 얇은 제 2 절연층(140)이 형성되기 때문에, 상기 제 1 절연층(130)과 동일한 두께의 제 2 절연층(140)을 쓰기 위해서는, 상기와 같이 10% 이상의 두께를 가지는 제 2 절연체를 이용하여 상기 제 2 절연층(140)을 형성한다.
상기 제 2 절연체는, 열경화성 또는 열가소성 고분자 기판, 세라믹 기판, 유-무기 복합소재 기판 또는 글라스 섬유 함침 기판일 수 있으며, 고분자 수지를 포함하는 경우, FR-4, BT(Bismaleimide Triazine), ABF(Ajinomoto Build up Film) 등의 에폭시계 절연 수지를 포함할 수 있으며, 이와 달리 폴리이미드계 수지를 포함할 수도 있으나, 특별히 이에 한정되는 것은 아니다.
이후, 도 12에 도시된 바와 같이 상기 코어 기판(110) 아래에 상기 제 1 절연층(130)과 동일한 두께를 가지는 제 2 절연층(140) 및 제 2 금속층(142)을 형성한다.
다음으로, 도 13과 같이 상기 제 2 절연층(140) 및 제 2 금속층(142)을 개방하여, 상기 코어 기판(110)에 매립된 전자 소자(120)의 연결 단자(122)를 노출하는 제 1 비아 홀(152)을 형성한다.
또한, 상기 코어 기판(110), 제 1 절연층(130), 제 1 금속층(132), 제 2 절연층(140) 및 제 2 금속층(142)을 개방하는 제 2 비아 홀(154)을 형성한다.
상기 제 1 비아 홀(152) 및 제 2 비아 홀(154)은 기계, 레이저 및 화학 가공 중 어느 하나의 가공 방식에 의해 형성될 수 있다.
상기 제 1 비아 홀(152) 및 제 2 비아 홀(154)이 기계 가공에 의해 형성되는 경우에는 밀링(Milling), 드릴(Drill) 및 라우팅(Routing) 등의 방식을 사용할 수 있고, 레이저 가공에 의해 형성되는 경우에는 UV나 Co2 레이저 방식을 사용할 수 있으며, 화학 가공에 의해 형성되는 경우에는 아미노실란, 케톤류 등을 포함하는 약품을 이용할 수도 있다.
다음으로, 도 14와 같이 상기 제 1 비아 홀(152) 및 제 2 비아 홀(154)을 금속 물질로 충진하여 제 1 도전 비아(156) 및 제 2 도전 비아(158)를 형성한다.
이때, 상기 제 1 도전 비아(156)는 상기 제 1 비아 홀(152) 전체를 채우며 형성될 수 있고, 이와 다르게 제 2 도전 비아(158)는 상기 제 2 비아 홀(154)의 내벽에만 선택적으로 형성될 수 있다.
상기 금속 물질은 Cu, Ag, Sn, Au, Ni 및 Pd 중 선택되는 어느 하나의 물질일 수 있으며, 상기 금속 물질 충진은 무전해 도금, 전해 도금, 스크린 인쇄(Screen Printing), 스퍼터링(Sputtering), 증발법(Ecaporation), 잉크젯팅 및 디스펜싱 중 어느 하나 또는 이들의 조합된 방식을 이용할 수 있다.
다음으로, 도 15와 같이, 상기 제 1 금속층(132)을 이용하여 제 1 회로 패턴(136)을 형성하고, 상기 제 2 금속층(142)을 이용하여 제 2 회로 패턴(144)을 형성한다.
상기 제 1 회로 패턴(136) 및 제 2 회로 패턴(144)은 통상적인 인쇄회로기판의 제조 공정인 어디티브 공법(Additive process), 서브트렉티브 공법(Subtractive Process), MSAP(Modified Semi Additive Process) 및 SAP(Semi Additive Process) 공법 등으로 가능하며 여기에서는 상세한 설명은 생략한다.
다음으로, 도 16과 같이 상기 제 1 절연층(130) 위에 제 3 절연층(160) 및 제 3 금속층(162)을 레이 업 하고, 상기 제 2 절연층(140) 아래에 제 4 절연층(170) 및 제 4 금속층(172)을 레이 업 한다.
다음으로, 도 17과 같이 상기 제 1 절연층(130) 위에 상기 제 1 회로 패턴(136)을 매립하는 제 3 절연층(160) 및 제 3 금속층(162)을 형성하고, 상기 제 2 절연층(140) 아래에 상기 제 2 회로 패턴(144)을 매립하는 제 4 절연층(170) 및 제 4 금속층(172)을 형성한다.
다음으로, 도 18과 같이, 상기 제 3 절연층(160) 및 제 3 금속층(162)을 가공하여, 상기 제 1 회로 패턴(136)을 노출하는 제 3 비아 홀(182)을 형성한다.
또한, 상기 제 4 절연층(170) 및 제 4 금속층(172)을 가공하여, 상기 제 2 회로 패턴(144)을 노출하는 제 4 비아 홀(184)을 형성한다.
상기 제 3 및 4 비아 홀(182, 184)은 자외선 영역의 파장을 가지는 레이저빔을 발사하는 엑시머 레이저(excimer laser)를 사용하여 형성할 수 있다. 상기 엑시머 레이저는 KrF 엑시머 레이저(크립톤 불소, 중심파장 248nm), 또는 ArF 엑시머 레이저(아르곤 불소, 중심파장 193nm) 등이 적용될 수 있다.
다음으로, 도 19와 같이, 상기 제 3 비아 홀(182) 및 제 4 비아 홀(184)을 금속 물질로 충진하여, 제 3 도전 비아(186) 및 제 4 도전 비아(188)를 형성한다.
이때, 상기 금속 물질은 Cu, Ag, Sn, Au, Ni 및 Pd 중 선택되는 어느 하나의 물질일 수 있으며, 상기 금속 물질 충진은 무전해 도금, 전해 도금, 스크린 인쇄(Screen Printing), 스퍼터링(Sputtering), 증발법(Ecaporation), 잉크젯팅 및 디스펜싱 중 어느 하나 또는 이들의 조합된 방식을 이용할 수 있다.
다음으로, 도 20과 같이 상기 제 3 금속층(162) 및 제 4 금속층(172)을 이용하여 제 3 회로 패턴(164) 및 제 4 회로 패턴(174)을 형성한다.
상기 제 3 회로 패턴(164) 및 제 4 회로 패턴(174)은 통상적인 인쇄회로기판의 제조 공정인 어디티브 공법(Additive process), 서브트렉티브 공법(Subtractive Process), MSAP(Modified Semi Additive Process) 및 SAP(Semi Additive Process) 공법 등으로 가능하며 여기에서는 상세한 설명은 생략한다.
다음으로, 도 21과 같이, 상기 제 3 절연층(160) 위와 상기 제 4 절연층(170) 아래에, 상기 제 3 절연층(160)의 표면, 상기 제 3 회로 패턴(164), 제 4 절연층(170)의 표면 및 상기 제 4 회로 패턴(174)을 덮는 보호층(190)을 형성한다.
상기 보호층(190)은 솔더 레지시트로 형성될 수 있다.
다음으로, 도 22와 같이 상기 보호층(190)을 개방하여, 상기 노출되어야 하는 제 3 회로 패턴(164) 및 제 4 회로 패턴(174)의 표면을 노출시킨다.
실시 예에 의하면, 별도의 쿠션 패드를 이용하여 제 1 절연체를 적층 함으로써, 코어기판의 관통 홀과 전자 소자 사이에 형성된 공간으로 인해 수지의 흐름이 불균일하게 발생하는 문제를 해결할 수 있으며, 이에 따라 두께 편차를 최소화할 수 있다.
또한, 실시 예에 의하면, 상기 수지 흐름의 불균일 및 두께 편차를 최소화하여, 전자소자가 배열된 인쇄회로기판에 발생하는 돌출 및 골짜기 문제를 해결할 수 있으며, 이에 따라 인쇄회로기판의 품질을 향상시킬 수 있다.
또한, 실시 예에서는 제 2 절연체의 적층 시 제 1 절연체 두께 대비 10% 이상 두꺼운 절연체를 적용함으로써, 상기 제 1 절연체에 상응하는 제 2 절연체 두께를 관리하여 전자소자가 배열된 인쇄회로기판의 휨 현상을 최소화할 수 있으며, 이에 따라 양상 수율을 높일 수 있다.
도 23 및 24는 종래 기술의 인쇄회로기판과 본 발명의 인쇄회로기판에 대한 두께 차이 분석을 위한 도면이다.
도 23을 참조하면, 내층 회로 패턴이 코어 기판을 이용하여 제조되는 종래 기술에 따른 인쇄회로기판의 분석표는 다음과 같다.
| 구분 | 설명 | 디자인 | 두께 | 돌출/함몰 정도 |
| A | 코어 | 0.2T | 0.24T | 3mm |
| B | 관통 홀과 전자소자 사이의 거리 |
50㎛ | 50㎛ | |
| C | 제 1 절연체 두께 | 55㎛ | 45㎛ | |
| C` | 제 1 절연체 두께 | 55㎛ | 65㎛ | |
| D | 제 2 절연체 두께 | 60㎛ | 55㎛ |
| 구분 | 설명 | 디자인 | 두께 | 돌출/함몰 정도 |
| A | 코어 | 0.2T | 0.24T | 3mm |
| B | 관통 홀과 전자소자 사이의 거리 |
100㎛ | 100㎛ | |
| C | 제 1 절연체 두께 | 55㎛ | 35㎛ | |
| C` | 제 1 절연체 두께 | 55㎛ | 70㎛ | |
| D | 제 2 절연체 두께 | 60㎛ | 55㎛ |
상기에서 C와 C`의 차이는 코어기판(110) 내에 복수의 전자 소자가 삽입되는 경우, 각각의 전자 소자를 매립하는 제 1 절연체의 두께를 나타낸 도면이다.
상기 표 1 및 표 2에서와 같이, 상기 관통 홀과 전자 소자 사이의 공간에 의해, 상기 제 1 절연체(제 1 절연층)의 두께는 45㎛~65㎛ 또는 35㎛~70㎛까지의 편차를 보이며, 이에 따라 3mm 정도의 돌출이나 함몰 현상이 발생하게 된다.
도 24를 참조하면, 내층 회로 패턴이 형성되지 않은 코어 기판과 쿠션 패드를 이용하여 제조되는 본 발명에 따른 인쇄회로기판의 분석표는 다음과 같다.
| 구분 | 설명 | 디자인 | 두께 | 돌출/함몰 정도 |
| A | 코어 | 0.2T | 0.2T | 1mm |
| B | 관통 홀과 전자소자 사이의 거리 |
50㎛ | 50㎛ | |
| C | 제 1 절연체 두께 | 55㎛ | 50㎛ | |
| C` | 제 1 절연체 두께 | 55㎛ | 60㎛ | |
| D | 제 2 절연체 두께 | 65㎛ | 55㎛ |
| 구분 | 설명 | 디자인 | 두께 | 돌출/함몰 정도 |
| A | 코어 | 0.2T | 0.24T | 1mm |
| B | 관통 홀과 전자소자 사이의 거리 |
100㎛ | 100㎛ | |
| C | 제 1 절연체 두께 | 55㎛ | 55㎛ | |
| C` | 제 1 절연체 두께 | 55㎛ | 65㎛ | |
| D | 제 2 절연체 두께 | 65㎛ | 55㎛ |
그러나, 상기 표 3 및 표 4에서와 같이, 상기 내층 회로 패턴이 형성되지 않은 코어 기판을 이용하면서, 상기 제 1 절연층을 적층 할 때, 쿠션 패드를 이용함으로써, 상기 제 1 절연체(제 1 절연층)는 50㎛~60㎛ 또는 55㎛~60㎛와 같이, 상기 종래 기술보다 현저하게 줄어든 두께 편차를 보이게 된다.
이에 따라, 상기 돌출이나 함몰 정도는 상기 종래 기술보다 낮은 1mm 정도로 유지할 수 있다.
이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 발명에 개시된 실시 예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시 예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리 범위에 포함되는 것으로 해석되어야 할 것이다.
110: 코어 기판
120: 전자 소자
130, 140, 160, 170: 절연층
136, 144, 164, 174: 회로 패턴
190: 보호층
120: 전자 소자
130, 140, 160, 170: 절연층
136, 144, 164, 174: 회로 패턴
190: 보호층
Claims (17)
- 코어 기판;
상기 코어 기판에 천공되는 관통 홀;
상기 코어 기판의 관통 홀 내에 삽입되는 전자소자;
상기 코어 기판 위에 형성되어, 상기 전자 소자의 상부를 덮는 제 1 절연층; 및
상기 코어 기판 아래에 형성되어, 상기 전자 소자의 하부를 덮는 제 2 절연층을 포함하며,
상기 제 1 절연층 및 제 2 절연층의 두께는 서로 동일한
인쇄회로기판. - 제 1항에 있어서,
상기 제 1 절연층의 하면은,
상기 코어 기판의 상면 전체와 접촉하는
인쇄회로기판. - 제 1항에 있어서,
상기 제 2 절연층의 상면은,
상기 코어 기판의 하면 전체와 접촉하는
인쇄회로기판. - 제 1항에 있어서,
상기 코어 기판의 두께는,
상기 전자 소자의 두께와 동일하거나, 상기 전자 소자의 두께보다 얇은
인쇄회로기판. - 제 1항에 있어서,
상기 제 1 절연층 및 제 2 절연층의 표면에 형성되는 적어도 하나의 회로 패턴을 더 포함하는
인쇄회로기판. - 제 1항에 있어서,
상기 제 1 절연층의 하면은,
상기 전자 소자의 상면과 접촉하며,
상기 제 2 절연층의 상면은,
상기 전자 소자의 하면과 접촉하는
인쇄회로기판. - 코어 기판을 준비하는 단계;
상기 준비된 코어 기판의 일부를 천공하여 관통 홀을 형성하는 단계;
상기 코어 기판의 일면에 접착 필름을 부착하는 단계;
상기 접착 필름 위에 전자 소자를 부착하여, 상기 코어 기판의 관통 홀 내에 전자 소자를 삽입하는 단계;
상기 코어 기판 위에 상기 전자 소자의 상부를 덮는 제 1 절연층을 형성하는 단계;
상기 접착 필름을 제거하는 단계; 및
상기 코어 기판 아래에 상기 전자 소자의 하부를 덮는 제 2 절연층을 형성하는 단계를 포함하며,
상기 제 1 절연층과 제 2 절연층은,
서로 동일한 두께를 가지며 형성되는
인쇄회로기판의 제조 방법. - 제 7항에 있어서,
상기 코어 기판을 준비하는 단계는,
상기 코어 기판의 표면 전체를 노출하도록 금속층이 형성되지 않은 코어 기판을 준비하는 단계를 포함하는
인쇄회로기판의 제조 방법. - 제 7항에 있어서,
상기 제 1 절연층을 형성하는 단계는,
일면에 제 1 금속층이 형성되어 있으며, 제 1 두께를 가지는 제 1 절연층을 상기 코어 기판 위에 레이업 하는 단계와,
상기 제 1 금속층 위에 압력을 가하여 상기 제 1 절연층을 상기 코어 기판 위에 적층 하는 단계를 포함하는
인쇄회로기판의 제조 방법. - 제 9항에 있어서,
상기 제 1 절연층의 제 1 금속층 위에 쿠션 패드를 형성하는 단계를 더 포함하며,
상기 제 1 절연층은,
상기 쿠션 패드 위에 가해지는 압력에 의해 상기 코어 기판 위에 적층 되는
인쇄회로기판의 제조 방법. - 제 10항에 있어서,
상기 쿠션 패드는,
Si 계열의 쿠션지로 이루어지는
인쇄회로기판의 제조 방법. - 제 9항에 있어서,
상기 제 2 절연층을 형성하는 단계는,
일면에 제 2 금속층이 형성되어 있으며, 상기 제 1 두께와 다른 제 2 두께를 가지는 제 2 절연층을 상기 코어 기판 위에 레이업 하는 단계와,
상기 제 2 금속층에 압력을 가하여 상기 제 2 절연층을 상기 코어 기판 아래에 적층 하는 단계를 포함하는
인쇄회로기판의 제조 방법. - 제 12항에 있어서,
상기 제 2 두께는,
상기 제 1 두께 대비 10% 이상 두꺼운
인쇄회로기판의 제조 방법. - 제 12항에 있어서,
상기 제 1 금속층 및 제 2 금속층을 이용하여 회로 패턴을 형성하는 단계가 더 포함되는
인쇄회로기판의 제조 방법. - 제 8항에 있어서,
상기 제 1 절연층을 형성하는 단계는,
상기 코어 기판의 상면 전체와 상기 제 1 절연층의 하면이 접촉하도록 상기 코어 기판 위에 상기 제 1 절연층을 형성하는 단계를 포함하는
인쇄회로기판의 제조 방법. - 제 8항에 있어서,
상기 제 2 절연층을 형성하는 단계는,
상기 코어 기판의 하면 전체와 상기 제 2 절연층의 상면이 접촉하도록 상기 코어 기판 아래에 상기 제 2 절연층을 형성하는 단계를 포함하는
인쇄회로기판의 제조 방법. - 제 7항에 있어서,
상기 코어 기판을 준비하는 단계는,
상기 전자 소자의 두께와 동일하거나, 상기 전자 소자의 두께보다 얇은 두께를 갖는 코어 기판을 준비하는 단계를 포함하는
인쇄회로기판의 제조 방법.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020120109568A KR20140042604A (ko) | 2012-09-28 | 2012-09-28 | 인쇄회로기판 및 이의 제조 방법 |
| PCT/KR2013/004110 WO2014051233A2 (en) | 2012-09-28 | 2013-05-09 | Printed circuit board |
| TW102118463A TWI562697B (en) | 2012-09-28 | 2013-05-24 | Printed circuit board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020120109568A KR20140042604A (ko) | 2012-09-28 | 2012-09-28 | 인쇄회로기판 및 이의 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20140042604A true KR20140042604A (ko) | 2014-04-07 |
Family
ID=50389088
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020120109568A KR20140042604A (ko) | 2012-09-28 | 2012-09-28 | 인쇄회로기판 및 이의 제조 방법 |
Country Status (3)
| Country | Link |
|---|---|
| KR (1) | KR20140042604A (ko) |
| TW (1) | TWI562697B (ko) |
| WO (1) | WO2014051233A2 (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2020231545A1 (en) * | 2019-05-10 | 2020-11-19 | Applied Materials, Inc. | Package structure and fabrication methods |
| WO2023101442A1 (ko) * | 2021-11-30 | 2023-06-08 | 엘지이노텍 주식회사 | 반도체 패키지 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102139755B1 (ko) | 2015-01-22 | 2020-07-31 | 삼성전기주식회사 | 인쇄회로기판 및 그 제조방법 |
| JP2016157721A (ja) * | 2015-02-23 | 2016-09-01 | 京セラ株式会社 | 配線基板の製造方法 |
| US9847269B2 (en) | 2015-07-31 | 2017-12-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Fan-out packages and methods of forming same |
| US10159152B2 (en) * | 2015-12-21 | 2018-12-18 | Intel Corporation | Development of the advanced component in cavity technology |
| EP3840548A1 (en) | 2019-12-20 | 2021-06-23 | AT & S Austria Technologie & Systemtechnik Aktiengesellschaft | Component carrier and method of manufacturing the same |
| TWI725750B (zh) * | 2020-02-21 | 2021-04-21 | 達方電子股份有限公司 | 薄膜電路板 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI325745B (en) * | 2006-11-13 | 2010-06-01 | Unimicron Technology Corp | Circuit board structure and fabrication method thereof |
| TWI418272B (zh) * | 2009-08-25 | 2013-12-01 | Samsung Electro Mech | 處理核心基板之空腔的方法 |
-
2012
- 2012-09-28 KR KR1020120109568A patent/KR20140042604A/ko active Search and Examination
-
2013
- 2013-05-09 WO PCT/KR2013/004110 patent/WO2014051233A2/en active Application Filing
- 2013-05-24 TW TW102118463A patent/TWI562697B/zh active
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2020231545A1 (en) * | 2019-05-10 | 2020-11-19 | Applied Materials, Inc. | Package structure and fabrication methods |
| WO2023101442A1 (ko) * | 2021-11-30 | 2023-06-08 | 엘지이노텍 주식회사 | 반도체 패키지 |
Also Published As
| Publication number | Publication date |
|---|---|
| TWI562697B (en) | 2016-12-11 |
| TW201414389A (zh) | 2014-04-01 |
| WO2014051233A2 (en) | 2014-04-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20140042604A (ko) | 인쇄회로기판 및 이의 제조 방법 | |
| CN106165554B (zh) | 印刷电路板、封装基板及其制造方法 | |
| US9215805B2 (en) | Wiring board with built-in electronic component and method for manufacturing the same | |
| US20100224397A1 (en) | Wiring board and method for manufacturing the same | |
| US8236690B2 (en) | Method for fabricating semiconductor package substrate having different thicknesses between wire bonding pad and ball pad | |
| JP5955023B2 (ja) | 部品内蔵印刷配線板及びその製造方法 | |
| US8945329B2 (en) | Printed wiring board and method for manufacturing printed wiring board | |
| JP7074409B2 (ja) | 素子内蔵型印刷回路基板 | |
| KR20100039818A (ko) | 부품 내장형 와이어링 기판 및 그의 제조 방법 | |
| KR101874992B1 (ko) | 부품 내장형 인쇄회로기판 및 이의 제조방법 | |
| US20120152606A1 (en) | Printed wiring board | |
| JP6107021B2 (ja) | 配線基板の製造方法 | |
| US11363719B2 (en) | Wiring substrate and component built-in wiring substrate | |
| US11792937B2 (en) | Component built-in wiring substrate | |
| KR20190023297A (ko) | 절연 필름 및 이를 구비한 회로 기판 | |
| JP2021141287A (ja) | 配線基板、部品内蔵配線基板、配線基板の製造方法、及び部品内蔵配線基板の製造方法 | |
| JP2016219530A (ja) | 配線基板及びその製造方法 | |
| KR20130046716A (ko) | 인쇄회로기판 및 그의 제조 방법 | |
| JP2020004930A (ja) | プリント配線板 | |
| KR101946981B1 (ko) | 인쇄회로기판의 제조 방법 | |
| KR101231522B1 (ko) | 인쇄회로기판 및 그의 제조 방법 | |
| KR101976571B1 (ko) | 인쇄회로기판 및 이의 제조 방법 | |
| JP2022055650A (ja) | 配線基板 | |
| KR20150099072A (ko) | 인쇄회로기판 및 이의 제조 방법 | |
| KR101189330B1 (ko) | 인쇄회로기판 및 그의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E90F | Notification of reason for final refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| AMND | Amendment |