CN101257773A - 多层印刷电路板的制造方法 - Google Patents

多层印刷电路板的制造方法 Download PDF

Info

Publication number
CN101257773A
CN101257773A CNA2007103083326A CN200710308332A CN101257773A CN 101257773 A CN101257773 A CN 101257773A CN A2007103083326 A CNA2007103083326 A CN A2007103083326A CN 200710308332 A CN200710308332 A CN 200710308332A CN 101257773 A CN101257773 A CN 101257773A
Authority
CN
China
Prior art keywords
circuit pattern
via hole
copper foil
ccl
multilayer board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007103083326A
Other languages
English (en)
Other versions
CN101257773B (zh
Inventor
郑粲烨
金根晧
崔诚祐
杨德桭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of CN101257773A publication Critical patent/CN101257773A/zh
Application granted granted Critical
Publication of CN101257773B publication Critical patent/CN101257773B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4623—Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4641—Manufacturing multilayer circuits by laminating two or more circuit boards having integrally laminated metal sheets or special power cores
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/056—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0388—Other aspects of conductors
    • H05K2201/0394—Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09554—Via connected to metal substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0733—Method for plating stud vias, i.e. massive vias formed by plating the bottom of a hole without plating on the walls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1189—Pressing leads, bumps or a die through an insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128—Assembling formed circuit to base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明涉及一种制造多层印刷电路板的方法，该方法能够降低生产印刷电路板所需的成本和时间并且能够提高热辐射特性和抗弯强度。

Description

多层印刷电路板的制造方法
相关申请交叉参考
本申请要求于2007年3月2日提交的题为“Fabricating MethodofMulti Layer Printed Circuit Board(多层印刷电路板的制作方法)”的韩国专利申请No.10-2007-0021039的权益，其整体内容结合于本申请作为参考。
技术领域
本申请涉及一种制造多层印刷电路板的方法，且更具体地，涉及制造这样一种多层印刷电路板的方法，该方法能够降低制造印刷电路板所需的成本和时间并且能够提高热辐射特性和抗弯强度。
背景技术
印刷电路板(PCB)用于将电子零件电连接至该电路板并将它们通过机械方法固定于该电路板上，并且其包括由酚醛树脂(phenolresin)、环氧树脂或类似物形成的绝缘层以及粘附在该绝缘层上且其中形成有预定布线图的铜箔层。
这种印刷电路板包括其中仅在绝缘层的一面上形成有布线图的单面印刷电路板、其中在绝缘层的双面上均形成有布线图的双面印刷电路板、以及其中以多层设置布线图的多层印刷电路板。
制造这种多层印刷电路板的方法包括以下步骤：通过用BT树脂、FR-4树脂或类似物浸渍玻璃织物(woven glass)纤维来制作芯板；通过在芯板的两面上均敷设(layer)铜箔来形成内层电路；以及通过负过程(subtractive process)或半加成工艺来制作印刷电路板。
图1A至图1C是示出制造多层印刷电路板的传统方法的工艺图。
下面将参照图1A至图1C来描述制造多层印刷电路板的传统工艺。
首先，如图1A所示，提供覆铜箔层压板，其中在第一绝缘层2的两面上均敷设有铜箔，然后在铜箔上施加干膜(未示出)。
接着，通过曝光(photo exposure)工艺和显影工艺形成内层电路图案4。
在形成内层电路图案4之后，如图1B所示，在内层电路图案上敷设第二绝缘层8，然后通过钻孔工艺形成过孔。
在形成过孔6之后，通过化学镀铜工艺和电解镀铜工艺在过孔6的内壁上以及第二绝缘层8上形成镀铜层，然后在该镀铜层上施加干膜(未示出)。
接着，通过曝光工艺和显影工艺形成第一外层电路图案4a。
在形成第一外层电路图案4a之后，如图1C所示，在第一外层电路图案4a上敷设第三绝缘层10，然后使用激光钻孔形成盲过孔(blind via hole)，使得第一外层电路图案4a部分地露出。
接着，通过化学镀铜工艺和电解镀铜工艺在每个盲过孔的内壁上以及第三绝缘层10上形成镀铜层，在该镀铜层上施加干膜(未示出)，然后通过曝光工艺和显影工艺形成第二外层电路图案4b。
这里，在每个盲过孔中均填充导电糊12，以便形成具有8层或更多层的电路层。然而，在其中形成具有6层或更少层的电路层的情况下，不需要在每个盲过孔中均填充导电糊12。
以这种方式制造多层印刷电路板的传统方法的问题在于，由于在覆铜箔层压板上形成内层电路图案4之后，根据敷设工艺的重复次数来重复进行钻孔、电镀及电路形成工艺，因此增加了制造多层印刷电路板的成本和时间。
即，在制造多层印刷电路板的传统方法中，由于使用顺序敷设多个电路层的顺序敷设方法来制造多层印刷电路板，在敷设多个电路层时使用真空压制方法加热并压制绝缘层8和10，因此，增加了用于制造多层印刷电路板的生产成本和时间。
此外，由于传统的多层印刷电路板不包括用于辐射由于有源器件的高度集成以及高功能化而在其中产生的热的热辐射板，因此，降低了印刷电路板的可靠性。
发明内容
因此，考虑现有技术中出现的上述问题而做出本发明，本发明提供这样一种制造多层印刷电路板的方法，该方法能够减少生产印刷电路板所需的时间和成本，并且能够提高热辐射特性和抗弯强度。
一个方面，本发明提供了一种制造多层印刷电路板的方法，该方法包括以下步骤：(a)准备聚酰亚胺覆铜箔层压板(CCL)，其中，在聚酰亚胺层的两面上敷设有铜箔；然后去除铜箔的与待形成的过孔相对应的部分，以形成通过其露出聚酰亚胺层的窗口；(b)在聚酰亚胺层中形成过孔，使得通过窗口露出形成在聚酰亚胺层下方的铜箔；(c)在过孔的内壁上以及铜箔上形成镀铜层，然后形成电路图案；以及(d)顺序设置其中形成有电路图案的第一聚酰亚胺CCL、第一半固化片(prepreg)、铝芯板层、第二半固化片、以及其中形成有电路图案的第二聚酰亚胺CCL，在铝芯板层与电路图案之间形成凸块，然后在对所有这些进行加热的同时使用压制方法(press)对其进行压制。
另一方面，本发明提供了一种制造多层印刷电路板的方法，该方法包括以下步骤：(a)准备聚酰亚胺覆铜箔层压板(CCL)，其中，在聚酰亚胺层的两面上敷设有铜箔；然后去除铜箔的与待形成的过孔相对应的部分，以形成通过其露出聚酰亚胺层的窗口；(b)在聚酰亚胺层中形成过孔，使得通过窗口露出形成在聚酰亚胺层下方的铜箔；(c)在过孔的内壁上以及铜箔上形成镀铜层，然后形成第一电路图案；(d)在铝芯板层的两面上顺序敷设半固化片和铜箔，然后使用铜箔形成第二电路图案；以及(e)顺序设置其中形成有第一电路图案的第一聚酰亚胺CCL、其中形成有第二电路图案的铝芯板层、以及其中形成有第一电路图案的第二聚酰亚胺CCL，在第一电路图案与第二电路图案之间形成凸块，然后在对所有这些进行加热的同时使用压制方法对其进行压制。
附图说明
通过下面结合附图的详细描述将更清楚地理解本发明的上述及其他目的、特征和优点，附图中：
图1A至图1C是示出制造多层印刷电路板的传统方法的工艺图；
图2A至图2E是示出根据本发明第一实施例的制造多层印刷电路板的方法的工艺图；
图3是示出根据本发明第二实施例的使用图2A至图2E所示的方法制造出的多层印刷电路板的截面图；
图4是示出根据本发明第三实施例的使用图2A至图2E所示的方法制造出的多层印刷电路板的截面图；以及
图5是示出根据本发明第四实施例的使用图2A至图2E所示的方法制造出的多层印刷电路板的截面图。
具体实施方式
下文中，将参照附图详细描述本发明的优选实施例。
现在应当参照附图，其中在不同附图中通篇使用相同的参考标号来表示相同或相似的元件。
图2A至图2E是示出根据本发明第一实施例的制造多层印刷电路板的方法的工艺图。
首先，如图2A所示，提供聚酰亚胺覆铜箔层压板(CCL)100，其中在第一绝缘层102的两面上均敷设有铜箔，然后在第一绝缘层102的一面上敷设的铜箔中形成窗口106，使得通过该窗口露出第一绝缘层102。这里，第一绝缘层102由聚酰亚胺组成。
在这种情况下，在第一绝缘层102的一面上所敷设的铜箔上施加干膜(未示出)之后，通过曝光、显影、剥离和蚀刻工艺形成每个窗口106。
即，通过使用第一蚀刻剂蚀刻铜箔来形成每个窗口106。
接着，如图2B所示，通过使用第二蚀刻剂蚀刻第一绝缘层102的通过窗口106而露出的部分来形成盲过孔108，使得露出设置在第一绝缘层102下方的铜箔。
在这种情况下，用于蚀刻第一绝缘层102的第二蚀刻剂与用于蚀刻铜箔的第一蚀刻剂不相同。即，图2B中使用的第二蚀刻剂只能蚀刻第一绝缘层102，而用于形成图2A中的窗口106的第一蚀刻剂只能蚀刻铜箔。从而，聚酰亚胺CCL 100准备完成。
这里，可使用CO2激光器形成盲过孔108。
在形成过孔之后，如图2C所示，通过化学镀铜工艺和电解镀铜工艺在过孔108的内壁上以及铜箔上形成镀铜层。
在这种情况下，敷设在第一绝缘层102的两面上的铜箔通过形成在盲过孔108的内壁上的镀铜层而彼此电连接。
这里，尽管在图2C中未示出形成在铜箔上的附加镀铜层，但是在铜箔上形成具有与在过孔108的内壁上形成的镀铜层的厚度相同的镀铜层。
接着，在第一绝缘层102的两面上均施加干膜(未示出)，然后通过曝光工艺和显影工艺在第一绝缘层102的两面上形成电路图案104a、104b。
在形成电路图案104a、104b之后，如图2D所示，自下而上顺序设置其中形成有电路图案104的聚酰亚胺CCL 100、半固化片114、铝芯板层116、半固化片114、以及其中形成有电路图案104a、104b的聚酰亚胺CCL 100。然后，使用导电糊在半固化片114与形成在聚酰亚胺CCL 100上的电路图案104a、104b之间形成凸块112。
接着，通过使用真空压制方法加热并压制上述构成组件而对其进行整体敷设。
在这种情况下，当仅使用聚酰亚胺CCL 100来配置印刷电路板时，该印刷电路板明显弯曲，使得不能正常地保持其形状。因此，铝芯板层116用来防止印刷电路板弯曲。
因此，根据本发明，制造出了这样一种多层印刷电路板，其中，在其中心部分设置有用于辐射由有源器件和无源器件所产生的热的铝芯板116，并且其中，在铝芯板116上顺序敷设有半固化片114和具有电路图案104a、104b的聚酰亚胺CCL 100。
如上所述，在本发明的上述实施例中，仅描述了其中以四层结构形式配置电路层的四层印刷电路板的制造方法，但是如图3所示，根据印刷电路板的用途，可以制造六层或更多层的印刷电路板。
如图3所示，当以具有六层或更多层结构的形式配置印刷电路板时，除了形成在印刷电路板的最外层上的过孔之外，用导电糊120填充盲过孔。
在这种情况下，可通过镀铜工艺来填充盲过孔。
如图3所示，当以具有六层或更多层结构的形式来配置印刷电路板时，印刷电路板的每个最外层均为半固化片114a，但是也可以是聚酰亚胺层。
图4是示出根据本发明第三实施例的使用图2A至图2E所示的方法制造多层印刷电路板的截面图。
参照图4，提供通过图2A至图2C所示方法制造的第一基板，其中，在聚酰亚胺覆铜箔层压板(CCL)100中形成有电路图案104a、104b。
接着，在铝芯板层116的两面上顺序敷设第一半固化片114a和铜箔；或者在铝芯板116的两面上敷设单面覆铜箔层压板，其中在每个单面覆铜箔层压板中，在第一半固化片114a的一面上敷设有铜箔。
在铝芯板层116的两面上敷设第一半固化片114a和铜箔之后，在铜箔上施加干膜，然后，除了与随后待形成的电路图案相对应的干膜部分之外，去除在铜箔的其他部分上施加的干膜部分。
接着，使用蚀刻剂蚀刻通过去除干膜而露出的铜箔，从而形成电路图案104。
在形成电路图案104之后，去除保留在铜箔上的干膜，从而准备好第二基板，其中，在铝芯板116的两面上所敷设的第一半固化片114a上形成有电路图案。
之后，自下至上顺序设置第一基板(即，其中形成有电路图案104a、104b的聚酰亚胺CCL 100)、第二半固化片114、第二基板(其中在铝芯板116的两面上所敷设的第一半固化片114a上形成有电路图案)、第二半固化片114以及另一第一基板(即，其中形成有电路图案104a、104b的聚酰亚胺CCL 100)。然后，使用导电糊在电路图案104与形成在聚酰亚胺CCL 100上的电路图案104a、104b之间形成凸块112。
接着，通过使用真空压制方法加热并压制上述构成组件而对其进行整体敷设。
因此，制造了这样一种多层印刷电路板，其中，在其中心部分设置有用于辐射由有源器件和无源器件所产生的热的铝芯板116，并且其中，在铝芯板116上顺序敷设有其中形成有电路图案104的第二半固化片114a、其中形成有电路图案104的第一半固化片114以及其中形成有电路图案104a、104b的聚酰亚胺CCL 100。
如上所述，在本发明的该实施例中，仅描述了其中以六层结构的形式配置电路层的制造六层印刷电路板的方法，但是如图5所示，根据印刷电路板的用途，可以制造八层或更多层印刷电路板。
如图5所示，当以具有八层或更多层结构的形式配置印刷电路板时，除了形成在印刷电路板的最外层上的过孔之外，用导电糊120填充盲过孔。
在这种情况下，可通过镀铜工艺来填充盲过孔。
此外，如图5所示，当以具有八层或更多层结构的形式来配置印刷电路板时，印刷电路板的每个最外层均为半固化片114b，但是也可以是聚酰亚胺层。
这里，为了方便描述，示出并描述了以这样一种方式制造的印刷电路板，即，准备第一基板(即，其中形成有电路图案104a、104b的聚酰亚胺CCL 100)，然后，准备第二基板(其中在铝芯板116的两面上所敷设的第二半固化片114a上形成有电路图案)。然而，可以顺序或同时准备第一基板和第二基板。
如上所述，基于根据本发明这些实施例的制造多层印刷电路板的方法，由于在印刷电路板中心部分中设置了用于辐射有源器件和无源器件所产生的热的铝芯板层116，并且对其中在该铝芯板层116的两面上形成半固化片114和电路图案104a、104b的聚酰亚胺CCL100进行了整体敷设，因此能够降低生产多层印刷电路板所需的成本和时间。
而且，基于根据本发明这些实施例的制造多层印刷电路板的方法，由于铝芯板层116用来辐射有源器件和无源器件所产生的热，因此能够提高多层印刷电路板的热辐射特性和抗弯强度。
而且，基于根据本发明这些实施例的制造多层印刷电路板的方法，由于使用具有能够通过卷式(roll to roll)方法实施的电路和镀层的聚酰亚胺CCL，因此能够将制造印刷电路板的工艺设计成连续的，从而能够减少人力成本。
而且，基于根据本发明这些实施例的制造多层印刷电路板的方法，由于使用蚀刻剂在聚酰亚胺CCL上形成盲过孔，因此能够降低用在激光处理方面的成本。
最后，基于根据本发明这些实施例的制造多层印刷电路板的方法，由于采用并行敷设工艺和连轧工艺并且使用化学蚀刻工艺来形成盲过孔，因此，与使用顺序敷设方法制造多层印刷电路板的方法相比，减少了工艺数量，从而能够减少其制造时间。
如上所述，根据本发明，由于在印刷电路板中心部分中设置了用于辐射有源器件和无源器件所产生的热的铝芯板层116，并且对其中在该铝芯板层116的两面上形成第一半固化片114和电路图案104a、104b的聚酰亚胺CCL 100进行了整体敷设，因此能够降低生产多层印刷电路板所需的成本和时间。
此外，根据本发明，由于铝芯板层116用来辐射有源器件和无源器件所产生的热，因此能够提高多层印刷电路板的热辐射特性和抗弯强度。
尽管为了说明性的目的而公开了本发明的优选实施例，但是本领域技术人员必须理解，在不背离如所附权利要求公开的本发明的范围和精神的前提下，可以有各种修改、增加和替换。

Claims (9)

1.一种制造多层印刷电路板的方法，所述方法包括以下步骤：
(a)准备聚酰亚胺覆铜箔层压板(CCL)，其中，在聚酰亚胺层的两面上敷设有铜箔；然后去除所述铜箔的与待形成的过孔相对应的部分，以形成露出所述聚酰亚胺层的窗口；
(b)在所述聚酰亚胺层中形成所述过孔，使得通过所述窗口露出形成在所述聚酰亚胺层下方的所述铜箔；
(c)在所述过孔的内壁上以及所述铜箔上形成镀铜层，然后形成电路图案；以及
(d)顺序设置其中形成有所述电路图案的第一聚酰亚胺CCL、第一半固化片、铝芯板层、第二半固化片、以及其中形成有所述电路图案的第二聚酰亚胺CCL，在所述铝芯板层与所述电路图案之间形成凸块，然后在对它们进行加热的同时使用压制方法对其进行压制。
2.根据权利要求1所述的制造多层印刷电路板的方法，其中，在形成所述过孔的步骤(b)中，使用CO2激光器来形成所述过孔。
3.根据权利要求1所述的制造多层印刷电路板的方法，其中，在形成所述过孔的步骤(b)中，通过使用蚀刻剂蚀刻经由所述窗口露出的所述聚酰亚胺层来形成所述过孔。
4.根据权利要求3所述的制造多层印刷电路板的方法，其中，在准备聚酰亚胺覆铜箔层压板的步骤(a)中，通过使用与用于蚀刻所述聚酰亚胺CCL的所述蚀刻剂不同的蚀刻剂蚀刻所述铜箔来形成所述窗口。
5.一种制造多层印刷电路板的方法，所述方法包括以下步骤：
(a)准备聚酰亚胺覆铜箔层压板(CCL)，其中，在聚酰亚胺层的两面上敷设有铜箔；然后去除所述铜箔的与待形成的过孔相对应的部分，以形成露出所述聚酰亚胺层的窗口；
(b)在所述聚酰亚胺层中形成所述过孔，使得通过所述窗口露出形成在所述聚酰亚胺层下方的所述铜箔；
(c)在所述过孔的内壁上以及所述铜箔上形成镀铜层，然后形成第一电路图案；
(d)在铝芯板层的两面上顺序敷设半固化片和铜箔，然后使用所述铜箔形成第二电路图案；以及
(e)顺序设置其中形成有所述第一电路图案的第一聚酰亚胺CCL、其中形成有所述第二电路图案的所述铝芯板层、以及其中形成有所述第一电路图案的第二聚酰亚胺CCL，在所述第一电路图案与所述第二电路图案之间形成凸块，然后在对它们进行加热的同时使用压制方法对其进行压制。
6.根据权利要求5所述的制造多层印刷电路板的方法，其中，在形成所述过孔的步骤(b)中，使用CO2激光器来形成所述过孔。
7.根据权利要求5所述的制造多层印刷电路板的方法，其中，在形成所述过孔的步骤(b)中，通过使用蚀刻剂蚀刻经由所述窗口露出的所述聚酰亚胺层来形成所述过孔。
8.根据权利要求7所述的制造多层印刷电路板的方法，其中，在准备聚酰亚胺覆铜箔层压板的步骤(a)中，通过使用与用于蚀刻所述聚酰亚胺CCL的所述蚀刻剂不同的蚀刻剂蚀刻所述铜箔来形成所述窗口。
9.根据权利要求5所述的制造多层印刷电路板的方法，其中，每一个中均形成有所述第一电路图案的所述第一和第二聚酰亚胺CCL与其中形成有所述第二电路图案的所述铝芯板层同时形成。
CN2007103083326A 2007-03-02 2007-12-29 多层印刷电路板的制造方法 Expired - Fee Related CN101257773B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020070021039 2007-03-02
KR10-2007-0021039 2007-03-02
KR1020070021039A KR100843368B1 (ko) 2007-03-02 2007-03-02 다층 인쇄회로기판의 제조방법

Publications (2)

Publication Number Publication Date
CN101257773A true CN101257773A (zh) 2008-09-03
CN101257773B CN101257773B (zh) 2010-07-14

Family

ID=39732068

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007103083326A Expired - Fee Related CN101257773B (zh) 2007-03-02 2007-12-29 多层印刷电路板的制造方法

Country Status (3)

Country Link
US (1) US20080209718A1 (zh)
KR (1) KR100843368B1 (zh)
CN (1) CN101257773B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102036471A (zh) * 2010-12-24 2011-04-27 杨开艳 一种多层印刷电路板
CN103997862B (zh) * 2014-06-05 2017-02-15 中国科学院微电子研究所 一种制作低应力低翘曲度超薄奇数层无芯板的方法
CN109788652A (zh) * 2019-03-18 2019-05-21 昆山苏杭电路板有限公司 新能源汽车复合型铝基板加工工艺

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101058695B1 (ko) 2008-11-11 2011-08-22 삼성전기주식회사 구리 다이렉트 레이저 가공에 의하여 제조되는 인쇄회로기판에 사용되는 동박 코팅 적층판 및 이를 이용한인쇄회로기판의 제조방법
KR20110113980A (ko) * 2010-04-12 2011-10-19 삼성전자주식회사 필름을 포함한 다층 인쇄회로기판 및 그 제조 방법
KR101548421B1 (ko) * 2013-08-27 2015-08-28 삼성전기주식회사 다층인쇄회로기판의 제조방법
KR20150025245A (ko) * 2013-08-28 2015-03-10 삼성전기주식회사 인쇄회로기판용 동박 적층판 및 그의 제조방법
CN112367762A (zh) * 2020-10-28 2021-02-12 奥士康科技股份有限公司 一种改善高多层pcb板的拼板结构
CN112689400B (zh) * 2020-11-13 2022-07-12 奥士康科技股份有限公司 一种hdi板盲孔的制作方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2842037B2 (ja) * 1992-04-14 1998-12-24 日立化成工業株式会社 金属芯入り印刷配線用基板
JPH11330292A (ja) 1998-05-11 1999-11-30 Mitsubishi Heavy Ind Ltd 多層基板
KR20010088796A (ko) * 1998-09-03 2001-09-28 엔도 마사루 다층프린트배선판 및 그 제조방법
JP3830726B2 (ja) * 2000-04-26 2006-10-11 松下電器産業株式会社 熱伝導基板とその製造方法およびパワーモジュール
US6918179B2 (en) * 2002-04-10 2005-07-19 International Business Machines Corporation Method of deforming flexible cable sections extending between rigid printed circuit boards
KR100467825B1 (ko) * 2002-12-12 2005-01-25 삼성전기주식회사 스택형 비아홀을 갖는 빌드업 인쇄회로기판 및 그 제조 방법
EP1601017A4 (en) * 2003-02-26 2009-04-29 Ibiden Co Ltd MULTILAYER PRINTED PCB
US7070207B2 (en) * 2003-04-22 2006-07-04 Ibiden Co., Ltd. Substrate for mounting IC chip, multilayerd printed circuit board, and device for optical communication
JP2005045150A (ja) * 2003-07-25 2005-02-17 Matsushita Electric Ind Co Ltd 中間接続用配線基材および多層配線基板、ならびにこれらの製造方法
US20070243422A1 (en) * 2004-06-30 2007-10-18 Siemens Aktiengesellschaft Method for producing printed circuit board structures comprising via holes, electronic device unit, and use of a flexible strip conductor film in this device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102036471A (zh) * 2010-12-24 2011-04-27 杨开艳 一种多层印刷电路板
CN103997862B (zh) * 2014-06-05 2017-02-15 中国科学院微电子研究所 一种制作低应力低翘曲度超薄奇数层无芯板的方法
CN109788652A (zh) * 2019-03-18 2019-05-21 昆山苏杭电路板有限公司 新能源汽车复合型铝基板加工工艺

Also Published As

Publication number Publication date
KR100843368B1 (ko) 2008-07-03
CN101257773B (zh) 2010-07-14
US20080209718A1 (en) 2008-09-04

Similar Documents

Publication Publication Date Title
CN101257773B (zh) 多层印刷电路板的制造方法
US7707715B2 (en) Method of fabricating multilayer printed circuit board
US20130305530A1 (en) Wiring board and method for manufacturing the same
JP4192657B2 (ja) チップ部品内蔵ビルドアップ多層配線板の製造方法
JP2009194382A (ja) プリント配線板の製造方法
US20130161073A1 (en) Method of manufacturing multi-layer circuit board and multi-layer circuit board manufactured by using the method
JPH0575269A (ja) 多層印刷配線板の製造方法
JP6795137B2 (ja) 電子素子内蔵型印刷回路基板の製造方法
JP4246615B2 (ja) フレックスリジッドプリント配線板及びその製造方法
US20120080401A1 (en) Method of fabricating multilayer printed circuit board
US20140318834A1 (en) Wiring board and method for manufacturing the same
JP6643956B2 (ja) 印刷配線板およびその製造方法
KR100897650B1 (ko) 다층 인쇄회로기판의 제조방법
KR100704920B1 (ko) 범프기판을 이용한 인쇄회로기판 및 제조방법
US20070132087A1 (en) Via hole having fine hole land and method for forming the same
KR101023372B1 (ko) 다중 층구성 인쇄회로기판의 제조방법 및 이에 의한 인쇄회로기판
KR20160097801A (ko) 인쇄회로기판 및 그 제조방법
KR101097504B1 (ko) 다층 인쇄 회로 기판의 제조방법
KR101987378B1 (ko) 인쇄회로기판의 제조 방법
KR100688865B1 (ko) 도금에 의한 범프 형성 방법 및 이를 이용한 인쇄회로기판제조방법
KR100897669B1 (ko) 다층 인쇄회로기판의 제조방법
JPH11289165A (ja) 多層配線基板およびその製造方法
KR100745520B1 (ko) 다층 인쇄회로기판 및 그 제조방법
KR20040065861A (ko) 전층 ｉｖｈ공법의 인쇄회로기판 및 이의 제조방법
JPH01140698A (ja) 多層印刷配線板の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100714

Termination date: 20161229