JP4630542B2 - 配線形成方法 - Google Patents

配線形成方法 Download PDF

Info

Publication number
JP4630542B2
JP4630542B2 JP2003424988A JP2003424988A JP4630542B2 JP 4630542 B2 JP4630542 B2 JP 4630542B2 JP 2003424988 A JP2003424988 A JP 2003424988A JP 2003424988 A JP2003424988 A JP 2003424988A JP 4630542 B2 JP4630542 B2 JP 4630542B2
Authority
JP
Japan
Prior art keywords
liquid
pattern
wiring
layer
component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003424988A
Other languages
English (en)
Other versions
JP2005183803A5 (ja
JP2005183803A (ja
Inventor
孝志 毛利
和夫 岩田
裕二 鶴岡
理 西脇
秀人 高山
英一 甕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2003424988A priority Critical patent/JP4630542B2/ja
Priority to US11/000,012 priority patent/US20050133823A1/en
Priority to CNB2004101016107A priority patent/CN100415068C/zh
Publication of JP2005183803A publication Critical patent/JP2005183803A/ja
Publication of JP2005183803A5 publication Critical patent/JP2005183803A5/ja
Application granted granted Critical
Publication of JP4630542B2 publication Critical patent/JP4630542B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1241Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by ink-jet printing or drawing by dispensing
    • H05K3/125Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by ink-jet printing or drawing by dispensing by ink-jet printing
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4664Adding a circuit layer by thick film methods, e.g. printing techniques or by other techniques for making conductive patterns by using pastes, inks or powders
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09881Coating only between conductors, i.e. flush with the conductors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01Tools for processing; Objects used during processing
    • H05K2203/0104Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/013Inkjet printing, e.g. for printing insulating material or resist

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は、配線を基体に形成するための、配線形成方法関するものである。
配線板は、電子機器や通信機器、コンピューター等にLSI等の半導体や各種電子部品等が実装されて用いられている。配線板は種類が多く、セラミックを基体とするもの、ガラス繊維などの補強材とエポキシ樹脂などの合成樹脂との複合材を用いるもの、ポリエステル樹脂やアラミド樹脂等の可撓性フィルムを基体とするものなどがあり、また、回路層数からみると、両面板や片面板などの同一面上の回路層が単層のものと同一面上の回路層が複数の多層板などに分けられ、それぞれ用途や要求特性に応じて使い分けられている。これら配線板はいずれも導体回路を有しており、回路パターンは機器の小形化や半導体の高性能化により高密度化している。
配線板の回路パターン形成は一般にサブトラクテイブ法により行われている。サブトラクテイブ法による回路形成は、穴開け工程、無電解メッキ工程、ドライフィルム等によるパターニング工程、電解メッキ工程、エッチング工程、半田剥離工程などを経て形成されるが、工程数が多いこと、各工程に要する時間が掛ることなどにより、製造原価に占める加工費の割合が高く、この加工費の低減が配線板業界の大きな課題になっている。特に、多層配線板の場合にこのことがいえる。また、メッキ工程やエッチング工程において発生する廃液処理等の問題も抱えている。
これらの問題を解決するため、基体の表面に導電パターン及び絶縁パターンをインクジェット方式により同時に形成することにより回路パターンを形成する配線板の形成方法が開示されている(例えば、特許文献1参照)。
特開平11−163499号公報
図4は、従来例による配線形成方法によって作成した回路パターン(導電パターン、絶縁パターン)の断面図である。従来例によるインクジェット方式によって配線を形成した場合、導電パターンと絶縁パターンとの接触領域で、図4に示すようなにじみ7がおこり、このにじみにより、意図しない部分での導通が発生することがある。
本発明の主たる目的は、上述した問題点に鑑みてなされたものであって、導電パターンと絶縁パターンを同時に基体に形成した場合においても、導電パターンと絶縁パターンとの接触領域でのにじみを抑制し、微細な回路パターンを形成することができる配線形成方法提供することである。また、本発明の他の目的は、配線の形成における回路パターンの形成工程の複雑さ、工程数の多さ、長時間を要することなどの諸問題を解決し、加工コストを廉価にし、有害なメッキ廃液やエッチング廃液の発生しない配線形成方法提供することである。
上記目的を達成するために本発明は第1の成分を含有し、導電パターンを形成する第1の液体と、前記第1の成分と接触すると該接触領域で界面凝集が生じる第2の成分を含有し、絶縁パターンを形成する第2の液体と、を互いに接触するように基体に供給することにより、前記絶縁パターンと前記導電パターンからなる配線とを前記基体に形成することを特徴とする配線形成方法に関するものである。
(作用)
導電パターンと絶縁パターンとの接触領域において界面凝集が生じることにより、導電パターンと絶縁パターンの間でのにじみを抑え、微細な回路パターンを形成することができる。ここでいう界面凝集とは、2つの異なる液体が接触したときに、接触した狭い領域(数百nm〜数μm位)で、2液の成分が凝集し、該狭い領域を挟んで、2つの異なる液体が存在している状態を示す。本発明においては、導電パターンを形成する第1の液体と、絶縁パターンを形成する第2の液体が接したときに、2液の接触領域において、凝集がおこり、界面を生じることを界面凝集と呼ぶ。第1の液体の成分に富んだ第1の液体からなる領域と、第2の液体の成分に富んだ第2の液体からなる領域と、が該界面凝集をおこした領域を挟んで、分離している状態を利用した発明である。また、第1の液体に含有される第1のポリマーと、第2の液体に含有される第2のポリマーと、が互いに混和しない2つのポリマーであった場合には、第1の液体と第2の液体とが接したとき、第1の液体と第2の液体は2つの混和しない相に分離し、界面境界で分離される。本発明においては、このような界面も界面凝集に含める。
また、スクリーン印刷機やエッチング用の設備等を必要としないため、配線の形成における回路パターンの形成工程の複雑さ、工程数の多さ、長時間を要することなどの諸問題を解決し、加工コストが廉価な配線板が形成できる。
また、有害なメッキ廃液やエッチング廃液の発生しないため、環境にやさしい配線形成方法、配線板、配線形成装置及びインクセットに関するものである。
本発明によれば、導電パターンと絶縁パターンとの接触領域において界面凝集が生じることにより、導電パターンと絶縁パターンの間でのにじみを抑え、微細な回路パターンを形成することができる。
本発明における、導電パターンと絶縁パターンからなる回路パターンを基体に形成する方法は、特に限定しないがパソコンのプリンタ等に最近良く使用されているインクジェット方式を利用するのが好適である。
インクジェット方式の場合は、回路パターンを形成する粒子の大きさを調節することにより解像度を200〜1000dpiの範囲で設定することができるため、回路パターン幅やピッチを100μm程度までに細線化することができる。従って、回路パターンの高密度化への要求にも充分対応できる。また、インクジェットプリンタとパソコン等のコンピューターを接続し、コンピューターに入力された回路パターンの図形情報により、一回の工程で導電パターンと絶縁パターンを同時に形成することができ、従来の多数の工程を経て長時間を要した回路パターン形成法と比較すると、格段に容易に短時間で回路パターン形成を行うことができる。また、スクリーン印刷機やエッチング用の設備等を必要とせず、コンピューターに連動するインクジェット方式の回路パターン形成装置と簡単な乾燥機があれば良く、設備的も安価になる。
[1.配線形成装置の構成]
図5は、本発明の実施形態の1つであるインクジェット方式を用いた配線形成装置の概観図であり、図6は第1の液体及び/または第2の液体を貯留する為の容器である。本実施形態で用いる配線形成装置は、基体6上に第1の液体と第2の液体を吐出するためのヘッド(不図示)と、第1の液体を貯留する為の第1の容器201及び第2の液体を貯留する為の第2の容器202が搭載されたキャリッジ109と、記録媒体である基体6が搭載されたステージ103と、を有する。図6の(a)は、一体型の第1の液体貯留容器及び第2の液体貯留容器の概観図である。図6の(b)は、分離型の第1の液体貯留容器及び第2の液体貯留容器の概観図である。第1の液体を貯留する為の容器201には、第1の液体をヘッドに供給するための第1の供給口203を備え、第2の液体を貯留する為の容器202には、第2の液体をヘッドに供給するための第2の供給口204を備えている。キャリッジ109の移動手段としてCRリニアモータ101を、基体6の移動手段としてステージ103およびLFリニアモータ102を有する。LFリニアモータ102は定盤108に高い剛性を保って固定されており、ステージ103が移動しても、基体6を載せるステージ表面が定盤面と常に平行になる。一方、CRリニアモータ101は定盤108の上にベース104および105を介して高い剛性を保って固定されており、キャリッジ109が定盤面、すなわちステージ表面と平行に移動するように調整されている。CRリニアモータ101およびLFリニアモータ102にはそれぞれリニアエンコーダ111、112および原点センサ106、107が内蔵されており、各リニアモータの移動時のサーボ制御入力として利用されるとともに、CRリニアモータ101側のリニアエンコーダ111は第1の液体と第2の液体の吐出タイミングの制御にも利用される。また、本配線形成装置には、コンピューター(不図示)が接続されており、コンピューターから送られた回路パターンの図形情報データに基づき、ヘッドから第1の液体と第2の液体を吐出し、導電パターンと絶縁パターンを同時に基体6の表面に形成する。
[2.基体]
本発明に使用される基体6は、形状的にはフィルム状、シート状、板状などの平面形状を有するものである。連続的に回路パターン層を形成するために、フィルム状やシート状のものが特に好ましい。また、平面でなくても、インクジェット方式による回路パターンの形成が可能であれば曲面でもかまわない。材質的には、ポリエステルフィルムや芳香族ポリアミドフイルム、ポリイミドフイルムのような熱可塑性樹脂フィルム、また、ガラス繊維やポリエステル繊維、芳香族ポリアミド繊維による織物や不織布に熱可塑性樹脂やエポキシ樹脂を含浸硬化させシート状としたもの、また、通常の配線板に用いられるガラスエポキシ積層板のような板状のもの、さらには、浸透性のある基体、紙や布のようなものをあげることができる。
[3.第1の液体と第2の液体]
本発明で使用される導電パターンを形成する第1の液体は、水、導電性材料を含有するものである。本発明に係る第1の液体調製用に使用される水としては、通常、工業用水を原料とし、脱イオン交換処理によって、陽イオン、陰イオンを除去したものが好ましい。第1の液体中における水の量は、後記する水溶性有機溶媒の種類、その割合、または第1の液体に要求される特性に応じて広い範囲で決定されるが、第1の液体に対して、一般に10〜98重量%の範囲であり、とりわけ好ましいのは40〜90重量%の範囲である。
第1の液体に使用される第1の成分である導電性材料としては、例えばレーザーアブレーションを用いて作製された平均粒子径が1〜100nm以下の金属超微粒子である。金属超微粒子としては、ITO(インジウム・スズ酸化物)、SnO2(酸化スズ)等が挙げられる。
本発明で使用される絶縁パターンを形成する第2の液体は、水、絶縁性材料及び第2の成分を含む。第2の成分は、アルカリ性水溶液であり、第1の液体に使用される導電性材料と接触すると、pH差における凝集沈澱反応により接触領域で界面凝集がおこり、第1の液体と第2の液体とのにじみを抑え、互いに分離して存在し、後処理の熱硬化処理により揮発する物質である。第2の液体に使用される水は、前述の第1の液体に用いられる水の例が挙げられる。
第2の成分として使用される物質として、任意のポリマーがあげられる。任意のポリマーの例としては、アニオン性水溶性ポリマー、揮発性アミン等を用いることができる。第2の成分の具体例として、アニオン性水溶性ポリマー;アンモニウム塩が、揮発性アミン;水酸化アンモニウムが挙げられる。また、絶縁性材料として、非イオン性ポリマーがあげられる。非イオン性ポリマーの具体例として、エポキシ樹脂等を主成分とするソルダーレジストを用いることができる。
[4.導電パターンと絶縁パターンの形成方法]
(実施例1)
本発明の第1の実施形態における導電パターンと絶縁パターンの形成方法を説明する。
本実施例では、前述の配線形成装置を使用して、配線形成装置の第1の液体容器と第2の液体容器中の第1の液体と第2の液体をヘッドから吐出して、絶縁性の基体上に導電パターンと絶縁パターンをほぼ同時に形成する。絶縁性の基体として、厚さ100μmのポリイミドフイルムを用いた。第1の液体には、導電性材料としてSnO2(酸化スズ):平均粒子径100nm以下を10重量%、水を90重量%用いる。また、第2の液体には、第2の成分として水酸化アンモニウムを10重量%、絶縁性材料としてエポキシ樹脂系のソルダーレジストを10重量%、水を80重量%用いる。
図1(a)は、本発明における回路パターンを示す図である。1は基体6上に形成された1層目の回路パターンを示し、1aは、幅150μm程度の1層目の導電パターン、1bは、1層目の絶縁パターンである。導電パターン1aを形成する、第1の液体中の導電性材料であるSnO2(酸化スズ)と、絶縁パターン1bを形成する、第2の液体中の第2の成分の水酸化アンモニウムとの接触領域で界面凝集がおきている。つまり、酸性領域(pH<7)で安定な導電性金属超微粒子であるSnO2(酸化スズ)と、アルカリ性で揮発性の高い水酸化アンモニウムとのpH差により、凝集沈澱反応が起きている。第1の液体からなる導電パターンと第2の液体からなる絶縁パターンとのにじみが、該界面凝集が生じた領域8によって抑えられ、導電パターン1aと絶縁パターン1bとが互いに分離して形成されている様子を示す。
図1(b)は、図1(a)のAA’線における断面図である。基体6上に導電パターン1aと絶縁パターン1bとが同じ厚さで形成されている。回路パターンの厚さは、本実施例の場合では25μm程度とした。図1(b)の断面図においても、基体6上の導電パターン1aと絶縁パターン1bとの接触領域で界面凝集が生じており、両パターン間のにじみを抑制している。
図1(c)は、図1(a)のDD'線における断面図である。1aは導電パターンを示し、1bは絶縁パターンを示す。
1層目の回路パターンの形成が終了したところで、配線形成装置に連続して過熱炉(図6では図示せず)を通すことにより溶剤乾燥やバインダー硬化を行う。加熱条件は、第1の液体及び第2の液体の成分に依存するものであるが、本実施例では150℃で60分の熱硬化処理を行う。尚、本熱硬化処理によって、第2の液体中の第2の成分である水酸化アンモニウムは揮発する。
第1の液体及び第2の液体が即乾性の場合は、連続でインクジェット方式による回路パターン形成を行うことができる。
(実施例2)
本発明の第2の実施形態における多層回路を形成する配線板について図2、図3で説明する。尚、本実施例で使用する第1の液体、第2の液体、および配線形成装置、硬化処理等は、第1の実施形態と同様であり、基体6上に形成された1層目の回路パターンは、図1の(a)〜(c)に示すものとする。
図2(a)は図1の1層目の回路パターンの上に2層目の回路パターンを形成した図である。2aは2層目の導電パターンであり、1層目の回路パターンと3層目の回路パターンを繋ぐ導通用の回路パターンである。2bは2層目の絶縁パターンを示す。加熱硬化処理を行った1層目の回路パターンの上に2層目の回路パターンを形成している為、1層目の回路パターンと2層目の回路パターンとは混ざり合うことなく形成される。
図2(b)は図2(a)のBB'線における断面図である。1層目の回路パターン1a、1bの上に2層目の回路パターン2a、2bが形成されており、1層目のAA'線にある導電パターン1aの上に2層目のBB´線にある導電パターン2aが重なるように形成されている。導電パターン2aと絶縁パターン2bとの接触領域で界面凝集がおこり、導電パターン2aと絶縁パターン2bとのにじみが界面凝集が生じた領域8によって抑えられ、導電パターン2aと絶縁パターン2bとが互いに分離して形成されている。2層目の回路パターンの形成が終わったところで、実施例1に示した条件で再び熱硬化処理を行う。
図3(a)は図2の2層目の回路パターンの上に3層目の回路パターンを形成した図である。3aは3層目の導電パターン、3bは3層目の絶縁パターンである。加熱硬化処理を行った2層目の回路パターンの上に3層目の回路パターンを形成している為、2層目の回路パターンと3層目の回路パターンとは混ざり合うことなく形成される。
図3(b)は図3(a)のCC'線における断面図である。図1、図2、図3のAA'、BB'、CC'における断面図はそれぞれ同じ面を示しており、従って、図3(b)は、2層目の回路パターン2a、2bの上に3層目の回路パターン3a、3bが形成され、2層目のBB'線にある導電パターン2aの上に、3層目のCC´線にある導電パターン3aの一部が形成された様子を示している。1aと3aの導電パターンは2aの導電パターンを介して導通しており、3層目の導電パターンはCC'以外のところでも、2層目の導電パターンを介して1層目の導電パターンに導通している。導電パターン3aと絶縁パターン3bとの接触領域で界面凝集がおこり、導電パターン3aと絶縁パターン3bの両パターン間のにじみを抑制している。3層目の回路パターンの形成が終わったところで、再び熱硬化処理を行う。
このように、本発明を用いて、導電パターンと絶縁パターンの形成と、硬化処理を繰返すことにより、導電性液体と絶縁性液体の接触領域でのにじみを抑えた多層配線板を形成することがでる。また、上層の導電パターンと下層の導電パターン間を導通させる導電パターンを中間層に形成することにより、スルーホール配線と同じ効果を有する配線板を形成することができ、ドリリング工程やスルーホールメッキ工程を行うことなしに、信頼性の高い多層配線板を容易に得ることができる。
(実施例3)
第1の実施例においては、ポリイミドフイルムの基体を用いた単層回路の形成例を示したが、本実施例では吸収性のある基体に回路パターンを形成した例を示す。尚、本実施例で使用する第1の液体、第2の液体、および配線形成装置は、第1の実施形態で使用したものと同様のものを用いる。
第1の実施例と同様に、導電パターンを形成する第1の液体を、絶縁パターンを形成する第2の液体からなる回路パターンを形成する。ここで、基体は吸収性のある物質(例えば紙や布)であるので、第1の液体と第2の液体中の水分が基体に吸収され、基体上に残された第1の液体中の導電性材料であるSnO2(酸化スズ)と、第2の液体中の第2の成分の水酸化アンモニウムとの接触領域で界面凝集がおこり、第1の液体からなる導電パターンと、第2の液体からなる絶縁パターンとのにじみを抑えて、微細な回路パターンの形成が可能となる。本実施例を用いれば、カードやラベルにRFID等のICチップを簡単に形成することが可能である。
(a)は、実施例1の回路パターンを示す図。(b)は、図1(a)のAA’線における断面図。(c)は図1(a)のDD’線における断面図。 (a)は、実施例2の2層目の回路パターンを示す図。(b)は、図2(a)のBB’線における断面図。 (a)は、実施例2の3層目の回路パターンを示す図。(b)は、図3(a)のCC’線における断面図。 従来例による配線形成方法によって作成した回路パターンの断面図。 本発明の配線形成装置の概観図。 (a)は、一体型の第1の液体貯留容器及び第2の液体貯留容器の概観図。(b)は、分離型の第1の液体貯留容器及び第2の液体貯留容器の概観図。
符号の説明
1 1層目の回路パターン例
1a 1層目の導電パターン
1b 1層目の絶縁パターン
2 2層目の回路パターン例
2a 2層目の導電パターン
2b 2層目の絶縁パターン
3 3層目の回路パターン例
3a 3層目の導電パターン
3b 3層目の絶縁パターン
6 基体
7 にじみ
8 界面凝集が生じた領域
101 CRリニアモータ
102 LFリニアモータ
103 ステージ
104,105 ベース
106,107 原点センサ
108 定盤
109 キャリッジ
111,112 リニアエンコーダ
201 第1の液体を貯留する為の第1の容器
202 第2の液体を貯留する為の第2の容器
203 第1の供給口
204 第2の供給口

Claims (5)

  1. 第1の成分を含有し、導電パターンを形成する第1の液体と、
    前記第1の成分と接触すると該接触領域で界面凝集が生じる第2の成分を含有し、絶縁パターンを形成する第2の液体と、
    を互いに接触するように基体に供給することにより、前記絶縁パターンと前記導電パターンからなる配線とを前記基体に形成することを特徴とする配線形成方法。
  2. 前記第1の成分は、金属超微粒子からなる導電性材料を含有し、前記第2の成分は、アニオン性水溶性ポリマーまたは揮発性アミンを含有することを特徴とする請求項1に記載の配線形成方法。
  3. 前記第2の液体を前記基体に供給して前記絶縁パターンを前記基体に形成した後に、前記絶縁パターン中の前記第2の成分を揮発させる工程を含むことを特徴とする請求項1と2のいずれかに記載の配線形成方法。
  4. 前記第2の成分を揮発させる工程は、加熱処理であることを特徴とする請求項3に記載の配線形成方法。
  5. 前記第1の液体及び前記第2の液体はそれぞれ水を含有し、インクジェット方式により前記基体に供給されることを特徴とする請求項1〜4のいずれかに記載の配線形成方法。
JP2003424988A 2003-12-22 2003-12-22 配線形成方法 Expired - Fee Related JP4630542B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2003424988A JP4630542B2 (ja) 2003-12-22 2003-12-22 配線形成方法
US11/000,012 US20050133823A1 (en) 2003-12-22 2004-12-01 Method and apparatus for forming a wiring, wiring board, and ink set
CNB2004101016107A CN100415068C (zh) 2003-12-22 2004-12-21 电路形成方法、电路板、电路形成装置和油墨装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003424988A JP4630542B2 (ja) 2003-12-22 2003-12-22 配線形成方法

Publications (3)

Publication Number Publication Date
JP2005183803A JP2005183803A (ja) 2005-07-07
JP2005183803A5 JP2005183803A5 (ja) 2007-01-11
JP4630542B2 true JP4630542B2 (ja) 2011-02-09

Family

ID=34675414

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003424988A Expired - Fee Related JP4630542B2 (ja) 2003-12-22 2003-12-22 配線形成方法

Country Status (3)

Country Link
US (1) US20050133823A1 (ja)
JP (1) JP4630542B2 (ja)
CN (1) CN100415068C (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150004354A (ko) * 2012-04-27 2015-01-12 디에스엠 아이피 어셋츠 비.브이. 전기전도성 폴리아미드 기재

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060160373A1 (en) * 2005-01-14 2006-07-20 Cabot Corporation Processes for planarizing substrates and encapsulating printable electronic features
JP2007027487A (ja) * 2005-07-19 2007-02-01 Dowa Holdings Co Ltd 導電膜または配線の形成法
US9615463B2 (en) * 2006-09-22 2017-04-04 Oscar Khaselev Method for producing a high-aspect ratio conductive pattern on a substrate
CN101772812B (zh) 2007-08-03 2015-11-25 阿尔法金属有限公司 导电图形和使用方法
JP2009054706A (ja) * 2007-08-24 2009-03-12 Ulvac Japan Ltd 電子デバイスの製造方法
US8101231B2 (en) 2007-12-07 2012-01-24 Cabot Corporation Processes for forming photovoltaic conductive features from multiple inks
KR101148679B1 (ko) * 2010-12-21 2012-05-25 삼성전기주식회사 다층 인쇄회로기판 및 그의 제조방법
US9345144B2 (en) * 2013-02-28 2016-05-17 Eastman Kodak Company Making multi-layer micro-wire structure
CN106206409B (zh) 2015-05-08 2019-05-07 华邦电子股份有限公司 堆叠电子装置及其制造方法
CN109453944B (zh) * 2018-11-06 2023-10-10 环晟光伏(江苏)有限公司 高效叠瓦组件点胶管路及高效叠瓦组件点胶方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001318133A (ja) * 2000-05-10 2001-11-16 Tech Res & Dev Inst Of Japan Def Agency 方向探知受信装置
JP2003317553A (ja) * 2002-04-22 2003-11-07 Seiko Epson Corp 膜パターンの形成方法、膜パターン形成装置、導電膜配線、多層配線基板、半導体チップの実装構造、電気光学装置、電子機器、ならびに非接触型カード媒体

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52131722A (en) * 1975-07-28 1977-11-04 Japan Synthetic Rubber Co Ltd Method of manufacturing electrostatic recording medium
JPS63175667A (ja) * 1987-01-14 1988-07-20 Matsushita Electric Ind Co Ltd 多列同時塗布方法
JPH03179794A (ja) * 1989-10-30 1991-08-05 Tokuyama Soda Co Ltd 導電性プリント基板の製造方法
US5716663A (en) * 1990-02-09 1998-02-10 Toranaga Technologies Multilayer printed circuit
CN1069387A (zh) * 1991-08-07 1993-02-24 科龙实业有限公司 电路基板穿孔电镀制造方法
US5181045A (en) * 1991-09-23 1993-01-19 Hewlett-Packard Company Bleed alleviation using pH-sensitive dyes
US5599046A (en) * 1994-06-22 1997-02-04 Scientific Games Inc. Lottery ticket structure with circuit elements
JP2000294921A (ja) * 1999-04-01 2000-10-20 Victor Co Of Japan Ltd プリンス基板及びその製造方法
JP5008216B2 (ja) * 2000-10-13 2012-08-22 株式会社アルバック インクジェット用インクの製法
US6730149B2 (en) * 2001-01-22 2004-05-04 Ricoh Company Limited Ink composition and inkjet recording method and apparatus using the ink composition
US6805940B2 (en) * 2001-09-10 2004-10-19 3M Innovative Properties Company Method for making conductive circuits using powdered metals
US7442408B2 (en) * 2002-03-26 2008-10-28 Hewlett-Packard Development Company, L.P. Methods for ink-jet printing circuitry
JP2004012902A (ja) * 2002-06-07 2004-01-15 Fuji Photo Film Co Ltd 描画装置及びこの描画装置を用いた描画方法
US7152957B2 (en) * 2002-12-18 2006-12-26 Canon Kabushiki Kaisha Recording device board having a plurality of bumps for connecting an electrode pad and an electrode lead, liquid ejection head, and manufacturing method for the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001318133A (ja) * 2000-05-10 2001-11-16 Tech Res & Dev Inst Of Japan Def Agency 方向探知受信装置
JP2003317553A (ja) * 2002-04-22 2003-11-07 Seiko Epson Corp 膜パターンの形成方法、膜パターン形成装置、導電膜配線、多層配線基板、半導体チップの実装構造、電気光学装置、電子機器、ならびに非接触型カード媒体

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150004354A (ko) * 2012-04-27 2015-01-12 디에스엠 아이피 어셋츠 비.브이. 전기전도성 폴리아미드 기재
KR102066304B1 (ko) * 2012-04-27 2020-01-14 디에스엠 아이피 어셋츠 비.브이. 전기전도성 폴리아미드 기재

Also Published As

Publication number Publication date
CN100415068C (zh) 2008-08-27
US20050133823A1 (en) 2005-06-23
CN1638605A (zh) 2005-07-13
JP2005183803A (ja) 2005-07-07

Similar Documents

Publication Publication Date Title
JPH11163499A (ja) プリント配線板の製造方法及びこの製造方法によるプリント配線板
KR100276193B1 (ko) 인쇄회로판,ic카드및그제조방법
CN100525588C (zh) 形成抗焊剂图形的方法
JP4630542B2 (ja) 配線形成方法
JP4555323B2 (ja) 多層印刷回路基板の製造方法、多層印刷回路基板及び真空印刷装置
US6872321B2 (en) Direct positive image photo-resist transfer of substrate design
EP1622435A1 (en) Method of manufacturing an electronic circuit assembly using direct write techniques
CN106255325A (zh) 一种考虑蚀刻因子的线路板焊盘的异形补偿方法
KR100598274B1 (ko) 저항 내장형 인쇄회로기판 및 그 제조 방법
US7775177B2 (en) Circuit pattern forming device and circuit pattern forming method
US20120008287A1 (en) Electronic component module and method of manufacturing the same
CN103108491A (zh) 电路板及其制作方法
JP2003309346A (ja) プリント基板高速作成方法
US7867561B2 (en) Circuit pattern forming method and circuit pattern forming device
JP2005101436A (ja) 配線基板およびその製造方法
KR102218059B1 (ko) 삼차원 프린팅 방식에 의한 다층 인쇄회로기판 형성 방법
US20050272249A1 (en) Method and system for producing conductive patterns on a substrate
CN103052263A (zh) 印刷布线板的制造方法以及印刷布线板
JP2010284801A (ja) インク受容層塗工液、導電パターン製造方法および導電性インクジェットインク
JP2006100463A (ja) プリント配線板用層間絶縁層、プリント配線板およびその製造方法
US7829135B2 (en) Method and apparatus for forming multi-layered circuit pattern
JP4209459B1 (ja) プリント配線基板の製造方法及びプリント配線基板
JP4637389B2 (ja) 多層配線基板の製造方法
JP4366377B2 (ja) 回路パターン形成方法および回路パターン形成装置
JP2007005425A (ja) 多層回路基板形成方法及び多層回路基板形成装置

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061120

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061120

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20100201

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100527

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100601

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20100630

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100712

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101102

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101115

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131119

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees