JP4555323B2 - 多層印刷回路基板の製造方法、多層印刷回路基板及び真空印刷装置 - Google Patents

多層印刷回路基板の製造方法、多層印刷回路基板及び真空印刷装置 Download PDF

Info

Publication number
JP4555323B2
JP4555323B2 JP2007242702A JP2007242702A JP4555323B2 JP 4555323 B2 JP4555323 B2 JP 4555323B2 JP 2007242702 A JP2007242702 A JP 2007242702A JP 2007242702 A JP2007242702 A JP 2007242702A JP 4555323 B2 JP4555323 B2 JP 4555323B2
Authority
JP
Japan
Prior art keywords
circuit board
printed circuit
multilayer printed
head
vacuum chamber
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007242702A
Other languages
English (en)
Other versions
JP2008078657A (ja
Inventor
聖 日 呉
在 ▲祐▼ ▲鄭▼
誠 男 趙
Original Assignee
三星電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三星電機株式会社 filed Critical 三星電機株式会社
Publication of JP2008078657A publication Critical patent/JP2008078657A/ja
Application granted granted Critical
Publication of JP4555323B2 publication Critical patent/JP4555323B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/14Structural association of two or more printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4664Adding a circuit layer by thick film methods, e.g. printing techniques or by other techniques for making conductive patterns by using pastes, inks or powders
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00Nanotechnology for materials or surface science, e.g. nanocomposites
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/08Treatments involving gases
    • H05K2203/085Using vacuum or low pressure
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/0026Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0035Etching of the substrate by chemical or physical means by laser ablation of organic insulating material of blind holes, i.e. having a metal layer at the bottom
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1216Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by screen printing or stencil printing
    • H05K3/1233Methods or means for supplying the conductive material and for forcing it through the screen or stencil
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1241Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by ink-jet printing or drawing by dispensing
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24893Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including particulate material
    • Y10T428/24909Free metal or mineral containing

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Screen Printers (AREA)
  • Laser Beam Processing (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Description

本発明は多層印刷回路基板の製造方法と、この製造方法に用いる真空印刷装置及び製造された多層印刷回路基板に関するものである。
最近、ユビキタス時代の到来とともに、低費用の電子機器の製造方法に対する研究が広く行われている。今までは電子機器の伝導性配線を形成するために、主としてマスクの製版、露光、現像、エッチング、剥離、洗浄、乾燥などの複雑な単位工程から構成されたフォトリソグラフィ工法が用いられていた。
フォトリソグラフィ工法は、マスクの製版及び感光材料の塗布(またはラミネーション)、選択的な露光及び化学的エッチング工程などの湿式工程を用いて伝導性の配線を形成する方法であり、多量の製品を生産するのに適した工程である。しかし、多品種で少量生産の製品を製造するには次のような問題点があった。
第一に、多層印刷回路基板の銅箔基板面に塗布されるか、またはラミネートされた感光層の選択的な露光のために製造されるマスクの製版工程は、PETフィルム上に高性能のレーザプロッタを用いてパターンを形成して製造される。このようなマスクの製版工程は多層印刷回路基板に形成される伝導性配線の品質に直接的に影響を及ぼす段階であり、PETフィルム上に印刷して形成されたパターンのピンホール(pin hole)、オープン(open)、ショート(short)現象は伝導性配線に不良を発生させる原因となる。したがって、マスクの製版工程の後に、このような不良を捜し出すための検査工程が必須となる。また、マスクの製版に用いられるPETフィルムは、印刷、現像の工程及び温度変化によって容易に収縮したり、膨脹したりするので、このような収縮及び膨脹の程度を測定するためにX、Yスケールの検査工程も必要となる。そして、収縮及び膨脹の程度が激しい場合には製版工程を新たに行わなくてはならないという短所があった。
第二は、フォトリソグラフィ工程は湿式工程であり、マスクの製版工程の後にプリント基板用基板上に所望の伝導性配線を形成するために感光性塗布またはラミネーティング、紫外線照射による感光層の硬化(露光)、未硬化感光層の除去(現像)、銅箔エッチング及び残留感光層の除去(剥離)などの工程が行われる。これらの工程は、大規模な設備及び装置への投資が必要になり工程費用が高くなる原因となっている。また、多量の有機溶剤の使用及び廃有機溶剤が発生するので、多くの環境への問題を引き起こしている。さらに、このような湿式工程は基板及び印刷回路基板に伸縮する変形を引き起こし、多層回路基板を製造する際に層間の位置整合度などに問題を発生させる恐れもあった。
最後に、層間接続においても、フォトリソグラフィ工程のような湿式工程を用いて層間接続をする場合、前記のような基板の伸縮変形による不良の発生、環境の問題などは依然として残っている。このような問題点を解決するために、最近では感光性樹脂を塗布した後またはラミネーティングした後に露光及び現像の工程を用いてフォトビアを形成し、スクリーン印刷を用いて伝導性ペーストを印刷する乾式工程が提案されている。しかし、この場合でもフォトビアを形成するためのマスクの製版及び感光層の露光、現像工程を行わなくてはならないので、前述したマスク製版の問題点及び多種の少量生産には適用しにくいという問題点は依然として残っている。
本発明は前述した従来の問題点を解決するために案出されたものであり、本発明の目的は、湿式工程を行わずにマスクの製造なしで層間接続を行うことのできる多層印刷回路基板の製造方法を提供することにある。
本発明の他の目的は、前記製造方法によって製造された多層印刷回路基板を提供することにある。
本発明のさらに他の目的は、上述した多層印刷回路基板の製造方法において層間接続のために使用することのできる真空印刷装置を提供することにある。
前述した技術的課題を解決するために、本発明の一実施形態によれば、(a)基板を用意する段階と、(b)前記基板上にインクジェット方式の印刷によって配線を形成する段階と、(c)前記基板上に熱硬化性高分子化合物を用いて絶縁層を形成する段階と、(d)前記絶縁層上にレーザを照射してビアホールを形成する段階と、(e)前記ビアホールの内部に真空印刷方式によって金属ナノ粒子のペーストを充填する段階とを含むことを特徴とする多層印刷回路基板の製造方法が提供される。
好ましい実施例によれば、前記(b)段階は、基板上に金属ナノインクをインクジェット方式で印刷した後に、150ないし300℃の温度で焼結することで配線を形成する。
ここで、前記金属ナノインクは、金、銀、パラジウム、白金、銅、ニッケル、コバルト、タングステン、鉄及びこれらの合金からなる群より選択された少なくとも一つの金属ナノ粒子を含んでいる。また、前記金属ナノ粒子の大きさは、1ないし100nmであることが好ましい。
前記(c)段階で用いられる熱硬化性高分子化合物はエポキシ樹脂を含んでいることが好ましい。
好ましい実施例によれば、前記(c)段階は、前記熱硬化性高分子化合物の絶縁層をドライフィルム形態で製造する段階と、前記ドライフィルム形態の絶縁層をラミネーション工程で基板上に積層する段階と、前記絶縁層を100ないし250℃の温度で30ないし120分間熱硬化させる段階とを含んでいる。
また、前記(d)段階で用いるレーザは、COレーザまたはYAGレーザであることが好ましい。
本発明に係る多層印刷回路基板の製造方法は、前記(d)段階の後に、前記絶縁層の表面をデスミア処理する段階をさらに含むことができる。
好ましい実施例によれば、前記(e)段階は、真空チャンバと、前記真空チャンバに繋がった真空ポンプと、前記真空チャンバの内部に位置し、金属ナノ粒子のペーストをスクリーン印刷するヘッド(head)と、前記ヘッドの内部に位置するスクィージと、前記ヘッドに接続され、前記真空チャンバの外部の大気と連結されてヘッドの内部の圧力を真空チャンバの内部の圧力より高く維持するヘッド連結部とを備えている真空印刷装置を用いて行われる。
ここで、前記真空チャンバと前記ヘッドの内部との圧力差及びスクィージによって加えられる圧力により、金属ナノ粒子のペーストをビアホールの内部に充填する真空印刷方式で行われる。
また、本発明に係る多層印刷回路基板の製造方法は、前記(e)段階の後に、充填された前記金属ナノ粒子のペーストを150ないし300℃の温度で30ないし120分間熱処理する段階をさらに含むことができる。
本発明では前記(a)段階ないし(e)段階を反復して行うことにより多層印刷回路基板を製造することができる。
本発明の他の実施形態によれば、上述した製造方法によって製造された多層印刷回路基板を提供する。
本発明のさらに他の実施形態によれば、多層印刷回路基板の製造方法において、層間接続のためにビアホールに金属ナノ粒子のペーストを充填する真空印刷装置であって、真空チャンバと、前記真空チャンバに繋がった真空ポンプと、前記真空チャンバの内部に位置し、金属ナノ粒子のペーストをスクリーン印刷するヘッド(head)と、前記ヘッドの内部に位置するスクィージと、前記ヘッドに接続され、前記真空チャンバの外部の大気と連結されてヘッドの内部の圧力を真空チャンバの内部の圧力より高く維持するヘッド連結部とを備えている真空印刷装置を提供する。
本発明に係る多層印刷回路基板の製造方法によれば、配線を形成する際にフォトリソグラフィ工程を行うことなく直接印刷方式によって配線を形成することができるので、原価を節減することができ、環境にも悪影響を与えることがなくなる。また、基板の伸縮変形による不良の発生を除去することができ、ラミネーティング方式で絶縁層を形成したことによって表面の平滑度が優れ、LDA及び真空印刷による層間接続により、ビアホールの解像度が高く、クラック及び空隙のない多層印刷回路基板を大量生産することができる。また、金属ナノ粒子のペーストを用いることにより低温焼成が可能であり、高い伝導度を得ることができる。
以下、添付図面を参照して本発明に係る多層印刷回路基板の製造方法及びこれに用いる真空印刷装置についてより詳細に説明する。
図1は本発明に係る多層印刷回路基板の製造方法を概略的に示す工程図である。
図1を参照すると、本発明に係る多層印刷回路基板の製造方法は、(a)基板を用意する段階と、(b)前記基板上にインクジェット方式の印刷で配線を形成する段階と、(c)前記基板上に熱硬化性高分子化合物を用いて絶縁層を形成する段階と、(d)前記絶縁層上にレーザを照射してビアホールを形成する段階と、(e)前記ビアホールの内部に真空印刷方式で金属ナノ粒子のペーストを充填する段階とを含んでいる。
本発明に係る多層印刷回路基板の製造方法では、先ず、基板を用意する(a段階)。
ここで、前記基板は印刷回路基板(PCB)として一般に用いられているポリマー基板であり、熱硬化に耐えられ、尚且つ絶縁性であれば特に制限はない。具体的な例としては、フェノール樹脂またはエポキシ樹脂を用いた基板などを使用することができ、フレキシブル回路基板に適切なポリイミド基板を使用することもできる。
基板を用意したら、次に前記基板上にインクジェット方式の印刷を用いて配線を形成する(b段階)。
インクジェット方式の印刷は、設計されたデータにしたがい、直接印刷することによって所望のパターンを形成することができる技術である。したがって、既存のフォトリソグラフィ工程におけるマスクの製版、ラミネーション、露光、現像、エッチング、剥離などの工程を削除することができる。このような工程を削除することによって原価の節減は勿論、不良要素を除去することができるので、印刷配線の品質を向上させることができる。
好ましい実施例によれば、前記(b)段階は金属ナノインクを基板上にインクジェット方式で印刷した後に150ないし300℃の温度で焼結して配線を形成する。ここで、前記金属ナノインクは、金、銀、パラジウム、白金、銅、ニッケル、コバルト、タングステン、鉄及びこれらの合金からなる群より選択された少なくとも一つの金属ナノ粒子を含み、前記金属ナノ粒子の大きさは1ないし100nmであることが好ましい。
一般的に粒子の大きさが100nm以下になると、粒子の相対的な表面積が非常に大きく増加して一般の金属粒子とは異なる特性を示すことになる。特に金属粒子の融点が低下して200℃程度で溶融が始まって焼結が可能になり、焼成された金属パターンの電気伝導度がバルク金属の電気伝導度と類似した値を示すことになる。したがって、熱に脆弱であった高分子基板上における配線の形成を容易に行うことができる。一方で、粒子の大きさが1nm未満になると、ナノ粒子の特性を制御することが難しく、実際に1nm以下で存在することも難しいので好ましくはない。
このような粒子の大きさを有する金属ナノ粒子を用いれば、前記のように印刷された配線を150ないし300℃の温度で焼結させることができ、より好ましくは200ないし250℃で焼結させることができる。温度が150℃未満であれば効果的に金属ナノ粒子を溶融させることが難しく、300℃を超過すると高分子基板を劣化または分解させてしまう。
このようにして配線が形成されたら、次に前記基板上に熱硬化性高分子化合物を用いて絶縁層を形成する(c段階)。
多層印刷回路基板の層間絶縁層を形成する物質として、熱硬化性高分子化合物を用いることが好ましい。ここで、熱可焼性高分子化合物を用いると、耐熱性が脆弱であり、金属ナノインクで印刷した伝導性配線を硬化させる際に、収縮または分解などによって多層印刷回路基板の層間整合度に問題を起こす場合がある。また、光硬化高分子化合物を用いた場合には耐熱特性及び吸湿性に優れているため機械的物性を低下させる恐れがあり、活用できる材料の種類も制限されているので好ましくない。
絶縁層として用いる熱硬化性高分子化合物の具体的な例としては、エポキシ樹脂を挙げることができるが、これに限定されるわけではない。
好ましい実施例によれば、前記絶縁層の形成過程は、熱硬化性高分子化合物の絶縁層をドライフィルム形態で製造する段階と、前記ドライフィルム形態の絶縁層をラミネーション工程で基板上に積層する段階と、前記絶縁層を100ないし250℃の温度で30ないし120分間熱硬化させる段階とを含むことができる。
このようにドライフィルムを形成した後にラミネーション工程を用いて絶縁層を形成すれば、ラミネーティングの際に100ないし200℃の高温加圧の圧着によって優れた平滑度を得ることができ(絶縁層の厚み偏差±5%以内)、インクジェット方式の印刷による微細配線の形成ができるので、高密度配線基板の製造が可能になる。ここで、ラミネーションされた高分子化合物の絶縁層は100ないし250℃で30ないし120分間熱硬化させることにより絶縁層を形成することになる。
こうして絶縁層が形成されたら、次に前記絶縁層上にレーザを照射してビアホールを形成する(d段階)。
既存の方法では、ビアホールを形成するために感光性樹脂化合物からなる絶縁層を形成した後に、マスクの製版、露光、現像の工程を行うが、露光工程において使用されるUV光は散乱光なので、現像の後に形成されたビアホールが鮮明ではなく、実現できるビアホールの大きさも制限される。
これに対して、本発明は層間接続のためにLDA(Laser Direct Ablation)方式、すなわち、レーザを照射して絶縁層の所定の部位を除去することによりビアホールを形成する。レーザは集積度の高い平衡光であり、実現できるビアホールの解像度が非常に優れ、直接パターン形成方法を用いているので、マスクの製版のような付加工程が不要である。本発明において、レーザとしてCOレーザまたはYAGレーザを用いることにより、優れた解像度を得ることができ、ほぼ0.5mmの大きさを有するビアホールを形成することも可能である。
本発明に係る多層印刷回路基板の製造方法では、前記(d)段階の後に前記絶縁層の表面をデスミア処理する段階をさらに含むことが可能である。ビアホールが形成された絶縁層の表面を過マンガン酸カリウムなどのエッチング液でデスミア処理すると、絶縁層表面に粗さ(roughness)が形成されるので、後続の工程でビアホールを形成したり、インクジェットの配線を形成したりする際に、金属ナノ粒子のペーストまたは金属ナノインクをより一層よく付着させることができる。
前記絶縁層上にビアホールの形成が終了したら、次に前記ビアホールの内部に真空印刷方式により金属ナノ粒子のペーストを充填する(e段階)。
既存の方法では、ビアホールの内部に導電性物質を充填するためにメッキを行ったり、一般的な導電性ペーストをスクィージで押し詰めたりする方式を用いていた。しかし、メッキ工程の場合には、湿式工程であるため基板が伸縮してしまう問題を解決することが難しい。また、導電性ペーストをスクィージで押し詰める方式は導電性ペースト内にバインダ成分が残留して高い伝導度を実現することが難しかった。また、バインダを除去するために500℃以上の温度を加えると、基板を構成する高分子物質が劣化及び分解するので、ビアホールの内部にペーストをぎっしりと押し詰めることができず、クラック、空隙などが発生して信頼度が落ちていた。
よって、本発明ではビアホールの内部に真空印刷方式を用いて金属ナノ粒子のペーストを充填することにより層間接続を可能にした。この際、用いられる金属ナノ粒子のペーストは、インクジェットで配線を形成する際に用いた金属ナノインクを濃縮させてペースト化したものであり、真空印刷ができるように変形させて用いている。
前記金属ナノ粒子のペーストをビアホールの内部に充填する方法は図2に示した真空印刷装置を用いて行うことができる。
図2を参照すると、真空印刷装置は、真空チャンバ10と、前記真空チャンバ10に繋がった真空ポンプ20と、前記真空チャンバ10の内部に位置し、金属ナノ粒子のペーストをスクリーン印刷することができるヘッド(head)30と、前記ヘッド30の内部に位置するスクィージ40と、前記ヘッド30に接続され、前記真空チャンバ10の外部の大気と連結されてヘッド30の内部の圧力を真空チャンバ10内部の圧力より高く維持できるヘッド連結部50とを備えている。
印刷される基板は、真空ポンプ20が連結されている真空チャンバ10内に位置することになり、ヘッド30内にはスクィージ40が備えられている。前記ヘッド30はヘッド連結部50により外部の大気と連結されているので、真空チャンバ10内部の圧力よりも高い圧力を維持できるようになっている。
金属ナノ粒子のペーストを前記ヘッド30の内部に入れて、真空ポンプ20を用いて真空チャンバ10の内部を減圧しながらスクィージ40を作動させると、真空チャンバ10とヘッド30内部との間の圧力差及びスクィージ40によって加えられる圧力によってビアホールの内部に金属ナノ粒子のペーストが充填されることになる。このように真空印刷方式を用いれば、金属ナノ粒子のペーストがビアホールの内部にぎっしりと充填され、ペースト内の溶剤が容易に除去できるので、焼成の際にクラック及び空隙の発生を抑制して信頼性の高い印刷回路基板を製造することができる。
金属ナノ粒子のペーストをビアホールの内部に充填した後に、前記充填された金属ナノ粒子のペーストを150ないし300℃の温度で30ないし120分間熱処理することにより焼結させる。
こうして金属ナノ粒子のペーストがビアホールに充填されると、次にその上面にインクジェット方式で配線が形成される(f段階)。
このようにして、本発明によれば、前記(a)段階ないし(f)段階と、追加的な段階を反復することによって信頼性の高い多層印刷回路基板を製造することができる。
次に、以下の実施例を通して本発明をより詳細に説明するが、下記の実施例は単なる説明のためのものであって、本発明を制限するものではない。
[製造例1]銀ナノ粒子のペーストの製造
5Lの3口フラスコにポリビニルピロリドン1、200g、グルコース56.2g、エチレングリコール2、600gを入れて撹拌しながら150℃まで昇温させた。反応物が完全に溶けると、エチレングリコール800gにAgNO600gを完全に溶かしてフラスコに素早く入れる。この際、反応溶液は黒色を示し、時間の経過に応じて茶色から胆汁色に変わる。反応温度が160℃になると、それ以上の粒子成長を防止するために過量のエチレングリコールをフラスコに素早く入れて反応を終結させる。過量のアセトンを反応終結物に投入し、混合して2500rpmで2分間遠心分離して粒子を沈殿及び乾燥させることによって銀ナノ粒子を製造する。このように製造した銀ナノ粒子を真空印刷に適したペーストで製造するために、次のような方法を用いた。エタノールに銀ナノ粒子を分散させて含量が80wt%である銀溶液を製造し、超音波を用いて超音波分散させた。分散力が弱くて固まっている粒子を除去するために高速遠心分離及びフィルタ処理を行った。遠心分離は3000rpmの速度で10分間行い、上澄液のみを集めて1μm口径のフィルタを通過させることにより銀コロイドを得た。銀コロイド75gとエチレングリコール10g及びグリセロール10g、ポリエチレングリコール5gを混合して真空印刷用の銀ナノ粒子のペーストを製造した。
基板としてポリイミドフィルムを用意し、ナノ金属インク印刷用インクジェットプリンタを用いて銀ナノインクを印刷した後に、200℃で1時間硬化させて配線を形成した。絶縁層の形成のために日本の味の素ファインテクノ社のPETフィルム上にエポキシ化合物がコーティングされたABF−SHフィルムを、Morton CVA 725 vacuum laminatorを用いて90℃、2.0mbarで50秒間両面に真空ラミネーティングした。その後に、100℃、2kgf/cm2で2分間加熱圧着作業をしてからPETフィルムを除去した。170℃で30分間硬化させた後に、COレーザを用いてビアホールを形成し、過マンガン酸カリウムでデスミアして絶縁層の表面に粗さを形成した。ビアホールの内部に前記製造例で製造した銀ナノ粒子のペーストを図2の真空印刷装置を用いて充填した後、200℃で60分間硬化させて基板を製作した。そして、前述した工程を反復することにより多層印刷回路基板を製作した。
本発明は前記実施例に限定されるわけではなく、本発明の思想内において当分野における通常の知識を有する者により多くの変形が可能であることは勿論である。
本発明に係る多層印刷回路基板の製造方法を概略的に示す工程図である。 本発明の多層印刷回路基板の製造方法において、層間接続のために用いられる真空印刷装置の構造を示す図である。
符号の説明
10 真空チャンバ
20 真空ポンプ
30 ヘッド(head)
40 スクィージ
50 ヘッドの連結部

Claims (12)

  1. (a)基板を用意する段階と、
    (b)前記基板上にインクジェット方式の印刷によって配線を形成する段階と、
    (c)前記基板上に熱硬化性高分子化合物を用いて絶縁層を形成する段階と、
    (d)前記絶縁層上にレーザを照射してビアホールを形成する段階と、
    (e)前記ビアホールの内部に、真空チャンバと、前記真空チャンバに繋がった真空ポンプと、前記真空チャンバの内部に位置し、金属ナノ粒子のペーストをスクリーン印刷するヘッド(head)と、前記ヘッドの内部に位置するスクィージと、前記ヘッドに接続され、前記真空チャンバの外部の大気と連結されて前記ヘッドの内部の圧力を前記真空チャンバの内部の圧力より高く維持するヘッド連結部とを備えた真空印刷装置を用いる真空印刷方式によって金属ナノ粒子を含むインクを濃縮して得られた金属ナノ粒子のペーストを充填し、前記真空チャンバと前記ヘッド内部との圧力差及び前記スクィージによって加えられる圧力により、前記ビアホールの内部に前記金属ナノ粒子のペーストを充填する段階と
    を含むことを特徴とする多層印刷回路基板の製造方法。
  2. 前記(b)段階は、前記基板上に金属ナノインクをインクジェット方式で印刷した後に、150ないし300℃の温度で焼結することで配線を形成することを特徴とする請求項1に記載の多層印刷回路基板の製造方法。
  3. 前記金属ナノインクは、金、銀、パラジウム、白金、銅、ニッケル、コバルト、タングステン、鉄及びこれらの合金からなる群より選択された少なくとも一つの金属ナノ粒子を含んでいることを特徴とする請求項2に記載の多層印刷回路基板の製造方法。
  4. 前記金属ナノ粒子の大きさは、1ないし100nmであることを特徴とする請求項3に記載の多層印刷回路基板の製造方法。
  5. 前記熱硬化性高分子化合物は、エポキシ樹脂を含んでいることを特徴とする請求項1乃至請求項4のいずれか1項に記載の多層印刷回路基板の製造方法。
  6. 前記(c)段階は、
    前記熱硬化性高分子化合物の絶縁層をドライフィルム形態で製造する段階と、
    前記ドライフィルム形態の絶縁層をラミネーション工程で前記基板上に積層する段階と、
    前記絶縁層を100ないし250℃の温度で30ないし120分間熱硬化させる段階と
    を含むことを特徴とする請求項1乃至請求項5のいずれか1項に記載の多層印刷回路基板の製造方法。
  7. 前記レーザは、COレーザまたはYAGレーザであることを特徴とする請求項1乃至請求項6のいずれか1項に記載の多層印刷回路基板の製造方法。
  8. 前記(d)段階の後に、前記絶縁層の表面をデスミア処理する段階をさらに含むことを特徴とする請求項1乃至請求項7のいずれか1項に記載の多層印刷回路基板の製造方法。
  9. 前記(e)段階の後に、充填された前記金属ナノ粒子のペーストを150ないし300℃の温度で30ないし120分間熱処理する段階をさらに含むことを特徴とする請求項1乃至請求項のいずれか1項に記載の多層印刷回路基板の製造方法。
  10. 前記(a)段階ないし(e)段階を反復して行うことを特徴とする請求項1に記載の多層印刷回路基板の製造方法。
  11. 請求項1ないし請求項10に記載された製造方法によって製造されることを特徴とする多層印刷回路基板。
  12. 多層印刷回路基板の製造方法において、層間接続のためにビアホールに金属ナノ粒子のペーストを充填する真空印刷装置であって、
    真空チャンバと、
    前記真空チャンバに繋がった真空ポンプと、
    前記真空チャンバの内部に位置し、金属ナノ粒子のペーストをスクリーン印刷するヘッド(head)と、
    前記ヘッドの内部に位置するスクィージと、
    前記ヘッドに接続され、前記真空チャンバの外部の大気と連結されて前記ヘッドの内部の圧力を前記真空チャンバの内部の圧力より高く維持するヘッド連結部と
    を備えていることを特徴とする真空印刷装置。
JP2007242702A 2006-09-20 2007-09-19 多層印刷回路基板の製造方法、多層印刷回路基板及び真空印刷装置 Expired - Fee Related JP4555323B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060091293A KR100796524B1 (ko) 2006-09-20 2006-09-20 다층 인쇄회로기판 제조방법

Publications (2)

Publication Number Publication Date
JP2008078657A JP2008078657A (ja) 2008-04-03
JP4555323B2 true JP4555323B2 (ja) 2010-09-29

Family

ID=39188952

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007242702A Expired - Fee Related JP4555323B2 (ja) 2006-09-20 2007-09-19 多層印刷回路基板の製造方法、多層印刷回路基板及び真空印刷装置

Country Status (3)

Country Link
US (1) US20080070011A1 (ja)
JP (1) JP4555323B2 (ja)
KR (1) KR100796524B1 (ja)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008153470A (ja) * 2006-12-18 2008-07-03 Renesas Technology Corp 半導体装置および半導体装置の製造方法
TW200839903A (en) * 2007-03-21 2008-10-01 Advanced Semiconductor Eng Method for manufacturing electrical connections in wafer
US7910837B2 (en) 2007-08-10 2011-03-22 Napra Co., Ltd. Circuit board, electronic device and method for manufacturing the same
US7980445B2 (en) * 2008-01-23 2011-07-19 International Business Machines Corporation Fill head for full-field solder coverage with a rotatable member
WO2010023993A1 (ja) * 2008-08-27 2010-03-04 富士高分子工業株式会社 発光装置及びその製造方法
KR101243837B1 (ko) * 2009-10-23 2013-03-20 한국전자통신연구원 다층 배선 연결 구조 및 그의 제조 방법
KR101069890B1 (ko) * 2009-11-16 2011-10-05 삼성전기주식회사 인쇄회로기판 제조방법
KR101089923B1 (ko) * 2009-12-01 2011-12-05 삼성전기주식회사 인쇄회로기판의 제조방법
JP5439165B2 (ja) * 2009-12-28 2014-03-12 株式会社フジクラ 多層配線板及びその製造方法
KR101272664B1 (ko) 2011-12-28 2013-06-10 주식회사 아모그린텍 시드층 및 도금층을 포함하는 금속 패턴을 포함하는 다층 인쇄 회로 기판 및 이의 제조 방법
US9801277B1 (en) 2013-08-27 2017-10-24 Flextronics Ap, Llc Bellows interconnect
CN103491725B (zh) * 2013-09-03 2016-08-24 珠海镇东有限公司 一种局部真空塞孔装置
US9565748B2 (en) * 2013-10-28 2017-02-07 Flextronics Ap, Llc Nano-copper solder for filling thermal vias
JP6138026B2 (ja) 2013-11-12 2017-05-31 日本メクトロン株式会社 導電ペーストの充填方法、および多層プリント配線板の製造方法
JPWO2016189577A1 (ja) * 2015-05-22 2018-03-15 富士機械製造株式会社 配線形成方法
DE102016006813B4 (de) 2016-06-03 2021-04-08 Ksg Austria Gmbh Verfahren zur Herstellung einer Mehrlagenleiterplatte mit Kontaktierung von Innenlagen sowie Mehrlagenleiterplatte
JP6314195B2 (ja) * 2016-10-20 2018-04-18 住友電工プリントサーキット株式会社 プリント配線板及び該プリント配線板の製造方法
WO2018136036A1 (en) 2017-01-17 2018-07-26 Hewlett-Packard Development Company, L.P. Multi-layered printed circuit board
WO2018163191A1 (en) * 2017-03-08 2018-09-13 Simon Adarsh Improved process for deposition and forming multi-layer nano metal particle based compound materials
CN110190002B (zh) 2019-07-04 2021-01-12 环维电子(上海)有限公司 一种半导体组件及其制造方法
KR102177334B1 (ko) 2020-07-27 2020-11-10 강국환 멀티 비아홀(multi via hole)을 이용한 인쇄회로기판
CN114745875B (zh) * 2022-06-08 2022-09-23 芯体素(杭州)科技发展有限公司 一种高精密多层线路板及其3d打印制备方法
WO2024151052A1 (ko) * 2023-01-09 2024-07-18 엘지이노텍 주식회사 산화도 측정 장치 및 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09239953A (ja) * 1996-03-13 1997-09-16 Sony Corp スクリーン印刷装置及びスクリーン印刷方法
JPH1051124A (ja) * 1996-07-29 1998-02-20 Toshiba Corp はんだペースト印刷装置及びはんだペースト印刷方法
JP2002299833A (ja) * 2001-03-30 2002-10-11 Harima Chem Inc 多層配線板およびその形成方法
JP2003023246A (ja) * 2001-07-06 2003-01-24 Sumitomo Metal Mining Co Ltd ペーストのビア充填方法
JP2004319926A (ja) * 2003-04-21 2004-11-11 Mitsui Chemicals Inc 回路基板およびその製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3937865A (en) * 1970-11-11 1976-02-10 Koninklijke Papierfabrieken Van Gelder Zonen N.V. Reinforced plastics carrier for printed circuits
US4693179A (en) * 1984-12-10 1987-09-15 Lockwood Technical, Inc. Temperature controlled rotary screen printing apparatus
US7049528B2 (en) * 2002-02-06 2006-05-23 Ibiden Co., Ltd. Semiconductor chip mounting wiring board, manufacturing method for same, and semiconductor module
JP2003243327A (ja) * 2002-02-20 2003-08-29 Seiko Epson Corp 電子デバイス、配線形成方法および配線形成装置
US20040178391A1 (en) * 2003-01-29 2004-09-16 Conaghan Brian F. High conductivity inks with low minimum curing temperatures
KR100490973B1 (ko) 2003-06-19 2005-05-24 주식회사 디에이피 메탈 마스크 및 그 제조 방법과 이를 이용하여 다층인쇄회로기판을 제조하는 방법
KR20060111449A (ko) * 2003-09-24 2006-10-27 이비덴 가부시키가이샤 인터포저, 다층프린트배선판
KR20050089234A (ko) 2004-03-04 2005-09-08 주식회사 에스아이 플렉스 양면 연성 인쇄회로기판 및 그 제조 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09239953A (ja) * 1996-03-13 1997-09-16 Sony Corp スクリーン印刷装置及びスクリーン印刷方法
JPH1051124A (ja) * 1996-07-29 1998-02-20 Toshiba Corp はんだペースト印刷装置及びはんだペースト印刷方法
JP2002299833A (ja) * 2001-03-30 2002-10-11 Harima Chem Inc 多層配線板およびその形成方法
JP2003023246A (ja) * 2001-07-06 2003-01-24 Sumitomo Metal Mining Co Ltd ペーストのビア充填方法
JP2004319926A (ja) * 2003-04-21 2004-11-11 Mitsui Chemicals Inc 回路基板およびその製造方法

Also Published As

Publication number Publication date
US20080070011A1 (en) 2008-03-20
JP2008078657A (ja) 2008-04-03
KR100796524B1 (ko) 2008-01-21

Similar Documents

Publication Publication Date Title
JP4555323B2 (ja) 多層印刷回路基板の製造方法、多層印刷回路基板及び真空印刷装置
KR100276193B1 (ko) 인쇄회로판,ic카드및그제조방법
KR101693974B1 (ko) 전도성 구리 잉크 및 광소결을 이용한 다층인쇄 회로기판의 제조방법 및 이로부터 제조된 다층인쇄 회로기판
TWI406619B (zh) 多層印刷配線板及其製造方法
US6913947B2 (en) Multi-layer circuit board and method of manufacturing the same
JP2006210524A (ja) 多層回路基板及びその製造方法
CN1886034B (zh) 使用凸点的印刷电路板及其制造方法
JP3670487B2 (ja) 配線基板の製造方法
JP2009272608A (ja) 印刷回路基板及びその製造方法
JP4939519B2 (ja) 多層回路基板の製造方法
TWI376178B (en) Method for manufacturing printed circuit board
JP2004266130A (ja) 配線基板及びその製造方法、半導体装置並びに電子機器
JP4012022B2 (ja) 多層配線基板、多層配線基板用基材およびその製造方法
JP5439165B2 (ja) 多層配線板及びその製造方法
JP4683758B2 (ja) 配線基板の製造方法
JP2012169486A (ja) 基材、配線板、基材の製造方法及び配線板の製造方法
JP2005197574A (ja) 多層配線板用基材およびその製造方法、多層配線板の製作方法
JP3236812B2 (ja) 多層配線基板
JP4407591B2 (ja) 多層配線基板の製造方法
JP2008181915A (ja) 多層プリント配線板及びその製造方法
JP2004327744A (ja) 多層配線基板及びその製造方法
KR20080011555A (ko) 잉크젯프린팅방식을 이용한 다층 인쇄회로기판 제조방법
JP5232893B2 (ja) 配線板の製造方法
JP4974421B2 (ja) 多層配線基板の製造方法
JP2004253515A (ja) 配線基板の製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100105

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100329

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100615

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100715

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130723

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees