KR101069890B1

KR101069890B1 - 인쇄회로기판 제조방법

Info

Publication number: KR101069890B1
Application number: KR1020090110254A
Authority: KR
Inventors: 이우진; 이진욱
Original assignee: 삼성전기주식회사
Priority date: 2009-11-16
Filing date: 2009-11-16
Publication date: 2011-10-05
Also published as: KR20110053638A; CN102065649A

Abstract

인쇄회로기판 제조방법이 개시된다. 베이스기판의 일면에 시드층을 형성하는 단계, 베이스기판에 시드층을 관통하는 비아홀을 형성하는 단계, 비아홀에 도전성물질을 충전하여 시드층과 연결된 비아필을 형성하는 단계, 시드층을 전극으로 전해도금하여 회로패턴을 형성하는 단계를 포함하는 인쇄회로기판 제조방법은, 비아 형성공정을 회로패턴을 형성하는 전해도금 공정과 분리함으로써 전해도금으로 균일한 회로패턴을 형성할 수 있다.

비아, 잉크젯, 전해도금

Description

인쇄회로기판 제조방법{Manufacturing method for Printed circuit board}

본 발명은 인쇄회로기판 제조방법에 관한 것이다.

일반적으로, 인쇄회로기판의 제조 시에 다층의 회로를 연결하기 위하여 비아를 형성한다. 비아를 형성하는 방법으로는, 비아필용 도금액(비아필을 위한 첨가제가 포함한 도금액)을 이용하여 비아홀의 내벽을 전해도금하여 비아필을 형성하는 방법이 널리 알려져 있다.

그런데, 이러한 비아 형성방법은 비아와 상부의 회로패턴을 한 번에 형성할 수 있다는 공정상의 장점이 있으나, 비아의 형상 및 도금 조건에 따라 비아가 오버필(over fill)되거나 언더필(under fill)되어 편차가 발생할 수 있다. 이에 따라, 전해도금으로 회로패턴을 형성할 때 균일한 회로패턴을 형성하기 어려운 문제가 있다.

본 발명은 비아의 크기 및 형상에 영향을 받지 않고 전해도금으로 균일한 회로패턴을 형성할 수 있는 인쇄회로기판 제조방법을 제공하는 것이다.

본 발명의 일 측면에 따르면, 베이스기판의 일면에 시드층을 형성하는 단계, 상기 베이스기판에 상기 시드층을 관통하는 비아홀을 형성하는 단계, 상기 비아홀에 도전성물질을 충전하여 상기 시드층과 연결된 비아필을 형성하는 단계, 상기 시드층을 전극으로 전해도금하여 회로패턴을 형성하는 단계를 포함하는 인쇄회로기판 제조방법 이 제공된다.

비아필 형성단계는, 잉크젯 프린팅으로 상기 비아홀에 액상의 도전성물질을 충전하는 단계, 충전된 상기 액상의 도전성물질을 경화시키는 단계를 포함할 수 있다.

상기 베이스기판의 내부 또는 타면에는 비아랜드가 형성되어 있으며, 상기 비아홀 형성단계는, 상기 비아랜드에 의해 일단부가 커버되는 비아홀을 형성하는 단계를 포함할 수 있다.

본 발명의 다른 측면에 따르면, 베이스기판의 일면에 비아홀을 형성하는 단계, 상기 비아홀에 도전성물질을 충전하여 비아필을 형성하는 단계, 상기 베이스기판의 일면에 상기 비아필과 연결된 시드층을 형성하는 단계, 상기 시드층을 전극으로 전해도금하여 회로패턴을 형성하는 단계를 포함하는 인쇄회로기판 제조방법이 제공된다.

본 발명에 따르면, 비아 형성공정을 회로패턴을 형성하는 전해도금 공정과 분리함으로써, 전해도금으로 균일한 회로패턴을 형성할 수 있다.

또한, 잉크젯 프린팅을 이용하여 비아를 간단하게 형성할 수 있다.

이하에서 본 발명의 실시예를 첨부도면을 참조하여 상세하게 설명한다.

도 1은 본 발명의 일 실시예에 따른 인쇄회로기판 제조방법을 나타낸 순서도이고, 도 2 내지 도 6은 본 발명의 일 실시예에 따른 인쇄회로기판 제조방법을 설명하는 단면도이다.

본 발명의 일 실시예에 따른 인쇄회로기판 제조방법은, 시드층 형성단계(S110), 비아홀 형성단계(S120), 비아필 형성단계(S130) 및 회로패턴 형성단 계(S140)를 포함한다.

시드층 형성단계(S110)에서는 베이스기판(10)의 일면에 시드층(20)을 형성한다. 구체적으로, 후술할 회로패턴 형성단계(S140)에서 전해도금으로 회로패턴(25)을 형성할 수 있도록, 베이스기판(10)에 전해도금의 전극으로 사용될 시드층(20)을 적층한다.

도 2에 나타난 바와 같이, 본 실시예에서는 내층회로가 형성된 베이스기판(10)이 제공된다. 그리고, 베이스기판(10)의 일면에는 시드층(20)이 적층된다.

비아홀 형성단계(S120)에서는 베이스기판(10)에 시드층(20)을 관통하는 비아홀(14)을 형성한다. 후술할 회로패턴 형성단계(S140)에서 형성될 회로패턴(25)과 다른 회로층(내층회로 또는 반대편 회로층)의 회로패턴을 비아로 연결하기 위하여, 베이스기판(10)의 시드층(20)을 관통하여 다른 층까지 연통된 비아홀(14)을 형성한다.

이 때, 베이스기판(10)의 내부 또는 타면에 배치된 회로패턴에 비아홀(14)에 상응하는 비아랜드(12)가 형성된 경우, 비아홀(14)은 비아랜드(12)에 의해 일단부가 커버되게 형성될 수 있다. 이에 따라, 비아홀(14)에 형성되는 비아필(15)은 비아랜드(12)와 연결될 수 있다.

도 3에 나타난 바와 같이, 본 실시예에서는 내층회로의 비아랜드(12)와 연결된 비아홀(14) 즉, 블라인드 비아 형태의 비아홀(14)이 형성된다.

비아필 형성단계(S130)에서는 비아홀(14)에 도전성물질(6)을 충전하여 시드층(20)과 연결된 비아필(15)을 형성한다. 다른 회로층과 연통된 비아홀(14)에 도전성의 비아필(15)이 형성됨으로써, 후술할 회로패턴 형성단계(S140)에서 형성될 회로패턴(25)과 다른 회로층이 전기적으로 연결된다.

특히, 비아홀(14)에 도전성물질(6)을 충전하여 비아필(15)을 형성하는 방법은 시드층(20)과 비아필(15)의 높이를 균일하게 맞추기 용이한 장점이 있다. 이에 따라, 균일한 높이를 가지는 시드층(20) 즉, 평탄한 시드층(20)을 이용하여 전해도금을 수행함으로써, 균일한 회로패턴(25)을 형성할 수 있다.

이 때, 도 4 및 도 5에 나타난 바와 같이, 잉크젯 프린팅으로 비아홀(14)에 액상의 도전성물질(6)을 충전한 후에, 충전된 액상의 도전성물질(6)을 경화시켜 시드층(20) 높이에 상응하는 비아필(15)을 형성할 수 있다. 잉크젯 프린터(5)를 이용한 비아필(15) 형성방법은 이미 형성된 비아홀(14)에 액상의 도전성물질(6)을 빠르고 정확하게 충전할 수 있다. 또한, 복수의 비아홀(14)에 충전된 도전성물질(6)을 한번에 경화시킴으로써, 복수의 비아필(15)을 용이하게 형성할 수 있다.

그러나, 비아필(15) 형성방법이 본 실시예에만 한정되지는 않으며, 실크스크린 기법과 같은 다양한 방법에 의해 비아필(15)을 형성할 수도 있다.

회로패턴 형성단계(S140)에서는 시드층(20)을 전극으로 전해도금을 수행하여 회로패턴(25)을 형성한다. 상술한 바와 같이 본 실시예에서는 균일한 높이를 가지 는 시드층(20)을 이용하여 전해도금을 수행하므로, 도 6에 나타난 바와 같은 균일한 회로패턴(25)을 얻을 수 있다. 이 때, 애디티브(Additive) 및 서브트랙티브(subtractive) 등과 같은 공지의 다양한 방법으로 회로패턴(25)을 형성할 수 있다.

한편, 본 발명의 일 실시예와는 달리, 비아필(15)을 형성한 후에 균일한 시드층(20)을 형성할 수도 있다.

도 7 내지 도 9는 본 발명의 다른 실시예에 따른 인쇄회로기판 제조방법을 설명하는 단면도이다.

본 실시예에 따른 인쇄회로기판 제조방법은, 우선 베이스기판(10)의 일면에 비아홀(14)을 형성하고 비아홀(14)에 도전성물질(6)을 충전하여 비아필(15)을 형성한다. 그리고, 비아필(15)이 형성된 베이스기판(10)에 비아필(15)과 연결된 시드층(20)을 형성한다.

이에 따라, 본 실시예에 따른 인쇄회로기판 제조방법도 균일한 높이를 가지는 시드층(20) 즉, 평탄한 시드층(20)을 이용하여 전해도금을 수행함으로써, 균일한 회로패턴(25)을 형성할 수 있다.

상기에서는 본 발명의 실시예를 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

전술한 실시예 외의 많은 실시예들이 본 발명의 특허청구범위 내에 존재한다.

도 1은 본 발명의 일 실시예에 따른 인쇄회로기판 제조방법을 나타낸 순서도.

도 2 내지 도 6은 본 발명의 일 실시예에 따른 인쇄회로기판 제조방법을 설명하는 단면도.

도 7 내지 도 9는 본 발명의 다른 실시예에 따른 인쇄회로기판 제조방법을 설명하는 단면도.

<도면의 주요부분에 대한 부호의 설명>

5: 잉크젯 프린터

6: 도전성물질

10: 베이스기판

12: 비아랜드

14: 비아홀

15: 비아필

20: 시드층

25: 회로패턴

Claims

베이스기판의 일면에 시드층을 형성하는 단계;

상기 베이스기판에 상기 시드층을 관통하는 비아홀을 형성하는 단계;

상기 비아홀에 도전성물질을 충전하여 상기 시드층과 연결된 비아필을 형성하는 단계; 및

상기 시드층을 전극으로 전해도금하여 회로패턴을 형성하는 단계를 포함하는 인쇄회로기판 제조방법.
제1항에 있어서,

비아필 형성단계는,

잉크젯 프린팅으로 상기 비아홀에 액상의 도전성물질을 충전하는 단계; 및

충전된 상기 액상의 도전성물질을 경화시키는 단계를 포함하는 것을 특징으로 하는 인쇄회로기판 제조방법.
제1항에 있어서,

상기 베이스기판의 내부 또는 타면에는 비아랜드가 형성되어 있으며,

상기 비아홀 형성단계는, 상기 비아랜드에 의해 일단부가 커버되는 비아홀을 형성하는 단계를 포함하는 것을 특징으로 하는 인쇄회로기판 제조방법.
삭제
삭제
삭제