DE1614829A1 - Verfahren zum Herstellen eines Halbleiterbauelementes - Google Patents
Verfahren zum Herstellen eines HalbleiterbauelementesInfo
- Publication number
- DE1614829A1 DE1614829A1 DE19671614829 DE1614829A DE1614829A1 DE 1614829 A1 DE1614829 A1 DE 1614829A1 DE 19671614829 DE19671614829 DE 19671614829 DE 1614829 A DE1614829 A DE 1614829A DE 1614829 A1 DE1614829 A1 DE 1614829A1
- Authority
- DE
- Germany
- Prior art keywords
- layer
- insulating layer
- opening
- semiconductor
- insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 42
- 238000000034 method Methods 0.000 title claims description 16
- 238000004519 manufacturing process Methods 0.000 title claims description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 31
- 229910052751 metal Inorganic materials 0.000 claims description 19
- 239000002184 metal Substances 0.000 claims description 19
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 15
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 12
- 238000007740 vapor deposition Methods 0.000 claims description 9
- 235000012239 silicon dioxide Nutrition 0.000 claims description 8
- 239000000377 silicon dioxide Substances 0.000 claims description 8
- 230000000873 masking effect Effects 0.000 claims description 6
- 239000000463 material Substances 0.000 claims description 6
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 claims description 4
- 238000005530 etching Methods 0.000 claims description 4
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims description 4
- 239000011248 coating agent Substances 0.000 claims description 3
- 238000000576 coating method Methods 0.000 claims description 3
- 239000002904 solvent Substances 0.000 claims description 3
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 2
- 239000002313 adhesive film Substances 0.000 claims description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 2
- 229910052737 gold Inorganic materials 0.000 claims description 2
- 239000010931 gold Substances 0.000 claims description 2
- 229910052763 palladium Inorganic materials 0.000 claims description 2
- 229910052697 platinum Inorganic materials 0.000 claims description 2
- 229910052709 silver Inorganic materials 0.000 claims description 2
- 239000004332 silver Substances 0.000 claims description 2
- 239000011810 insulating material Substances 0.000 claims 1
- 230000001376 precipitating effect Effects 0.000 claims 1
- 238000000197 pyrolysis Methods 0.000 claims 1
- 239000010410 layer Substances 0.000 description 38
- 230000015556 catabolic process Effects 0.000 description 8
- 239000000126 substance Substances 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 125000001475 halogen functional group Chemical group 0.000 description 4
- 230000006378 damage Effects 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 239000002356 single layer Substances 0.000 description 3
- 230000000903 blocking effect Effects 0.000 description 2
- 239000004922 lacquer Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000013016 damping Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000004090 dissolution Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 238000005979 thermal decomposition reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/314—Inorganic layers
- H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
- H01L21/31604—Deposition from a gas or vapour
- H01L21/31608—Deposition of SiO2
- H01L21/31612—Deposition of SiO2 on a silicon body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
- H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Description
T e 1 e f u η k e n Patentverwertungsgesells chaf t
m.b.H.
Ulm / Donau, Elisabethenstr. 3
Ulm / Donau, Elisabethenstr. 3
Heilbronn, den 2o.6.196?
FE/PT-Ma/Na HN 47/6?
"Verfahren zum Herstellen eines Halbleiter-
b au e1ement es''
Die Erfindung betrifft ein Verfahren zum Herstellen eines Halbleiterbauelementes mit mindestens einem gleichrichtenden
Metall-Halbleiterkontakt, insbesondere-einer Schottky-Diode.
Die Erfindung besteht hierbei darin, daß auf eine Oberflächens.eite
eines Halbleiterkörpers eine Maskierungsschicht aufgebracht und in diese Schicht eine Öffnung derart eingebracht
wird, daß der Öffnungsquerschnitt unmittelbar an der Halbleiteroberfläche größer ist als an der freien Oberflächenseite
der Maskierungsschicht, und daß durch diese Öffnung
auf die an dieser Stelle freigelegte Halbleiteroberfläche eine mit dem Halbleiterkörper einen gleichrichtenden
Kontakt bildende Metalischicht aufgedampft wird.
Die Maskierungsschicht wird vorteilhafterweise aus zwei übereinander
angeordneten, verschiedenartigen Sinzelschichten aus isolierenden Substanzen gebildet. In diese Schichten wird
209810/0404
dann eine Öffnung derart eingebracht, daß der Offnungsquersehnitt
der unmittelbar auf der Halbleiteroberfläche befindlichen Einzelschicht größer ist als der der darüber
angeordneten Einzelschicht.
Der Erfindung liegen folgende Erkenntnisse zugrunde:
Bei der Verwendung einer einschichtigen, bei der Aufdämpfung
der gleichrichtenden MetalIkontakte unmittelbar an der
Halbleiteroberfläche adhäsiv anliegenden Maske mit einer Öffnung konstanten Querschnitts sind die Sperrdurchbruchsspannungen
derart hergestellter Schottky-Dioden sehr klein. Dampft man dagegen die Metallkontakte durch eine Lochmaske
auf die unbeschichtete Halbleiteroberfläche auf und wird dabei die Lochmaske in einem bestimmten unvermeidbaren Abstand
über der Halbleiteroberfläche angeordnet, so erhält man Schottky-Dioden, die ohne Zerstörung nur einen maximalen
Sperrdurchbruchsstrom von ca. 1 mA aushalten. Im Gegensatz
hierzu, ergeben sich bei Anwendung des erfindungsgemäßen
Verfahrens Schottky-Dioden, die ohne bleibende Schädigung einen Sperrdiirchbruchsstrom aushalten, der ein Vielfaches
über dem maximalen Durchbruehsstrom der Dioden liegt, deren
Schottky-Kontakte auf die freie Halbleiteroberfläche durch
eine Metall-Lochmaske aufgedampft wurden. Die Durchbruchsspannung
der erfindungsgemäß hergestellten Schottky-Dioden
209810/0404
entspricht nahezu der von Schottky-Dioden, deren Metallkontakt durch eine unmittelbar auf der Halbleiteroberfläche
angeordneten Maske auf die Halbleiteroberfläche aufgedampft wurden.
Wird daher zur Herstellung einer Schottky-Diode beispielsweise eine zweischichtige, unmittelbar auf der Halbleiteroberfläche angeordnete Maske verwendet, bei der die erste
auf der Halbleiteroberfläche befindliche Schicht in der Aufdampföffnung für den Schottky-Kontakt gegenüber der darüber
befindlichen zweiten Schicht unterätzt ist, so erhält man Schottky—Dioden mit optimalen Kenndaten, d.h. mit hohen
Durchbruchsspannungswerten und mit maximalen Durchbruchsströmen, die bei 5o mA und mehr liegen.
Die Ursache für die günstige*Werte der erfindungsgemäß hergestellten Schottky-Dioden ist wohl darin zu suchen, -daß durch
die Unterätzung in der Aufdampfmaske eine durch Streuung
verursachte, jedoch scharf begrenzte Hofbildung des Schottky-Metallkontaktes zustande kommt.
Die beiden Schichten der auf der Halbleiteroberfläche angeordneten Aufdampf maske bestehen vorteilhafterweise aus verschiedenen Substanzen, insbesondere aus solchen Substanzen, deren Lösungsraten pro Zeiteinheit in einem bestimmten Lösungs-
209810/0404
mittel »ehr unterschiedlich sind. Diese Bedingung wird
beispielsweise von den Substanzen Siliziumdioxyd und Siliziumoxyd erfüllt, wenn als Lösungsmittel gepufferte Flußsäure
verwendet wird. Da sich Siliziumdioxyd in Flußsäure ca. Io mal so schnell löst wie Siliziumoxyd» hat es sich
als vorteilhaft erwiesen, zur Durchführung des erfindungsgemäßen
Verfahrens auf die Halbleiteroberfläche zunächst eine Schicht aus Siliziumdioxyd und auf diese SiOg-Schicht
anschließend eine Schicht aus Siliziumoxyd aufzubringen. In diese Schichten wirα schließlich mit Flußsäure eine
Aufdampföffnung eingeätzt·
Die Erfindung soll im weiteren noch anhand der Figuren an einem Ausführungsbeispiel näher erläutert werden.
Figur 1 zeigt einen Silizium-Halbleiterkörper 1, der aus einer \ n+-leitenden Substratschicht 2 und einer auf diesem Substrat
angeordneten, epitaktisch herstellen und η-leitenden Schicht zusammengesetzt ist. Die Halbleiteroberfläche wird zunächst
einem Reinigungsprozeß unterzogen. Danach wird auf die Halbleiteroberfläche durch pyrolytische Abscheidung eine isolierende
Siliziumdioxydschicht (SiOg) 4 aufgebracht, die vorteil
hafterweise eine Dicke von ca. o,l bis o, 5/um aufweist.
Auf diese SiOg-Schicht wird eine weitere Isolierschicht
209810/0404
1614629
aus Siliziumoxyd (SiO) beispielsweise mit einer Dicke von
ca. a,3 bis i/um aufgedampft. Die Siliziumoxydschicht wird,
mit einer Photolackschicht 6 bedeckt, die so belichtet wird, daß in einem geeigneten Lösungsmittel für Photolacke ein
Teil der Lackschicht, beispielsweise ein kreisförmiger Teil 7 wieder abgelöst wird. Der so vorbereitete Halbleiterkörper
wird nun in gepufferte Flußsäure getaucht, in der - nach Figur 2 - der nicht mit Photolack bedeckte Teil
der Siliziumoxydschicht 5 abgetragen wird. Ist dieser Teil der SiO-Schicht entfernt, so wird der nunmehr freiliegende
Teil der Siliziumdioxydschicht k sehr rasch abgetragen. Da si02 sehr viel schneller als SiO von Flußsäure
gelöst wird, setzt sich der Ätzvorgang auch seitlich unter der SiO-Schicht am Rand der durch die Lackmaske begrenzten
Öffnung fort. Wird der Ätzvorgang rechtzeitig abgebrochen, so erhält man eine Aufdampfmaske mit einer Öffnung, die
sich zur Halbleiteroberfläche hin erweitert, da die SiO-Schicht
am Öffnungsrand unterätzt wurde.
Durch diese Öffnung in der Aufdampfmaske wird ein Metallbelag 8 im Vakuum auf die Halbleiteroberfläche aufgedampft,
der zusammen mit dem η-dotierten Halbleitermaterial einen gleichrichtenden Kontakt bildet. Hierzu eignen sich beispielsweise
die Metalle Gold, Silber, Platin und Palladium. Der sich
209810/0404
hierbei auf der Siliziumoxydschicht niederschlagende Metallbelag wird mit Hilfe einer Klebefolie von der SiO-3chicht
wieder abgezogen.
Durch die Erweiterung der Auf dampf Öffnung in der Maske zur
Halbleiteroberfläche hin, bildet sich int Bereich der Unterätzung ein durch die Streuung bei der Aufdampfung verursachter
dünner Metallhof 9 um den eigentlichen, dickeren Schottky-Kontakt, dessen Querschnitt durch den Öffnungsquer
schnitt in der Siliziumoxydschicht bestimmt wird· Oa
dieser Metallhof jedoch durch den Querschnitt der Unterätzung in der SiOg-Schicht begrenzt wird, erhält man eine kleine
Diodenkapazität und einen sehr kleinen Sperrstrom. Durch die ermöglichte Ausbildung eines Metallhofes um den Schottky-Kontakt
ergeben sich für die Schottky-Dioden hohe Durchbruchsspannungen.
Wenn der Metallkontakt mit einer Dicke aufgedampft wird, die größer ist als die der Siliziumdioxydschicht 4, ist die gegen
äußere Einflüsse empfindliche Grenzfläche zwischen dem Halb"
leiterkörper 1 und dem Metallkontakt 8 hermetisch durch die
Siliziumoxydschicht abgeschlossen. Hierdurch erhält man in ihren Kenndaten stabile Schottky-Dioden großer Lebehedauer.
209810/0404
Das erfindungsgemäße Verfahren ist selbstverständlich
nicht Ätif die angeführten Ausführungsbeispiele beschränkt.
So können nach dem angegebenen Verfahren auch auf ρ-leitendem
Halbleitermaterial ein oder mehrere Metallkontakte mit gleichrichtender Wirkung hergestellt werden. Auch anstelle
der Siliziumoxyd- und Siliziumdioxydschichten lassen sich andere Substanzen verwenden. Wesentlich ist hierbei, daß
beim Ätzen der unmittelbar auf der Halbleiteroberfläche befindlichen einen Isolierschicht das Halbleitermaterial nicht
und das Material der anderen Isolierschicht gleichfalls nicht oder nur unwesentlich von der Ätzlösung angegriffen wird.
Die für die Ausbildung der Maske benötigten Isolierschichten können durch thermische Oxydation hergestellt, aufgedampft,
durch thermische Zersetzung aus der Gasphase, chemisch oder elektrolytisch auf der Halbleiteroberfläche abgeschieden
werden.
Schottky-Dioden die nach der Erfindung so hergestellt sind,
daß eine metallische Hofbildung um den eigentlichen Metallkontakt durch die Ausbildung der Aufdampfmaske zwar ermöglicht,
jedoch gleichzeitig scharf begrenzt wird, weisen nicht mehr die bekannte und gefürchtete Überlastungsempfindlichkeit
der früher hergestellten Schottky-Halbleiteranordnungen auf.
209810/0404
Sie halten selbst Sperrdurchbruchsströme von 5° mA- und
mehr ohne Zerstörung aus, so daß durch das erfindungsgemäße
Verfahren das Einsatzgebiet der unkomplizierten Schottky-Dioden erheblich erweitert wurde.
209810/0404
Claims (8)
1) Verfahren zum Herstellen eines Halbleiterbauelementes
mit mindestens einem gleichrichtenden Metall-Halbleiterkontakt, insbesondere einer Schottky-Diode, dadurch gekennzeichnet,
daß auf eine Oberflächenseite eines Halbleiterkörpers
eine Maskierungsschicht aufgebracht und in diese Schicht eine Öffnung derart eingebracht wird, daß der
Öffnungsquerschnitt unmittelbar an der Halbleiteroberfläche größer ist als an der freien Oberflächenseite der Maskierungsschicht, und daß durch diese Öffnung auf die an dieser Stelle
freigelegte Halbleiteroberfläche eine mit dem Halbleiterkörper einen gleichrichtenden Kontakt bildende Metallschicht
aufgedampft wird.
2) Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß
die Maskierungsschicht aus zwei übereinander angeordneten,
verschiedenartigen Isolierstoffschichten gebildet wird,
und daß in diese Schichten eine Öffnung derart eingebracht wird, daß der Öffnungequerschnitt der unmittelbar auf der
Halbleiteroberfläche befindlichen Schicht größer ist als
der der darüber angeordneten Schicht.
209810/0404
- Io -
3) Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß ., für die erste, unmittelbar auf der Halbleiteroberfläche angeordnete Isolierschicht ein Material verwendet wird, das
in einem Lösungsmittel wesentlich schneller gelöst wird als das Material der auf der ersten Isolierschicht befindlichen
zweiten Isolierschicht.
k) Verfahren nach Anspruch 2 und 3, dadurch gekennzeichnet,
daß die unmittelbar auf der Halbleiteroberfläche befindliche erste Isolierschicht aus Siliziumdioxyd und die auf der
ersten Isolierschicht befindliche zweite Isolierschicht aus Siliziumoxyd besteht, und daß in diese Isolierschichten unter
Verwendung der Maskentechnik eine Öffnung geätzt wird.
5) Verfahren nach Anspruch 3 und k, dadurch gekennzeichnet,
daß als Ätzlösung gepufferte Flußsäure verwendet wird.
6) Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die erste Isolierschicht durch Pyrolyse
und die zweite Isolierschicht durch Aufdampfen im Vakuum hergestellt wird.
7) Verfahren nach einem der vorhergehenden Ansprüche, dadurch
gekennzeichnet, daß die erste Isolierschicht mit einer Dicke
209310/0404
- ιι
von ο,Ι bis o,5/Um und die zweite Isolierschicht mit einer
Dicke von o,3 bis !,um ausgebildet wird.
8) Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß durch die Öffnung in den Isolierschichten
auf den n-leitenden Halbleiterkörper eine Metallschicht
aus Gold, Silber, Platin oder Palladium aufgedampft wird, und daß der sich hierbei auf der Isolierschicht aus
Siliziumoxyd niederschlagende Metallbelag mit Hilfe einer Klebefolie von der Oberfläche der Isolierschicht wieder
abgezogen wird.
209810/0404
Lee rseite
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DET0034153 | 1967-06-22 | ||
| DET0035934 | 1968-02-24 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| DE1614829A1 true DE1614829A1 (de) | 1972-03-02 |
| DE1614829B2 DE1614829B2 (de) | 1973-08-16 |
| DE1614829C3 DE1614829C3 (de) | 1974-04-04 |
Family
ID=26000344
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE1614829A Expired DE1614829C3 (de) | 1967-06-22 | 1967-06-22 | Verfahren zum Herstellen eines Halbleiterbauelementes |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US3585469A (de) |
| DE (1) | DE1614829C3 (de) |
| FR (1) | FR1570896A (de) |
| GB (1) | GB1201718A (de) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1265017A (de) * | 1968-08-19 | 1972-03-01 | ||
| US3786320A (en) * | 1968-10-04 | 1974-01-15 | Matsushita Electronics Corp | Schottky barrier pressure sensitive semiconductor device with air space around periphery of metal-semiconductor junction |
| NL6816449A (de) * | 1968-11-19 | 1970-05-21 | ||
| BE756729A (fr) * | 1969-10-04 | 1971-03-01 | Soc Gen Semiconduttori Spa | Procede de production de dispositifs a |
| US3699408A (en) * | 1970-01-23 | 1972-10-17 | Nippon Electric Co | Gallium-arsenide schottky barrier type semiconductor device |
| JPS4864887A (de) * | 1971-11-26 | 1973-09-07 | ||
| US3837907A (en) * | 1972-03-22 | 1974-09-24 | Bell Telephone Labor Inc | Multiple-level metallization for integrated circuits |
| US3858231A (en) * | 1973-04-16 | 1974-12-31 | Ibm | Dielectrically isolated schottky barrier structure and method of forming the same |
| US3956527A (en) * | 1973-04-16 | 1976-05-11 | Ibm Corporation | Dielectrically isolated Schottky Barrier structure and method of forming the same |
| JP4118459B2 (ja) * | 1999-07-09 | 2008-07-16 | 富士電機デバイステクノロジー株式会社 | ショットキーバリアダイオード |
| KR20100049334A (ko) * | 2008-11-03 | 2010-05-12 | 주식회사 하이닉스반도체 | 반도체 소자의 패턴 형성 방법 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL269131A (de) * | 1960-10-25 | |||
| US3265542A (en) * | 1962-03-15 | 1966-08-09 | Philco Corp | Semiconductor device and method for the fabrication thereof |
| US3361592A (en) * | 1964-03-16 | 1968-01-02 | Hughes Aircraft Co | Semiconductor device manufacture |
| US3432778A (en) * | 1966-12-23 | 1969-03-11 | Texas Instruments Inc | Solid state microstripline attenuator |
-
1967
- 1967-06-22 DE DE1614829A patent/DE1614829C3/de not_active Expired
-
1968
- 1968-06-18 FR FR1570896D patent/FR1570896A/fr not_active Expired
- 1968-06-19 GB GB29276/68A patent/GB1201718A/en not_active Expired
- 1968-06-20 US US738608A patent/US3585469A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| DE1614829C3 (de) | 1974-04-04 |
| FR1570896A (de) | 1969-06-13 |
| US3585469A (en) | 1971-06-15 |
| DE1639449A1 (de) | 1972-03-23 |
| DE1614829B2 (de) | 1973-08-16 |
| DE1639449B2 (de) | 1972-11-16 |
| GB1201718A (en) | 1970-08-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE1589810C3 (de) | Passiviertes Halbleiterbauelement und Verfahren zu seiner Herstellung | |
| DE2723944C2 (de) | Verfahren zum Herstellen einer Anordnung aus einer strukturierten Schicht und einem Muster | |
| DE2720893A1 (de) | Verfahren zur herstellung einer metall-halbleiter-grenzflaeche | |
| DE2142146A1 (de) | Halbleiteranordnung und Verfahren zur Herstellung einer derartigen Anordnung | |
| DE1614829A1 (de) | Verfahren zum Herstellen eines Halbleiterbauelementes | |
| EP0012220A1 (de) | Verfahren zur Herstellung eines Schottky-Kontakts mit selbstjustierter Schutzringzone | |
| DE2024608C3 (de) | Verfahren zum Ätzen der Oberfläche eines Gegenstandes | |
| DE2230171A1 (de) | Verfahren zum herstellen von streifenleitern fuer halbleiterbauteile | |
| DE1231812B (de) | Verfahren zur Herstellung von elektrischen Halbleiterbauelementen nach der Mesa-Diffusionstechnik | |
| DE1289188B (de) | Metallbasistransistor | |
| DE3124572A1 (de) | Verfahren zur herstellung von schottky-dioden | |
| DE1949646C3 (de) | Verfahren zum Herstellen eines Halbleiterbauelements, mit einer Schottky-Sperrschicht | |
| DE1489193C3 (de) | Verfahren zum Herstellen einer Halbleiteranordnung | |
| DE2708792A1 (de) | Ionenaetzverfahren zum strukturieren von halbleiterschichten | |
| DE2028819A1 (en) | Electro formed raised contact - for electronic esp semiconductor components umfrd with help of temporary mask | |
| DE2037589C3 (de) | Verfahren zum Herstellen eines Sperrschicht-Feldeffekttransistors | |
| DE1639449C (de) | Verfahren zum Herstellen eines Halb leiterbauelementes | |
| DE1947026B2 (de) | Verfahren zum Herstellen von Metallkontakten an Halbleiterbauelementen | |
| DE1589852A1 (de) | Halbleiteranordnung und Verfahren zu seiner Herstellung | |
| DE2253001A1 (de) | Verfahren zur herstellung von halbleiteranordnungen | |
| DE1564849C3 (de) | Verfahren zum Herstellen einer Schutzschicht auf einem Halbleiterkörper | |
| DE2551444A1 (de) | Verfahren zur formgebung eines halbleiterkoerpers | |
| DE19959346B4 (de) | Verfahren zum Herstellen eines eine Mikrostruktur aufweisenden Festkörpers | |
| DE1489017C2 (de) | Verfahren zum Herstellen ohmscher Kontakelektroden für Halbleiterbauelemente | |
| DE2057204B2 (de) | Verfahren zur Herstellung von Metall -Halbleiterkontakten |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C3 | Grant after two publication steps (3rd publication) |