DE2152057A1 - Verfahren zur Herstellung eines Halbleiteraufbaus - Google Patents
Verfahren zur Herstellung eines HalbleiteraufbausInfo
- Publication number
- DE2152057A1 DE2152057A1 DE19712152057 DE2152057A DE2152057A1 DE 2152057 A1 DE2152057 A1 DE 2152057A1 DE 19712152057 DE19712152057 DE 19712152057 DE 2152057 A DE2152057 A DE 2152057A DE 2152057 A1 DE2152057 A1 DE 2152057A1
- Authority
- DE
- Germany
- Prior art keywords
- mask
- area
- atoms
- diffusion
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 64
- 238000004519 manufacturing process Methods 0.000 title claims description 20
- 239000010410 layer Substances 0.000 claims description 95
- 238000000034 method Methods 0.000 claims description 45
- 238000009792 diffusion process Methods 0.000 claims description 30
- 239000012535 impurity Substances 0.000 claims description 23
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 21
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 claims description 17
- 239000000463 material Substances 0.000 claims description 16
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 13
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 13
- 238000000137 annealing Methods 0.000 claims description 10
- 238000004140 cleaning Methods 0.000 claims description 10
- 239000000377 silicon dioxide Substances 0.000 claims description 10
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 9
- KFZMGEQAYNKOFK-UHFFFAOYSA-N Isopropanol Chemical compound CC(C)O KFZMGEQAYNKOFK-UHFFFAOYSA-N 0.000 claims description 9
- OKKJLVBELUTLKV-UHFFFAOYSA-N Methanol Chemical compound OC OKKJLVBELUTLKV-UHFFFAOYSA-N 0.000 claims description 9
- 229910052796 boron Inorganic materials 0.000 claims description 9
- 239000011241 protective layer Substances 0.000 claims description 9
- 235000012239 silicon dioxide Nutrition 0.000 claims description 9
- 238000005530 etching Methods 0.000 claims description 8
- SWXVUIWOUIDPGS-UHFFFAOYSA-N diacetone alcohol Natural products CC(=O)CC(C)(C)O SWXVUIWOUIDPGS-UHFFFAOYSA-N 0.000 claims description 3
- 239000007788 liquid Substances 0.000 claims description 3
- 230000000873 masking effect Effects 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 claims description 3
- 239000010703 silicon Substances 0.000 claims description 3
- 239000000203 mixture Substances 0.000 claims description 2
- 239000000243 solution Substances 0.000 claims 2
- DLYUQMMRRRQYAE-UHFFFAOYSA-N tetraphosphorus decaoxide Chemical compound O1P(O2)(=O)OP3(=O)OP1(=O)OP2(=O)O3 DLYUQMMRRRQYAE-UHFFFAOYSA-N 0.000 claims 2
- DDFHBQSCUXNBSA-UHFFFAOYSA-N 5-(5-carboxythiophen-2-yl)thiophene-2-carboxylic acid Chemical compound S1C(C(=O)O)=CC=C1C1=CC=C(C(O)=O)S1 DDFHBQSCUXNBSA-UHFFFAOYSA-N 0.000 claims 1
- 230000002745 absorbent Effects 0.000 claims 1
- 239000002250 absorbent Substances 0.000 claims 1
- 239000012047 saturated solution Substances 0.000 claims 1
- 230000015572 biosynthetic process Effects 0.000 description 10
- 229920002120 photoresistant polymer Polymers 0.000 description 9
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 8
- 229910052698 phosphorus Inorganic materials 0.000 description 8
- 239000011574 phosphorus Substances 0.000 description 8
- 239000008367 deionised water Substances 0.000 description 6
- 229910021641 deionized water Inorganic materials 0.000 description 6
- 229910052810 boron oxide Inorganic materials 0.000 description 5
- JKWMSGQKBLHBQQ-UHFFFAOYSA-N diboron trioxide Chemical compound O=BOB=O JKWMSGQKBLHBQQ-UHFFFAOYSA-N 0.000 description 5
- 230000005669 field effect Effects 0.000 description 5
- 238000001465 metallisation Methods 0.000 description 5
- 239000005360 phosphosilicate glass Substances 0.000 description 4
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 3
- KRVSOGSZCMJSLX-UHFFFAOYSA-L chromic acid Substances O[Cr](O)(=O)=O KRVSOGSZCMJSLX-UHFFFAOYSA-L 0.000 description 3
- AWJWCTOOIBYHON-UHFFFAOYSA-N furo[3,4-b]pyrazine-5,7-dione Chemical compound C1=CN=C2C(=O)OC(=O)C2=N1 AWJWCTOOIBYHON-UHFFFAOYSA-N 0.000 description 3
- 229910017604 nitric acid Inorganic materials 0.000 description 3
- 230000007704 transition Effects 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 230000007935 neutral effect Effects 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 238000001556 precipitation Methods 0.000 description 2
- 229910000077 silane Inorganic materials 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 238000005406 washing Methods 0.000 description 2
- 241000881711 Acipenser sturio Species 0.000 description 1
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 241000382928 Oxya Species 0.000 description 1
- 240000004808 Saccharomyces cerevisiae Species 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- LDDQLRUQCUTJBB-UHFFFAOYSA-N ammonium fluoride Chemical class [NH4+].[F-] LDDQLRUQCUTJBB-UHFFFAOYSA-N 0.000 description 1
- 238000009835 boiling Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- 229910000040 hydrogen fluoride Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910000073 phosphorus hydride Inorganic materials 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- SBEQWOXEGHQIMW-UHFFFAOYSA-N silicon Chemical compound [Si].[Si] SBEQWOXEGHQIMW-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- 239000007858 starting material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/8605—Resistors with PN junctions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/66166—Resistors with PN junction
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/017—Clean surfaces
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/043—Dual dielectric
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/049—Equivalence and options
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/06—Gettering
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/118—Oxide films
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/173—Washed emitter
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
PATENTANWÄLTE
DIPL.-ING. LEO FLEUCHAUS DR.-ING. HANS LEYH
München 71, 19. Okt. 19?1
Melchloretr. 42
Unser Zeichen: M239P-652
Motorola, Inc.
?ΛΟ1 West Grand Avenue
Franklin Park, Illinois
V.St.A.
Verfahren zur Herstellung eines Halbleiteraufbaus
Die Erfindung betrifft ein Verfahren zur Herstellung eines Halbleiteraufbaus, wobei auf der Oberfläche eines Halbleitermaterials
eines ersten Leitfähigkeitstyps eine erste Maske mit Öffnungen zum Freilegen eines Teils der Oberfläche angebracht
wird und durch diese Öffnungen eine bereichsweise Diffusion des Halbleitermaterials erfolgt.
Die Herstellung von Halbleiteranordnungen im allgemeinen und
flachliegenden Grenzschichten bei integrierten Schaltkreisen im speziellen wirft immer wieder Probleme auf, wenn derartige
Halbleiteraufbauten mit bekannten Verfahren hergestellt werden. Die Ausbildung niederer Schichtwiderstände oder Widerstandselemente
mit hoher Leitfähigkeit ist aufgrund vieler Faktoren verhältnismässig kompliziert. Eine der Schwierigkeiten besteht
darin, dass Bor ein Störstellenmaterial ist, das für die Herstellung von Widerstandselementen verwendet wird. Die Stör-
Fs/wi Stellenkonzentration
209826/0879
A M239P-652
Stellenkonzentration bestimmt den Schichtwiderstand, und je
mehr die Störstellenkonzentration ansteigt, umso mehr nimmt
der Schichtwiderstand ab. Die Herstellung von Widerstandselementen
mit hoher Storstellenkonzentration ist in der Regel nicht der letzte Verfahrensschritt bei der Herstellung von
Halbleiteranordnungen, und in der Tat ist es üblich, zumindest eine, wenn nicht mehrere passivierende Schichten individuell
oder in Verbindung mitteinander über dem Halbleiterträger anzubringen,
der ein bordiffundiertes Widerstandselement enthält.
Um den Widerstandswert solcher Widerstands elemente mit flacher
Grenz schicht struktur innerhalb eines wiederholbaren und vorhersagbaren
Bereiches zu halten, hat sich ergeben, dass verhältnismässig niedere Temperaturen für die Ausbildung der passivierenden
Schicht vorteilhaft sind. Bei der Verwendung höherer Temperaturen diffundiert das Bor vom Halbleiterträger in
die passivierenden Schichten und verringert die Storstellenkonzentration,
wodurch der Widerstandswert ansteigt. Obwohl die sich dabei ergebenden Halbleiterelemente in der Hegel
trotz der neuen Werte für die Widerstandselemente noch arbeiten,
können jedoch die gewünschten charakteristischen Werte nicht mehr eingehalten werden. Dies ist besonders immer dann
der Fall, wenn die Widerstandswerte unterhalb 150 Ohm pro
Quadrat liegen. Die Temperatur wird innerhalb eines Bereiches von 400°C bis 5000G gehalten, wobei sich die besten Resultate
bei einer Temperatur zwischen 4250G und 4500G ergeben.
Der Basisbereich einer aktiven Halbleiteranordnung wird in
Verbindung mit dem erwähnten Wi der stands element in einfachster
Weise durch eine Diffusion mit Bor geschaffen. Obwohl der Widerstandswert des Basisbereiches grosser ist als der Widerstandswert
des Widerstanäselementes, wird durch die Hefstellung
der beiden "Bereiche eine Boroxydschicht auf derjenigen Seite des Halbleiterträgers ausgebildet, von welcher aus die
- 2 - Diffusion
209826/0879
215205?
S M239P-652
Diffusion erfolgt, d.h. die Boroxydschicht wird automatisch während der Bordiffusion ausgebildet.
Diese Boroxydschicht muss Jedoch entfernt werden, da sie sich
nicht mit dem Auswaschverfahren für den Emitter verträgt. Dieses Auswaschverfahren ist in der US Anmeldung Nr. 813 105
vom 3- April 1969 beschrieben.
Das Entfernen der Boroxydschicht von der Oberfläche des Halbleiterträgers einschliesslich dem Basis-Kollektorübergang ist
verhältnismässig kritisch, da dieser Basis-Kollektorübergang im fertiggestellten Transistor ein aktiver Übergang sein soll
und seine Verunreinigung, die sich aus der Atmosphäre, der Umgebung
oder aufgrund elektrischer Verunreinigungen, z.B. einer überschüssigen Ladung, ergeben kann·; , verhindert werden muss.
Insbesondere wird der Kollektorwiderstand, der in der Grössenordnung
von 0,3 Ohm cm liegt, von der Oberflächenladung beeinflusst, die die charakteristischen Werte des Halbleiterelementes
verschlechtert. Es ist daher wünschenswert, dass die
gesamte auf der Oberfläche zurückbleibende Ladung Null ist, d.h. sich ein neutraler Ladungszustand einstellt. Eine negative
Ladung an der Grenzschicht mit der passivierenden Schicht
bewirkt einen Kanalbereich für den N-leitenden Kollektor,
während zuviel positive Ladung an der Grenzschicht mit der passivierenden Schicht einen Kanalbereich für die Basis darstellt.
Die Stabilisierung von Halbleiteranordnungen einschliesslich der Grenzschichtladung wird für die erwartete Lebensdauer des
Halbleiteraufbaus durch ein Glühverfahren festgelegt. Jedoch wird durch eine zu hohe Glühtemperatur ein Ausdiffundieren der
Bor-Störstellen aus dem Widerstandselement verursacht. Deshalb soll der Ausglühprozess die Ausbildung des Widerstandselementes
und die Herstellung von Oxydschichten bei niederer Temperatur ergänzen.
- 3 - Bisher
209826/0879
^ M239P-652
Bisher bekannte Techniken lassen die Herstellung von Halbleiteranordmingen
mit flachliegenden Grenzschichten unter 1 /um und mit Widerstandswerten für Widerstandselemente unter 15O Ohm
pro Quadrat nicht zu. Fach einem typischen bekannten Verfahren
wird ein thermisches Oxyd über dem Widerstand und dem Basisbereich aufgewachsen. Sobald dieses thermische Oxyd eine bestimmte
Dicke erreicht, wird eine Emitteröffnung für die Emitterdiffusion in der Oxydschicht angebracht. Diese thermische
Oxydation verhindert das Beibehalten der Basis- und Widerstandswerte innerhalb bestimmter Grenzen, da verhältnismässig
hohe Temperaturen für das thermische Aufwachsen der Oxydschicht erforderlich sind, und verursacht ein Ausdiffundieren der Störstellen
aus dem Basis- und Widerstandsbereich,'wodurch sich eine Erhöhung der Widerstandswerte ergibt. Nach einer weiteren
bekannten Technik wird die Emitterdiffusion mit Phosphor durchgeführt, um eine bestimmte Leitfähigkeit zu erhalten.
Wenn eine Emittertiefe von etwa 0,5/um beispielsweise gewünscht
wird, bildet sich über dem mit Phosphor zu dotierenden Bereich eine phosphordotierte Siliciumdioxydschicht von
nur etwa 500 δ oder sogar geringerer Dicke. Diese phosphordotierte
Siliciumoxydschicht liegt also in der Diffusionsöffnung der Maske. Allgemein bekannte Forderungen für die
Verwendung von phosphordotierten Oxydschichten als isolierende bzw. stabilisierende Schichten fordern eine Schichtdicke
zwischen etwa 2000 und etwa 3000 S.. Daher ist eine Phosphordiffusion
nach der bekannten Art in Verbindung mit der gewünschten Herstellung flachliegender Grenzschichten, und zwar
kleiner als 1 /um, nicht möglich, wenn gleichzeitig eine phosphordotierte Oxydschicht geschaffen werden soll, die dicker
ist als 500 Ä.
Die bekannten Verfahren zur Herstellung von phosphordotierten
Oxydschichten mit einer Dicke von 2000 bis 3000 Ä auf einem Halbleiterträger mit einem Basisbereich empfehlen die Verwendung
eines herkömmlichen Fotoresist-Maskierungsverfahrens,
- 4- - indem
209826/0879
S M239P-652
indem eine Emittermaske gebildet wird und in diese zuerst eine
Emitter-Diffusionsöffnung und anschliessend eine erneute Öffnung durch. Ätzen über dem Emitterbereich eingeschnitten werden
muss, um den Emitter kontaktieren zu können.
Dieses Verfahren ist nicht einfach dazu zu verwenden, um eine Emitteröffnung herzustellen, die weniger als 3,0 /um Breite
hat. Da das zuvor erwähnte Auswaschverfahren die Notwendigkeit der zweiten Öffnung über dem Emitterbereich für die elektrische
Kontaktierung nicht mehr benötigt, ist die Verwendung dieses Verfahrens besonders wünschenswert.
Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren zur
Herstellung eines Halbleiteraufbaus zu schaffen, das insbesondere
für die Herstellung integrierter Schaltkreise für hohe Frequenzen und niedere Leistungen geeignet ist. Mit diesem
Verfahren sollen Widerstandselemente mit niederen Widerstandswerten
gleichzeitig mit anderen aktiven Halbleiteranordnungen herstellbar sein. Dabei soll durch geeignete Massnahmen dafür
Sorge getragen werden, dass mit verhältnismässig niederer Temperatur hergestellte passivierende Schichten gut auf dem Halbleitermaterial
haften und die Halbleiteranordnung in verhältnismässig engen Grenzen die gewünschten charakteristischen
Werte einhält.
Diese Aufgabe wird erfindungsgemäss dadurch gelöst, dass durch die Diffusion ein erster Bereich in einen entgegengesetzten
Leitfähigkeitstyp mit einer Störstellenkonzentration zwischen etwa 5 x 10 °Atome/cnr bis etwa 5 χ 10 Atome/cnr überführt
wird, dass über dem freigelegten Teil der Oberfläche eine zweite Maske bei einer Temperatur zwischen etwa 35O0C und etwa
5000C ausgebildet wird, dass die zweite Maske bei einer Temperatur
von etwa 975°C für etwa 20 Minuten geglüht wird, und dass die Störstellenkonzentration im ersten Bereich durch das
Glühen innerhalb eines Bereichs zwischen etwa 3 x 10 ^Atome/cnr
- 5 - und
20982 6/0879
M239P-652
PO "*i
und etwa 3 χ 10 Atome/cnr gehalten und die zweite Maske verdichtet
wird.
Die Aufgabe lässt sich auch dadurch lösen, dass durch die Diffusion ein erster Bereich in einen entgegengesetzten Leitfähigkeitstyp
mit einer Storstellenkonzentration grosser als 1 χ 10 "Atome/cnr überführt und gleichzeitig eine zweite Maske
über dem Halbleiteraufbau ausgebildet wird, dass durch eine zweite, in der ersten und zweiten Maske angebrachten öffnung
ein zweiter Bereich durch eine Diffusion in einen entgegengesetzten
Leibfähigkeitstyp mit einer Storstellenkonzentration ™ zwischen etwa 5 x 10 ^Atome/cm bis etwa 5 x 10 Atome/cnr
überführt und gleichzeitig eine dritte Maske über der zweiten Maske und dem zweiten Bereich ausgebildet wird, dass die erste,
zweite und dritte Maske vom Halbleiteraufbau entfernt und die freigelegte Oberfläche einem Reinigungsprozess unterzogen wird,
um eine negative Oberflächenladung zwischen etwa +1 und etwa +20 YoIt auszubt.ilden, dass die gereinigte Oberfläche in einer
Flüssigkeit, vorzugsweise aus Aceton oder Isopropylalkohol bzw. Methylalkohol weiterbehandelt wird, um nach dem Reinigungsprozess
auf der Oberfläche des Halbleitermaterials verbliebene Materialien zu absorbieren, dass über dem Halbleiteraufbau
eine vierte Maske bei einer Temperatur zwischen etwa 4250C und etwa 4500C angebracht und mit einer dritten öffnung
versehen wird, durch welche Teile des ersten Bereiches in einen dritten Bereich vom ersten Leitfähigkeitstyp durch Diffusion
überführt werden, welche bei einer Temperatur von etwa 9750C für 20 Minuten wirksam ist und eine dünne" - schützende
Schicht automatisch über dem dritten Bereich ausbildet, dass von der dünnen schützenden Schicht und der vierten Maske ein
über dem zweiten Bereich liegender Teil entfernt und an diesem ein ohmischer Kontakt angebracht wird, und dass die dünne
schützende Schicht über dem dritten Bereich in kontrollierter Weise entfernt und dieser Bereich ebenfalls mit einer ohmischen
Kontaktverbindung versehen wird.
- 6 - Weitere.
209 82 6/0 8 79
■? M239P-652
Weitere Merkmale und Ausgestaltungen der Erfindung sind Gegenstand
von Unteransprüchen»
Weitere Merkmale und Vorteile der Erfindung gehen aus der nachfolgenden Beschreibung eines Ausführungsbeispieles in
Verbindung mit den Ansprüchen und der Zeichnung hervor. Es zeigen:
Fig. 1 einen Halbleitafcräger, auf dem eine epitaxial e Schicht
und eine erste thermische Oxydschicht angeordnet ist;
Fig. 2 die Ausbildung eines flachen Basisbereiches sowie einer zusätzlichen bordotierten thermischen Oxydschicht;
Fig. 3 die Ausbildung eines flachliegenden Übergangs mit niederem Widerstandswert für ein Widerstandselement;
Fig. 4- den Aufbau gemäss Fig. 3 nach der Beseitigung der
Oxydschichten;
Fig. 5 den Aufbau nach einem pyrolithisehen Aufbringen einer
ersten Siliciumdioxydschicht und einer zweiten phosphordotierten Siliciumdioxydschicht;
Fig. 6 die Anordnung der Emitteroffnung;
Fig. 7 die Emitterdiffusion nach dem Entfernen der Fotoresistschicht
;
Fig. 8 die Ausbildung von öffnungen über dem Basisbereich
und dem Widerstandselement;
Fig. 9 den Halbleiteraufbau nach dem Entfernen der dünnen
Siliciumdioxydschicht mit Hilfe einer Auswaschtechnik;
- 7 - Fig. 10
209826/0879
8 M239P-652
Pig. 10 den Halbleiteraufbau nach der Metallisierung und Kontaktierung des Emitter- und Basisbereich.es sowie
des Widerstandselementes.
Die nachfolgend im Beispiel beschriebene Erfindung befasst sich mit der Ausbildung dotierter Bereiche in der Oberfläche
eines Halbleiterkörpers, wobei, diese Bereiche Störstellenkonzentrationen
zwischen etwa 1 χ 10 ^Atome/cm bis etwa
5 x 10 Atome/cm aufweisen können. Diese dotierten Bereiche
können als Widerstandselemente oder auch als Basisbereiche Verwendung finden und werden auf ihrer Oberfläche einem Reinigungsprozess
unterzogen, um eine neutrale Grenzschichtladung zu erzielen. Diese dotierten Bereiche werden bei niederer
Temperatur mit passivierenden Schichten überzogen, wobei
in einen der dotierten Bereiche eine weitere Dotierung durch
Diffusion eingeführt wird. Die derart aufgebaute Halbleiteranordnung
wird anschliessend geglüht, um die passivierenden Schichten zu verdichten und die elektrischen Eigenschaften
der Halbleiteranordnung zu stabilisieren.
Für das beispielsweise beschriebene Ausführungsbeispiel dient als Ausgangsmaterial gemäss Pig. 1 ein Halbleiterträger
14. Das Halbleitermaterial kann aus einem der bekannten
Materialien, wie Silicium, Germanium, Galliumarsenid u.s.w. bestehen. Im vorliegenden Beispiel wird von Silicium
ausgegangen, wobei angenommen wird, dass der Halbleiterträger 14 P-leitend ist. Der Halbleiterträger kann jedoch
auch aus einem Η-leitenden Material bestehen. Auf der Oberfläche 18 der epitaxialen Schicht 16 wird eine thermische
Oxydschicht 20 angebracht, die der Passivierung der Oberfläche 18 dient. Diese thermische Oxydschicht besteht im
vorliegenden Beispiel aus Siliciumdioxyd.
In Pig. 2 ist in der thermischen Oxydschicht 20 eine Basisöffnung
22 zu erkennen, durch welche der darunterliegende
- 8 - Bereich
209826/0879
Bereich 24 bei etwa einer (Temperatur von 95O0G mit Bor dotiert
wird, xtm eine Störstellenkonzentration im Bereich von etwa
ι q -ζ -ι α Ti
1 χ 10 ^Atome/ciir bis etwa 5 χ 10 'Atome/cnr zu bewirken, so
dass sich ein Übergang 26 zur epitaxialen Schicht 16 hin ergibt»
Dieser Übergang 26 liegt vorzugsweise 1,um unter der Oberfläche 18, jedoch sind auch Tiefenabmessüngen zwischen
etwa I1A-yim bis 0$4/ύαί zweökmässig. Wahrend der erwähnten Diffusion
wird eine BöröXydschicht 28 mit einer Dicke vöh etwa
3 i aufgebaut« Der Basisbereich 24 wird zu diesem Zeitpunkt
ausgebildet ι da der Widerstandswert in der Regel grosser ist
als der wid§rstand§wert (jedes weiteren später ausgebildeten
Bereiches und normalerweise Über etwa 150 Ohm pro Quadrat
liegt* - -
G-emass Fig« 3 wird in der thermischen Oxidschicht 20 uüd der
Boroxydschicht 28 eine Widerstandsöffnung 30 angebrachtf um
den Teil 32 der Oberfläche 18 freizulegen. Mit Hilfe einer zweiten Bordiffusion, die bei einer Temperatur von etwa 95O0C
bis etwa 10000O und vorzugsweise bei 9750G für eine Zeitdauer
von 25 Minuten ausgeführt wird, wird ein Widerstandsbereich
34 geschaffen, der eine Störstellenkonzentration von etwa 1.x 10 Atome/cm5 bis etwa 5 χ 10 Atome/cnr aufweist und
vorzugsweise eine Störstellenkonzentration von etwa 3 χ 10 Atome/cnr besitzt. Damit lassen sich Widerstände
herstellen, die einen anfänglichen Schichtwiderstand von etwa 44 0hm pro Quadrat und einen Endwiderstand von etwa 50 0hm
pro Quadrat aufweisen. Dieser Widerstandsbereich 34 besitzt einen Übergang 36 zur epitaxialen Schicht 16.
Das Entscheidende der Erfindung liegt nicht in den absoluten für die Widerstände gewählten Werten, sondern in der Kombination
eines relativ niederen Widerstandswertes, und zwar unter 150 0hm pro Quadrat,und dem nachfolgenden Schritt der Aufbringung
passivierender Schichten bei niederer Temperatur sowie dem abschliessenden Glühen zum Stabilisieren der Ladung auf
- 9 - ■ der
209826/0879
M239P-652
der Oberfläche 18 und zum Verdichten der isolierenden "bzw.
passivierenden Schichten.
Während der Ausbildung des Widerstandsbereiches 34 wird eine zweite Borschicht 38 aufgebaut, die einstückig an die Schicht
28 anschiiesst und von dieser nicht mehr zu unterscheiden ist. Gemtss fig. 4 werden* die Schichten 20* 28 und 38 entfernt, so
dass nur noch der HaTbleiteraiifbäu mit dem Traget 14· der epitaxial
en Schicht 16 und den darin angebrachten dotierten Bereichen 24 und 34 zurückbleibt.
Der nachfolgende Reinigungsprozess ist besonders kritisch, da ohne eine ausreichende Reinigung sieh überschüssige^ Ladung
ätif der Oberfläche 18 ansammelt. Obwohl eine Vielssahl von
Beiiiigungsverfahren bekannt sind, die im Rahmen der vorliegenden
Erfindung Verwendung finden können, die : ' die Herstellung
eines Widerstandselementes mit niederem Widerstandswert sowie die Ausbildung von passivierenden Schichten bei
niederer Temperatur und das Glühen der Halbleiteranordnungen vorsieht, wird der nachfolgende Reinigungsprozess bevorzugt,
um auf der Oberfläche 18 eine geringe negative Ladung in der Silicium-Siliciumoxya-Grenzschicht herzustellen, die in Fig.
5 mit dem Bezugszeichen 40 angedeutet ist. Diese Grenzschicht
40 bildet sich aus zwischen der Oberfläche 18 und der darauf angeordneten passivierenden Schichten. Die erwähnte negative
Ladung bewirkt eine geringe positive Ladung in der Schicht 16 unmittelbar unter der Oberfläche 18. Wenn die negative Grenzschi entladung, wie sie sich mit einem Kapazitäts-Spannungsverfahren
errechnet, gross genug ist, wird eine ausreichend hohe kompensierende positive Ladung unmittelbar unterhalb der Oberfläche
verursacht, so dass dieser Bereich unter der Oberfläche als Kanal wirksam wird und die Wirkungsweise der Halbleiteranordnung
verschlechtert, indem der Wirkung nach ein Kurzschluss auf dem Kollektorbereich der Halbleiteranordnung verursacht
wird. Die Verschiebung der Q^g-Kurve von einer NuIl-
- 10 - läse
209826/087 9
M239P-652
lage in positiver Richtung, und zwar in Bereichen zwischen
+1 und +20 Volt, hat sich als zweckmässig erwiesen, wobei weniger als 10 Volt zu bevorzugen sind. Diese positive Verschiebung
wird dadurch erreicht, dass die Halbleiteranordnung gemäss Fig. 4- in eine etwa 48-prozentige Lösung aus Fluorwasserstoffsäure
gebracht wird und darin bei einer Temperatur von etwa 270C für 1 Minute gehalten wird. Anschliessend wird
der Halbleiteraufbau mit entionisiertem Wasser für etwa 5 Minuten gewaschen, wobei das Wasser ebenfalls auf einer Temperatur
von etwa 270G gehalten wird. Daran anschliessend wird der
Halbleiteraufbau in reine Salpetersäurelösung getaucht, die kocht und im kochenden Zustand 5 Minuten gehalten wird. Daran
schliesst ein weiteres Waschen in entionisiertem Wasser bei Baumtemperatur von vorzugsweise ebenfalls 270O für 5 Minuten
an, um den Halbleiteraufbau für die anschliessende Behandlung in reiner Chromsäure vorzubereiten. Die Behandlung mit der
Chromsäure dauert etwa 5 Minuten, wobei die Säure auf einer Temperatur von etwa 1000C während dieses Reinigungsschrittes
gehalten wird. Abschliessend wird der Halbleiteraufbau nochmals in entionisiertem Wasser für etwa 5 Minuten gewaschen
und gereinigt, wobei dieses Wasser wiederum auf einer Temperatur von etwa 270C gehalten wird. Zwischen den vorausstehend
erwähnten einzelnen Verfahrensschritten während der Reinigung wird der Halbleiteraufbau gegen atmosphärische und Umgebungseinflüsse
geschützt.
Da die Oberfläche 18 sehr empfindlich gegen die Einwirkung von Luft ist und durch diese ungünstig beeinflusst wird, darf nur
eine geringe Zeit vergehen zwischen der vorausstehend erwähnten Reinigung und dem anschliessenden Aufbringen der beiden
nachfolgend beschriebenen Schichten. Jedoch wird vorher die gereinigte Oberfläche in Aceton getaucht, um chemisch von der
Oberfläche 18 restliche Anteile des zum Waschen benutzten Wassers zu entfernen. Das hierfür benutzte Aceton muss von entsprechender
Qualität sein und weniger als 5% Wasser enthalten.
- 11 - . Da
209826/0879
M239P-652
Da Aceton ein organisches Lösungsmittel ist, bleiben gewisse
Rückstände auf der Oberfläche 18, wenn es verdampft. Daher wird bevorzugt, das Aceton in einem Strom gasförmigen Stickstoffes
wegzutrocknen. Es ist nicht völlig klar, jedoch werden
offensichtlich in dem nachfolgenden und nachfolgend beschriebenen Glühprozess die Acetonrückstände in den passivierenden
Schichten absorbiert, so dass sie dadurch unschädlich werden. Als Ersatz für Aceton wurden auch mit Isopropylalkohol
und Methylalkohol akzeptierbare Ergebnisse erzielt.
Auf der gereinigten Halbleiteranordnung wird gemäss Fig. 5
eine Oxydschicht 41 bei einer ersten niederen Temperatur ausgebildet,
wobei z.B. die epitaxiale Schicht 16 einem Strom eines Gasgemisches aus Sauerstoff und Silan bei atmosphärischem
Druck und einer verhältnismässig niederen Niederschlagstemperatur ausgesezt wird, wobei diese Niederschlagstemperatur
zwischen etwa 35O0C und etwa 5000C liegen kann. Vorzugsweise
wird eine Niederschlagstemperatur von etwa 425°C bis etwa 4500C verwendet. Ans'chliessend wird eine phosphordotierte
Oxydschicht 42 über der Oxydschicht 41 angebracht, indem die
Oberfläche dieser Oxydschicht 41 einem Gasstrom aus Silan, Phosphin und Sauerstoff bei atmosphärischem Druck und einer
verhältnismässig niederen Niederschlagstemperatur ausgesetzt
wird, wobei die Temperatur etwa zwischen 4250C und 450°C
liegen kann. Die Oxydschicht 41 kann eine Dicke von etwa 5OOO % haben, wogegen die phosphordotierte Oxydschicht 38
zweckmäs si gerweise zwischen I5OO % und 3000 ?l Dicke liegt
und vorzugsweise etwa 2000 2. Dicke besitzt.
Nach dem Aufbringen der Oxydschicht 41 sowie der phospordotierten Oxydschicht 42 bis zu einer Dicke von insgesamt
etwa 0,7/um wird eine Fotoresistmaske 43 über der phosphordotierten
Oxydschicht 42 in herkömmlicher Weise angeordnet. In der Fotoresistmaske 43 ist eine Öffnung 44 vorgesehen,
durch welche die freigelegten Bereiche der Oxydschichten
- 12 - gemäss
209826/0879
M239P-652
gemäss fig. 6 in einem geeigneten Ätzmittel weggeätzt werden.
Als Ätzmittel kann verdünnte Fluorwasserstoffsäure Verwendung finden.. Nach, dem Freilegen des Oberflächenbereiches 45 der
epitaxialen Schicht 16 wird die Fotoresistschicht 43 wiederum von der Oberfläche der phosphordotierten Oxydschicht 42 entfernt.
Anschliessend wird eine" Störstellendotierung im Basisbereich.
24 vorgenommen, um einen Bereich mit entgegengesetzter Leitfähigkeit
zu schaffen, d.h. im vorliegenden Beispiel einen N-leitenden zweiten Bereich bzw. Emitterbereich 46 auszubilden.
Hierfür wird normalerweise ein Diffusionsverfahren verwendet, womit der Emitterbereich z.B. durch. Phosphordotierung
ausgebildet wird.
Diese Diffusion für die Herstellung des Emitters bewirkt gleichzeitig auch das bereits erwähnte Glühen, um die passivierende
Schicht bzw. die Schichten zu verdichten und zu stabilisieren, und um die gewünschte Ladungsdichte an der
Grenzschicht 40 zu fixieren. Es ist offensichtlich, dass eine Vielzahl von Zeit- und Temperaturkombinationen möglieb, sind,
um die Merkmale der Erfindung zu verwirklichen. So kann z.B. das Glühen mit Temperaturen von etwa 9000G während einer Zeitdauer
von etwa 35 "bis 4-0 Minuten bis etwa 10000C während einer
Zeitdauer von 1 bis 2 Minuten erfolgen. Es hat sich jedoch ergeben,
dass das Glühen vorzugsweise bei etwa 9750C für 15 bis
25 Minuten besonders zweckmässig ist. Während der Diffusion
des zweiten oder Emitterbereich.es 46 bildet sich eine dünne Schicht 50 gemäss Fig. 7 aus Phosphorsilikatglas von etwa 350
bis etwa 500 S. Dicke aufgrund der geringen Diffusionstiefe
für den Emitterbereich. 46 sowohl auf der Oxydschicht 42 und über dem Emitterbereich aus. Dieser flache Emitterbereich ist
notwendig, um hohe Ums cha3:tges chwindi gke it en für den Transistor
zu erhalten und führt dazu, dass sich während des Diffusionsvorgangs nur eine Schicht aus Phosphorsilikatglas mit
- 13 - dieser
209826/0879
M239P-652 dieser Dicke von 350 & bis 500 % ausbilden kann.
Diese dünne Schicht aus Phosphorsilikatglas 50 wird anschliessend mit einer Fotoresistmaske überzogen, die mit
entsprechenden Öffnungen versehen ist, um durch dieöe die
darunterliegende dreifache Oxydschicht aus den Schichten 4-1,
42 und 50 in einem nachfolgenden It ζ vor gang entfernen zu können.
Bei diesem Itzvorgang, der mit verdünnter Fluorwasserstoffsäure ausgeführt werden kann, werden die Öffnungen 58 und 59
gemäss Fig. 8 hergestellt. Gleichzeitig sollten mit diesem
Itzvorgang alle übrigen P-leitenden Bereiche der Halbleiteranordnung, die nicht dargestellt sind und die mit Kontakten .
versehen werden sollen, freigelegt werden. Wie nämlich vorausstehend
erwähnt, sollen der Transistor und der Widerstand,anhand dessen die Erfindung beschrieben wird, nur zwei einer
Vielzahl von aktiven und passiven Schaltkreiskomponenten darstellen, die alle gleichzeitig im Eahmen einer monolithisch
integrierten Schaltung hergestellt werden. Nachdem die Öffnungen 58 und 59 in den Oxydschichten.41, 42 und 50 gemäss
Fig. 8 angebracht sind, wird die Fotoresistschicht wieder entfernt, wofür herkömmliche bekannte chemische Mittel Verwendung
finden können. Anschliessend wird durch eine gesteuerte Ätzung der dünnen Schicht 50 aus Phosphorsilikatglas
eine Emitteröffnung 44 gemäss Fig. 9 hergestellt, wobei erneut ein Fotoresistverfahren Verwendung finden kann. Damit
ist auch der Emitterbereich für eine nachfolgende Metallisierung freigelegt.
Die kontrollierte Ätzung, um die dünne Schicht 50 aus Phosphorsilikatglas
zu entfernen, kann unter Verwendung der nachfolgenden Verfahrensschritte durchgeführt werden. Zunächst
wird die Schicht 50 für etwa 5 Minuten mit Chromsäure behandelt
und anschliessend in entionisiertem Wasser gewaschen.
- 14 - Daran
209826/0879
M239I>-652
Daran schliesst sich eine Ätzung mit einem Ätzmittel an, das industriell unter der Bezeichnung "Itzlösung 1514-" bekannt
ist, wobei dieses Ätzmittel etwa 5 bis 10 Sekunden auf die Schicht 50 einwirkt. Dieses Ätzmittel 1514 umfasst 15 Teile
einer gesättigten Ammoniumfluoridlosung, 1 Teil Fluorwasserstoff
und 4 Teile Wasser. Die Ätz geschwindigkeit dieses Lösungsmittels
1514 beträgt etwa 8 bis 10 2. pro Sekunde für
Siliciumdioxydschichten, die mit einer hohen Temperatur thermisch aufgebaut sind. Anschliessend wird der in Fig. 8 dargestellte
Halbleiteraufbau in Salpetersäure gereinigt, wofür er etwa 5 Minuten in dieser Salpetersäure verbleibt. Daran
schliesst ein Waschen in entionisiertem Wasser und eine erneute Ätzung für etwa 5 weitere Sekunden im Ätzmittel 1514
an* Abschliessend wird der Halbleiteraufbau gemäss Fig. 8 erneut
in extrem reinem entionisiertem Wasser gewaschen, womit der Halbleiteraufbau gemäss Fig. 9 entstanden ist.
In Fig. 10 wird der Halbleiteraufbau dargestellt, nachdem ein Emitterkontakt 62 sowie ein Metallisationsstreifen 64, der
den Basisbereich 24 des Transistors mit dem daneben diffundierten Widerstandsbereich 34 verbindet, hergestellt ist. Der
Metallisationsstreifen 64, der üblicherweise Aluminium sein kann, wird auf die Oxydschichten 41 und 42 aufgedampft. Damit
entsteht eine elektrische Verbindung zwischen dem Basisbereich 24 und dem diffundierten Widerstandselement 34, wobei dieser
Metallsiatxonsstreifen gegen die Halbleiteranordnung durch die Oxydschichten 41 und 42 isoliert ist.
Das vorausstehend beschriebene Verfahren ist nicht auf die
Herstellung von bipolaren Transistoren beschränkt. Es kann vielmehr auch zur Herstellung von Feldeffekttransistoren Verwendung
finden. Dabei würde der Herstellung des Basisbereiches 24 beim bipolaren Transistor die Herstellung des Kanalbereiches
beim Feldeffekttransistor entsprechen. Der Ausbildung.des Emitterbereiches" 46 beim bipolaren Transistor würde die Aus-
- 15 - bildung
2098 2 6/0879
' M239P-652
bildung der Torbereiche beim Feldeffekttransistor entsprechen.
Das Metallisationsmuster würde offensichtlich beim Feldeffekttransistor verschieden gestaltet sein, da der dem Basisbereich
24- entsprechende Kanalbereich beim Feldeffekttransistor zwei
Kontaktanschlüsse für den Quell- und Senkenbereich benötigen
würde. Dies liegt jedoch im Rahmen herkömmlicher Herstellungsverfahren.
Für die Herstellung der Fotoresistmasken kann das unter dem Namen KMEH bekannte Material Verwendung finden, jedoch sind
auch andere Maskiermaterialien für Oxydschichten bekannt, die in gleicher Weise Verwendung finden können.
Die Diffusionsmasken, die gemäss der Erfindung Verwendung finden, dienen dem Zweck, das sich seitliche Ausdehnen der
Störstellen im Halbleiterkörper zu begrenzen und müssen nicht notwendigerweise aus Oxydschichten bestehen. Es sind viele
nitrid- und phosphordotierte Gläser bekannt, wie z.B. Phosphorsilikatglas,
die als Diffusionsmasken Verwendung finden können.
- 1-S - Patentansprüche
Claims (12)
- 215205?Μ239Ρ-652PatentansprücheVerfahren zur Herstellung eines Halbleiteräufbaüs, wobei auf der Oberfläche eines Halbleitermaterials eines ersten Ijeitfähigkeitstyps eine erste Maske mit öffnungen zum freilegen eines Teils der Oberfläche angebracht/unii* durch diese öffnungen eine bereichsweise Diffusion des Halbleitermaterials erfolgt, dadurch gekennz e i c hne't, dass durch die Diffusion ein erster Bereich (34) in einen entgegengesetzten Leitfähigkeitstyp mit einer Störsteilenkonzentration zwischen etwa 5 x 10 Atome/cm bis etwa 5 x 10 Atome/cm* überführt wird, dass über dem freigelegten Teil der Oberfläche eine zweite Maske bei einer Temperatur zwischen etwa 35O0O und etwa 5000C ausgebildet wird, dass die zweite Maske bei einer Temperatur von etwa 975°0 für etwa 20 Minuten geglüht wird, und dass die Störstellenkonzentration im ersten Bereich durch das Glühen innerhalb eines Bereichs zwischen etwa 3 x 10 'Atome/ciir und etwa 3 x 10 Atome/cm gehalten und die zweite Maske verdichtet wird.
- 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass beim Ausbilden der zweiten Maske eine erste Schicht aus Siliciumdioxyd bei Temperaturen zwischen etwa 4250C und 4500C und eine phosphordotierte zweite SiUciumdioxydschicht bei Temperaturen zwischen etwa 4250C und 4500C gebildet wird.209826/0879M239P-652
- 3. Verfahren nach Anspruch 1, dadurch g e k e η η zeichn et, dass das die Störstellenkönzentration bestimmtende Material Bor ist.
- 4* Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass der erste Bereich ein Widerstandselement darstellt, das eine Störstellenkonzen-20 ^5 tration von etwa 1 χ 10 Atome/cm^ hat.
- 5- Verfahren zur Herstellung eines Harbleiteraufbaus, wobei auf der Oberfläche eines Halbleitermaterials eines ersten LeitfähigMtstyps eine erste Maske mit Öffnungen zum Freilegen eines Teils der Oberfläche angebracht und durch diese Öffnungen eine bereichsweise Diffusion des Halbleitermaterials erfolgt, dadurch gekennz eichnet, dass durch die Diffusion ein erster Bereich (24) in einen entgegengesetzten Leitfähigkeitstyp mit einer StörStellenkonzentration grosser als 1 χ 10 "Atome/cnr überführt und gleichzeitig eine zweite Maske über dem Halbleiteraufbau ausgebildet wird, dass durch eine zweite, in der ersten und zweiten Maske angebrachten Öffnung ein zweiter Bereich durch eine Diffusion in einen entgegengesetzfc ten Leitfähigkeitstyp mit einer Störstellenlconzentration zwischen etwa 5 x 10 "Atome/cm - bis etwa 5 x Io Atome/cm* überführt und gleichzeitig eine dritte Maske über der zweiten Maske und dem zweiten Bereich ausgebildet wird, dass die erste, zweite und dritte Maske vom Halbleiteraufbaü entfernt und die freigelegte Oberfläche einem Heinigüngsprozess unterzogen wird, um eine negative Oberflächenladung zwischen etwa +1 und etwa +20 Volt auszubilden, dass die gereinigte Oberfläche in einer Flüssigkeit, vorzugsweise aus Aceton oder Isopropylalkohol bzw. Methylalkohol weiterbehandelt wird, um nach dem Reinigungsprozess auf der Oberfläche des Halbleitermaterial verbliebene Materialien zu absorbieren, dass209826/0879M239P-652über dem Halbleiteraufbau eine vierte Maske bei einer Temperatur zwischen etwa 4250C und etwa 4500C angebracht und mit einer dritten öffnung versehen wird, durch welche Teile des ersten Bereiches in einen dritten Bereich vom ersten Leitfähigkeitstyp durch Diffusion überführt werden, welche bei einer Temperatur von etwa 9750C für 20 Minuten wirksam ist und eine dünne schützende Schicht automatisch über dem dritten Bereich ausbildet, dass von der dünnen schützenden Schicht und der vierten Maske ein über dem zweiten Bereich liegender Teil entfernt und an diesem ein ohmischer Kontakt angebracht wird, und dass die dünne schützende Schicht über dem dritten Bereich in kontrollierter Weise entfernt und dieser Bereich ebenfalls mit einer ohmischen Kontaktverbindung versehen wird.
- 6. Verfahren nach Anspruch 5» dadurch gekennzeichnet, dass der zweite Bereich vom entgegengesetzten Leitfähigkeitstyp ein Widerstandselement bildet und mit einer Störstellenkonzentration von etwa 1 χ 10 Atome/cnr ausgebildet wird.
- 7. Verfahren nach Anspruch 5» dadurch gekennzeichnet, dass die absorbierende Flüssigkeit Aceton mit weniger als 5% Wassergehalt ist.
- 8. Verfahren nach Anspruch 5» dadurch gekennzeichnet, dass das Halbleitermaterial Silicium ist, und dass die vierte Maske aus einer aufgedampften ersten Schicht aus Siliciumdioxyd besteht, die auf dem Halbleiteraufbau nach dem völligen Entfernen der ersten Maske auf diesem angebracht wird.
- 9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, dass auf der ersten Schicht aus Siliciumdioxyd eine zweite Schicht aus einem Gemisch aus Siliciumdioxyd und Phosphorpentoxyd angebracht wird.9 8^/08M239P-652
- 10. Verfahren nach Anspruch 5» dadurch gekennzeichnet, dass die über der vierten Maske und dem dritten Bereich aufgewachsene dünne schützende Schicht durch gesteuerte Ätzung über dem dritten Bereich entfernt wird, um diesen für einen ohmischen Kontaktanschluss freizulegen, wobei die vierte Maske von der dünnen schützenden Schicht des thermischen Oxyds während des Ätzvorgangs dieses thermischen Oxyds zur Freilegung des dritten Bereiches geschützt wird, so dass keine weiteren Maskier- und Ätzschritte erforderlich sind, um die Öffnung für den ohmischen Kontakt über dem dritten Bereichψ herzustellen.
- 11. Verfahren nach Anspruch 5» dadurch gekennzeichnet, dass die freigelegten ersten, zweiten und dritten Bereiche zur Schaffung elektrischer Kontaktanschlüsse an den Halbleiteraufbau metallisiert werden.
- 12. Verfahren nach Anspruch 5» dadurch gekennzeichnet, dass die dünne schützende Schicht zum Freilegen des dritten Bereiches mit einer Ätzlösung aus verdünnter Fluorwasserstoffsäure erfolgt.13· Verfahren nach Anspruch 12, dadurch g e k e η η * zeichnet, dass die verdünnte Lösung aus Fluorwasserstoffsäure 15 Teile einer gesättigten Lösung aus Ammoniumfluorid, etwa einem Teil 48-prozentiger Fluorwasserstoffsäure und etwa 4- Teilen Wasser besteht.209 826/08 7 9L e e r s e i t e
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US8173470A | 1970-10-19 | 1970-10-19 |
Publications (1)
Publication Number | Publication Date |
---|---|
DE2152057A1 true DE2152057A1 (de) | 1972-06-22 |
Family
ID=22166041
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19712152057 Pending DE2152057A1 (de) | 1970-10-19 | 1971-10-19 | Verfahren zur Herstellung eines Halbleiteraufbaus |
Country Status (3)
Country | Link |
---|---|
US (1) | US3759762A (de) |
DE (1) | DE2152057A1 (de) |
NL (1) | NL7114157A (de) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3915767A (en) * | 1973-02-05 | 1975-10-28 | Honeywell Inc | Rapidly responsive transistor with narrowed base |
JPS51127682A (en) * | 1975-04-30 | 1976-11-06 | Fujitsu Ltd | Manufacturing process of semiconductor device |
US4052253A (en) * | 1976-09-27 | 1977-10-04 | Motorola, Inc. | Semiconductor-oxide etchant |
US4819906A (en) * | 1983-06-24 | 1989-04-11 | Cochrane Benjamin A | Mold for improved press-on cap and seal |
US4830976A (en) * | 1984-10-01 | 1989-05-16 | American Telephone And Telegraph Company, At&T Bell Laboratories | Integrated circuit resistor |
DE3585286D1 (de) * | 1985-06-17 | 1992-03-05 | Sony Corp | Herstellungsverfahren fuer halbleiteranordnungen. |
JP5096708B2 (ja) * | 2006-07-28 | 2012-12-12 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
-
1970
- 1970-10-19 US US00081734A patent/US3759762A/en not_active Expired - Lifetime
-
1971
- 1971-10-14 NL NL7114157A patent/NL7114157A/xx unknown
- 1971-10-19 DE DE19712152057 patent/DE2152057A1/de active Pending
Also Published As
Publication number | Publication date |
---|---|
NL7114157A (de) | 1972-04-21 |
US3759762A (en) | 1973-09-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2544736C2 (de) | Verfahren zum Entfernen von schnelldiffundierenden metallischen Verunreinigungen aus monokristallinem Silicium | |
EP0025854B1 (de) | Verfahren zum Herstellen von bipolaren Transistoren | |
DE3327301A1 (de) | Integrierte halbleiterschaltung und verfahren zu ihrer herstellung | |
DE1614283B2 (de) | Verfahren zum Herstellen einer Halbleiteranordnung | |
DE2125303A1 (de) | Verfahren zur Herstellung einer Halbleiteranordnung und durch dieses Verfahren hergestellte Halbleiteranordnung | |
EP0001550A1 (de) | Integrierte Halbleiteranordnung für eine Bauelementstruktur mit kleinen Abmessungen und zugehöriges Herstellungsvefahren | |
DE2521568A1 (de) | Verfahren zum herstellen von integrierten halbleiterbauelementen | |
DE2744059A1 (de) | Verfahren zur gemeinsamen integrierten herstellung von feldeffekt- und bipolar-transistoren | |
DE2615754C2 (de) | ||
DE2031333C3 (de) | Verfahren zum Herstellen eines Halbleiterbauelementes | |
EP0001574A1 (de) | Halbleiteranordnung für Widerstandsstrukturen in hochintegrierten Schaltkreisen und Verfahren zur Herstellung dieser Halbleiteranordnung | |
EP0101000A2 (de) | Integrierte Bipolar- und Mos-Transistoren enthaltende Halbleiter-schaltung auf einem Chip und Verfahren zu ihrer Herstellung | |
DE1544214A1 (de) | Verfahren zum Zuechten von duennen,schwach dotierten homogenen epitaktischen Siliziumschichten bei niedrigen Temperaturen,insbesondere zum Herstellen von UEbergaengen mit extrem niedrigem Widerstand in Flussrichtung | |
DE1959895A1 (de) | Verfahren zur Herstellung einer Halbleiteranordnung | |
DE2633714C2 (de) | Integrierte Halbleiter-Schaltungsanordnung mit einem bipolaren Transistor und Verfahren zu ihrer Herstellung | |
DE1764847B2 (de) | Verfahren zum Herstellen einer Halbleiteranordnung | |
DE2103468A1 (de) | Verfahren zur Herstellung einer Halbleiteranordnung | |
DE2531003B2 (de) | Verfahren fuer die ionenimplantation in einem halbleitersubstrat durch eine ueber der zu dotierenden zone liegende schutzschicht hindurch | |
DE2128884A1 (de) | Verfahren zum Herstellen von Halbleiterbauteilen | |
DE2617293C3 (de) | Verfahren zur Herstellung eines Halbleiterbauelements | |
DE2162445C3 (de) | Verfahren zur Herstellung einer Halbleiteranordnung | |
DE1803024A1 (de) | Integriertes Halbleiterbauelement und Verfahren zu seiner Herstellung | |
DE2450070A1 (de) | Verfahren zum herstellen eines halbleiterbauteils | |
DE1944131A1 (de) | Verfahren zum Herabsetzen der Stapelfehlerdichte in epitaktischen Schichten von Halbleiterbauelementen | |
DE2152057A1 (de) | Verfahren zur Herstellung eines Halbleiteraufbaus |