DE19638433A1

DE19638433A1 - Verfahren zur Herstellung einer Halbleitervorrichtung

Info

Publication number: DE19638433A1
Application number: DE19638433A
Authority: DE
Inventors: Shunpei Yamazaki; Jun Koyama; Yasushi Ogata; Satoshi Teramoto
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 1995-09-21
Filing date: 1996-09-19
Publication date: 1997-03-27
Anticipated expiration: 2016-09-20
Also published as: TW318261B; DE19638433B4; KR100297064B1; US6013542A

Description

HINTERGRUND DER ERFINDUNG GEBIET DER ERFINDUNG

Die vorliegende Erfindung bezieht sich auf ein Verfahren zur Herstellung einer integrierten Dünnfilmhalbleitervorrichtung und insbesondere auf ein Verfahren zur Herstellung einer Dünnschicht-Flüssigkristallanzeigevorrichtung des aktiven Ma trixtyps.

BESCHREIBUNG DES STANDES DER TECHNIK

Eine Flüssigkristallanzeigevorrichtung des aktiven Matrixtyps ist allgemein bekannt. Diese Vorrichtung umfaßt Bildpunkt elektroden, die in einer Matrixform mit mehr als mehreren Hundert x mehreren Hundert auf einem Glassubstrat angeordnet sind, und Dünnfilmtransistoren, die einzeln für die jeweili gen Bildpunktelektroden angeordnet sind.

Die Dünnfilmtransistoren, die für die jeweiligen Bildpunkt elektroden angeordnet sind, dienen zur Steuerung von elektri schen Ladungen, die in die jeweiligen Bildpunktelektroden fließen oder aus diesen herausfließen.

Weiterhin ist eine Technik bekannt, in welcher periphere Treiberkreise für das Ansteuern der Dünnfilmtransistoren, die für die Bildpunktelektroden angeordnet sind, ebenfalls auf den Dünnfilmtransistorschaltungen ausgebildet sind. Diese Struktur wird peripherer Treiberschaltungsintegrationstyp ge nannt.

Wenn eine solche Flüssigkristallanzeigevorrichtung des akti ven Matrixtyps hergestellt wird, kann man ein Phänomen be obachten, derart, daß einige der Dünnfilmtransistoren, die auf dem Glassubstrat integriert sind, nicht arbeiten.

Die Erfinder der vorliegenden Erfindung machten ausgedehnte Studien, um das obige Problem zu lösen und erhielten die fol genden Erkenntnisse.

Im Falle der Herstellung einer integrierten Halbleitervor richtung, beispielsweise einer Flüssigkristallanzeige des ak tiven Matrixtyps, werden isolierende Filme und Verdrahtungen durch Verwendung eines Plasma-CVD-Verfahrens oder eines Sput terverfahrens und durch Plasmaätzen ausgebildet.

Beim Plasma-CVD-Verfahren oder beim Sputterverfahren und beim Plasmaätzen gibt es nicht wenige Ionen, die eine hohe Energie haben (hochenergetische Ionen).

Andererseits verursacht ein isolierender Film, der durch die Verwendung des Plasma-CVD-Verfahrens oder des Sputter-Verfah rens ausgebildet wird, das Problem, daß die Filmqualität nicht dicht und die Haltespannung gering ist. Im allgemeinen beträgt die Haltespannung weniger als ungefähr einige zehn Volt.

Hier wird eine Situation, wie sie in Fig. 12 gezeigt ist, un tersucht. Fig. 12(B) ist eine Schnittansicht, die einen Schritt der Herstellung eines Dünnfilmtransistors zeigt, der eine Struktur hat, wie sie in Fig. 12(A) gezeigt ist.

Fig. 12(B) zeigt den Zustand, in welchem ein zweiter Zwi schenschichtisolationsfilm 55 gebildet wird. Im allgemeinen wird das Plasma-CVD-Verfahren oder das Sputter-Verfahren ver wendet, um einen zwischenliegenden isolierenden Film auszu bilden. In diesem Schritt werden die oben beschriebenen hochenergetischen Ionen in eine Probe gegeben.

Im allgemeinen sind eine Source-Elektrode 54 und eine Gate- Elektrode 51 nichtleitend. Somit entsteht, wenn hochenergeti sche Ionen teilweise eingegeben werden, ein Zustand, in dem die Source(S)-Elektrode 54 und die Gate(G)-Elektrode 51 auf verschiedene Potentiale aufgeladen sind.

In einer solchen Situation kann die Potentialdifferenz zwi schen der Source(S)-Elektrode 54 und der Gate(G)-Elektrode 51 sofort einige zehn bis einige hundert Volt erreichen.

Die Source-Elektrode 54 und die Gate-Elektrode 51 sind durch eine aktive Schicht 52 und eine Gate-Isolationsschicht 53 an geordnet.

Wie oben beschrieben wurde, beträgt die Haltespannung des Gateisolationsfilms 53, der durch das CVD-Verfahren oder das Sputter-Verfahren ausgebildet wurde, weniger als mehrere zehn Volt. Somit kann abhängig von der Situation der Gateisola tionsfilm 53 elektrisch gebrochen werden.

Wenn der Gateisolationsfilm gebrochen wird, so arbeitet der Dünnfilmtransistor nicht.

In der Struktur der Anzeigevorrichtung des aktiven Matrix typs, in der mehrere Hundert x mehrere Hundert von Dünnfilm transistoren angeordnet sind, und bei der ferner als Substrat ein Isolator wie Glas oder Quarz verwendet wird, tritt das oben erwähnte Phänomen besonders auf.

Um das obige Problem zu lösen, können während der Filmbildung des isolierenden Films 55, die Source-Elektrode 54 und die Gate-Elektrode 51 nur elektrisch kurz geschlossen werden, so daß beide Elektroden das gleiche Potential haben. In einem Zustand jedoch, in dem schließlich der Betrieb durchgeführt wird, dürfen die Source-Elektrode 54 und die Gate-Elektrode 51 nicht elektrisch kurz geschlossen werden.

Somit werden, wie im Schritt der in Fig. 12B gezeigt ist, die Source-Elektrode 54 und die Gate-Elektrode 51 in einem Zu stand gehalten, der bis ins den endgültigen Zustand elektrisch kurzgeschlossen ist, wobei es erforderlich ist, daß die Ver bindung zwischen der Source-Elektrode 54 und der Gate-Elek trode 51 im endgültigen Zustand durchtrennt werden muß. Dies erhöht jedoch die Anzahl der Schritte, so daß dies im Hin blick auf die Produktionsausbeute und die Produktionskosten nicht bevorzugt wird.

ZUSAMMENFASSUNG DER ERFINDUNG

Eine Aufgabe der vorliegenden Erfindung besteht daher darin, eine Technik zu schaffen, um den Bruch einer Halbleitervor richtung bei der Herstellung durch pulsartiges hohes Poten tial vom Plasma zu vermeiden, und ferner darin, diese Technik zu verwirklichen, ohne daß komplizierte Schritte notwendig sind.

Gemäß einem Aspekt der vorliegenden Erfindung umfaßt ein Ver fahren zur Herstellung einer Halbleitervorrichtung die Schritte des Ausbildens einer ersten Verdrahtung, Ausbildung einer Isolationsschicht auf der ersten Verdrahtung, Ausbil dung einer zweiten Verdrahtung oder einer Elektrode auf der Isolationsschicht, die in Kontakt zur ersten Verdrahtung steht und Teilung der ersten Verdrahtung unter Verwendung ei nes Kontaktteils.

Gemäß einem anderen Aspekt der vorliegenden Erfindung umfaßt ein Verfahren zur Herstellung einer Halbleitervorrichtung die Schritte: Ausbildung einer ersten Verdrahtung, Ausbildung ei ner Isolationsschicht auf der ersten Verdrahtung, Ausbildung eines leitenden Materials auf der Isolationsschicht, das in Kontakt steht mit der ersten Verdrahtung und Teilung der er sten Verdrahtung durch den Kontaktteil (an einem unteren Teil einer Öffnung).

Gemäß einem anderen Aspekt der vorliegenden Erfindung wird, wenn Mehrlagenverdrahtungen ausgebildet werden, eine untere Schichtverdrahtung geteilt unter Verwendung der Musterbildung bei einer oberen Schichtverdrahtung oder Elektrode.

Gemäß einem nochmals anderen Aspekt der vorliegenden Erfin dung wird, wenn Mehrlagenverdrahtungen ausgebildet werden, eine untere Lagenverdrahtung geteilt, unter Verwendung der Ausbildung von Öffnungen zu einer oberen Lagenverdrahtung oder Elektrode.

Gemäß einem weiteren Aspekt der vorliegenden Erfindung umfaßt ein Verfahren zur Herstellung einer Halbleitervorrichtung folgende Schritte: Ausbildung einer Gate-Elektrode eines Dünnfilmtransistors und einer Verdrahtung, die aus einem Ma terial gemacht ist, das die Gate-Elektrode bildet, Ausbildung eines isolierenden Films, der die Gate-Elektrode und die Ver drahtung bedeckt, Ausbildung von Öffnungen im ersten isolie renden Film, um ein Source-Gebiet des Dünnfilmtransistors und einen Teil der Verdrahtung zu erreichen, Ausbildung einer Elektrode und/oder einer Verdrahtung, die das Source-Gebiet kontaktiert, und einer Dummy-Elektrode, die einen Teil der Verdrahtung kontaktiert, Ausbildung eines zweiten isolieren den Films, der die Elektrode und/oder die Verdrahtung, die in Kontakt mit dem Source-Gebiet gebracht werden soll, bedeckt, Ausbildung eines zweiten isolierenden Films, der die Elek trode und/oder die Verdrahtung, die in Kontakt mit dem Sour ce-Gebiet gebracht werden soll, und die Dummy-Elektrode be deckt, Ausbildung einer Öffnung, die bis zum Drain-Gebiet des Dünnfilmtransistors reicht, und einer Öffnung, die die Dummy- Elektrode im ersten isolierenden Film und im zweiten isolie renden Film erreicht, und Ausbildung einer Elektrode und/oder Verdrahtung (Bildpunktelektrode), die in Kontakt mit dem Drain-Gebiet steht, und Entfernen eines Teils der Dummy-Elek trode und der Verdrahtung.

In der obigen Struktur sind die Gate-Elektrode und die Drain- Elektrode des Dünnfilmtransistors unter Verwendung der Ver drahtung elektrisch verbunden. Diese Struktur kann das Pro blem des Brechens der Halbleitervorrichtung durch ein pulsar tiges Potential, das vom Plasma herrührt, während der Film bildung oder des Ätzens lösen.

In der obigen Struktur wird die Verdrahtung in einem letzten Schritt geteilt. Dieser Teilungsschritt kann durchgeführt werden, ohne die Produktionsschritte zu komplizieren.

In der obigen Struktur kann auch, wenn die Verdrahtung als Verdrahtung für das Zuführen eines elektrischen Stroms wäh rend der anodischen Oxidation verwendet wird, das Teilen die ser Verdrahtung nach der anodischen Oxidation vorgenommen werden, ohne einen speziellen Schritt vorzusehen.

Gemäß einem nochmals anderen Aspekt der vorliegenden Erfin dung umfaßt ein Verfahren zur Herstellung einer Halbleiter vorrichtung folgende Schritte: Ausbildung einer ersten Ver drahtung auf einer isolierten Oberfläche, Ausbildung eines ersten isolierenden Films auf der Verdrahtung, Ausbildung ei ner Öffnung im ersten isolierenden Film an einem Teil, wo die erste Verdrahtung geteilt werden soll, Ausbildung eines Me tallteils in der Öffnung, die mit der ersten Verdrahtung in Berührung steht, Ausbildung eines zweiten isolierenden Films, der das Metallteil bedeckt, Ausbildung einer Öffnung im zwei ten isolierenden Film, um das Metallteil offen zu legen, Aus bildung eines leitenden Films, der eine Elektrode auf dem zweiten isolierenden Film bildet, und Entfernen des Metall teils und der ersten Verdrahtung unter dem Metallteil bei der Mustergebung des leitenden Films.

Gemäß einem nochmals anderen Aspekt der vorliegenden Erfin dung umfaßt ein Verfahren zur Herstellung einer Halbleiter vorrichtung folgende Schritte: Ausbildung einer Gate-Elek trode und einer Gate-Verdrahtung und einer Verdrahtung, die aus demselben Material besteht, das die Gate-Elektrode und die Gate-Verdrahtung bildet, Ausbildung eines ersten isolie renden Films nach obigem Schritt, Ausbildung einer Öffnung im ersten isolierenden Film, um ein Metallteil zu bilden, das die Verdrahtung kontaktiert, Ausbildung eines zweiten isolie renden Films, der das Metallteil bedeckt, Ausbildung einer Öffnung, die bis zum Metallteil im zweiten isolierenden Film reicht, Ausbildung einer Bildpunktelektrode auf dem zweiten isolierenden Film und Entfernen des Metallteils durch die Öffnung bei der Musterbildung der Bildpunktelektrode, und Entfernen der Verdrahtung unter dem Metallteil, um die Ver drahtung zu teilen.

Im vorliegenden Fall muß das Entfernen so ausgeführt werden, daß es die Verdrahtung vollständig teilt.

Gemäß der vorliegenden oben beschriebenen Erfindung werden die Gate-Verdrahtung und die Source-Verdrahtung des Dünnfilm transistors verbunden und schließlich durchschnitten (geteilt), so daß es möglich ist, einen Bruch des Gate-Iso lierfilms, verursacht durch den Einfluß des Plasmas, wenn verschiedene isolierende Filme oder leitende Filme gebildet werden, zu verhindern. Das heißt, es ist möglich einen Bruch des Gate-Isolationsfilms durch die Potentialdifferenz, die entsteht, wenn die Gate-Verdrahtung und die Source-Verdrah tung augenblicklich verschiedene Potentiale durch den Einfluß des Plasmas annehmen, zu verhindern.

Wenn die folgende Technik angewandt wird, um die Gate-Ver drahtung und die Source-Verdrahtung zu verbinden und schließ lich, um sie zu teilen, so können der obige Betrieb und die Auswirkungen erhalten werden, ohne zunehmende Masken und ohne speziell komplizierten Struktur.

Das heißt, es werden, wie in Fig. 1 gezeigt, Öffnungen bei jeder Ausbildung eines Zwischenschichtisolationsfilms bei den schließlich geteilten Verdrahtungen 107 und 108 (erste Schichtverdrahtung) und den Dummy-Elektroden 126 bis 128, die nicht als Elektroden fungieren, ausgebildet. Dann werden bei der Mustergebung einer endgültigen Elektrode 136, die in den Fig. 3(A) und 3(B) gezeigt ist, Öffnungen in den Dummy- Elektroden 126 bis 128 ausgeformt und die Verdrahtungen 107 und 108 werden durch die Öffnungen geteilt.

Mit der obigen Struktur können bei der Musterbildung der Elektrode 136 vorbestimmte Teile der Verdrahtungen 107 und 108 zur selben Zeit geteilt werden.

Dieser Schritt stellt auch eine sehr nützliche Technik dar, um eine Verdrahtung einer Energieversorgung zu teilen, die verwendet wird, wenn die anodische Oxidation durchgeführt wird. Mit anderen Worten, ohne die Verwendung einer speziel len Maske ist es möglich, die Verdrahtung zur- Zuführung eines elektrischen-Stroms zu teilen.

KURZE BESCHREIBUNG DER ZEICHNUNGEN

Fig. 1(A) bis 1(D) sind Ansichten, die die Herstellungs schritte einer Flüssigkristallanzeigevorrichtung des aktiven Matrixtyps zeigen;

Fig. 2(A) bis 2(C) sind Ansichten, die die Herstellungs schritte einer Flüssigkristallanzeigevorrichtung des aktiven Matrixtyps zeigen;

Fig. 3(A) bis 3(B) sind Ansichten, die die Herstellungs schritte einer Flüssigkristallanzeigevorrichtung des aktiven Matrixtyps zeigen;

Fig. 4 ist eine Ansicht, die den Herstellungsschritt einer Flüssigkristallanzeigevorrichtung des aktiven Matrixtyps zeigt;

Fig. 5 ist eine Schnittansicht entlang der Linie A bis A′ in Fig. 3(B);

Fig. 6 ist eine Aufsicht, die eine Schaltung des aktiven Ma trixtyps zeigt;

Fig. 7(A) bis 7(B) sind Ansichten, die ein Beispiel der Form der Verdrahtung zeigen;

Fig. 8(A) bis 8(D) sind Ansichten, die die Herstellungs schritte einer Flüssigkristallanzeigevorrichtung des aktiven Matrixtyps zeigen;

Fig. 9(A) bis 9(C) sind Ansichten, die die Herstellungs schritte einer Flüssigkristallanzeigevorrichtung des aktiven Matrixtyps zeigen;

Fig. 10(A) bis 10(B) sind Ansichten, die die Herstellungs schritte einer Flüssigkristallanzeigevorrichtung des aktiven Matrixtyps zeigen;

Fig. 11 ist eine Ansicht, die einen Herstellungsschritt ei ner Flüssigkristallanzeigevorrichtung des aktiven Matrixtyps zeigt;

Fig. 12(A) bis 12(B) sind Ansichten, die die Herstellungs schritte eines konventionellen Dünnfilmtransistors zeigen.

GENAUE BESCHREIBUNG DER ERFINDUNG [Ausführungsform 1]

Diese Ausführungsform zeigt die Herstellungsschritte von Bildpunktgebieten einer Flüssigkristallanzeigevorrichtung des aktiven Matrixtyps. In dieser Ausführungsform wird, um nied rige stromlose Kennzeichen zu erhalten, ein Dünnfilmtransis tor mit einem Verunreinigungsgebiet niedriger Konzentration für die einzelnen Bildpunktgebiete angeordnet.

Die Fig. 1 bis 4 zeigen schematisch die Herstellungs schritte dieser Ausführungsform. Als erstes wird, wie das in Fig. 1(A) gezeigt ist, ein (nicht gezeigter) Basisfilm mit einer Dicke von 3000 Å auf einem Glassubstrat 101 durch ein Plasma-CVD Verfahren oder dein Sputter-Verfahren ausgebildet. Hier wird ein Siliciumoxydfilm als Basisfilm verwendet. Es sollte angemerkt werden, daß ein Quarzsubstrat als Substrat 101 verwendet werden kann.

Als nächstes wird ein (nicht gezeigter) amorpher Siliciumfilm mit einer Dicke von 500 Å, bei dem es sich um einen Startfilm handelt, um eine aktive Schicht 102 des Dünnfilmtransistors auszubilden, mit dem Plasma-CVD Verfahren oder einem thermi schen CVD-Verfahren niedrigen Druckes ausgebildet. Als näch stes wird der amorphe Siliciumfilm durch Erhitzen und/oder Bestrahlen mit Laserlicht kristallisiert, um einen (nicht ge zeigten) kristallinen Siliciumfilm zu erhalten.

Hier zeigt diese Ausführungsform eine Technik, bei welcher der amorphe Siliciumfilm, der durch das CVD-Verfahren ausge bildet wurde, durch Ausglühen, durch Erhitzen oder eine Be strahlung mit Laserlicht erzeugt wird. Es kann jedoch ein kristalliner Siliciumfilm direkt durch das thermische CVD- Verfahren niedrigen Druckes oder das Plasma-CVD-Verfahren ausgebildet werden.

Der kristalline Siliciumfilm, der in obigen Schritt kristal lisiert wurde, wird mit einem Muster versehen, um eine aktive Schicht 102 des Dünnfilmtransistors zu erhalten, wie das in Fig. 1(A) gezeigt ist. Hier wird eine erste Maske für die Mu sterausbildung verwendet.

Als nächstes wird ein Siliciumoxydfilm 100 mit einer Dicke von 1000 Å, der als Gate-Isolationsfilm dient, durch das Plasma-CVD-Verfahren ausgebildet.

Ein (nicht gezeigter) Aluminiumfilm zur Herstellung einer er sten Verdrahtungsschicht wird weiterhin durch das Sputter- Verfahren oder durch ein Elektronenstrahlverdampfungsver fahren ausgebildet. Muster, die durch die Bezugszahlen 106, 107 und 108 in Fig. 1(A) bezeichnet sind, werden später aus geformt, so daß die erste Schichtverdrahtung beendet ist.

In diesem Aluminiumfilm können, um die Erzeugung von Oberflä chenunebenheiten oder Haarkristallen zu unterdrücken, Sc oder Y, und eines von mehreren Arten, die aus Lanthanoid oder Actinoid ausgewählt sind, hinzugefügt werden. Hier wird 0,1 Gewichtsprozent Sc hinzugefügt.

Es sollte angemerkt werden, daß Oberflächenunebenheiten oder Haarkristalle nadel- oder nagelförmige Vorsprünge sind, die auf der Oberfläche des Aluminiumfilms ausgebildet werden, wenn er auf eine Temperatur von 300°C oder mehr erhitzt wird, oder wenn er mit Laserlicht bestrahlt wird.

Nachdem der (nicht gezeigte) Aluminiumfilm ausgebildet ist, wird ein sehr dünner (nicht gezeigter) anodischer Oxidations film darauf ausgebildet. Der anodische Oxidationsfilm hat die Funktion den Grad des dichten Anhaftens der Widerstandsmaske (mit 103 bis 105 bezeichnet), die auf dem Aluminiumfilm in einem späteren Schritt angeordnet werden soll, zu verbessern.

Der obige sehr dünne anodische Oxidationsfilm wird unter Ver wendung einer elektrolitischen Lösung gebildet, die durch Neutralisierung einer Äthylen-Glycol-Lösung, die 3 Gewichts prozent Weinsäure mit Gaswasser enthält, ausgebildet wird. Die anodische Oxidation wird in der elektrolitischen Lösung unter Verwendung des Aluminiumfilms als Anode und Platin als Kathode durchgeführt.

Der hierbei ausgebildete anodische Oxidationsfilm hat die Qualität eines dichten Films. Die Filmdicke kann durch die aufgebrachte Spannung gesteuert werden. Hier beträgt die Dicke 150 Å.

Als nächstes werden die Widerstandsmasken 103, 104 und 105 auf dem Aluminiumfilm angeordnet. Da der (nicht gezeigte) dichte anodische Oxidationsfilm auf dem Aluminiumfilm ausge bildet wird, können die Widerstandsfilme ohne Lücken in engen Kontakt mit dem Aluminiumfilm gebracht werden. Eine zweite Maske wird bei der Bildung der Widerstandsmasken verwendet.

Als nächstes wird die Musterbildung (patterning) unter Ver wendung der Widerstandsmasken 103, 104 und 105 durchgeführt, um eine Gate-Elektrode 106, eine (nicht gezeigte) Gate-Ver drahtung, die sich von der Gate-Elektrode erstreckt, einen Teil 107 einer Kurzschlußverdrahtung, um die Gate-Verdrahtung und eine Source-Verdrahtung in einem späteren Schritt zu ver binden und ein Teil 108 einer Verdrahtung, die verwendet wird, um einen elektrischen Strom zuzuführen, wenn die anodi sche Oxidation der Gate-Elektrode in einem späteren Schritt ausgebildet wird, auszubilden. Auf diese Art erhält man den in Fig. 1(A) gezeigten Zustand.

Als nächstes werden im Zustand, in dem die Widerstandsmasken angeordnet sind, wie das in Fig. 1(B) gezeigt ist, poröse an odische Oxidationsfilme 109, 110 und 111 ausgebildet.

Die porösen anodischen Oxidationsfilme werden unter Verwen dung einer elektrolitischen Lösung von 3 Gewichtsprozent Oxallösung ausgebildet. Insbesondere wird die anodische Oxi dation in der oben beschriebenen Lösung ausgeführt unter Ver wendung der ersten Schichtverdrahtung (Muster, die mit 106 bis 108 bezeichnet sind), die im Schritt der Fig. 1(A) als Anode und mit Platin als Kathode ausgebildet sind, und indem ein Stromfluß zwischen beiden Elektroden bewirkt wird.

Zu dieser Zeit wird, da die Widerstandsmasken auf dem oberen Teil der jeweiligen Muster von Aluminium angeordnet sind, die elektrolitische Lösung nicht in Kontakt mit den oberen Ober flächen der Aluminiummuster gebracht. Somit setzt sich die anodische Oxidation nur an den Seitenoberflächen der jeweili gen Aluminiummuster fort.

Die anodische Oxidation wird durchgeführt, indem ein elektri scher Strom durch die Verdrahtung für die Zuführung eines elektrischen Stroms (ein Teil davon ist mit 108 bezeichnet) zugeführt wird.

Die Verdrahtung für die Zuführung eines elektrischen Stroms wird verwendet, um zu verhindern, daß die Filmdicke eines an odischen Oxidationsfilms durch einen Spannungsabfall, der zwischen beiden Enden des aktiven Matrixgebietes erzeugt wird, bei der anodischen Oxidation, ungleichmäßig wird. Ins besondere wenn das Gebiet der Flüssigkristallplatte groß ge macht wird, ist es notwendig, die Verdrahtung für die Zufüh rung eines elektrischen Stromes zu verwenden.

Die Wachstumsdistanz des porösen anodischen Oxidationsfilms kann durch eine anodische Oxidationszeit gesteuert werden. Die Wachstumsdistanz des porösen anodischen Oxidationsfilms kann zwischen ungefähr 3000 Å bis 10000 Å gewählt werden. Im vorliegenden Fall beträgt die Filmdicke (Wachstumsdistanz) des porösen anodischen Oxidationsfilms 5000 Å. Es sollte an gemerkt werden, daß die Wachstumsdistanz des porösen anodi schen Oxidationsfilms grob die Größe eines Verunreinigungsge bietes niedriger Konzentration, das in einem späteren Schritt ausgebildet wird, bestimmen kann.

Der poröse anodische Oxidationsfilm dient zur Ausbildung des Verunreinigungsgebietes niedriger Konzentration (als Gebiet wird im allgemeinen ein LDD-Gebiet bezeichnet) und zur Unter drückung des Auftretens von Defekten am Zweiebenenkreuzungs teil zwischen der ersten Schichtverdrahtung und der zweiten Schichtverdrahtung.

Nach der Ausbildung der porösen anodischen Oxidationsfilme, die in Fig. 1(B) mit 109, 110 und 111 bezeichnet sind, werden die Widerstandsmasken 103, 104 und 105 (in Fig. 1(B) nicht gezeigt) entfernt.

Als nächstes werden anodische Oxidationsfilme, die die dichte Filmqualität haben, nochmals ausgebildet. Im vorliegenden Fall werden die anodischen Oxidationsfilme 112, 113 und 114 ausgebildet. Die dichten anodischen Oxidationsfilme haben sehr großen Einfluß auf die Unterdrückung der Ausbildung von Oberflächenunebenheiten oder Haarkristallen.

Die Ausbildung des dichten anodischen Oxidationsfilms wird unter Verwendung einer elektrolitischen Lösung ausgeführt, die durch Neutralisierung einer Äthylen-Glycol-Lösung, die 3 Gewichtsprozent Weinsäure mit Gaswasser enthält, erhalten wird.

In diesem Schritt werden, da die elektrolitische Lösung in die porösen anodischen Oxidationsfilme 109, 110 und 111 ein dringt, die dichten anodischen Oxidationsfilme auf den oberen Oberflächen und den Seitenoberflächen der Elektrode und der Verdrahtungen (mit 106 bis 108 bezeichnet), die aus verblei bendem Aluminium, das mit 112, 113 und 114 bezeichnet ist, gemacht sind, ausgebildet.

Bei dieser anodischen Oxidation wird auch, unter Verwendung der Verdrahtung für das Zuführen eines elektrischen Stroms für die anodische Oxidation, von dem ein Teil mit 108 be zeichnet ist, bei der anodischen Oxidation ein elektrischer Strom zugeführt. Dies wird gemacht, um die Einflüsse eines Spannungsabfalls zu korrigieren, so daß die Filmdicke der ausgebildeten anodischen Oxidationsfilme insgesamt gleichmä ßig gemacht wird.

Die Dicke des dichten anodischen Oxidationsfilms wird auf 800 Å gebracht. Wenn die Dicke des dichten anodischen Oxidations films dick gemacht wird (beispielsweise 2000 Å oder mehr), so kann eine versetztes Gate-Gebiet in der aktiven Schicht durch den dicken Teil später ausgebildet werden. Wenn jedoch der dichte anodische Oxidationsfilm dick ausgebildet wird, so muß die aufgebrachte Spannung hoch sein (eine Spannung von 200 Volt oder mehr ist erforderlich, um eine Filmdicke von 2000 Å oder mehr zu erhalten), so daß dies im Hinblick auf die Re produzierbarkeit der Operation und der Sicherheit nicht vor teilhaft ist. Somit wird im vorliegenden Fall, um solche Ef fekte zu erzielen, um die Erzeugung von Oberflächenunebenhei ten und Haarkristallen zu unterdrücken und die Haltespannung zu verbessern, der dichte anodische Oxidationsfilm 800 Å dick gemacht.

In diesem Schritt werden die Gate-Elektrode und die Gate-Ver drahtung 106, wie in Fig. 1(B) gezeigt, ausgebildet. Die Querschnittsgröße der Gate-Elektrode und der Gate-Verdrahtung 106 wird durch die anodische Oxidation vermindert, wenn man es mit der Form vergleicht, die durch 106 in Fig. 1(A) be zeichnet ist.

Die dichten anodischen Oxidationsfilme 113 und 114 und die porösen anodischen Oxidationsfilme 110 und 111 sind um das Teil 107 der Kurzschlußschaltungsverdrahtung herum ausgebil det, um die Gate-Verdrahtung mit der Source-Verdrahtung zu verbinden, und sie sind auch um das Teil 108 der Verdrahtung für die Zuführung eines elektrischen Stroms zur Gate-Elek trode bei der anodischen Oxidation angebracht. Somit wird die Querschnittsgröße dieser Verdrahtung durch die anodische Oxi dation vermindert.

Auf diese Weise erhält man den in Fig. 1(B) gezeigten Zu stand. Als nächstes wird der offen liegende Siliciumoxidfilm 103 entfernt. Der offenliegende Siliciumoxidfilm 103 wird entfernt, um ein Verunreinigungsgebiet niedriger Konzentra tion in der aktiven Schicht 102 des Dünnfilmtransistors aus zubilden. Auf diese Art erhält man den in Fig. 1(C) gezeigten Zustand. In diesem Zustand verbleiben die Siliciumoxidfilme an Teilen, die mit 115, 116 und 117 bezeichnet sind.

Als nächstes werden die porösen anodischen Oxidationsfilme 109, 110 und 111 entfernt. Der poröse anodische Oxidations film kann selektiv entfernt werden unter Verwendung eines Säuregemisches aus Phosphorsäure, Essigsäure und Salpeter säure.

Auf diese Weise erhält man den Zustand, wie er in Fig. 1(D) gezeigt ist. Nachdem der ins Fig. 1(D) gezeigte Zustand er reicht wurde, werden Verunreinigungsionen implantiert, um ein Source-Gebiet und ein Drain-Gebiet des Dünnfilmtransistors zu erhalten. Im vorliegenden Fall werden P-Ionen implantiert, um einen N-Kanal-Typ auszubilden. B-Ionen können implantiert wer den, um einen Dünnfilmtransistor des P-Kanal-Typs auszubil den, anders als beim N-Kanal-Typ.

In diesem Schritt werden ein Source-Gebiet 118 und ein Drain- Gebiet 122 in einer selbst ausrichtenden Art ausgebildet. Es werden auch Verunreinigungsgebiete niedriger Konzentration, die mit 119 und 121 bezeichnet sind, in selbst ausrichtender Art ausgebildet. Das Verunreinigungsgebiet niedriger Konzen tration 121, das zwischen einem Kanalbildungsgebiet 120 und einem Draingebiet 122 ausgebildet wird, ist ein sogenanntes LDD (leicht dotiertes Drain) Gebiet (Fig. 1(D)).

Die Verunreinigungsgebiete niedriger Konzentration stellen eine sehr nützliche Struktur dar, um einen Dünnfilmtransistor zu erhalten, der niedrige Stromlosmerkmale hat (OFF-current characteristics). Es ist insbesondere nützlich, da der Dünn filmtransistor, der für einen Bildpunkt des aktiven Matrixge bietes erforderlich ist, niedrige Stromlosmerkmale hat, die Verunreinigungsgebiete niedriger Konzentration vorzusehen, um die niedrigen Stromlosmerkmale herzustellen.

Die Verunreinigungsgebiete niedriger Konzentration dienen auch dazu, die Zerstörung der Kennzeichen des Dünnfilmtransi stors zu verhindern.

Nach der Implantierung der Verunreinigungsionen wird eine Be strahlung mit Laserlicht durchgeführt, um die implantierten Verunreinigungsionen zu aktivieren und das Gebiet, das durch die Ionenimplantierung beschädigt ist, auszuglühen. Zu dieser Zeit kann die Erzeugung von Oberflächenunebenheiten und Haar kristallen an der Gate-Elektrode 106 und den Verdrahtungen 107 und 108 durch den Betrieb der vorher ausgeformten anodi schen Oxidationsfilme 112, 113 und 114, die eine dichte Film qualität haben, verhindert werden.

Als nächstes wird ein Siliciumoxydfilm mit einer Dicke von 4000 Å, der als erster Zwischenlagenisolierfilm 123 dient, durch ein Plasma-CVD-Verfahren, das TEOS-Gas als Rohmaterial verwendet, ausgebildet (Fig. 2(A)).

Als zwischenliegender Isolationsfilm 123 kann ein Siliciumni trid-Film oder ein Siliciumnitridoxyd-Film verwendet werden. Der Siliciumnitrid-Film kann durch das Plasma-CVD-Verfahren, das Ammonium als Rohgas verwendet, ausgebildet werden. Der Siliciumnitridoxid-Film kann durch das Plasma-CVD-Verfahren, das TEOS und N₂O-Gas verwendet, ausgebildet werden.

Als erster Zwischenschichtisolationsfilm 123 kann eine lami nierte Struktur verwendet werden, in der eine Vielzahl von Filmarten, ausgewählt aus den folgenden Filmen: Silciumoxid film, Siliciumnitridfilm und Siliciumnitridoxydfilm laminiert sind, verwendet werden können.

Nachdem der erste Zwischenschichtisolationsfilm 123 ausgebil det ist, werden Kontaktlöcher ausgebildet. In diesem Schritt wird eine dritte Maske verwendet. Auf diese Weise erhält man den in Fig. 2(A) gezeigten Zustand.

Dann wird eine zweite Schichtelektrode und eine Verdrahtung (allgemein als zweite Schichtverdrahtung bezeichnet), die aus einem dreilagigen Film aus einem Titanfilm, einem Aluminium film und einen Titanfilm besteht, ausgebildet. Da der Titan film hauptsächlich verwendet wird, um einen guten Kontakt zu erreichen, kann seine Dicke weniger als einige hundert Ang ström betragen. In diesem Schritt wird eine vierte Maske ver wendet (Fig. 2(B)).

Als zweite Schichtverdrahtung wird bevorzugt ein einlagiger Aluminiumfilm verwendet. Um einen guten Kontakt mit anderen Elektroden oder Verdrahtungen zu erzielen, wird jedoch die Dreilagenstruktur, die einen Titanfilm, einen Aluminiumfilm und einen Titanfilm umfaßt, in dieser Ausführungsform verwen det.

Verschiedene Ätzflüssigkeiten werden jeweils für das Ätzen des Titanfilms und des Aluminiumfilms verwendet. In dieser Aus führungsform wird Gaswasser zum Ätzen des Titanfilms und eine gemischte Aluminiumsäure für das Ätzen des Aluminiumfilms verwendet.

Auf diese Art erhält man den in Fig. 2(B) gezeigten Zustand. Die Source-Elektrode und die Source-Verdrahtung sind in Fig. 2(B) mit 124 bezeichnet. Eine Gate-Elektrode ist mit 125 be zeichnet. Obwohl dies nicht in Fig. 2 gezeigt ist, ist die Gate-Elektrode 125 im nicht gezeigten Zustand ausgebildet, in der sie sich von der nicht gezeigten Gate-Verdrahtung aus er streckt.

In diesem Schritt werden auch Dummy-Elektroden 126, 127 und 128 ausgebildet, die in einem späteren Teilungsschritt ver wendet werden.

Obwohl dies aus der Zeichnung nicht klar ist, sind die Quell verdrahtung 124 und die Gate-Elektrode 125 als zweite Lagen verdrahtung durch die Kurzschlußschaltung, die mit 107 be zeichnet ist, verbunden. Mit dieser Struktur ist es möglich, die Potentialdifferenz zwischen der Source-Verdrahtung 124 und der Gate-Elektrode 125 zu eliminieren.

Weiterhin ist die Source-Verdrahtung 124 angeordnet, um die Verdrahtung 108 zu überkreuzen, für eine Stromversorgung bei der anodischen Oxidation durch den ersten Zwischenschichtiso lationsfilm 123.

Weiterhin zeigt Fig. 2(B) die Dummy-Elektroden (als Zweckmä ßigkeitselektroden bezeichnet) 126, 127 und 128, die nicht als Elektroden oder eine Verdrahtung funktionieren, sondern für einen späteren Teilungsschritt verwendet werden. Die Dum myelektroden haben ihre Funktion im letzten Schritt, wo die Verdrahtungen 107 und 108 geteilt werden (Fig. 2(B)).

Als nächstes wird ein zweiter Zwischenschichtisolationsfilm 129 ausgebildet. In dieser Ausführungsform wird als zweiter Zwischenschichtfilm 129 ein Siliciumoxidfilm mit einer Dicke von 4000 Å durch das Plasma-CVD-Verfahren ausgebildet. Als zweiter Zwischenschichtisolationsfilm 129 kann ein Silicium nitridfilm, ein Siliciumoxydnitridfilm oder ein laminierter Film aus diesen Isolationsfilmen und ein Siliciumoxydfilm verwendet werden.

Bei der Filmausbildung des zweiten Zwischenschichtisolations films wird die Source-Verdrahtung 124 mit der Gate-Elektrode 125 durch die Kurzschlußschaltungsverdrahtung 107 kurzge schlossen. Somit ist es möglich, das Auftreten einer Poten tialdifferenz zwischen der Source-Verdrahtung 124 und der Ga te-Elektrode 125 durch den Einfluß des Plasmas zu vermeiden. Dann ist es möglich, zu verhindern, daß der Gate-Isolations film (Siliciumoxidfilm) 115 durch die Potentialdifferenz, die zwischen der Source-Verdrahtung 124 und der Gate-Elektrode 125 auftritt, durchbrochen wird.

Als nächstes werden Kontaktlöcher, die mit den Bezugszahlen 130, 131, 132 und 133 bezeichnet sind, ausgebildet. Zu diesem Zeitpunkt wird eine fünfte Maske verwendet. Auf diese Weise erhält man den in Fig. 2(C) gezeigten Zustand. Hierbei be zeichnet die Bezugszahl 130 ein Kontaktloch zum Drain-Gebiet, 131 bezeichnet eine Öffnung, die für das Teilen der Verdrah tung 107 verwendet wird, und 132 und 133 bezeichnen Öffnun gen, die für das Teilen der Verdrahtung 108 verwendet werden.

Weiterhin wird in diesem Schritt die Oberfläche eines End teils 134 der Source-Elektrode und die Source-Verdrahtung of fengelegt. Der Teil wird später zu einem externen, nach außen führenden Anschluß. Es sollte bemerkt werden, daß die Source- Verdrahtung tatsächlich mit einer peripheren Treiberschaltung für das Ansteuern einer aktiven Matrixschaltung verbunden ist, und der externe Anschluß der peripheren Schaltung zum Teil 134 wird. In Fig. 2 ist aus Gründen der Übersichtlich keit die externe Treiberschaltung nicht gezeigt.

Als nächstes wird, wie in der Fig. 3(A) gezeigt, eine ITO- Elektrode 135 zur Ausbildung einer Bildpunktelektrode durch das Sputter-Verfahren ausgebildet. Die ITO-Elektrode 135 wird in ihrem Muster ausgebildet, um eine Bildpunktelektrode 136 auszubilden. Zu diesem Zeitpunkt wird eine sechste Maske ver wendet (Fig. 3(B)).

Bei der Ausbildung der Bildpunktelektrode 136 wird nach Ent fernen der ITO-Elektrode 135, die überflüssig wird, ein Ätzen der Elektroden (Dummy-Elektroden), die mit 126, 127 und 128 bezeichnet sind, der zweiten Schichtverdrahtung weiter fort gesetzt. Weiterhin wird ein Teil der erste Verdrahtung, die mit 107 und 108 bezeichnet ist, auch durch Ätzen entfernt.

Mit anderen Worten, es werden an den Öffnungsteilen, die mit 131, 132 und 133 bezeichnet sind, die zweite Schichtverdrah tung und die erste Schichtverdrahtung gleichzeitig entfernt. Somit werden die Verdrahtung 107 und 108 an den Öffnungstei len, die mit 131, 132 und 133 bezeichnet sind, geteilt (abgeschnitten).

Zu dieser Zeit wird es, da es sich bei der zweiten Lagenver drahtung um einen laminierten Lagenfilm aus einem Titanfilm und einem Aluminiumfilm handelt, notwendig, ein Ätzen durch ein Ändern des Ätzmittels für jeden Film durchzuführen.

Auf diese Art erhält man den in Fig. 3(B) gezeigten Zustand. Da dieser Schritt zur gleichen Zeit ausgeführt wird wie die Musterbildung für die Ausbildung der Bildpunktelektrode, ist es möglich, die Verwendung einer neuen Maske zu vermeiden. Das heißt, es ist möglich, eine Komplizierung der Herstel lungsschritte zu vermeiden.

Der Grund dafür, daß die erste Schichtverdrahtung und die zweite Schichtverdrahtung gleichzeitig entfernt werden kön nen, ist der, daß nur Metallmaterial selektiv vom Isolations film, wie beispielsweise einem Siliciumoxydfilm, entfernt werden kann.

Zur gleichen Zeit mit diesem Schritt verbleibt ein ITO-Film 137 auf der Oberfläche des nach außen führenden Teils 134 der Flüssigkristallplatte, die sich von der Source-Verdrahtung 124 aus erstreckt. Der ITO-Film dient als eine Pufferschicht, um Korrosion und die zufällige Diffusion zwischen einer Me tallverdrahtung oder einer leitenden Anschlußfläche, die in Kontakt mit dem nach außen führenden Elektrodenteil und einem Kontaktteil gebracht wird, zu verhindern.

Es ist auch wichtig, daß die Verdrahtung für die Zuführung des elektrischen Stromes 108 bei der anodischen Oxidation an den Teilen 132 und 133 abgeschnitten wird.

Beim Zusammenbau einer Flüssigkristallplatte in einem späte ren Schritt wird ein Harzfilm für das Polieren ausgebildet, der den zweiten Zwischenschichtisolationsfilm bedeckt, und ein Polieren für die Ausrichtung des Flüssigkristalls wird durchgeführt. Zu dieser Zeit ist die Verdrahtung 108 elek trisch schwebend. In diesem Zustand besteht die Gefahr, daß ein nachteiliger Einfluß durch statische Elektrizität, die durch das Polieren erzeugt wird, verursacht wird.

Es ist jedoch, wie in dieser Ausführungsform gezeigt, mög lich, den Einfluß der statischen Elektrizität zu unterdrüc ken, da die Verdrahtung 108 an den Teilen 132 und 133 geteilt ist.

Es sei angemerkt, daß die geteilten Teile passend eingestellt werden können, obwohl in den Zeichnungen geteilte Teile der Verdrahtung 107 und der Verdrahtung 108 als jeweils ein und zwei Teile dargestellt sind.

Fig. 5 ist eine Ansicht, die einen Querschnitt entlang der Linie A bis A′ der Fig. 3(B) zeigt. Wie in Fig. 6 gezeigt ist, liegt die Source-Verdrahtung 124 über der Verdrahtung 108 für das Zuführen eines elektrischen Stromes bei der ano dischen Oxidation, um den Zustand einer dreidimensionalen Verdrahtung auszubilden. Zur dieser Zeit hat ein Teil der Verdrahtung 108, der mit der Bezugszahl 501 gekennzeichnet ist, durch die Bildung des porösen anodischen Oxidationsfilms eine treppenartige Form.

Somit ist es möglich, die Oberfläche eines Teils 502 des er sten Zwischenschichtisolationsfilmes 123 zu glätten. Somit ist es möglich, zu verhindern, daß die Source-Verdrahtung 124 am Teil 502 geschnitten wird.

Nachdem der in Fig. 3(B) gezeigte Zustand erhalten wurde, wird die Bedeckung eines Harzmaterials, das eine BM (Schwarze Matrix) Struktur bildet, durchgeführt. Das Harzmaterial wird unter Verwendung einer siebten Maske mit einem Muster verse hen. Auf diese Art wird ein Substrat, das eine Flüssigkri stallplatte bildet, die mit einem BM 138 mit Ausnahme der Bildpunktelektrode 136 bedeckt ist, fertiggestellt (Fig. 4).

In der Ausbildung des BM 138 werden die Löcher, die mit 131, 132 und 133 bezeichnet sind, mit Material gefüllt, das die BM bildet. Da das Material, das die BM bildet, ein Harzmaterial ist, ist das Füllen der jeweiligen Öffnungen mit dem Materi al, das die BM bildet, wirksam, um eine hohe Zuverlässigkeit zu erzielen.

In dieser Ausführungsform wird ein Ätzen als Naßätzen durch geführt, wie wohl auch ein Trockenätzen durchgeführt werden kann.

[Ausführungsform 2]

In dieser Ausführungsform ist ein Beispiel eines Zustandes gezeigt, in welchem die in den Fig. 1 bis 4 gezeigt Struk tur von der oberen Oberfläche her gesehen wird. Fig. 6 zeigt einen Teil einer aktiven Matrixschaltung einer Flüssigkri stallplatte des aktiven Matrixtyps. Fig. 6 zeigt keine peri phere Treiberschaltung für das Aufbringen eines Treibersig nals zu einer Source-Verdrahtung und einer Gate-Verdrahtung.

In der in Fig. 6 gezeigten Struktur wird die Gateverdrahtung 125 mit der Source-Verdrahtung 124 durch die Kurzschlußschal tungsverdrahtung 107 kurzgeschlossen. Diese Kurzschlußschal tungsverdrahtung ist an der Öffnung 131 im in Fig. 3(B) ge zeigten Schritt geteilt.

Die Leitung 108 für das Zuführen eines elektrischen Stroms, der bei der anodischen Oxidation verwendet werden soll, ist an den Öffnungen 132 und 133 im in Fig. 3(B) gezeigten Schritt geteilt. Die Source-Verdrahtung 124 überkreuzt die geteilten Teile durch den zwischenliegenden Isolationsfilm 123.

[Ausführungsform 3]

Diese Ausführungsform bezieht sich auf die Form der ersten Verdrahtung, die an den in Fig. 3(B) gezeigten Öffnungen 132 und 133 geteilt ist. Beispielsweise wird die Verdrahtung, die mit 108 bezeichnet ist, nach Vollendung der anodischen Oxida tion unnötig. Es besteht jedoch die Befürchtung, daß ein Strompuls durch die Abnormalität der lokalen Entladung durch die Verdrahtung 108 fließt, die sich entlang der Filmforma tion des ersten zwischenliegenden Isolationsfilms 123 und des zweiten zwischenliegenden Isolationsfilms 129 erstreckt.

Bei der Filmausbildung des ersten Zwischenschichtisolations films 123 oder des zweiten Zwischenschichtisolationsfilms 129 wird die Verdrahtung 108 mit den jeweiligen Gate-Elektroden verbunden. Somit wird, wenn ein Strompuls durch die Verdrah tung 108 fließt, eine Pulsspannung an die jeweiligen Gateelektroden angelegt.

In der Struktur, auf die diese Ausführungsform hinweist, ist die Verdrahtung 108, wie in Fig. 7 gezeigt, in eine U-Form an den geteilten Teilen geformt. Der Pulsstrom wird an diesem Teil ausgelöscht oder verstärkt. Das heißt, diese Ausfüh rungsform ist charakterisiert dadurch, daß der geteilte Teil in so einer Form ausgebildet ist, daß ein Pulsstrom leicht entladen wird. Fig. 7(A) zeigt den Zustand vor der Teilung, und Fig. 7(B) zeigt den Zustand nach der Teilung.

Die U-förmige Verdrahtungsteile werden an den Öffnungsteilen 132 und 133 (Öffnungsteile, die in Fig. 3(B) gezeigt sind) entfernt.

[Ausführungsform 4]

Diese Ausführungsform ist eine Modifikation der Herstellungs schritte, die in den Fig. 1 bis 4 gezeigt sind. Die Pro duktionsschritte dieser Ausführungsform sind in den Fig. 8 bis 11 gezeigt. Die Merkmale dieser Ausführungsform sind die, daß nach der Ausbildung der Öffnungen 931 bis 933 (die den Öffnungen 131 bis 133 von Fig. 2 entsprechen), die im in Fig. 9(C) dargestellten Schritt ausgebildet wurden, Öffnungen 1031 bis 1033, die größer als die die vorherigen Öffnungen sind, wie in Fig. 10 gezeigt, ausgebildet werden. Die anderen Pro duktionsbedingungen sind die gleichen wie die der Ausfüh rungsform 1.

[Ausführungsform 5]

In dieser Ausführungsform werden im in Fig. 1(B) gezeigten Schritt die dichten anodischen Oxidationsfilme 112, 113 und 114 nicht ausgebildet. Da die Befürchtung besteht, daß Defek te auftreten können durch das Entfernen der dichten anodi schen Oxidationsfilme, wird vorgezogen, diese nicht in dem Fall zu verwenden, in dem die Erzeugung der Oberflächenun ebenheiten oder der Haarkristalle unterdrückt werden kann.

In dieser Ausführungsform werden im in Fig. 1(B) gezeigten Schritt die dichten anodischen Oxidationsfilme 112, 113 und 114 nicht ausgebildet, aber es wird ein (nicht gezeigter) Si liciumnitridfilm mit einer Dicke von 100 Å bis 500 Å nach der Implantierung von Verunreinigungsionen, wie dies in Fig. 1(D) gezeigt ist, ausgebildet.

Nach der Ausbildung des Siliciumnitridfilms wird zu dessen Aktivierung eine Bestrahlung mit Laserlicht durchgeführt. So mit wird der Siliciumnitridfilm zu einer Barriere, um die Er zeugung der Oberflächenunebenheiten oder der Haarkristalle zu unterdrücken. Danach kann der erste Zwischenschichtisola tionsfilm ausgebildet werden. In diesem Fall wird der erste Zwischenschichtisolationsfilm unvermeidlich ein Mehrlagen film.

Wie oben beschrieben wurde, ist es gemäß der vorliegenden Er findung möglich, zu verhindern, daß die Halbleitervorrichtung bei der Herstellung durch ein hohes pulsartiges Potential, das vom Plasma herrührt, gebrochen wird. Weiterhin ist es möglich, unnötige Verdrahtungen zu teilen, ohne daß neue Mas ken erforderlich sind.

Claims

1. Verfahren zur Herstellung einer Halbleitervorrichtung mit folgenden Schritten:
Ausbildung einer ersten Verdrahtung;
Ausbildung einer Isolationsschicht auf der ersten Ver drahtung;
Ausbildung einer zweiten Verdrahtung oder einer Elek trode auf der Isolationsschicht, die die erste Verdrahtung kontaktiert; und
Teilung der erste Verdrahtung unter Verwendung eines Kontaktteiles.

2. Verfahren zur Herstellung einer Halbleitervorrichtung mit folgenden Schritten:
Ausbildung einer ersten Verdrahtung;
Ausbildung einer Isolationsschicht auf der ersten Ver drahtung;
Ausbildung eines leitenden Materials auf der Isolations schicht, das die erste Verdrahtung kontaktiert; und
Teilung der erste Verdrahtung durch ein Kontaktteil.

3. Verfahren zur Herstellung einer Halbleitervorrichtung mit den folgenden Schritten:
Teilung einer niedrigeren Schichtverdrahtung durch Ver wendung einer Musterausbildung einer oberen Schichtverdrah tung oder Elektrode, wenn eine Mehrschichtverdrahtung ausge bildet wird.

4. Verfahren zur Herstellung einer Halbleitervorrichtung mit folgenden Schritten:
Teilung einer niedrigeren Schichtverdrahtung durch Ver wendung der Ausbildung einer Öffnung zu einer oberen Schicht verdrahtung oder Elektrode, wenn eine Mehrschichtverdrahtung ausgebildet wird.

5. Verfahren zur Herstellung einer Halbleitervorrichtung mit folgenden Schritten:
Ausbildung einer Gate-Elektrode eines Dünnfilmtransi stors und einer Verdrahtung, die aus dem Material hergestellt ist, das die Gate-Elektrode bildet;
Ausbildung eines ersten Isolationsfilmes, der die Gate- Elektrode und die Verdrahtung bedeckt;
Ausbildung von Öffnungen, die ein Source-Gebiet des Dünnfilmtransistors und einen Teil der Verdrahtung im ersten Isolationsfilm erreichen;
Ausbildung einer Elektrode und/oder einer Verdrahtung, die Kontakt hat mit dem Source-Gebiet, und einer Dummy-Elek trode, die einen Teil der Verdrahtung berührt;
Ausbildung eines zweiten Isolationsfilms, der die Elek trode und/oder die Verdrahtung bedeckt, die das Source-Gebiet und die Dummy-Elektrode kontaktiert;
Ausbildung einer Öffnung, die zu einem Drain-Gebiet des Dünnfilmtransistors reicht und einer Öffnung, die zur Dummy- Elektrode im ersten Isolationsfilm und im zweiten Isolations film reicht; und
Ausbildung einer Elektrode und/oder einer Verdrahtung, die das Drain-Gebiet kontaktiert und Entfernung der Dummy- Elektrode und eines Teils der Verdrahtung.

6. Verfahren zur Herstellung einer Halbleitervorrichtung mit folgenden Schritten:
Ausbildung einer Gate-Elektrode eines Dünnfilmtransi stors und einer Verdrahtung, die aus einem Material herge stellt ist, das die Gate-Elektrode bildet;
Ausbildung eines ersten Isolationsfilms, der die Gate- Elektrode und die Verdrahtung bedeckt;
Ausbildung von Öffnungen, die das Source-Gebiet des Dünnfilmtransistors und einen Teil der Verdrahtung des ersten Isolationsfilms erreicht;
Ausbildung einer Elektrode und/oder Verdrahtung, die das Source-Gebiet kontaktiert, und einer Dummy-Elektrode, die sich mit einem Teil der Verdrahtung in Kontakt befindet;
Ausbildung eines zweiten Isolationsfilms, der die Elek trode und/oder die Verdrahtung, die mit dem Source-Gebiet und der Dummy-Elektrode in Kontakt steht, bedeckt; und
Ausbildung einer Elektrode und/oder Verdrahtung, die mit einem Drain-Gebiet in Kontakt steht und Entfernung der Dummy- Elektrode und eines Teils der Verdrahtung.

7. Verfahren zur Herstellung einer Halbleitervorrichtung nach Anspruch 5 oder 6, wobei die Verdrahtung elektrisch die Gate- Elektrode des Dünnfilmtransistörs mit dem Drain-Gebiet ver bindet.

8. Verfahren zur Herstellung einer Halbleitervorrichtung nach Anspruch 5 oder 6, das weiter folgende Schritte umfaßt: Aus bildung eines anodischen Oxidationsfilms auf einer freilie genden Oberfläche der Gate-Elektrode nach der Ausbildung der Gate-Elektrode, wobei die Verdrahtung verwendet wird, um ei nen elektrischen Strom bei der anodischen Oxidation zuzufüh ren.

9. Verfahren zur Herstellung einer Halbleitervorrichtung nach Anspruch 5 oder 6, das weiterhin den Schritt des Füllens ei ner Öffnung, die durch das Entfernen der Dummy-Elektrode aus gebildet wurde, mit einem Harzmaterial, das eine BM (schwarze Matrix) bildet, umfaßt.

10. Verfahren zur Herstellung einer Halbleitervorrichtung mit folgenden Schritten:
Ausbildung einer ersten Verdrahtung auf der Oberfläche eines Isolators;
Ausbildung eines ersten Isolationsfilms auf der ersten Verdrahtung;
Ausbildung einer Öffnung im ersten Isolationsfilm an ei nem Teil, an dem die erste Verdrahtung geteilt werden soll;
Ausbildung eines Metallteils in der Öffnung, das die er ste Verdrahtung kontaktiert;
Ausbildung eines zweiten Isolationsfilms, der das Me tallteil bedeckt;
Ausbildung einer Öffnung im zweiten Isolationsfilm, um das Metallteil offen zu legen;
Ausbildung eines leitenden Films, der eine Elektrode auf dem zweiten Isolationsfilm herstellt; und
Entfernen des Metallteils und der ersten Verdrahtung un ter dem Metallteil bei der Musterausbildung des leitenden Films.

11. Verfahren zur Herstellung einer Halbleitervorrichtung mit folgenden Schritten:
Ausbildung einer Gate-Elektrode und einer Gate-Verdrah tung und einer Verdrahtung aus dem gleichen Material, das die Gate-Elektrode und die Gate-Verdrahtung darstellt;
Ausbildung eines ersten Isolationsfilms nach dem vorhe rigen Schritt;
Ausbildung einer Öffnung im ersten Isolationsfilm und eines Metallteils, das mit der Verdrahtung in Kontakt steht;
Ausbildung eines zweiten Isolationsfilms, der das Me tallteil bedeckt;
Ausbildung einer Öffnung, die das Metallteil im zweiten Isolationsfilm erreicht;
Ausbildung einer Bildpunktelektrode auf dem zweiten Iso lationsfilm; und
Entfernen des Metall teils durch die Öffnung bei der Mu stergebung (patterning) der Bildpunktelektrode und ferner Entfernen der Verdrahtung unter dem Metallteil, um die Ver drahtung zu teilen.