DE19638433B4 - Verfahren zur Herstellung einer Halbleitervorrichtung - Google Patents
Verfahren zur Herstellung einer Halbleitervorrichtung Download PDFInfo
- Publication number
- DE19638433B4 DE19638433B4 DE19638433A DE19638433A DE19638433B4 DE 19638433 B4 DE19638433 B4 DE 19638433B4 DE 19638433 A DE19638433 A DE 19638433A DE 19638433 A DE19638433 A DE 19638433A DE 19638433 B4 DE19638433 B4 DE 19638433B4
- Authority
- DE
- Germany
- Prior art keywords
- wiring
- film
- insulating film
- electrode
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 27
- 239000004065 semiconductor Substances 0.000 title claims abstract description 9
- 229910052751 metal Inorganic materials 0.000 claims abstract description 13
- 239000002184 metal Substances 0.000 claims abstract description 13
- 238000009413 insulation Methods 0.000 claims abstract description 8
- 239000012212 insulator Substances 0.000 claims abstract description 3
- 239000010408 film Substances 0.000 claims description 157
- 230000003647 oxidation Effects 0.000 claims description 50
- 238000007254 oxidation reaction Methods 0.000 claims description 50
- 239000010410 layer Substances 0.000 claims description 27
- 238000000034 method Methods 0.000 claims description 26
- 239000010409 thin film Substances 0.000 claims description 25
- 239000011159 matrix material Substances 0.000 claims description 23
- 230000015572 biosynthetic process Effects 0.000 claims description 19
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 14
- 238000005268 plasma chemical vapour deposition Methods 0.000 claims description 13
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 12
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 11
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 11
- 239000000758 substrate Substances 0.000 claims description 9
- 239000000463 material Substances 0.000 claims description 7
- 239000011521 glass Substances 0.000 claims description 5
- 230000007261 regionalization Effects 0.000 claims description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 2
- 229910052710 silicon Inorganic materials 0.000 claims description 2
- 239000010703 silicon Substances 0.000 claims description 2
- 239000002356 single layer Substances 0.000 claims description 2
- 238000007743 anodising Methods 0.000 claims 1
- 238000000059 patterning Methods 0.000 abstract description 4
- 229910052782 aluminium Inorganic materials 0.000 description 20
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 20
- 239000004973 liquid crystal related substance Substances 0.000 description 19
- 239000011229 interlayer Substances 0.000 description 16
- 150000002500 ions Chemical class 0.000 description 10
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 8
- 238000005530 etching Methods 0.000 description 8
- 238000004544 sputter deposition Methods 0.000 description 8
- 239000010936 titanium Substances 0.000 description 8
- 229910052719 titanium Inorganic materials 0.000 description 8
- LYCAIKOWRPUZTN-UHFFFAOYSA-N Ethylene glycol Chemical compound OCCO LYCAIKOWRPUZTN-UHFFFAOYSA-N 0.000 description 6
- 239000008151 electrolyte solution Substances 0.000 description 6
- 239000012535 impurity Substances 0.000 description 6
- 230000002093 peripheral effect Effects 0.000 description 5
- 238000002048 anodisation reaction Methods 0.000 description 4
- 239000000356 contaminant Substances 0.000 description 4
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 4
- 239000011347 resin Substances 0.000 description 4
- 229920005989 resin Polymers 0.000 description 4
- 239000000243 solution Substances 0.000 description 4
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- 229910021419 crystalline silicon Inorganic materials 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- FEWJPZIEWOKRBE-UHFFFAOYSA-N Tartaric acid Natural products [H+].[H+].[O-]C(=O)C(O)C(O)C([O-])=O FEWJPZIEWOKRBE-UHFFFAOYSA-N 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 239000002253 acid Substances 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000011109 contamination Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000006378 damage Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 229940093476 ethylene glycol Drugs 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 230000003472 neutralizing effect Effects 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- 229910052706 scandium Inorganic materials 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 230000001629 suppression Effects 0.000 description 2
- 235000002906 tartaric acid Nutrition 0.000 description 2
- 239000011975 tartaric acid Substances 0.000 description 2
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 2
- QGZKDVFQNNGYKY-UHFFFAOYSA-O Ammonium Chemical compound [NH4+] QGZKDVFQNNGYKY-UHFFFAOYSA-O 0.000 description 1
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- 208000027418 Wounds and injury Diseases 0.000 description 1
- 230000005856 abnormality Effects 0.000 description 1
- 229910052768 actinide Inorganic materials 0.000 description 1
- 150000001255 actinides Chemical class 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005566 electron beam evaporation Methods 0.000 description 1
- 208000014674 injury Diseases 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 229910052747 lanthanoid Inorganic materials 0.000 description 1
- 150000002602 lanthanoids Chemical class 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
- 229910052727 yttrium Inorganic materials 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13454—Drivers integrated on the active matrix substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Thin Film Transistor (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Verfahren
zur Herstellung einer Halbleitervorrichtung mit folgenden Schritten:
Ausbildung einer ersten Verdrahtung (107, 108) auf der Oberfläche eines Isolators (100);
Ausbildung eines ersten Isolationsfilms (123) auf der ersten Verdrahtung (107, 108);
Ausbildung einer ersten Öffnung im ersten Isolationsfilm (123) an einem Teil, an dem die erste Verdrahtung (107, 108) geteilt werden soll;
Ausbildung eines Metallteils (126, 127, 128) in der Öffnung, das die erste Verdrahtung (107, 108) kontaktiert;
Ausbildung eines zweiten Isolationsfilms (129), der das Metallteil (126, 127, 128) bedeckt;
Ausbildung einer zweiten Öffnung (131, 132, 133) im zweiten Isolationsfilm, um das Metallteil (126, 127, 128) offen zu legen;
Ausbildung eines leitenden Films (135), der eine Elektrode auf dem zweiten Isolationsfilm (129) herstellt, wobei der leitende Film (135) das Metallteil (126, 127, 128) durch die zweite Öffnung (131, 132, 133) kontaktiert;
Musterrausbildung des leitenden Films (135), und
Entfernen eines Teils des...
Ausbildung einer ersten Verdrahtung (107, 108) auf der Oberfläche eines Isolators (100);
Ausbildung eines ersten Isolationsfilms (123) auf der ersten Verdrahtung (107, 108);
Ausbildung einer ersten Öffnung im ersten Isolationsfilm (123) an einem Teil, an dem die erste Verdrahtung (107, 108) geteilt werden soll;
Ausbildung eines Metallteils (126, 127, 128) in der Öffnung, das die erste Verdrahtung (107, 108) kontaktiert;
Ausbildung eines zweiten Isolationsfilms (129), der das Metallteil (126, 127, 128) bedeckt;
Ausbildung einer zweiten Öffnung (131, 132, 133) im zweiten Isolationsfilm, um das Metallteil (126, 127, 128) offen zu legen;
Ausbildung eines leitenden Films (135), der eine Elektrode auf dem zweiten Isolationsfilm (129) herstellt, wobei der leitende Film (135) das Metallteil (126, 127, 128) durch die zweite Öffnung (131, 132, 133) kontaktiert;
Musterrausbildung des leitenden Films (135), und
Entfernen eines Teils des...
Description
- Die vorliegende Erfindung bezieht sich auf ein Verfahren zur Herstellung einer integrierten Dünnfilmhalbleitervorrichtung und insbesondere auf ein Verfahren zur Herstellung einer Dünnschicht-Flüssigkristallanzeigevorrichtung des aktiven Matrixtyps.
- Aus der
EP524818 A1 - In der
US5359206A ist bereits ein Dünnfilm Transistorsubstrat für eine LCD-Anzeige beschrieben. - Eine Flüssigkristallanzeigevorrichtung des aktiven Matrixtyps ist allgemein bekannt. Diese Vorrichtung umfaßt Bildpunktelektroden, die in einer Matrixform mit mehr als mehreren Hundert x mehreren Hundert auf einem Glassubstrat angeordnet sind, und Dünnfilmtransistoren, die einzeln für die jeweiligen Bildpunktelektroden angeordnet sind.
- Die Dünnfilmtransistoren, die für die jeweiligen Bildpunktelektroden angeordnet sind, dienen zur Steuerung von elektrischen Ladungen, die in die jeweiligen Bildpunktelektroden fließen oder aus diesen herausfließen.
- Weiterhin ist eine Technik bekannt, in welcher periphere Treiberkreise für das Ansteuern der Dünnfilmtransistoren, die für die Bildpunktelektroden angeordnet sind, ebenfalls auf den Dünnfilmtransistorschaltungen ausgebildet sind. Diese Struktur wird peripherer Treiberschaltungsintegrationstyp genannt.
- Wenn eine solche Flüssigkristallanzeigevorrichtung des aktiven Matrixtyps hergestellt wird, kann man ein Phänomen beobachten, derart, daß einige der Dünnfilmtransistoren, die auf dem Glassubstrat integriert sind, nicht arbeiten.
- Die Erfinder der vorliegenden Erfindung machten ausgedehnte Studien, um das obige Problem zu lösen und erhielten die folgenden Erkenntnisse.
- Im Falle der Herstellung einer integrierten Halbleitervorrichtung, beispielsweise einer Flüssigkristallanzeige des aktiven Matrixtyps, werden isolierende Filme und Verdrahtungen durch Verwendung eines Plasma-CVD-Verfahrens oder eines Sputterverfahrens und durch Plasmaätzen ausgebildet.
- Beim Plasma-CVD-Verfahren oder beim Sputterverfahren und beim Plasmaätzen gibt es nicht wenige Ionen, die eine hohe Energie haben (hochenergetische Ionen).
- Andererseits verursacht ein isolierender Film, der durch die Verwendung des Plasma-CVD-Verfahrens oder des Sputter-Verfahrens ausgebildet wird, das Problem, daß die Filmqualität nicht dicht und die Haltespannung gering ist. Im allgemeinen beträgt die Haltespannung weniger als ungefähr einige zehn Volt.
- Hier wird eine Situation, wie sie in
12 gezeigt ist, untersucht.12(B) ist eine Schnittansicht, die einen Schritt der Herstellung eines Dünnfilmtransistors zeigt, der eine Struktur hat, wie sie in12(A) gezeigt ist. -
12(B) zeigt den Zustand, in welchem ein zweiter Zwischenschichtisolationsfilm55 gebildet wird. Im allgemeinen wird das Plasma-CVD-Verfahren oder das Sputter-Verfahren verwendet, um einen zwischenliegenden isolierenden Film auszubilden. In diesem Schritt werden die oben beschriebenen hochenergetischen Ionen in eine Probe gegeben. - Im allgemeinen sind eine Source-Elektrode
54 und eine Gate-Elektrode51 nichtleitend. Somit entsteht, wenn hochenergetische Ionen teilweise eingegeben werden, ein Zustand, in dem die Source(S)-Elektrode54 und die Gate(G)-Elektrode51 auf verschiedene Potentiale aufgeladen sind. - In einer solchen Situation kann die Potentialdifferenz zwischen der Source(S)-Elektrode
54 und der Gate(G)-Elektrode51 sofort einige zehn bis einige hundert Volt erreichen. - Die Source-Elektrode
54 und die Gate-Elektrode51 sind durch eine aktive Schicht52 und eine Gate-Isolationsschicht53 angeordnet. - Wie oben beschrieben wurde, beträgt die Haltespannung des Gateisolationsfilms
53 , der durch das CVD-Verfahren oder das Sputter-Verfahren ausgebildet wurde, weniger als mehrere zehn Volt. Somit kann abhängig von der Situation der Gateisolationsfilm53 elektrisch gebrochen werden. - Wenn der Gateisolationsfilm gebrochen wird, so arbeitet der Dünnfilmtransistor nicht.
- In der Struktur der Anzeigevorrichtung des aktiven Matrixtyps, in der mehrere Hundert x mehrere Hundert von Dünnfilmtransistoren angeordnet sind, und bei der ferner als Substrat ein Isolator wie Glas oder Quarz verwendet wird, tritt das oben erwähnte Phänomen besonders auf.
- Um das obige Problem zu lösen, können während der Filmbildung des isolierenden Films
55 , die Source-Elektrode54 und die Gate-Elektrode51 nur elektrisch kurz geschlossen werden, so daß beide Elektroden das gleiche Potential haben. In einem Zustand jedoch, in dem schließlich der Betrieb durchgeführt wird, dürfen die Source-Elektrode54 und die Gate-Elektrode51 nicht elektrisch kurz geschlossen werden. - Somit werden, wie im Schritt der in
12B gezeigt ist, die Source-Elektrode54 und die Gate-Elektrode51 in einem Zustand gehalten, der bis in den endgültigen Zustand elektrisch kurzgeschlossen ist, wobei es erforderlich ist, daß die Verbindung zwischen der Source-Elektrode54 und der Gate-Elektrode51 im endgültigen Zustand durchtrennt werden muß. Dies erhöht jedoch die Anzahl der Schritte, so daß dies im Hinblick auf die Produktionsausbeute und die Produktionskosten nicht bevorzugt wird. - Die Aufgabe der vorliegenden Erfindung besteht daher darin, eine verbesserte Technik zu schaffen, um die Schädigung Halbleitervorrichtung bei der Herstellung durch pulsartiges hohes Potential vom Plasma zu vermeiden, und ferner darin, diese Technik zu verwirklichen, ohne daß komplizierte Schritte notwendig sind.
- Erfindungsgemäß wird diese Aufgabe durch die Merkmale des Anspruchs 1 gelöst.
- Im vorliegenden Fall muß das Entfernen so ausgeführt werden, daß es die Verdrahtung vollständig teilt.
- Gemäß der vorliegenden oben beschriebenen Erfindung werden die Gate-Verdrahtung und die Source-Verdrahtung des Dünnfilmtransistors verbunden und schließlich durchschnitten (geteilt), so daß es möglich ist, einen Bruch des Gate-Isolierfilms, verursacht durch den Einfluß des Plasmas, wenn verschiedene isolierende Filme oder leitende Filme gebildet werden, zu verhindern. Das heißt, es ist möglich einen Bruch des Gate-Isolationsfilms durch die Potentialdifferenz, die entsteht, wenn die Gate-Verdrahtung und die Source-Verdrahtung augenblicklich verschiedene Potentiale durch den Einfluß des Plasmas annehmen, zu verhindern.
- Wenn die folgende Technik angewandt wird, um die Gate-Verdrahtung und die Source-Verdrahtung zu verbinden und schließlich, um sie zu teilen, so können der obige Betrieb und die Auswirkungen erhalten werden, ohne zunehmende Masken und ohne speziell komplizierten Struktur.
- Das heißt, es werden, wie in
1 gezeigt, Öffnungen bei jeder Ausbildung eines Zwischenschichtisolationsfilms bei den schließlich geteilten Verdrahtungen107 und108 (erste Schichtverdrahtung) und den Dummy-Elektroden126 bis128 , die nicht als Elektroden fungieren, ausgebildet. Dann werden bei der Mustergebung einer endgültigen Elektrode136 , die in den3(A) und3(B) gezeigt ist, Öffnungen in den Dummy-Elektroden126 bis128 ausgeformt und die Verdrahtungen107 und108 werden durch die Öffnungen geteilt. - Mit der obigen Struktur können bei der Musterbildung der Elektrode
136 vorbestimmte Teile der Verdrahtungen107 und108 zur selben Zeit geteilt werden. - Dieser Schritt stellt auch eine sehr nützliche Technik dar, um eine Verdrahtung einer Energieversorgung zu teilen, die verwendet wird, wenn die anodische Oxidation durchgeführt wird. Mit anderen Worten, ohne die Verwendung einer speziellen Maske ist es möglich, die Verdrahtung zur Zuführung eines elektrischen Stroms zu teilen.
-
1(A) bis1(D) sind Ansichten, die die Herstellungsschritte einer Flüssigkristallanzeigevorrichtung des aktiven Matrixtyps zeigen; -
2(A) bis2(C) sind Ansichten, die die Herstellungsschritte einer Flüssigkristallanzeigevorrichtung des aktiven Matrixtyps zeigen; -
3(A) bis3(B) sind Ansichten, die die Herstellungsschritte einer Flüssigkristallanzeigevorrichtung des aktiven Matrixtyps zeigen; -
4 ist eine Ansicht, die den Herstellungsschritt einer Flüssigkristallanzeigevorrichtung des aktiven Matrixtyps zeigt; -
5 ist eine Schnittansicht entlang der Linie A bis A' in3(B) ; -
6 ist eine Aufsicht, die eine Schaltung des aktiven Matrixtyps zeigt; -
7(A) bis7(B) sind Ansichten, die ein Beispiel der Form der Verdrahtung zeigen; -
8(A) bis8(D) sind Ansichten, die die Herstellungsschritte einer Flüssigkristallanzeigevorrichtung des aktiven Matrixtyps zeigen; -
9(A) bis9(C) sind Ansichten, die die Herstellungsschritte einer Flüssigkristallanzeigevorrichtung des aktiven Matrixtyps zeigen; -
10(A) bis10(B) sind Ansichten, die die Herstellungsschritte einer Flüssigkristallanzeigevorrichtung des aktiven Matrixtyps zeigen; -
11 ist eine Ansicht, die einen Herstellungsschritt einer Flüssigkristallanzeigevorrichtung des aktiven Matrixtyps zeigt; -
12(A) bis12(B) sind Ansichten, die die Herstellungsschritte eines konventionellen Dünnfilmtransistors zeigen; - [Ausführungsform 1]
- Diese Ausführungsform zeigt die Herstellungsschritte von Bildpunktgebieten einer Flüssigkristallanzeigevorrichtung des aktiven Matrixtyps. In dieser Ausführungsform wird, um niedrige stromlose Kennzeichen zu erhalten, ein Dünnfilmtransistor mit einem Verunreinigungsgebiet niedriger Konzentration für die einzelnen Bildpunktgebiete angeordnet.
- Die
1 bis4 zeigen schematisch die Herstellungsschritte dieser Ausführungsform. Als erstes wird, wie das in1(A) gezeigt ist, ein (nicht gezeigter) Basisfilm mit einer Dicke von 300 nm auf einem Glassubstrat101 durch ein Plasma-CVD Verfahren oder ein Sputter-Verfahren ausgebildet. Hier wird ein Siliciumoxydfilm als Basisfilm verwendet. Es sollte angemerkt werden, daß ein Quarzsubstrat als Substrat101 verwendet werden kann. - Als nächstes wird ein (nicht gezeigter) amorpher Siliciumfilm mit einer Dicke von 500 Å, bei dem es sich um einen Startfilm handelt, um eine aktive Schicht
102 des Dünnfilmtransistors auszubilden, mit dem Plasma-CVD Verfahren oder einem thermischen CVD-Verfahren niedrigen Druckes ausgebildet. Als nächstes wird der amorphe Siliciumfilm durch Erhitzen und/oder Bestrahlen mit Laserlicht kristallisiert, um einen (nicht gezeigten) kristallinen Siliciumfilm zu erhalten. - Hier zeigt diese Ausführungsform eine Technik, bei welcher der amorphe Siliciumfilm, der durch das CVD-Verfahren ausgebildet wurde, durch Ausglühen, durch Erhitzen oder eine Bestrahlung mit Laserlicht erzeugt wird. Es kann jedoch ein kristallinier Siliciumfilm direkt durch das thermische CVD-Verfahren niedrigen Druckes oder das Plasma-CVD-Verfahren ausgebildet werden.
- Der kristalline Siliciumfilm, der in obigen Schritt kristallisiert wurde, wird mit einem Muster versehen, um eine aktive Schicht
102 des Dünnfilmtransistors zu erhalten, wie das in1(A) gezeigt ist. Hier wird eine erste Maske für die Musterausbildung verwendet. - Als nächstes wird ein Siliciumoxydfilm
100 mit einer Dicke von 100 nm, der als Gate-Isolationsfilm dient, durch das Plasma-CVD-Verfahren ausgebildet. - Ein (nicht gezeigter) Aluminiumfilm zur Herstellung einer ersten Verdrahtungssschicht wird weiterhin durch das Sputter-Verfahren oder durch ein Elektronenstrahlverdampfungsverfahren ausgebildet. Muster, die durch die Bezugszahlen
106 ,107 und108 in1(A) bezeichnet sind, werden später ausgeformt, so daß die erste Schichtverdrahtung beendet ist. - In diesem Aluminiumfilm können, um die Erzeugung von Oberflächenunebenheiten oder Haarkristallen zu unterdrücken, Sc oder Y, und eines von mehreren Arten, die aus Lanthanoid oder Actinoid ausgewählt sind, hinzugefügt werden. Hier wird 0,1 Gewichtsprozent Sc hinzugefügt.
- Es sollte angemerkt werden, daß Oberflächenunebenheiten oder Haarkristalle nadel- oder nagelförmige Vorsprünge sind, die auf der Oberfläche des Aluminiumfilms ausgebildet werden, wenn er auf eine Temperatur von 300°C oder mehr erhitzt wird, oder wenn er mit Laserlicht bestrahlt wird.
- Nachdem der (nicht gezeigte) Aluminiumfilm ausgebildet ist, wird ein sehr dünner (nicht gezeigter) anodischer Oxidationsfilm darauf ausgebildet. Der anodische Oxidationsfilm hat die Funktion den Grad des dichten Anhaftens der Widerstandsmaske (mit
103 bis105 bezeich net), die auf dem Aluminiumfilm in einem späteren Schritt angeordnet werden soll, zu verbessern. - Der obige sehr dünne anodische Oxidationsfilm wird unter Verwendung einer elektrolitischen Lösung gebildet, die durch Neutralisierung einer Äthylen-Glycol-Lösung, die 3 Gewichtsprozent Weinsäure mit Gaswasser enthält, ausgebildet wird. Die anodische Oxidation wird in der elektrolitischen Lösung unter Verwendung des Aluminiumfilms als Anode und Platin als Kathode durchgeführt.
- Der hierbei ausgebildete anodische Oxidationsfilm hat die Qualität eines dichten Films. Die Filmdicke kann durch die aufgebrachte Spannung gesteuert werden. Hier beträgt die Dicke 15 nm.
- Als nächstes werden die Widerstandsmasken
103 ,104 und105 auf dem Aluminiumfilm angeordnet. Da der (nicht gezeigte) dichte anodische Oxidationsfilm auf dem Aluminiumfilm ausgebildet wird, können die Widerstandsfilme ohne Lücken in engen Kontakt mit dem Aluminiumfilm gebracht werden. Eine zweite Maske wird bei der Bildung der Widerstandsmasken verwendet. - Als nächstes wird die Musterbildung (patterning) unter Verwendung der Widerstandsmasken
103 ,104 und105 durchgeführt, um eine Gate-Elektrode106 , eine (nicht gezeigte) Gate-Verdrahtung, die sich von der Gate-Elektrode erstreckt, einen Teil107 einer Kurzschlußverdrahtung, um die Gate-Verdrahtung und eine Source-Verdrahtung in einem späteren Schritt zu verbinden und ein Teil108 einer Verdrahtung, die verwendet wird, um einen elektrischen Strom zuzuführen, wenn die anodische Oxidation der Gate-Elektrode in einem späteren Schritt ausgebildet wird, auszubilden. Auf diese Art erhält man den in1(A) gezeigten Zustand. - Als nächstes werden im Zustand, in dem die Widerstandsmasken angeordnet sind, wie das in
1(B) gezeigt ist, poröse anodische Oxidationsfilme109 ,110 und111 ausgebildet. - Die porösen anodischen Oxidationsfilme werden unter Verwendung einer elektrolitischen Lösung von 3 Gewichtsprozent Oxallösung ausgebildet. Insbesondere wird die anodische Oxidation in der oben beschriebenen Lösung ausgeführt unter Verwendung der ersten Schichtverdrahtung (Muster, die mit
106 bis108 bezeichnet sind), die im Schritt der1(A) als Anode und mit Platin als Kathode ausgebildet sind, und indem ein Stromfluß zwischen beiden Elektroden bewirkt wird. - Zu dieser Zeit wird, da die Widerstandsmasken auf dem oberen Teil der jeweiligen Muster von Aluminium angeordnet sind, die elektrolitische Lösung nicht in Kontakt mit den oberen Ober flächen der Aluminiummuster gebracht. Somit setzt sich die anodische Oxidation nur an den Seitenoberflächen der jeweiligen Aluminiummuster fort.
- Die anodische Oxidation wird durchgeführt, indem ein elektrischer Strom durch die Verdrahtung für die Zuführung eines elektrischen Stroms (ein Teil davon ist mit
108 bezeichnet) zugeführt wird. - Die Verdrahtung für die Zuführung eines elektrischen Stroms wird verwendet, um zu verhindern, daß die Filmdicke eines anodischen Oxidationsfilms durch einen Spannungsabfall, der zwischen beiden Enden des aktiven Matrixgebietes erzeugt wird, bei der anodischen Oxidation, ungleichmäßig wird. Insbesondere wenn das Gebiet der Flüssigkristallplatte groß gemacht wird, ist es notwendig, die Verdrahtung für die Zuführung eines elektrischen Stromes zu verwenden.
- Die Wachstumsdistanz des porösen anodischen Oxidationsfilms kann durch eine anodische Oxidationszzeit gesteuert werden. Die Wachstumsdistanz des porösen anodischen Oxidationsfilms kann zwischen ungefähr 300 mn bis 1000 nm gewählt werden. Im vorliegenden Fall beträgt die Filmdicke (Wachstumsdistanz) des porösen anodischen Oxidationsfilms 500 nm. Es sollte angemerkt werden, daß die Wachstumsdistanz des porösen anodischen Oxidationsfilms grob die Größe eines Verunreinigungsgebietes niedriger Konzentration, das in einem späteren Schritt ausgebildet wird, bestimmen kann.
- Der poröse anodische Oxidationsfilm dient zur Ausbildung des Verunreinigungsgebietes niedriger Konzentration (als Gebiet wird im allgemeinen ein LDD-Gebiet bezeichnet) und zur Unterdrückung des Auftretens von Defekten am Zweiebenenkreuzungsteil zwischen der ersten Schichtverdrahtung und der zweiten Schichtverdrahtung.
- Nach der Ausbildung der porösen anodischen Oxidationsfilme, die in
1(B) mit109 ,110 und111 bezeichnet sind, werden die Widerstandsmasken103 ,104 und105 (in1(B) nicht gezeigt) entfernt. - Als nächstes werden anodische Oxidationsfilme, die die dichte Filmqualität haben, nochmals ausgebildet. Im vorliegenden Fall werden die anodischen Oxidationsfilme
112 ,113 und114 ausgebildet. Die dichten anodischen Oxidationsfilme haben sehr großen Einfluß auf die Unterdrückung der Ausbildung von Oberflächenunebenheiten oder Haarknstallen. - Die Ausbildung des dichten anodischen Oxidationsfilms wird unter Verwendung einer elektrolitischen Lösung ausgeführt, die durch Neutralisierung einer Äthylen-Glycol-Lösung, die 3 Gewichtsprozent Weinsäure mit Gaswasser enthält, erhalten wird.
- In diesem Schritt werden, da die elektrolitische Lösung in die porösen anodischen Oxidationsfilme
109 ,110 und111 eindringt, die dichten anodischen Oxidationsfilme auf den oberen Oberflächen und den Seitenoberflächen der Elektrode und der Verdrahtungen (mit106 bis108 bezeichnet), die aus verbleibendem Aluminium, das mit112 ,113 und114 bezeichnet ist, gemacht sind, ausgebildet. - Bei dieser anodischen Oxidation wird auch, unter Verwendung der Verdrahtung für das Zuführen eines elektrischen Stroms für die anodische Oxidation, von dem ein Teil mit
108 bezeichnet ist, bei der anodischen Oxidation ein elektrischer Strom zugeführt. Dies wird gemacht, um die Einflüsse eines Spannungsabfalls zu korrigieren, so daß die Filmdicke der ausgebildeten anodischen Oxidationsfilme insgesamt gleichmäßig gemacht wird. - Die Dicke des dichten anodischen Oxidationsfilms wird auf 80 nm gebracht. Wenn die Dicke des dichten anodischen Oxidationsfilms dick gemacht wird (beispielsweise 2000 nm oder mehr), so kann eine versetztes Gate-Gebiet in der aktiven Schicht durch den dicken Teil später ausgebildet werden. Wenn jedoch der dichte anodische Oxidationsfilm dick ausgebildet wird, so muß die aufgebrachte Spannung hoch sein (eine Spannung von 200 Volt oder mehr ist erforderlich, um eine Filmdicke von 200 nm oder mehr zu erhalten), so daß dies im Hinblick auf die Reproduzierbarkeit der Operation und der Sicherheit nicht vorteilhaft ist. Somit wird im vorliegenden Fall, um solche Effekte zu erzielen, um die Erzeugung von Oberflächenunebenheiten und Haarkristallen zu unterdrücken und die Haltespannung zu verbessern, der dichte anodische Oxidationsfilm 80 nm dick gemacht.
- In diesem Schritt werden die Gate-Elektrode und die Gate-Verdrahtung
106 , wie in1(B) gezeigt, ausgebildet. Die Querschnittsgröße der Gate-Elektrode und der Gate-Verdrahtung106 wird durch die anodische Oxidation vermindert, wenn man es mit der Form vergleicht, die durch106 in1(A) bezeichnet ist. - Die dichten anodischen Oxidationsfilme
113 und114 und die porösen anodischen Oxidationsfilme110 und111 sind um das Teil107 der Kurzschlußschaltungsverdrahtung herum ausgebildet, um die Gate-Verdrahtung mit der Source-Verdrahtung zu verbinden, und sie sind auch um das Teil108 der Verdrahtung für die Zuführung eines elektrischen Stroms zur Gate-Elektrode bei der anodischen Oxidation angebracht. Somit wird die Querschnittsgröße dieser Verdrahtung durch die anodische Oxidation vermindert. - Auf diese Weise erhält man den in
1(B) gezeigten Zustand. Als nächstes wird der offen liegende Siliciumoxidfilm103 entfernt. Der offenliegende Siliciumoxidfilm103 wird entfernt, um ein Verunreinigungsgebiet niedriger Konzentration in der aktiven Schicht102 des Dünnfilmtransistors auszubilden. Auf diese Art erhält man den in1(C) gezeigten Zustand. In die sem Zustand verbleiben die Siliciumoxidfilme an Teilen, die mit115 ,116 und117 bezeichnet sind. - Als nächstes werden die porösen anodischen Oxidationsfilme
109 ,110 und111 entfernt. Der poröse anodische Oxidationsfilm kann selektiv entfernt werden unter Verwendung eines Säuregemisches aus Phosphorsäure, Essigsäure und Salpetersäure. - Auf diese Weise erhält man den Zustand, wie er in
1(D) gezeigt ist. Nachdem der in1(D) gezeigte Zustand erreicht wurde, werden Verunreinigungsionen implantiert, um ein Source-Gebiet und ein Drain-Gebiet des Dünnfilmtransistors zu erhalten. Im vorliegenden Fall werden P-Ionen implantiert, um einen N-Kanal-Typ auzubilden. B-Ionen können implantiert werden, um einen Dünnfilmtransistor des P-Kanal-Typs auszubilden, anders als beim N-Kanal-Typ. - In diesem Schritt werden ein Source-Gebiet
118 und ein Drain-Gebiet122 in einer selbst ausrichtenden Art ausgebildet. Es werden auch Verunreinigungsgebiete niedriger Konzentration, die mit119 und121 bezeichnet sind, in selbst ausrichtender Art ausgebildet. Das Verunreinigungsgebiet niedriger Konzentration121 , das zwischen einem Kanalbildungsgebiet120 und einem Draingebiet122 ausgebildet wird, ist ein sogenanntes LDD (leicht dotiertes Drain) Gebiet (1(D) ). - Die Verunreinigungsgebiete niedriger Konzentration stellen eine sehr nützliche Struktur dar, um einen Dünnfilmtransistor zu erhalten, der niedrige Stromlosmerkmale hat (OFF-current characteristics). Es ist insbesondere nützlich, da der Dünnfilmtransistor, der für einen Bildpunkt des aktiven Matrixgebietes erforderlich ist, niedrige Stromlosmerkmale hat, die Verunreinigungsgebiete niedriger Konzentration vorzusehen, um die niedrigen Stromlosmerkmale herzustellen.
- Die Verunreinigungsgebiete niedriger Konzentration dienen auch dazu, die Zerstörung der Kennzeichen des Dünnfilmtransistors zu verhindern.
- Nach der Implantierung der Verunreinigungsionen wird eine Bestrahlung mit Laserlicht durchgeführt, um die implantierten Verunreinigungsionen zu aktivieren und das Gebiet, das durch die Ionenimplantierung beschädigt ist, auszuglühen. Zu dieser Zeit kann die Erzeugung von Oberflächenunebenheiten und Haarkristallen an der Gate-Elektrode
106 und den Verdrahtungen107 und108 durch den Betrieb der vorher ausgeformten anodischen Oxidationsfilme112 ,113 und114 , die eine dichte Filmqualität haben, verhindert werden. - Als nächstes wird ein Siliciumoxydfilm mit einer Dicke von 4000 Å, der als erster Zwischenlagenisolierfilm
123 dient, durch ein Plasma-CVD-Verfahren, das TEOS-Gas als Rohmaterial verwendet, ausgebildet (2(A) ). - Als zwischenliegender Isolationsfilm
123 kann ein Siliciumnitrid-Film oder ein Siliciumnitridoxyd-Film verwendet werden. Der Siliciumnitrid-Film kann durch das Plasma-CVD-Verfahren, das Ammonium als Rohgas verwendet, ausgebildet werden. Der Siliciumnitridoxid-Film kann durch das Plasma-CVD-Verfahren, das TEOS und N2O-Gas verwendet, ausgebildet werden. - Als erster Zwischenschichtisolationsfilm
123 kann eine laminierte Struktur verwendet werden, in der eine Vielzahl von Filmarten, ausgewählt aus den folgenden Filmen: Silciumoxidfilm, Siliciumnitridfilm und Siliciumnitridoxydfilm laminiert sind, verwendet werden können. - Nachdem der erste Zwischenschichtisolationsfilm
123 ausgebildet ist, werden Kontaktlöcher ausgebildet. In diesem Schritt wird eine dritte Maske verwendet. Auf diese Weise erhält man den in2(A) gezeigten Zustand. - Dann wird eine zweite Schichtelektrode und eine Verdrahtung (allgemein als zweite Schichtverdrahtung bezeichnet), die aus einem dreilagigen Film aus einem Titanfilm, einem Aluminiumfilm und einen Titanfilm besteht, ausgebildet. Da der Titanfilm hauptsächlich verwendet wird, um einen guten Kontakt zu erreichen, kann seine Dicke weniger als einige hundert Angström betragen. In diesem Schritt wird eine vierte Maske verwendet (
2(B) ). - Als zweite Schichtverdrahtung wird bevorzugt ein einlagiger Aluminiumfilm verwendet. Um einen guten Kontakt mit anderen Elektroden oder Verdrahtungen zu erzielen, wird jedoch die Dreilagenstruktur, die einen Titanfilm, einen Aluminiumfilm und einen Titanfilm umfaßt, in dieser Ausführungsform verwendet.
- Verschiedene Ätzflüssgkeiten werden jeweils für das Ätzen des Titanfilms und des Aluminiumfilms verwendet. In dieser Ausführungsform wird Gaswasser zum Ätzen des Titanfilms und eine gemischte Aluminiumsäure für das Ätzen des Aluminiumfilms verwendet.
- Auf diese Art erhält man den in
2(B) gezeigten Zustand. Die Source-Elektrode und die Source-Verdrahtung sind in2(B) mit124 bezeichnet. Eine Gate-Elektrode ist mit125 bezeichnet. Obwohl dies nicht in2 gezeigt ist, ist die Gate-Elektrode125 im nicht gezeigten Zustand ausgebildet, in der sie sich von der nicht gezeigten Gate-Verdrahtung aus erstreckt. - In diesem Schritt werden auch Dummy-Elektroden
126 ,127 und128 ausgebildet, die in einem späteren Teilungsschritt verwendet werden. - Obwohl dies aus der Zeichnung nicht klar ist, sind die Quellverdrahtung
124 und die Gate-Elektrode125 als zweite Lagenverdrahtung durch die Kurzschlußschaltung, die mit107 bezeichnet ist, verbunden. Mit dieser Struktur ist es möglich, die Potentialdifferenz zwischen der Source-Verdrahtung124 und der Gate-Elektrode125 zu eliminieren. - Weiterhin ist die Source-Verdrahtung
124 angeordnet, um die Verdrahtung108 zu überkreuzen, für eine Stromversorgung bei der anodischen Oxidation durch den ersten Zwischenschichtisolationsfilm123 . - Weiterhin zeigt
2(B) die Dummy-Elektroden (als Zweckmäßigkeitselektroden bezeichnet)126 ,127 und128 , die nicht als Elektroden oder eine Verdrahtung funktionieren, sondern für einen späteren Teilungsschritt verwendet werden. Die Dummyelektroden haben ihre Funktion im letzten Schritt, wo die Verdrahtungen107 und108 geteilt werden (2(B) ). - Als nächstes wird ein zweiter Zwischenschichtisolationsfilm
129 ausgebildet. In dieser Ausführungsform wird als zweiter Zwischenschichtfilm129 ein Siliciumoxidfilm mit einer Dicke von 400 nm durch das Plasma-CVD-Verfahren ausgebildet. Als zweiter Zwischenschichtisolationsfilm129 kann ein Siliciumnitridfilm, ein Siliciumoxydnitridfilm oder ein laminierter Film aus diesen Isolationsfilmen und ein Siliciumoxydfilm verwendet werden. - Bei der Filmausbildung des zweiten Zwischenschichtisolationsfilms wird die Source-Verdrahtung
124 mit der Gate-Elektrode125 durch die Kurzschlußschaltungsverdrahtung107 kurzgeschlossen. Somit ist es möglich, das Auftreten einer Potentialdifferenz zwischen der Source-Verdrahtung124 und der Gate-Elektrode125 durch den Einfluß des Plasmas zu vermeiden. Dann ist es möglich, zu verhindern, daß der Gate-Isolationsfilm (Siliciumoxidfilm)115 durch die Potentialdifferenz, die zwischen der Source-Verdrahtung124 und der Gate-Elektrode125 auftritt, durchbrochen wird. - Als nächstes werden Kontaktlöcher, die mit den Bezugszahlen
130 ,131 ,132 und133 bezeichnet sind, ausgebildet. Zu diesem Zeitpunkt wird eine fünfte Maske verwendet. Auf diese Weise erhält man den in2(C) gezeigten Zustand. Hierbei bezeichnet die Bezugszahl130 ein Kontaktloch zum Drain-Gebiet,131 bezeichnet eine Öffnung, die für das Teilen der Verdrahtung107 verwendet wird, und132 und133 bezeichnen Öffnungen, die für das Teilen der Verdrahtung108 verwendet werden. - Weiterhin wird in diesem Schritt die Oberfläche eines Endteils
134 der Source-Elektrode und die Source-Verdrahtung offengelegt. Der Teil wird später zu einem externen, nach außen führenden Anschluß. Es sollte bemerkt werden, daß die Source-Verdrahtung tatsächlich mit einer peripheren Treiberschaltug für das Ansteuern einer aktiven Matrixschaltung verbunden ist, und der externe Anschluß der peripheren Schaltung zum Teil134 wird. In2 ist aus Gründen der Übersichtlichkeit die externe Treiberschaltung nicht gezeigt. - Als nächstes wird, wie in der
3(A) gezeigt, eine ITO-Elektrode135 zur Ausbildung einer Bildpunktelektrode durch das Sputter-Verfahren ausgebildet. Die ITO-Elektrode135 wird in ihrem Muster ausgebildet, um eine Bildpunktelektrode136 auszubilden. Zu diesem Zeitpunkt wird eine sechste Maske verwendet (3(B) ). - Bei der Ausbildung der Bildpunktelektrode
136 wird nach Entfernen der ITO-Elektrode135 , die überflüssig wird, ein Ätzen der Elektroden (Dummy-Elektroden), die mit126 ,127 und128 bezeichnet sind, der zweiten Schichtverdrahtung weiter fortgesetzt. Weiterhin wird ein Teil der ersten Verdrahtung, die mit107 und108 bezeichnet ist, auch durch Ätzen entfernt. - Mit anderen Worten, es werden an den Öffnungsteilen, die mit
131 ,132 und133 bezeichnet sind, die zweite Schichtverdrahtung und die erste Schichtverdrahtung gleichzeitig entfernt. Somit werden die Verdrahtung107 und108 an den Öffnungsteilen, die mit131 ,132 und133 bezeichnet sind, geteilt (abgeschnitten). - Zu dieser Zeit wird es, da es sich bei der zweiten Lagenverdrahtung um einen laminierten Lagenfilm aus einem Titanfilm und einem Aluminiumfilm handelt, notwendig, ein Ätzen durch ein Ändern des Ätzmittels für jeden Film durchzuführen.
- Auf diese Art erhält man den in
3(B) gezeigten Zustand. Da dieser Schritt zur gleichen Zeit ausgeführt wird wie die Musterbildung für die Ausbildung der Bildpunktelektrode, ist es möglich, die Verwendung einer neuen Maske zu vermeiden. Das heißt, es ist möglich, eine Komplizierung der Herstellungsschritte zu vermeiden. - Der Grund dafür, daß die erste Schichtverdrahtung und die zweite Schichtverdrahtung gleichzeitig entfernt werden können, ist der, daß nur Metallmaterial selektiv vom Isolationsfilm, wie beispielsweise einem Siliciumoxydfilm, entfernt werden kann.
- Zur gleichen Zeit mit diesem Schritt verbleibt ein ITO-Film
137 auf der Oberfläche des nach außen führenden Teils134 der Flüssigkristallplatte, die sich von der Source-Verdrahtung124 aus erstreckt. Der ITO-Film dient als eine Pufferschicht, um Korrosion und die zufällige Diffusion zwischen einer Metallverdrahtung oder einer leitenden Anschlußfläche, die in Kontakt mit dem nach außen führenden Elektrodenteil und einem Kontaktteil gebracht wird, zu verhindern. - Es ist auch wichtig, daß die Verdrahtung für die Zuführung des elektrischen Stromes
108 bei der anodischen Oxidation an den Teilen132 und133 abgeschnitten wird. - Beim Zusammenbau einer Flüssigkristallplatte in einem späteren Schritt wird ein Harzfilm für das Polieren ausgebildet, der den zweiten Zwischenschichtisolationsfilm bedeckt, und ein Polieren für die Ausrichtung des Flüssigkristalls wird durchgeführt. Zu dieser Zeit ist die Verdrahtung
108 elektrisch schwebend. In diesem Zustand besteht die Gefahr, daß ein nachteiliger Einfluß durch statische Elektrizität, die durch das Polieren erzeugt wird, verursacht wird. - Es ist jedoch, wie in dieser Ausführungsform gezeigt, möglich, den Einfluß der statischen Elektrizität zu unterdrücken, da die Verdrahtung
108 an den Teilen132 und133 geteilt ist. - Es sei angemerkt, daß die geteilten Teile passend eingestellt werden können, obwohl in den Zeichnungen geteilte Teile der Verdrahtung
107 und der Verdrahtung108 als jeweils ein und zwei Teile dargestellt sind. -
5 ist eine Ansicht, die einen Querschnitt entlang der Linie A bis A' der3(B) zeigt. Wie in6 gezeigt ist, liegt die Source-Verdrahtung124 über der Verdrahtung108 für das Zuführen eines elektrischen Stromes bei der anodischen Oxidation, um den Zustand einer dreidimensionalen Verdrahtung auszubilden. Zur dieser Zeit hat ein Teil der Verdrahtung108 , der mit der Bezugszahl501 gekennzeichnet ist, durch die Bildung des porösen anodischen Oxidationsfilms eine treppenartige Form. - Somit ist es möglich, die Oberfläche eines Teils
502 des ersten Zwischenschichtisolationsfilmes123 zu glätten. Somit ist es möglich, zu verhindern, daß die Source-Verdrahtung124 am Teil502 geschnitten wird. - Nachdem der in
3(B) gezeigte Zustand erhalten wurde, wird die Bedeckung eines Harzmaterials, das eine BM (Schwarze Matrix) Struktur bildet, durchgeführt. Das Harzmaterial wird unter Verwendung einer siebten Maske mit einem Muster versehen. Auf diese Art wird ein Substrat, das eine Flüssigkristallplatte bildet, die mit einem BM138 mit Ausnahme der Bildpunktelektrode136 bedeckt ist, fertiggestellt (4 ). - In der Ausbildung des BM
138 werden die Löcher, die mit131 ,132 und133 bezeichnet sind, mit Material gefüllt, das die BM bildet. Da das Material, das die BM bildet, ein Harzmaterial ist, ist das Füllen der jeweiligen Öffnungen mit dem Material, das die BM bildet, wirksam, um eine hohe Zuverlässigkeit zu erzielen. - In dieser Ausführungsform wird ein Ätzen als Naßätzen durchgeführt, wie wohl auch ein Trockenätzen durchgeführt werden kann.
- [Ausführungsform 2]
- In dieser Ausführungsform ist ein Beispiel eines Zustandes gezeigt, in welchem die in den
1 bis4 gezeigt Struktur von der oberen Oberfläche her gesehen wird.6 zeigt einen Teil einer aktiven Matrixschaltung einer Flüssigkristallplatte des aktiven Matrixtyps.6 zeigt keine periphere Treiberschaltung für das Aufbringen eines Treibersignals zu einer Source-Verdrahtung und einer Gate-Verdrahtung. - In der in
6 gezeigten Struktur wird die Gateverdrahtung125 mit der Source-Verdrahtung124 durch die Kurzschlußschaltungsverdrahtung107 kurzgeschlossen. Diese Kurzschlußschaltungsverdrahtung ist an der Öffnung131 im in3(B) gezeigten Schritt geteilt. - Die Leitung
108 für das Zuführen eines elektrischen Stroms, der bei der anodischen Oxidation verwendet werden soll, ist an den Öffnungen132 und133 im in3(B) gezeigten Schritt geteilt. Die Source-Verdrahtung124 überkreuzt die geteilten Teile durch den zwischenliegenden Isolationsfilm123 . - [Ausführungsform 3]
- Diese Ausführungsform bezieht sich auf die Form der ersten Verdrahtung, die an den in
3(B) gezeigten Öffnungen132 und133 geteilt ist. Beispielsweise wird die Verdrahtung, die mit 108 bezeichnet ist, nach Vollendung der anodischen Oxidation unnötig. Es besteht jedoch die Befürchtung, daß ein Strompuls durch die Abnormalität der lokalen Entladung durch die Verdrahtung108 fließt, die sich entlang der Filmformation des ersten zwischenliegenden Isolationsfilms123 und des zweiten zwischenliegenden Isolationsfilms129 erstreckt. - Bei der Filmausbildung des ersten Zwischenschichtisolationsfilms
123 oder des zweiten Zwischenschichtisolationsfilms129 wird die Verdrahtung108 mit den jeweiligen Gate-Elektroden verbunden. Somit wird, wenn ein Strompuls durch die Verdrahtung108 fließt, eine Pulsspannung an die jeweiligen Gateelektroden angelegt. - In der Struktur, auf die diese Ausführungsform hinweist, ist die Verdrahtung
108 , wie in7 gezeigt, in eine U-Form an den geteilten Teilen geformt. Der Pulsstrom wird an diesem Teil ausgelöscht oder verstärkt. Das heißt, diese Ausführungsform ist charakterisiert dadurch, daß der geteilte Teil in so einer Form ausgebildet ist, daß ein Pulsstrom leicht entladen wird.7(A) zeigt den Zustand vor der Teilung, und7(B) zeigt den Zustand nach der Teilung. - Die U-förmige Verdrahtungsteile werden an den Öffnungsteilen
132 und133 (Öffnungsteile, die in3(B) gezeigt sind) entfernt. - [Ausführungsform 4]
- Diese Ausführungsform ist eine Modifikation der Herstellungsschritte, die in den
1 bis4 gezeigt sind. Die Produktionsschritte dieser Ausführungsform sind in den8 bis11 gezeigt. Die Merkmale dieser Ausführungsform sind die, daß nach der Ausbildung der Öffnungen931 bis933 (die den Öffnungen131 bis133 von2 entsprechen), die im in9(C) dargestellten Schritt ausgebildet wurden, Öffnungen1031 bis1033 , die größer als die die vorherigen Öffnungen sind, wie in10 gezeigt, ausgebildet werden. Die anderen Produktionsbedingungen sind die gleichen wie die der Ausführungsform 1. - [Ausführungsform 5]
- In dieser Ausführungsform werden im in
1(B) gezeigten Schritt die dichten anodischen Oxidationsfilme112 ,113 und114 nicht ausgebildet. Da die Befürchtung besteht, daß Defekte auftreten können durch das Entfernen der dichten anodischen Oxidationsfilme, wird vorgezogen, diese nicht in dem Fall zu verwenden, in dem die Erzeugung der Oberflächenunebenheiten oder der Haarkristalle unterdrückt werden kann. - In dieser Ausführungsform werden im in
1(B) gezeigten Schritt die dichten anodischen Oxidationsfilme112 ,113 und114 nicht ausgebildet, aber es wird ein (nicht gezeigter) Siliciumnitridfilm mit einer Dicke von 10 nm bis 50 nm nach der Implantierung von Verunreinigungsionen, wie dies in1(D) gezeigt ist, ausgebildet. - Nach der Ausbildung des Siliciumnitridfilms wird zu dessen Aktivierung eine Bestrahlung mit Laserlicht durchgeführt. Somit wird der Siliciumnitridfilm zu einer Barriere, um die Erzeugung der Oberflächenunebenenheiten oder der Haarkristalle zu unterdrücken. Danach kann der erste Zwischenschichtisolationsfilm ausgebildet werden. In diesem Fall wird der erste Zwischenschichtisolationsfilm unvermeidlich ein Mehrlagenfilm.
- Wie oben beschrieben wurde, ist es gemäß der vorliegenden Erfindung möglich, zu verhindern, daß die Halbleitervorrichtung bei der Herstellung durch ein hohes pulsartiges Potential, das vom Plasma herrührt, gebrochen wird. Weiterhin ist es möglich, unnötige Verdrahtungen zu teilen, ohne daß neue Masken erforderlich sind.
Claims (13)
- Verfahren zur Herstellung einer Halbleitervorrichtung mit folgenden Schritten: Ausbildung einer ersten Verdrahtung (
107 ,108 ) auf der Oberfläche eines Isolators (100 ); Ausbildung eines ersten Isolationsfilms (123 ) auf der ersten Verdrahtung (107 ,108 ); Ausbildung einer ersten Öffnung im ersten Isolationsfilm (123 ) an einem Teil, an dem die erste Verdrahtung (107 ,108 ) geteilt werden soll; Ausbildung eines Metallteils (126 ,127 ,128 ) in der Öffnung, das die erste Verdrahtung (107 ,108 ) kontaktiert; Ausbildung eines zweiten Isolationsfilms (129 ), der das Metallteil (126 ,127 ,128 ) bedeckt; Ausbildung einer zweiten Öffnung (131 ,132 ,133 ) im zweiten Isolationsfilm, um das Metallteil (126 ,127 ,128 ) offen zu legen; Ausbildung eines leitenden Films (135 ), der eine Elektrode auf dem zweiten Isolationsfilm (129 ) herstellt, wobei der leitende Film (135 ) das Metallteil (126 ,127 ,128 ) durch die zweite Öffnung (131 ,132 ,133 ) kontaktiert; Musterrausbildung des leitenden Films (135 ), und Entfernen eines Teils des Metallteils (126 ,127 ,128 ) und eines Teils der ersten Verdrahtung (107 ,108 ) unter dem Metallteil (126 ,127 ,128 ) durch die erste und zweite Öffnung (131 ,132 ,133 ) bei der Musterausbildung des leitenden Films (135 ), wobei die erste Verdrahtung (107 ,108 ) geteilt wird. - Verfahren nach Anspruch 1, das weiter den Schritt der anodischen Oxidation einer Oberfläche der ersten Verdrahtung (
107 ,108 ) umfasst. - Verfahren nach Anspruch 1, wobei der erste Isolationsfilm (
123 ) ein Material aus folgender Gruppe aufweist: Siliziumoxid, Siliziumnitrid, Siliziumoxinitrid. - Verfahren nach Anspruch 1, wobei das Metallteil (
126 ,127 ,128 ) eine mehrlagige Struktur aufweist. - Verfahren nach Anspruch 1, wobei das Metallteil (
126 ,127 ,128 ) eine einlagige Struktur aufweist. - Verfahren nach einem der Ansprüche 1 bis 5, wobei das Verfahren weiter die folgenden Schritte umfasst: Ausbilden einer Gate-Elektrode (
106 ) eines Dünnfilmtransistors und einer Gate-Verdrahtung, die mit der Gate-Elektrode (106 ) verbunden ist in der gleichen Schicht wie die erste Verdrahtung (107 ,108 ), Ausbilden einer Source-Verdrahtung (124 ) auf dem ersten Isolierfilm (123 ), wobei die Source-Verdrahtung (124 ) mit der Gate-Elektrode durch die zumindest erste Verdrahtung (107 ,108 ) kurzgeschlossen ist. - Verfahren nach einem der Ansprüche 1 bis 6, wobei die Halbleitervorrichtung eine Anzeigevorrichtung des aktiven Matrixtyps ist.
- Verfahren nach einem der Ansprüche 1 bis 7, wobei die erste Verdrahtung (
107 ,108 ) über einem Glassubstrat angeordnet ist. - Verfahren nach einem der Anspruche 1 bis 8, wobei der zweite Isolationsfilm (
129 ) durch Plasma CVD hergestellt wird. - Verfahren nach einem der Ansprüche 1 bis 9, wobei die Elektrode eine Pixelelektrode (
136 ) ist. - Verfahren nach einem der Ansprüche 1 bis 10, wobei die Elektrode ITO umfasst.
- Verfahren nach Anspruch 1, wobei das Verfahren weiter folgende Schritte umfasst: Ausbilden einer Gate-Elektrode (
106 ), eines Dünnfilmtransistors und eine Gate-Verdrahtung, die mit der Gate-Elektrode (106 ) verbunden ist, wobei die Gate-Elektrode (106 ) und die Gate-Verdrahtung aus der gleichen Schicht wie die erste Verdrahtung (107 ) gebildet sind, anodisches Oxidieren der Oberflächen der Gate-Elektrode (106 ) und der Gate-Verdrahtung durch Anlegen eines elektrischen Stroms durch die erste Verdrahtung (107 ,108 ). - Verfahren nach Ansprüchen 6 oder 12, wobei der Dünnfilm Transistor eine LDD-Struktur aufweist.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP26794295 | 1995-09-21 | ||
JPP7-267942 | 1995-09-21 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE19638433A1 DE19638433A1 (de) | 1997-03-27 |
DE19638433B4 true DE19638433B4 (de) | 2007-01-25 |
Family
ID=17451750
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19638433A Expired - Fee Related DE19638433B4 (de) | 1995-09-21 | 1996-09-19 | Verfahren zur Herstellung einer Halbleitervorrichtung |
Country Status (4)
Country | Link |
---|---|
US (1) | US6013542A (de) |
KR (1) | KR100297064B1 (de) |
DE (1) | DE19638433B4 (de) |
TW (1) | TW318261B (de) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6893980B1 (en) * | 1996-12-03 | 2005-05-17 | Kabushiki Kaisha Toshiba | Semiconductor device and manufacturing method therefor |
KR100276225B1 (ko) * | 1998-06-01 | 2000-12-15 | 구본준 | 액정표시장치의 패드 단락 방지구조 및 그 방법 |
US6140162A (en) * | 1998-06-19 | 2000-10-31 | Lg Electronics Inc. | Reduction of masking and doping steps in a method of fabricating a liquid crystal display |
US6506635B1 (en) * | 1999-02-12 | 2003-01-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, and method of forming the same |
JP3954532B2 (ja) * | 2003-06-13 | 2007-08-08 | 沖電気工業株式会社 | Soi半導体装置の製造方法及びsoi半導体装置 |
TWI366701B (en) * | 2004-01-26 | 2012-06-21 | Semiconductor Energy Lab | Method of manufacturing display and television |
CN100565307C (zh) * | 2004-02-13 | 2009-12-02 | 株式会社半导体能源研究所 | 半导体器件及其制备方法,液晶电视系统,和el电视系统 |
US7183147B2 (en) | 2004-03-25 | 2007-02-27 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device, method for manufacturing thereof and electronic appliance |
KR101845480B1 (ko) | 2010-06-25 | 2018-04-04 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치의 제작 방법 |
TWI611582B (zh) | 2013-04-10 | 2018-01-11 | 半導體能源研究所股份有限公司 | 半導體裝置及其製造方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0524818A1 (de) * | 1991-07-23 | 1993-01-27 | Nec Corporation | Mehrlagige Verbindungsstruktur für eine Halbleiter- vorrichtung und Verfahren zu ihrer Herstellung |
US5359206A (en) * | 1989-08-14 | 1994-10-25 | Hitachi, Ltd. | Thin film transistor substrate, liquid crystal display panel and liquid crystal display equipment |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
IT1213261B (it) * | 1984-12-20 | 1989-12-14 | Sgs Thomson Microelectronics | Dispositivo a semiconduttore con metallizzazione a piu' spessori eprocedimento per la sua fabbricazione. |
US4740485A (en) * | 1986-07-22 | 1988-04-26 | Monolithic Memories, Inc. | Method for forming a fuse |
JPH01248536A (ja) * | 1988-03-30 | 1989-10-04 | Toshiba Corp | 半導体装置の製造方法 |
JPH02285658A (ja) * | 1989-04-26 | 1990-11-22 | Nec Corp | 半導体装置の製造方法 |
JPH04302166A (ja) * | 1991-03-29 | 1992-10-26 | Matsushita Electron Corp | 半導体装置の製造方法 |
JP3019453B2 (ja) * | 1991-03-30 | 2000-03-13 | 日本電気株式会社 | 半導体装置の製造方法 |
US5219793A (en) * | 1991-06-03 | 1993-06-15 | Motorola Inc. | Method for forming pitch independent contacts and a semiconductor device having the same |
US5422293A (en) * | 1991-12-24 | 1995-06-06 | Casio Computer Co., Ltd. | Method for manufacturing a TFT panel |
US5258328A (en) * | 1992-03-16 | 1993-11-02 | Kabushiki Kaisha Toshiba | Method of forming multilayered wiring structure of semiconductor device |
KR950008931B1 (ko) * | 1992-07-22 | 1995-08-09 | 삼성전자주식회사 | 표시패널의 제조방법 |
JPH07221174A (ja) * | 1993-12-10 | 1995-08-18 | Canon Inc | 半導体装置及びその製造方法 |
US5470790A (en) * | 1994-10-17 | 1995-11-28 | Intel Corporation | Via hole profile and method of fabrication |
-
1996
- 1996-09-10 TW TW085111041A patent/TW318261B/zh not_active IP Right Cessation
- 1996-09-19 DE DE19638433A patent/DE19638433B4/de not_active Expired - Fee Related
- 1996-09-20 KR KR1019960041022A patent/KR100297064B1/ko not_active IP Right Cessation
- 1996-09-23 US US08/717,940 patent/US6013542A/en not_active Expired - Lifetime
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5359206A (en) * | 1989-08-14 | 1994-10-25 | Hitachi, Ltd. | Thin film transistor substrate, liquid crystal display panel and liquid crystal display equipment |
EP0524818A1 (de) * | 1991-07-23 | 1993-01-27 | Nec Corporation | Mehrlagige Verbindungsstruktur für eine Halbleiter- vorrichtung und Verfahren zu ihrer Herstellung |
Also Published As
Publication number | Publication date |
---|---|
TW318261B (de) | 1997-10-21 |
KR100297064B1 (ko) | 2001-10-24 |
US6013542A (en) | 2000-01-11 |
DE19638433A1 (de) | 1997-03-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3311635C2 (de) | ||
DE10150432B4 (de) | Arraysubstrat für eine Flüssigkristallanzeige und Verfahren zu dessen Herstellung | |
DE3937502C2 (de) | Isoliereinrichtung für eine integrierte Schaltung und Verfahren zu deren Herstellung | |
DE102006062855B4 (de) | Halbleitervorrichtung mit dielektrischer Trennung und Herstellungsverfahren derselben | |
DE1930669C2 (de) | Verfahren zur Herstellung einer integrierten Halbleiterschaltung | |
DE3601326A1 (de) | Halbleiter, insbesondere hochspannungs-mos-feldeffekt-halbleiter | |
DE19610283A1 (de) | Verfahren zum Herstellen einer Flüssigkristallanzeigevorrichtung mit Speicherkondensatoren erhöhter Kapazität und Flüssigkristallvorrichtung | |
DE19624916A1 (de) | Flüssigkristallanzeigevorrichtung und Verfahren zu ihrer Herstellung | |
DE19641777C2 (de) | Verfahren zum Herstellen eines Sensors mit einer Metallelektrode in einer MOS-Anordnung | |
DE19655407B4 (de) | Verfahren zum Herstellen einer Halbleitervorrichtung | |
DE19501557A1 (de) | Halbleitervorrichtung und Verfahren zu deren Herstellung | |
DE19638433B4 (de) | Verfahren zur Herstellung einer Halbleitervorrichtung | |
DE3240162C2 (de) | Verfahren zum Herstellen eines doppelt-diffundierten Leistungs-MOSFET mit Source-Basis-Kurzschluß | |
DE2922016A1 (de) | Vlsi-schaltungen | |
DE3038773C2 (de) | Verfahren zur Herstellung einer integrierten Halbleiterschaltungsanordnung mit MOS-Transistoren und mit spannungsunabhängigen Kondensatoren | |
DE19825524B4 (de) | Dünnfilmtransistor und Verfahren zu seiner Herstellung | |
DE19618866B4 (de) | Verfahren zur Herstellung einer Bauelementisolation in einem Halbleiterbauelement | |
DE19853432A1 (de) | Halbleiteranordnung und Verfahren zum Herstellen derselben | |
DE3226097C2 (de) | ||
DE19525576B4 (de) | Verfahren zur Herstellung eines Dünnfilmtransistors | |
DE19729176C2 (de) | Herstellungsverfahren für eine Flüssigkristallanzeige mit aktiver Matrix und Struktur der mit diesem Herstellungsverfahren hergestellten Flüssigkristallanzeige | |
DE2162219A1 (de) | Verfahren zum Herstellen eines Feldeffekttransistors | |
DE102017101511B4 (de) | Verfahren zur Herstellung eines Matrixsubstrats, Matrixsubstrat, Anzeigefeld und Anzeigevorrichtung | |
DE3146777A1 (de) | Integrierte halbleiterschaltung | |
DE3424085A1 (de) | Verfahren zur herstellung von hoechstminiaturisierten duennschichtdioden |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
8364 | No opposition during term of opposition | ||
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee | ||
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |
Effective date: 20150401 |