DE19655407B4 - Verfahren zum Herstellen einer Halbleitervorrichtung - Google Patents
Verfahren zum Herstellen einer Halbleitervorrichtung Download PDFInfo
- Publication number
- DE19655407B4 DE19655407B4 DE19655407A DE19655407A DE19655407B4 DE 19655407 B4 DE19655407 B4 DE 19655407B4 DE 19655407 A DE19655407 A DE 19655407A DE 19655407 A DE19655407 A DE 19655407A DE 19655407 B4 DE19655407 B4 DE 19655407B4
- Authority
- DE
- Germany
- Prior art keywords
- wiring
- conductive layer
- forming
- shorting
- interlayer insulator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 38
- 239000004065 semiconductor Substances 0.000 title description 8
- 239000010410 layer Substances 0.000 claims abstract description 62
- 238000000034 method Methods 0.000 claims abstract description 35
- 239000011159 matrix material Substances 0.000 claims abstract description 28
- 239000011229 interlayer Substances 0.000 claims abstract description 24
- 239000012212 insulator Substances 0.000 claims abstract description 23
- 238000000059 patterning Methods 0.000 claims abstract description 13
- 239000000758 substrate Substances 0.000 claims abstract description 13
- 239000004973 liquid crystal related substance Substances 0.000 claims description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 7
- 229910052782 aluminium Inorganic materials 0.000 claims description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 7
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 6
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 4
- 229910052719 titanium Inorganic materials 0.000 claims description 4
- 239000010936 titanium Substances 0.000 claims description 4
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 claims description 2
- 239000000463 material Substances 0.000 claims 1
- 239000010408 film Substances 0.000 description 43
- 210000002381 plasma Anatomy 0.000 description 20
- 239000010409 thin film Substances 0.000 description 18
- 239000003990 capacitor Substances 0.000 description 8
- 238000004544 sputter deposition Methods 0.000 description 8
- 238000001312 dry etching Methods 0.000 description 7
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 7
- 239000004020 conductor Substances 0.000 description 6
- 239000011521 glass Substances 0.000 description 6
- 150000002500 ions Chemical class 0.000 description 5
- 230000006378 damage Effects 0.000 description 4
- LYCAIKOWRPUZTN-UHFFFAOYSA-N Ethylene glycol Chemical compound OCCO LYCAIKOWRPUZTN-UHFFFAOYSA-N 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 239000010407 anodic oxide Substances 0.000 description 3
- 239000008151 electrolyte solution Substances 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 238000002048 anodisation reaction Methods 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 229910052706 scandium Inorganic materials 0.000 description 2
- SIXSYDAISGFNSX-UHFFFAOYSA-N scandium atom Chemical compound [Sc] SIXSYDAISGFNSX-UHFFFAOYSA-N 0.000 description 2
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 description 1
- 101100518972 Caenorhabditis elegans pat-6 gene Proteins 0.000 description 1
- 241001456553 Chanodichthys dabryi Species 0.000 description 1
- FEWJPZIEWOKRBE-UHFFFAOYSA-N Tartaric acid Natural products [H+].[H+].[O-]C(=O)C(O)C(O)C([O-])=O FEWJPZIEWOKRBE-UHFFFAOYSA-N 0.000 description 1
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- AZDRQVAHHNSJOQ-UHFFFAOYSA-N alumane Chemical group [AlH3] AZDRQVAHHNSJOQ-UHFFFAOYSA-N 0.000 description 1
- QGZKDVFQNNGYKY-UHFFFAOYSA-N ammonia Natural products N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 1
- 230000002547 anomalous effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 230000001902 propagating effect Effects 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 235000002906 tartaric acid Nutrition 0.000 description 1
- 239000011975 tartaric acid Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136204—Arrangements to prevent high voltage or static electricity failures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Ceramic Engineering (AREA)
- Thin Film Transistor (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Liquid Crystal (AREA)
Abstract
Verfahren zum Herstellen einer aktiven Matrixvorrichtung, das folgende Verfahrensschritte umfasst:
Bilden einer ersten leitfähigen Schicht über einem Substrat;
Strukturieren der ersten leitfähigen Schicht zumindest zu einer Gateverdrahtung und einer ersten Kurzschlussverdrahtung;
Bilden eines ersten Zwischenschichtisolators über dem Substrat, der Gateverdrahtung und der ersten Kurzschlussverdrahtung;
Bilden einer zweiten leitfähigen Schicht auf dem ersten Zwischenschichtisolator;
Strukturieren der zweiten leitfähigen Schicht zumindest zu einer Sourceverdrahtung und einer Kurzschlussverdrahtung, wobei die Gateverdrahtung und die Sourceverdrahtung kurzgeschlossen werden, indem die erste Kurzschlussverdrahtung mit der zweiten Kurzschlussverdrahtung verbunden wird;
Bilden eines zweiten Zwischenschichtisolators auf dem ersten Zwischenschichtisolator und der Sourceverdrahtung;
Bilden einer Öffnung in dem ersten und zweiten Zwischenschichtisolator, um zumindest einen Teil der ersten oder zweiten Kurzschlussverdrahtung freizulegen;
Bilden einer dritten leitfähigen Schicht auf dem zweiten Zwischenschichtisolator, wobei die dritte leitfähige Schicht auch auf dem zumindest teilweise freigelegten Teil der ersten oder der zweiten Kurzschlussverdrahtung ausgebildet wird;...
Bilden einer ersten leitfähigen Schicht über einem Substrat;
Strukturieren der ersten leitfähigen Schicht zumindest zu einer Gateverdrahtung und einer ersten Kurzschlussverdrahtung;
Bilden eines ersten Zwischenschichtisolators über dem Substrat, der Gateverdrahtung und der ersten Kurzschlussverdrahtung;
Bilden einer zweiten leitfähigen Schicht auf dem ersten Zwischenschichtisolator;
Strukturieren der zweiten leitfähigen Schicht zumindest zu einer Sourceverdrahtung und einer Kurzschlussverdrahtung, wobei die Gateverdrahtung und die Sourceverdrahtung kurzgeschlossen werden, indem die erste Kurzschlussverdrahtung mit der zweiten Kurzschlussverdrahtung verbunden wird;
Bilden eines zweiten Zwischenschichtisolators auf dem ersten Zwischenschichtisolator und der Sourceverdrahtung;
Bilden einer Öffnung in dem ersten und zweiten Zwischenschichtisolator, um zumindest einen Teil der ersten oder zweiten Kurzschlussverdrahtung freizulegen;
Bilden einer dritten leitfähigen Schicht auf dem zweiten Zwischenschichtisolator, wobei die dritte leitfähige Schicht auch auf dem zumindest teilweise freigelegten Teil der ersten oder der zweiten Kurzschlussverdrahtung ausgebildet wird;...
Description
- Die vorliegende Erfindung bezieht sich auf ein Verfahren zum Herstellen einer integrierten Dünnfilm-Halbleitervorrichtung. Die hier offengelegte Erfindung bezieht sich ebenfalls auf ein Verfahren zum Herstellen einer Flüssigkristallanzeige des aktiven Matrixtyps.
- Flüssigkristallanzeigen des aktiven Matrixtyps sind allgemein bekannt. Sie besitzen einen Aufbau, bei dem ein Dünnfilmtransistor an jeder Pixelelektrode vorgesehen ist, die auf einem Glas in einer Anzahl von mehreren Hunderttausenden angeordnet sind. Der für jede Pixelelektrode vorgesehene Dünnfilmtransistor besitzt die Funktion, die in die Pixelelektrode hineinfließende und aus der Pixelelektrode herausfließende Ladung zu steuern.
- Ein weiterer Aufbau ist bekannt, in dem ein Dünnfilmtransistorschaltkreis (als ”Treiberschaltkreis” bezeichnet) zum Antreiben der Dünnfilmtransistoren, die für die Pixelelektroden vorgesehen sind, auf ein- und demselben Glassubstrat integriert ist. Dieser Aufbau wird als ”peripher integrierter, aktiver Matrixtyp” bezeichnet.
- Bei der Herstellung einer solchen Flüssigkristallanzeige des aktiven Matrixtyps tritt ein Problem auf, bei dem einige der auf dem Glassubstrat integrierten Dünnfilmtransistoren eine Fehlfunktion zeigen.
- Die Erfinder haben dieses Problem aktiv studiert und folgendes herausgefunden.
- Wenn eine integrierte Halbleitervorrichtung, wie etwa eine Flüssigkristallanzeige des aktiven Matrixtyps, hergestellt wird, wird die Erzeugung von Isolierschichten und Verdrahtungen unter Verwendung von Plasma-CVD-Verfahren oder Kathodenstrahlzerstäubungsverfahren und Plasmaätzen durchgeführt.
-
3 zeigt schematisch die Beziehung zwischen der Energie (Relativwert) und der Anzahl von Ionen (Relativwert) während der Plasmaerzeugung. Im allgemeinen gibt es nicht wenige hochenergetische Ionen, die eine Plasmabeschädigung des Substrats verursachen, wie durch den gestrichelten Bereich in3 gezeigt. - Weiterhin ist es eine Tatsache, daß ein Isolierfilm, der unter Verwendung eines Plasma-CVD- oder Kathodenstrahlzerstäubungsverfahrens hergestellt wurde, ungenügend ist und eine Stehspannung von weniger als einigen zehn Volt oder noch weniger besitzt. Weiterhin besteht insofern ein Problem, als das verwendete Substrat leicht aufgeladen wird, da das Substrat aus Glas oder Quarz besteht, die mehr oder weniger vollständig isolieren.
-
4(B) zeigt einen Herstellungsschritt bei der Herstellung eines Dünnfilmtransistors, der symbolisch in4(A) gezeigt ist.4(B) zeigt einen Zustand bei der Herstellung einer Zwischenschichtisolierfilm31 . - Hier wird angenommen, daß die Zwischenschichtisolierfilm
31 unter Verwendung eines Plasma-CVD- oder Kathodenstrahlzerstäubungsverfahrens hergestellt wird. Es ist klar, daß Ionen mit hoher Energie, wie es in3 gezeigt ist, während der Herstellung der Schicht mit der Vorrichtung kollidieren. - Im allgemeinen sind die Sourceelektrode (S) und die Gateelektrode (G) nicht miteinander verbunden. Daher kann die Situation entstehen, daß, wenn auch nur lokal, die Potentialdifferenz zwischen der Sourceelektrode (S) und der Gateelektrode (G) während der Verwendung des Plasmas instantan einen Wert im Bereich von einigen zehn Volt bis zu einigen hundert Volt erreicht.
- Die Source- und Gateelektroden sind mit einer aktiven Schicht
32 verbunden, wobei ein Gateisolator30 dazwischen angeordnet ist. Die Stehspannung des Gateisolators30 , der unter Verwendung eines CVD- oder Kathodenstrahlzerstäubungsverfahrens hergestellt wird, beträt einige zehn Volt oder weniger. Daher wird der Gateisolator30 bei der oben beschriebenen Situation elektrisch zerstört. - Dies bewirkt eine Fehlfunktion des Dünnfilmtransistors. Dieses Problem kann durch einen elektrischen Kurzschluß der Source- mit der Gateelektrode gelöst werden, so daß beide während der Herstellung der Zwischenschichtisolierfilm
31 dasselbe elektrische Potential besitzen. Im endgültigen Betriebszustand der Vorrichtung dürfen die Source- und Gateelektrode nicht kurzgeschlossen sein. - Unter Berücksichtigung dieser Tatsache, müssen die Source- und die Gateelektrode in dem in
4(B) gezeigten Verfahren bis zum letzten Verfahrensschritt kurzgeschlossen sein, und dann müssen sie getrennt werden. - Die
US 5,019,001 A offenbart ein Verfahren zum Herstellen einer aktiven Matrixanordnung, bei dem sowohl die Gateverdrahtung als auch die Sourceverdrahtung jeweils mit einer Kurzschlussverdrahtung ausgebildet werden. - Die
US 5,422,293 A offenbart ein Verfahren mit einem Verfahrensschritt, bei dem die Kurzschlussverdrahtung durch Ätzen von Zwischenschichtisolationen durchtrennt werden kann. - Es ist eine Aufgabe der vorliegenden Erfindung, eine Technik zur Verfügung zu stellen, die das Problem der Zerstörung von Halbleitervorrichtungen bei Herstellungsschritten, wie dem in
4(B) gezeigten, löst. Es ist insbesondere eine Aufgabe der vorliegenden Erfindung, eine Technik zu schaffen, die verhindert, daß Halbleitervorrichtung bei der Herstellung durch impulsartige, hohe Potentiale, die durch Plasmen angelegt werden (solche hohen Potentiale werden lokal und instantan erzeugt), zerstört werden. - Diese und weitere Probleme werden erfindungsgemäß durch die in den beigefügten Patentansprüchen definierte Verfahren gelöst.
- Wie in einem speziellen Ausführungsbeispiel in den
2(A) bis2(E) gezeigt, ist die in dieser Anmeldung offengelegte Erfindung in einem ersten speziellen Gesichtspunkt dadurch gekennzeichnet, daß sie folgende Verfahrensschritte umfaßt:
Bilden einer ersten Verdrahtung100 , die sich bis zu einer Gateelektrode101 eines Dünnfilmtransistors erstreckt;
Bilden einer ersten Isolierschicht206 auf der ersten Verdrahtung;
Bilden einer zweiten Verdrahtung102 , die mit einem Sourcebereich211 des Dünnfilmtransistors auf der Isolierschicht verbunden ist;
Bilden einer zweiten Isolierschicht207 auf der zweiten Verdrahtung; und
Bilden einer Leiterstruktur214 auf der zweiten Isolierschicht;
wobei
die erste und/oder die zweite Verdrahtung mit einer Entladungsstruktur (siehe6(A) und6(B) oder7 ) erzeugt wird; und
die erste und/oder zweite Verdrahtung gleichzeitig mit der Herstellung der Leiterstruktur durchtrennt wird (siehe2(E) ). - In der oben beschriebenen Anordnung kann jede der Isolierschichten eine Mehrschichtstruktur besitzen.
- Wie in einem speziellen Ausführungsbeispiel in den
2(A) bis2(E) gezeigt, wird entsprechend einem weiteren Gesichtspunkt der vorliegenden Erfindung ein Verfahren zum Herstellen eines aktiven Matrixschaltkreises (siehe1 ) geschaffen, das dadurch gekennzeichnet ist, daß es folgende Verfahrensschritte umfaßt:
Bilden einer ersten Mehrzahl von Verdrahtungen101 ;
Bilden einer ersten Isolierschicht206 auf der ersten Mehrzahl von Verdrahtungen;
Bilden einer zweiten Mehrzahl von Verdrahtungen102 , die zur ersten Mehrzahl von Verdrahtungen in der Form eines Gitters auf der ersten Isolierschicht senkrecht verlaufen;
Bilden einer zweiten Isolierschicht207 auf der zweiten Mehrzahl von Verdrahtungen; und
Bilden einer Leiterstruktur214 auf der zweiten Isolierschicht;
wobei
die ersten und/oder die zweiten Verdrahtungen mit einer Entladungsstruktur (siehe6(A) und6(B) oder7 ) erzeugt werden; und
die ersten und/oder zweiten Verdrahtungen gleichzeitig mit der Herstellung der Leiterstruktur durchtrennt wird (siehe2(E) ). - Entsprechend einem weiteren Gesichtspunkt ist die Erfindung dadurch gekennzeichnet, daß sie folgende Verfahrensschritte umfaßt:
Bilden von Verdrahtungen, die einen aktiven Matrixschaltkreis bilden;
Bilden einer Isolierschicht auf den Verdrahtungen; und
Bilden einer Leiterstruktur auf der Isolierschicht;
wobei
die Verdrahtungen eine Entladungsstruktur umfassen; und
die Verdrahtungen mit der Entladungsstruktur durchtrennt werden, wenn die Leiterstruktur erzeugt wird. - Diese Anordnung wird zum Beispiel verwendet, wenn Entladungsstrukturen, wie sie in den
6(A) ,6(B) und7 gezeigt sind, in mit100 und114 in1 gezeigten Kurzschlußverdrahtungen geformt werden und von den Verdrahtungen101 und102 , die in der Form einer Matrix angeordnet sind, während des Formens der Pixelelektrode214 getrennt werden (siehe die2(A) bis2(E) ). - Entsprechend einem weiteren Gesichtspunkt ist die Erfindung dadurch gekennzeichnet, daß sie folgende Verfahrensschritte umfaßt:
Bilden von Verdrahtungen, die einen aktiven Matrixschaltkreis bilden;
Bilden einer Isolierschicht auf den Verdrahtungen; und
Bilden einer Leiterstruktur auf der Isolierschicht;
wobei
die Verdrahtungen eine Entladungsstruktur umfassen; und
die Entladungsstruktur von den Verdrahtungen, die den aktiven Matrixschaltkreis bilden, getrennt wird, wenn die Leiterstruktur geformt wird. - In dem in den
2(A) bis2(E) gezeigten Verfahren werden die Verdrahtungen100 und114 zum Verbinden der Verdrahtungen miteinander während der Strukturierung der Pixelelektrode214 durchtrennt, was ermöglicht, daß die Verdrahtungen vor der Strukturierung der Pixelelektrode kurzgeschlossen sind. - Dies ermöglicht es, das Phänomen zu unterdrücken, daß eine lokale, hohe Spannung an einer Isolierschicht der Halbleitervorrichtung während ihrer Herstellung unter Verwendung eines Plasmaverfahrens anliegt. Weiterhin kann durch Verwendung eines Schritts zum Durchtrennen eines solchen Kurzschlußbereichs während der Strukturierung der Pixelelektrode eine Anordnung verwendet werden, die keine zusätzlichen Herstellungsschritte erfordert.
- Weiterhin kann ein durch die Verdrahtungen
100 und114 mitten in einem Herstellungsschritt übertragenes Impulspotential durch Entladungsstrukturen, wie sie in den6 und7 gezeigt sind, reduziert oder beseitigt werden. -
1 zeigt schematisch die Anordnung einer Flüssigkristallanzeige des aktiven Matrixtyps. - Die
2(A) bis2(E) zeigen Herstellungsschritte für einen Schaltkreis des aktiven Matrixtyps. -
3 zeigt die Verteilung der Ionenenergie in einem Plasma. - Die
4(A) und4(B) zeigen Herstellungsschritte für einen herkömmlichen Dünnfilmtransistor. - Die
5(A) und5(B) zeigen ein Beispiel eines Schaltkreises des aktiven Matrixtyps. - Die
6(A) und6(B) zeigen Beispiele einer Entladungsstruktur nach einem Ausführungsbeispiel der vorliegenden Erfindung. -
7 zeigt eine Verdrahtungsstruktur nach der vorliegenden Erfindung. - Die
8(A) bis8(D) zeigen Anwendungsbeispiele, die die elektro-optische Vorrichtung nach der vorliegenden Erfindung verwenden. - Im folgenden wird ein erstes Ausführungsbeispiel der vorliegenden Erfindung beschrieben.
- In einer Anordnung einer Flüssigkristallanzeige des aktiven Matrixtyps, wie sie in
1 gezeigt ist, ist das vorliegende Ausführungsbeispiel dadurch gekennzeichnet, daß die mit103 ,104 und105 bezeichneten Bereiche bei der Strukturierung der Pixelelektrode (nicht in1 gezeigt) durch Ätzen entfernt werden. - Das vorliegende Ausführungsbeispiel wird unter Bezugnahme auf einen Schritt zum Trennen der Sourceverdrahtung und der Gateverdrahtung, die in einem aktiven Matrixbereich angeordnet sind und miteinander verbunden worden sind, in einem letzten Verfahrensschritt beschrieben.
- In dem letzten Verfahrensschritt wird eine Pixelelektrode geformt, und nach der Herstellung der Pixelelektrode folgt kein weiterer Herstellungsschritt mehr, der ein Plasma verwendet. Daher kann der Schritt zur Herstellung der Pixelelektrode als der letzte Verfahrensschritt betrachtet werden, der ein Plasma verwendet.
- In dem vorliegenden Ausführungsbeispiel werden zum Beispiel eine Gateverdrahtung
101 und eine Sourceverdrahtung102 durch eine mit109 bezeichnete Kurzschlußverdrahtung bis zu Herstellung der Pixelelektrode in Verbindung gehalten. (Diese Verdrahtung wird gleichzeitig mit der Herstellung der Gateverdrahtung hergestellt.) - Das bedeutet, daß die Source- und Gateverdrahtungen bis zum letzten Verfahrensschritt, in dem ein Plasma verwendet wird, elektrisch kurzgeschlossen sind. Das heißt, daß die Gateelektrode
110 und die Sourceelektrode211 des Dünnfilmtransistors106 miteinander verbunden sind und sich auf demselben Potential befinden. - Dies verhindert, daß eine Spannung von einigen zehn Volt zwischen der Gateelektrode
110 und der Sourceelektrode211 (die sich von der Sourceverdrahtung102 in1 aus erstreckt) des Dünnfilmtransistors106 entsteht, auch wenn lokal eine hohe Spannung angelegt wird. Dies ermöglicht, die Zerstörung eines Dünnfilmtransistors bei der Herstellung aufgrund eines hohen, durch ein Plasma induzierten Potentialimpulses zu verhindern. - Nach dem Abscheiden einer ITO-(Indium-Zinnoxyd)Schicht für die Pixelelektrode werden diese Verdrahtungen während der Strukturierung der Pixelelektrode in dem mit
103 bezeichneten Bereich getrennt, um die Herstellung des Schaltkreises zu beenden.1 zeigt weitere, mit104 und105 bezeichnete Bereiche, in denen diese Durchtrennung gleichzeitig durchgeführt wird. - Die in
1 gezeigte Anordnung ermöglicht, daß die Gateverdrahtungen101 und112 und zusätzlich die Sourceverdrahtungen102 und108 während des Herstellungsverfahrens alle auf demselben Potential liegen. Weiterhin kann sie das Problem der Erzeugung einer unerwünschten Potentialdifferenz während eines Verfahrensschritts zur Filmherstellung oder eines Ätzschrittes, bei denen ein Plasma oder eine elektrische Entladung verwendet werden, lösen. - Die
2(A) bis2(E) sind Querschnitte, die die Herstellungsschritte für die in1 gezeigte Anordnung zeigen. Die2(A) bis2(E) zeigen ein Herstellungsflußdiagramm für den Dünnfilmtransistor106 in der in1 gezeigten Anordnung im Querschnitt, ein Herstellungsflußdiagramm für die Kurzschlußleitung101 , die sich von der Gateverdrahtung101 entlang der Linie A-A' erstreckt im Querschnitt, und ein Herstellungsflußdiagramm für einen Abschnitt der Kurzschlußleitung114 , die sich von der Sourceverdrahtung102 entlang der Linie B-B' derselben Zeichnung erstreckt, im Querschnitt. (Die tatsächliche Querschnittsanordnung wird sich von den in den2(A) bis2(E) gezeigten unterscheiden.) - Es folgt eine Beschreibung der in den
2(A) bis2(E) gezeigten Verfahrensschritte. Wie in2(A) gezeigt, wird zunächst ein Siliziumoxydfilm (nicht gezeigt) als ein Basisfilm auf einem Glassubstrat201 geformt. Die in1 gezeigte Struktur ist auf diesem Glassubstrat201 geformt. - Als nächstes wird ein amorpher Siliziumfilm mit einer Dicke von 50,0 nm unter Verwendung von Plasma-CVD oder thermischer Niederdruck-CVD erzeugt. Die Dicke dieses amorphen Siliziumfilms kann zwischen etwa 20,0–200,0 nm liegen. Dann wird eine Laserbestrahlung und/oder ein Erwärmungsvorgang für den Film durchgeführt. Als Ergebnis erhält man einen kristallisierten Siliziumfilm, der nicht in den Zeichnungen gezeigt ist.
- Der (nicht gezeigte) kristallisierte Film wird strukturiert, so daß er eine aktive Schicht eines Dünnfilmtransistors bildet, die in
2(A) mit202 bezeichnet ist. Als nächstes wird ein Siliziumoxydfilm203 , der als Gateisolator dient, unter Verwendung von Plasma-CVD oder Kathodenstrahlzerstäubung mit einer Dicke von 100,0 nm erzeugt. - Ein Aluminiumfilm (nicht gezeigt) mit 0,2 Gewichtsprozent Scandium wird durch Kathodenstrahlzerstäubung mit einer Dicke von 500,0 nm hergestellt. Der Zweck der Beimengung einer kleinen Menge von Scandium in dem Aluminiumfilm ist das Unterdrücken von Buckeln und Whiskern. Buckel und Whisker sind hornförmige oder dornenförmige Ausstülpungen, die als Ergebnis eines anomalen Wachstums von Aluminium auftreten.
- Als nächstes wird der Aluminiumfilm strukturiert, um ein Gateverdrahtung
101 und eine Gateelektrode110 , die sich von der Gateverdrahtung101 aus erstreckt, zu erhalten. Weiterhin wird gleichzeitig eine Kurzschlußverdrahtung100 , die sich von der Gateverdrahtung101 aus erstreckt, geformt. - Auch wenn es in
2 nicht gezeigt ist, wird die in1 mit109 bezeichnete Kurzschlußverdrahtung ebenfalls gleichzeitig mit diesem Schritt hergestellt. Die Gateverdrahtung101 , die sich von der Gateverdrahtung aus erstreckende Gateelektrode110 und die sich von der Gateverdrahtung101 aus erstreckende Kurzschlußverdrahtung100 werden als ”erste Verdrahtungsschicht” bezeichnet. - Weiterhin wird, wie später unter Bezugnahme auf eine Ausführungsform im Detail beschrieben wird, die Kurzschlußverdrahtung mit einer solchen Struktur versehen, daß ein angelegter oder induzierter hoher Potentialimpuls vermieden wird.
- Als nächstes wird eine Anodisierung in einer elektrolytischen Lösung durchgeführt, wobei die Gateelektrode
110 , die Gateverdrahtung101 und die Kurzschlußverdrahtungen100 und109 , die sich von der Gateverdrahtung aus erstrecken, als Anode dienen. In diesem Schritt werden die2(A) gezeigten, anodischen Oxydfilme204 und205 erzeugt. - Die anodischen Oxydfilme werden mit einer Dicke von 500 Å hergestellt. Die anodischen Oxydfilme sind wirkungsvoll bei der Unterdrückung von Buckeln, wodurch ein Kurzschluß zwischen den Verdrahtungen vermieden werden. Auf diese Weise wird der in
2(A) gezeigte Zustand erreicht. - In dem Anodisierungsschritt wird eine Athylenglykollösung mit 3%-tiger Weinsäure, die durch wäßriges Ammoniak neutralisiert ist, als Elektrolytlösung verwendet. Weiterhin wird dieser Schritt durch Anlegen eines Stromes an diese Elektrolytlösung zwischen der Aluminiumstruktur und einer Platinelektrode, die als Anode beziehungsweise als Kathode dienen, durchgeführt.
- Dann werden Verunreinigungsionen in dem in
2(A) gezeigten Zustand implantiert. Durch diesen Schritt werden ein Sourcebereich211 und ein Drainbereich212 selbstausgerichtet geformt (2(B) ). - Als nächstes wird ein Siliziumoxydfilm oder ein Siliziumnitridfilm als erster Zwischenschichtisolationsfilm
206 mit einer Dicke von 5000 Å mittels eines Plasma-CVD-Verfahrens hergestellt. Auch ein laminierter Film bestehend aus einem Siliziumoxydfilm und einem Siliziumnitridfilm oder aus einem Siliziumoxynitridfilm kann für diesen Zwischenschichtisolationsfilm verwendet werden. Ein Siliziumoxynitridfilm wird unter Verwendung eines Plasma-CVD-Verfahrens mit einer Mischung eines TEOS-Gases und eines N2O-Gases als Gasquelle geformt. - Als nächstes werden Kontaktlöcher unter Verwendung eines Trockenätzverfahrens geformt. Neueste Entwicklung in Richtung feinerer Strukturen begünstigen die Verwendung eines Trockenätzverfahrens, das anisotrop ist.
- Auch wenn ein Trockenätzverfahren verwendet wird, kann die Zerstörung eines Dünnfilmtransistors bei seiner Herstellung durch ein durch ein Plasma induziertes hohes Potential vermieden werden. Dies ist deswegen der Fall, da die Verdrahtungen und Elektroden miteinander verbunden sind, so daß sie auf demselben Potential liegen, was das Entstehen einer Potentialdifferenz zum Beispiel über den Gateisolatorfilm
203 verhindert. - Als nächstes wird ein dreischichtiger Film bestehend aus einem Titanfilm, einem Aluminiumfilm und einem weiteren Titanfilm als zweite Verdrahtung erzeugt. Dieser dreischichtige Film wird unter Verwendung eines Kathodenstrahlzerstäubungsverfahrens erzeugt. Auch in diesem Fall wird die Erzeugung einer großen Potentialdifferenz zwischen den Verdrahtungen und Elektroden unterdrückt.
- Der oben beschriebene, dreischichtige Film wird dann strukturiert, um die Sourceverdrahtung
102 (die sich bis zu einem Kontakt mit dem Sourcebereich211 erstreckt), die Drainelektrode113 und die Kurzschlußverdrahtung113 , die sich von der Sourceverdrahtung102 aus erstreckt, zu erzeugen (2(B) ). - Diese Elektroden und Verdrahtungen werden als ”zweite Verdrahtungsschicht” bezeichnet. Die Beziehung zwischen den Positionen, an denen diese Elektroden und Verdrahtungen erzeugt werden, ist in
1 gezeigt. - Wie aus den
2(A) bis2(E) ersichtlich, ist die erste Verdrahtungsschicht (in1 durch eine durchgezogene Linie bezeichnet), die von der Gateelektrode110 , die sich von der Gateverdrahtung101 aus erstreckt (siehe1 ), und der Verdrahtung100 , die sich von der Gateverdrahtung101 aus erstreckt, gebildet wird, in horizontaler Richtung durch den Zwischenschichtisolierfilm206 von der zweiten Verdrahtungsschicht getrennt (in1 durch eine gepunktete Linie bezeichnet), die von der Sourceverdrahtung102 und der sich von der Sourceverdrahtung aus erstreckenden Verdrahtung114 gebildet wird. Jedoch sind diese Verdrahtungen miteinander durch die Kurzschlußverdrahtung109 verbunden, wie in1 gezeigt. - Nach dem Erhalten des in
2(B) gezeigten Zustand, wird ein Siliziumoxydfilm oder ein Siliziumnitridfilm als zweiter Zwischenschichtisolationsfilm207 erzeugt (2(C) ). - Wenn der zweite Zwischenschichtisolationsfilm
207 geformt wird, sind alle Elektroden und Verdrahtungen kurzgeschlossen. Daher ist es möglich, die Erzeugung einer unerwünschten Potentialdifferenz unter der Einwirkung eines Plasmas zu verhindern. Weiterhin ist es möglich, die Erzeugung von Defekten aufgrund des lokalen Entstehens einer hohen Spannung zu vermeiden. - Dann wird ein Kontaktloch
208 zum Verbinden der Drainelektrode113 mit einer später zu formenden Pixelelektrode124 (siehe2(E) ) geformt. - Gleichzeitig wird eine Öffnung
209 geformt, um die Kurzschlußverdrahtung100 offenzulegen, die sich von der Gateverdrahtung101 im Bereich105 , die eine erste Verdrahtungsschicht ist (siehe2(E) ), aus erstreckt. - Weiterhin wird gleichzeitig eine Öffnung
210 geformt, um die Kurzschlußverdrahtung114 im Bereich104 offenzulegen, die sich von der Sourceverdrahtung102 , die eine zweite Verdrahtungsschicht ist (siehe2(E) ), aus erstreckt. - Diese Öffnungen werden ebenfalls unter Verwendung eines Trockenätzverfahrens erzeugt. Bei diesem Verfahrensschritt ist es wiederum möglich, den Einfluß eines hohen Potentials, das durch ein Plasma zwischen den Verdrahtungen und Elektroden induziert wird, zu unterdrücken, da die Verdrahtungen und Elektroden miteinander verbunden sind und auf demselben Potential liegen.
- Wie aus
2(C) ersichtlich, werden die Öffnungen209 und210 , die sich bis zur ersten Verdrahtungsschicht100 beziehungsweise bis zur zweiten Verdrahtungsschicht114 erstrecken, in diesem Schritt gleichzeitig geformt. - Als nächstes wird ein ITO-Film
213 unter Verwendung von Kathodenstrahlzerstäubung zum Erzeugen der Pixelelektrode hergestellt. Während der Herstellung der Pixelelektrode ist es wiederum möglich, die Erzeugung einer unerwünschten Potentialdifferenz zwischen den Verdrahtungen und den Elektroden unter dem Einfluß eines Plasmas zu vermeiden, da sich die Verdrahtungen und Elektroden auf demselben Potential befinden. - Es ist besonders wichtig, daß die Isolationsfilme und die Pixelelektrode in einem Zustand erzeugt werden, in dem die Gateverdrahtung
101 , die zur ersten Verdrahtungsschicht gehört, die in1 durch die durchgezogene Linie gekennzeichnet ist, und die zweite Verdrahtungsschicht102 , die durch die gepunktete Linie gekennzeichnet ist, kurzgeschlossen sind. Die Filmherstellung (und Trockenätzung) in einem solchen Zustand ermöglicht es, das Anlegen einer hohen Spannung zwischen den ersten und zweiten Verdrahtungsschichten zu verhindern. - Als Ergebnis ist es zum Beispiel möglich, eine Situation zu vermeiden, in der eine hohe Spannung zwischen der Gateelektrode
110 und der aktiven Schicht202 angelegt wird. Somit kann das Anlegen einer hohen Spannung über den Gateisolierfilm203 vermieden werden. - Als nächstes wird der ITO-Film
213 strukturiert. Diese Strukturierung wird ebenfalls mittels Trockenätzung durchgeführt. Die Verdrahtungen100 und114 werden in den in2(E) gezeigten Bereichen105 und104 durch diese Trockenätzung entfernt. - Somit werden die Verdrahtungen in den Bereichen
105 und104 durchtrennt. -
2(E) zeigt den Zustand, in dem diese Verdrahtungen in den Bereichen104 und105 durchtrennt sind. Weiterhin wird auch die Durchtrennung der Verdrahtung109 in dem Bereich103 gleichzeitig in demselben Verfahrensschritt durchgeführt. - Hiermit wird die Herstellung einer Schaltkreiskonfiguration eines Pixelbereichs einer Flüssigkristallanzeige des aktiven Matrixtyps beendet.
- In dem vorstehenden Ausführungsbeispiel sind die Verdrahtungen und Elektroden, die auf unerwünschte Weise als Antennen funktionieren, elektrisch kurzgeschlossen, so daß sie während Verfahrensschritten, die ein Plasma verwenden, auf demselben Potential liegen. Daher ist es möglich, auch wenn lokal durch ein Plasma ein hohes Potential induziert wird, zu verhindern, daß ein Dünnfilmtransistor während seiner Herstellung zerstört wird.
- Im folgenden wird ein zweites Ausführungsbeispiel der vorliegenden Erfindung beschrieben.
- Diese Ausführungsbeispiel bezieht sich auf eine Anordnung eine Pixelbereichs eines Flüssigkristallanzeige des aktiven Matrixtyps mit einem äquivalenten Schaltkreis, wie er in
5(B) gezeigt ist.5(A) zeigt eine Anordnung mit dem in5(B) gezeigten, äquivalenten Schaltkreis in einer Draufsicht. - In den
5(A) und5(B) bezeichnen die Bezugszeichen502 eine Gateverdrahtung und501 eine Sourceverdrahtung. Die Gate- und Sourceverdrahtungen sind in der Form einer Matrix angeordnet, und mit512 ,513 und514 bezeichnete Pixelelektroden sind in von den beiden Verdrahtungen umgebenen Bereichen angeordnet. - In der in
5(A) gezeigten Konfiguration überqueren die Gateverdrahtung502 und eine Kondensatorverdrahtung503 eine Halbleiterschicht (die aktive Schicht), die in der Form eines ”M” angeordnet ist, so daß die in5(B) gezeigte Schaltkreiskonfiguration erhalten wird. - Wie aus
5(B) ersichtlich, arbeitet der Schaltkreis nicht, wenn die Gateverdrahtung502 und die Kondensatorverdrahtung503 direkt miteinander verbunden sind. Die Gateverdrahtung502 und die Kondensatorverdrahtung503 werden durch Strukturierung desselben leitfähigen Films erhalten. - In einer solchen Anordnung besteht die Möglichkeit, daß eine hohe Spannung zwischen der Gateverdrahtung
502 und der Kondensatorverdrahtung503 erzeugt wird, wenn zum Beispiel ein Isolationsfilm zur Bedeckung dieser Verdrahtungen geformt wird. Wie aus5(B) ersichtlich, werden, wenn eine hohe Spannung zwischen der Gateverdrahtung502 und der Kondensatorverdrahtung503 angelegt wird, ein Transistor und ein dazwischen geformter MOS-Kondensator zerstört. - Unter Berücksichtigung dieser Tatsache ist der Aufbau des vorliegenden Ausführungsbeispiels dadurch gekennzeichnet, daß die Gateverdrahtung
502 und die Kondensatorverdrahtung503 in einem mit500 bezeichneten Bereich miteinander verbunden sind, bis eine Pixelelektrode513 geformt ist (diese Pixelelektrode wird in dem letzten Herstellungsschritt geformt), und der Bereich500 wird durchtrennt, wenn die Pixelelektrode513 strukturiert wird. - Eine solche Anordnung ermöglicht es, das Anliegen einer hohen Spannung zwischen der Gateverdrahtung
502 und der Kondensatorverdrahtung503 zu verhindern, ohne daß die Anzahl der Herstellungsschritte erhöht würde. - Im folgenden wird ein drittes Ausführungsbeispiel der vorliegenden Erfindung beschrieben.
- Das vorliegende Ausführungsbeispiel bezieht sich auf die Form der Strukturen der Kurzschlußverdrahtungen
109 ,114 und100 der1 . - Ein impulsförmiges, hohes Potential, das von einem Plasma induziert wird, wird durch eine lokale, anomale Entladung erzeugt. Daher sind die Orte, an denen impulsförmige, hohe Potentiale induziert werden, unbestimmte, lokale Bereiche.
- Im Falle eines aktiven Matrixbereichs mit einer großen Fläche, kann sich ein hoher Potentialimpuls, der von einem Plasma induziert wird, über eine lange Strecke ausbreiten. In einem solchen Fall ist der Einfluß des hohen Potentialimpulses, wie er oben beschrieben wurde, bedenklich, auch wenn die Verdrahtungen und Elektroden auf demselben Potential liegen.
- Das vorliegende Ausführungsbeispiel bezieht sich auf einen Aufbau, der in einem solchen Fall wirkungsvoll ist. In dem vorliegenden Ausführungsbeispiel werden Strukturen, wie sie in den
6(A) und6(B) gezeigt sind, in einem Teil der Kurzschlußverdrahtungen109 ,114 und/oder100 geformt. -
6(A) zeigt eine Verdrahtungsstruktur zum Verringern oder Beseitigen eines hohen Potentialimpulses, der sich entlang einer Leitung601 ausbreitet, in einem Bereich602 . Der Zweck dieser Verdrahtungsstruktur dient dazu, ein Auftreffen des Impulses in dem mit602 bezeichneten Bereich zu bewirken, um somit die Energie in diesem Bereich zu entladen. - Es ist wirkungsvoll, die in
6(A) gezeigte Struktur in der Mitte oder an einem Ende der mit100 und114 bezeichneten Kurzschlußverdrahtungen anzuordnen. Dies verhindert wirkungsvoll, daß sich ein hoher Potentialimpuls mehrmals auf den Leitungen hin- und her bewegt. -
6(B) zeigt eine Leitung604 mit einer Struktur605 zum Entladen, die von einer gedruckten Leitung603 auf Erdpotential umgeben ist. - Es ist ebenfalls wirkungsvoll, eine solche Struktur an einem Ende der mit
100 und114 bezeichneten Kurzschlußverdrahtungen anzuordnen. Eine solche Struktur ist außerdem wirkungsvoll, wenn sie in einer Verbindung zwischen einem aktiven Matrixbereich und einem peripheren Treiberschaltkreisbereich verwendet wird. - Die Struktur entsprechend dem vorliegenden Ausführungsbeispiel kann so verstanden werden, daß sich die Impedanz der Verdrahtung durch diese Struktur lokal ändert (zunimmt oder abnimmt), wodurch eine Ausbreitung der hochfrequenten Impulse durch die Verdrahtung verhindert wird.
- In
7 sind zwei benachbarte Leitungen701 und702 mittels einer Verdrahtungsstruktur702 miteinander verbunden. Ein solcher Aufbau hat die Funktion, daß sich durch die Leitungen701 und703 ausbreitende Impulse hohen Potentials im Bereich der Struktur702 kollidieren und sich dort entladen. - Es ist wirkungsvoll die in
7 gezeigte Struktur an einem Ende der mit100 und114 bezeichneten Kurzschlußverdrahtungen in einem Bereich außerhalb des aktiven Matrixbereichs anzuordnen. Durch Verwendung der in7 gezeigten Struktur ist es möglich, eine Ausbreitung von Impulsen hohen Potentials in allen Richtungen eines aktiven Matrixschaltkreises zu verhindern. - Die in dieser Anmeldung offengelegte Erfindung ermöglicht es, die Zerstörung einer Halbleitervorrichtung bei der Herstellung durch ein impulsförmiges, hohes Potential, das durch ein Plasma induziert wird, zu verhindern. Insbesondere kann dies erreicht werden, ohne einen speziellen Herstellungsschritt hinzuzufügen.
- Die aktive Matrixvorrichtung nach der vorliegenden Erfindung kann in einer elektro-optischen Vorrichtung, wie etwa einer Flüssigkristallanzeige oder einer Elektrolumineszenzanzeige verwendet werden. Die elektro-optische Vorrichtung kann in den folgenden elektronischen Geräten verwendet werden.
-
8(A) zeigt eine sogenannte digitale oder Elektronenkamera. Die Vorrichtung hat zur Funktion, ein von einer CCD-Kamera photographiertes Bild elektronisch zu speichern. Die CCD-Kamera ist in einem Kamerateil2002 angeordnet. Außerdem hat die Vorrichtung auch zur Funktion, das Bild in einer in dem Kamerakörper2001 angeordneten Anzeigevorrichtung anzuzeigen. Darüberhinaus ist es wohl bekannt, daß die Vorrichtung alle Arten von Kommunikationsvorrichtungen und Informationsspeicherungsvorrchtung besitzt, damit sie als Informationsterminal verwendet werden kann. Der Betrieb der Vorrichtung wird durch Betätigung des Betriebsknopfes2004 durchgeführt. -
8(B) zeigt einen tragbaren Personalcomputer. Die Vorrichtung umfaßt eine Anzeigevorrichtung2104 in dem Deckel2102 , der sich öffnen und schließen kann, und alle Arten von Informationen können über eine Tastatur2103 eingegeben und verschiedene Operationen können durchgeführt werden. -
8(C) zeigt ein Beispiel eines Fahrzeugnavigationssystems, das eine Flachbildschirmanzeige verwendet. Das Fahrzeugnavigationssystem besitzt einen Körper, der aus einem Antennenteil2304 und einer Anzeigevorrichtung2302 besteht. Das Durchspielen aller Arten von Informationen, die für die Navigation notwendig sind, wird durch einen Betriebsknopf2303 durchgeführt. Außerdem werden verschiedene Betriebsvorgänge durch eine Fernsteuervorrichtung durchgeführt, die hier nicht gezeigt ist. -
8(D) zeigt ein Beispiel einer Flüssigkristallanzeigevorrichtung des Projektionstyps. In der Figur wird von einer Lichtquelle2402 ausgestrahltes Licht optisch durch eine Flüssigkeitskristallanzeige2403 moduliert, um ein Bild zu formen. Das Bild wird von Spiegeln2404 und2405 reflektiert und auf einen Schirm2406 projiziert. - Während die vorliegende Erfindung in Verbindung mit bevorzugten Ausführungsbeispielen beschrieben wurde, ist klar, daß der Umfang der Erfindung nicht auf diese speziellen, in diesen Ausführungsbeispielen gezeigten Strukturen beschränkt sein soll.
Claims (7)
- Verfahren zum Herstellen einer aktiven Matrixvorrichtung, das folgende Verfahrensschritte umfasst: Bilden einer ersten leitfähigen Schicht über einem Substrat; Strukturieren der ersten leitfähigen Schicht zumindest zu einer Gateverdrahtung und einer ersten Kurzschlussverdrahtung; Bilden eines ersten Zwischenschichtisolators über dem Substrat, der Gateverdrahtung und der ersten Kurzschlussverdrahtung; Bilden einer zweiten leitfähigen Schicht auf dem ersten Zwischenschichtisolator; Strukturieren der zweiten leitfähigen Schicht zumindest zu einer Sourceverdrahtung und einer Kurzschlussverdrahtung, wobei die Gateverdrahtung und die Sourceverdrahtung kurzgeschlossen werden, indem die erste Kurzschlussverdrahtung mit der zweiten Kurzschlussverdrahtung verbunden wird; Bilden eines zweiten Zwischenschichtisolators auf dem ersten Zwischenschichtisolator und der Sourceverdrahtung; Bilden einer Öffnung in dem ersten und zweiten Zwischenschichtisolator, um zumindest einen Teil der ersten oder zweiten Kurzschlussverdrahtung freizulegen; Bilden einer dritten leitfähigen Schicht auf dem zweiten Zwischenschichtisolator, wobei die dritte leitfähige Schicht auch auf dem zumindest teilweise freigelegten Teil der ersten oder der zweiten Kurzschlussverdrahtung ausgebildet wird; und Strukturieren der dritten leitfähigen Schicht, um eine Pixelelektrode auf dem zweiten Zwischenschichtisolator zu bilden; wobei zumindest ein Teilbereich der ersten oder der zweiten Kurzschlussverdrahtung entfernt wird, unmittelbar nach der Strukturierung der dritten leitfähigen Schicht, wobei die Gateverdrahtung elektrisch von der Sourceverdrahtung getrennt wird.
- Verfahren zum Herstellen einer aktiven Matrixvorrichtung, das folgende Verfahrensschritte umfasst: Bilden einer ersten leitfähigen Schicht über einem Substrat; Strukturieren der ersten leitfähigen Schicht zumindest zu zwei Sourceverdrahtungen und einer Kurzschlussverdrahtung, wobei die zwei Sourceverdrahtungen durch die Kurzschlussverdrahtung miteinander kurzgeschlossen sind; Bilden eines Zwischenschichtisolators über dem Substrat, den zwei Sourceverdrahtungen und der Kurzschlussverdrahtung; Bilden einer Öffnung in dem Zwischenschichtisolator, um einen Teil der Kurzschlussverdrahtung freizulegen; Bilden einer zweiten leitfähigen Schicht auf dem Zwischenschichtisolator, wobei die zweite leitfähige Schicht auch auf dem freigelegten Bereich der Kurzschlussverdrahtung ausgebildet wird; und Strukturieren der zweiten leitfähigen Schicht, um eine Pixelelektrode auf dem Zwischenschichtisolator zu bilden, wobei ein Teil der Kurzschlussverdrahtung entfernt wird unmittelbar nach der Strukturierung der zweiten leitfähigen Schicht, wobei die mindestens zwei Sourceverdrahtungen elektrisch voneinander getrennt werden.
- Verfahren nach einem der Ansprüche 1 bis 2, wobei die erste leitfähige Schicht Aluminium umfasst.
- Verfahren nach einem der Ansprüche 1 bis 2, wobei die zweite leitfähige Schicht eine Vielfachschicht umfasst, die eine Titanschicht, eine Aluminiumschicht und eine Titanschicht einschließt.
- Verfahren nach einem der Ansprüche 1 bis 2, worin die dritte leitfähige Schicht Indium-Zinnoxid umfasst.
- Verfahren nach einem der Ansprüche 1 bis 2, worin der Zwischenisolator mindestens zwei isolierende Schichten umfasst, wobei jede davon ein Material umfasst, das aus der Gruppe ausgewählt wird, die aus Folgendem besteht: Siliziumoxid und Siliziumnitrid.
- Verfahren nach einem der Ansprüche 1 bis 2, wobei die aktive Matrixvorrichtung in einer digitalen Standbildkamera oder einer elektronischen Kamera, in einem tragbaren Personalcomputer, in einem Autonavigationssystem, oder in einer Flüssigkristallanzeigevorrichtung vom Projektionstyp eingebaut ist.
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7-219532 | 1995-08-04 | ||
JP21953295 | 1995-08-04 | ||
JP13945696A JP3642876B2 (ja) | 1995-08-04 | 1996-05-08 | プラズマを用いる半導体装置の作製方法及びプラズマを用いて作製された半導体装置 |
JP8-139456 | 1996-05-08 | ||
DE19630334A DE19630334B4 (de) | 1995-08-04 | 1996-07-26 | Verfahren zum Herstellen einer Halbleitervorrichtung |
Publications (1)
Publication Number | Publication Date |
---|---|
DE19655407B4 true DE19655407B4 (de) | 2010-08-05 |
Family
ID=26472267
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19655407A Expired - Fee Related DE19655407B4 (de) | 1995-08-04 | 1996-07-26 | Verfahren zum Herstellen einer Halbleitervorrichtung |
DE19630334A Expired - Fee Related DE19630334B4 (de) | 1995-08-04 | 1996-07-26 | Verfahren zum Herstellen einer Halbleitervorrichtung |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19630334A Expired - Fee Related DE19630334B4 (de) | 1995-08-04 | 1996-07-26 | Verfahren zum Herstellen einer Halbleitervorrichtung |
Country Status (6)
Country | Link |
---|---|
US (2) | US5824235A (de) |
JP (1) | JP3642876B2 (de) |
KR (4) | KR100369917B1 (de) |
CN (2) | CN1137509C (de) |
DE (2) | DE19655407B4 (de) |
TW (1) | TW303479B (de) |
Families Citing this family (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4179483B2 (ja) | 1996-02-13 | 2008-11-12 | 株式会社半導体エネルギー研究所 | 表示装置の作製方法 |
US5926735A (en) * | 1996-02-22 | 1999-07-20 | Semiconductor Energy Laboratory Co., Ltd. | Method of forming semiconductor device |
JP3630894B2 (ja) * | 1996-12-24 | 2005-03-23 | 株式会社半導体エネルギー研究所 | 電荷転送半導体装置およびその作製方法並びにイメージセンサ |
JPH11233784A (ja) * | 1998-02-17 | 1999-08-27 | Matsushita Electron Corp | 薄膜トランジスタの製造方法 |
US6891236B1 (en) * | 1999-01-14 | 2005-05-10 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of fabricating the same |
TW478014B (en) * | 1999-08-31 | 2002-03-01 | Semiconductor Energy Lab | Semiconductor device and method of manufacturing thereof |
JP4718677B2 (ja) * | 2000-12-06 | 2011-07-06 | 株式会社半導体エネルギー研究所 | 半導体装置及びその作製方法 |
JP3918496B2 (ja) * | 2001-10-22 | 2007-05-23 | 株式会社日立製作所 | 液晶表示装置及びその製造方法 |
JP4294311B2 (ja) * | 2002-12-27 | 2009-07-08 | 株式会社半導体エネルギー研究所 | 表示装置の作製方法および表示装置の加工基板 |
TWI255959B (en) | 2004-02-23 | 2006-06-01 | Toppoly Optoelectronics Corp | Method of manufacturing thin film transistor array |
KR100635061B1 (ko) * | 2004-03-09 | 2006-10-17 | 삼성에스디아이 주식회사 | 평판 표시 장치 및 그의 제조 방법 |
US7183147B2 (en) * | 2004-03-25 | 2007-02-27 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device, method for manufacturing thereof and electronic appliance |
TWI366218B (en) * | 2004-06-01 | 2012-06-11 | Semiconductor Energy Lab | Method for manufacturing semiconductor device |
US7217591B2 (en) * | 2004-06-02 | 2007-05-15 | Perkinelmer, Inc. | Method and process intermediate for electrostatic discharge protection in flat panel imaging detectors |
KR100680499B1 (ko) * | 2005-11-02 | 2007-02-08 | 동부일렉트로닉스 주식회사 | 반도체 소자 및 그 제조 방법 |
KR20090024244A (ko) * | 2006-06-09 | 2009-03-06 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체장치의 제작 방법 |
KR100788589B1 (ko) * | 2007-01-19 | 2007-12-26 | 삼성에스디아이 주식회사 | 유기 전계 발광 표시 장치 |
JP5186167B2 (ja) * | 2007-10-03 | 2013-04-17 | 株式会社アルバック | パネル製造方法、パネル |
KR101200258B1 (ko) * | 2008-12-26 | 2012-11-12 | 엘지디스플레이 주식회사 | 액정표시장치용 모 어레이 기판 |
GB2496888A (en) * | 2011-11-25 | 2013-05-29 | Tri Air Developments Ltd | Non-thermal plasma cell |
CN105185740B (zh) * | 2015-06-26 | 2019-01-15 | 京东方科技集团股份有限公司 | 一种阵列基板及其制备方法、显示面板和显示装置 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5019001A (en) * | 1988-12-21 | 1991-05-28 | Kabushiki Kaisha Toshiba | Method for manufacturing liquid crystal display device |
US5422293A (en) * | 1991-12-24 | 1995-06-06 | Casio Computer Co., Ltd. | Method for manufacturing a TFT panel |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0644113B2 (ja) * | 1984-08-31 | 1994-06-08 | 日本電気株式会社 | アクテイブマトリクス液晶表示パネルの製造方法 |
FR2593632B1 (fr) * | 1986-01-27 | 1988-03-18 | Maurice Francois | Ecran d'affichage a matrice active et procedes de realisation de cet ecran |
JPS63220289A (ja) * | 1987-03-10 | 1988-09-13 | 日本電気株式会社 | 薄膜トランジスタアレイ |
US5153690A (en) * | 1989-10-18 | 1992-10-06 | Hitachi, Ltd. | Thin-film device |
GB2244860A (en) * | 1990-06-04 | 1991-12-11 | Philips Electronic Associated | Fabricating mim type device array and display devices incorporating such arrays |
JPH05299653A (ja) * | 1991-04-05 | 1993-11-12 | Fuji Xerox Co Ltd | 半導体装置及びその製造方法 |
JP3055237B2 (ja) * | 1991-08-29 | 2000-06-26 | セイコーエプソン株式会社 | 液晶表示パネル及びその製造方法 |
US5334859A (en) * | 1991-09-05 | 1994-08-02 | Casio Computer Co., Ltd. | Thin-film transistor having source and drain electrodes insulated by an anodically oxidized film |
KR930013808A (ko) * | 1991-12-26 | 1993-07-22 | 순페이 야마자끼 | 액정 표시 장치 |
US5373377A (en) * | 1992-02-21 | 1994-12-13 | Kabushiki Kaisha Toshiba | Liquid crystal device with shorting ring and transistors for electrostatic discharge protection |
-
1996
- 1996-05-08 JP JP13945696A patent/JP3642876B2/ja not_active Expired - Fee Related
- 1996-07-20 TW TW085108865A patent/TW303479B/zh not_active IP Right Cessation
- 1996-07-26 DE DE19655407A patent/DE19655407B4/de not_active Expired - Fee Related
- 1996-07-26 DE DE19630334A patent/DE19630334B4/de not_active Expired - Fee Related
- 1996-07-29 US US08/688,018 patent/US5824235A/en not_active Expired - Lifetime
- 1996-08-05 KR KR1019960032546A patent/KR100369917B1/ko not_active IP Right Cessation
- 1996-08-05 CN CNB961109181A patent/CN1137509C/zh not_active Expired - Lifetime
-
1998
- 1998-07-13 US US09/114,337 patent/US5938942A/en not_active Expired - Lifetime
- 1998-08-12 CN CN98118448A patent/CN1116700C/zh not_active Expired - Fee Related
-
1999
- 1999-05-18 KR KR1019990017738A patent/KR100370305B1/ko not_active IP Right Cessation
-
2002
- 2002-04-01 KR KR1020020017871A patent/KR100433361B1/ko not_active IP Right Cessation
- 2002-04-30 KR KR1020020023647A patent/KR100436619B1/ko not_active IP Right Cessation
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5019001A (en) * | 1988-12-21 | 1991-05-28 | Kabushiki Kaisha Toshiba | Method for manufacturing liquid crystal display device |
US5422293A (en) * | 1991-12-24 | 1995-06-06 | Casio Computer Co., Ltd. | Method for manufacturing a TFT panel |
Also Published As
Publication number | Publication date |
---|---|
CN1137509C (zh) | 2004-02-04 |
DE19630334A1 (de) | 1997-02-06 |
CN1222759A (zh) | 1999-07-14 |
US5938942A (en) | 1999-08-17 |
KR100433361B1 (ko) | 2004-05-28 |
JPH09105954A (ja) | 1997-04-22 |
KR100436619B1 (ko) | 2004-06-22 |
KR100370305B1 (ko) | 2003-01-29 |
TW303479B (de) | 1997-04-21 |
KR100369917B1 (ko) | 2003-06-19 |
DE19630334B4 (de) | 2010-08-05 |
CN1148269A (zh) | 1997-04-23 |
US5824235A (en) | 1998-10-20 |
CN1116700C (zh) | 2003-07-30 |
JP3642876B2 (ja) | 2005-04-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE19655407B4 (de) | Verfahren zum Herstellen einer Halbleitervorrichtung | |
DE69829458T2 (de) | Anzeigevorrichtung mit aktiver matrix | |
DE69531055T2 (de) | Pixel einer elektrolumineszierenden anzeige mit aktiver matrix und herstellungsverfahren dafür | |
DE69435045T2 (de) | Halbleiter-Anordnung und Herstellungsverfahren dafür | |
DE69829357T2 (de) | Anzeigevorrichtung mit aktiver matrix | |
DE102004021157B4 (de) | Dünnschichttransistor-Arraysubstrat und Verfahren zum Herstellen desselben | |
DE102004053587B4 (de) | Flüssigkristalldisplay-Tafel und Verfahren zu deren Herstellung | |
DE19605669B4 (de) | Aktivmatrix-Anzeigevorrichtung | |
DE19814676C2 (de) | Flüssigkristallanzeige und Herstellungsverfahren dafür | |
DE102015116281B4 (de) | Niedertemperatur-Polysilizium-Anordnungssubstrat und Bildungsverfahren hierfür | |
DE69333864T2 (de) | Herstellungsverfahren für Halbleiterbauelement mit Kondensator | |
DE19650787C2 (de) | Flüssigkristall-Anzeigevorrichtung mit Dünnfilmtransistor und Verfahren zum Herstellen derselben | |
DE19605670A1 (de) | Aktivmatrixanzeigegerät | |
DE19624916A1 (de) | Flüssigkristallanzeigevorrichtung und Verfahren zu ihrer Herstellung | |
DE19610283A1 (de) | Verfahren zum Herstellen einer Flüssigkristallanzeigevorrichtung mit Speicherkondensatoren erhöhter Kapazität und Flüssigkristallvorrichtung | |
DE10360454A1 (de) | Organische Elektrolumineszenz-Anzeigevorrichtung mit aktiver Matrix und Verfahren zu deren Herstellung | |
DE3714164A1 (de) | Fluessigkristallanzeige | |
DE10361006A1 (de) | Organische Doppeltafel-Elektrolumineszenz-Vorrichtung und Verfahren zu deren Herstellung | |
DE112009001168T5 (de) | Verfahren zur Herstellung eines Dünnfilmsolarbatteriemoduls sowie Dünnfilmsolarbatteriemodul | |
DE102004048723B4 (de) | Herstellverfahren für ein Dünnschichttransistorarray-Substrat | |
DE19501557A1 (de) | Halbleitervorrichtung und Verfahren zu deren Herstellung | |
DE102006060734B4 (de) | Flüssigkristalldisplay und Verfahren zu dessen Herstellung | |
DE60127047T2 (de) | Festkörper-Bildsensor mit Gate-gesteuerten Photodioden und Verfahren zur Herstellung | |
DE19649670A1 (de) | Verfahren zur Herstellung eines Kondensators einer Halbleitervorrichtung und zugehörige Anordnung | |
DE3819671A1 (de) | Solarzelle und verfahren zu ihrer herstellung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
Q172 | Divided out of (supplement): |
Ref document number: 19630334 Country of ref document: DE Kind code of ref document: P |
|
8110 | Request for examination paragraph 44 | ||
8181 | Inventor (new situation) |
Inventor name: KOYAMA, JUN, SAGAMIHARA, KANAGAWA, JP Inventor name: YAMAZAKI, SHUNPEI, TOKYO, JP |
|
8131 | Rejection | ||
AC | Divided out of |
Ref document number: 19630334 Country of ref document: DE Kind code of ref document: P |
|
8364 | No opposition during term of opposition | ||
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee | ||
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |
Effective date: 20150203 |