CN1137509C - 制造半导体器件的方法 - Google Patents

制造半导体器件的方法 Download PDF

Info

Publication number
CN1137509C
CN1137509C CNB961109181A CN96110918A CN1137509C CN 1137509 C CN1137509 C CN 1137509C CN B961109181 A CNB961109181 A CN B961109181A CN 96110918 A CN96110918 A CN 96110918A CN 1137509 C CN1137509 C CN 1137509C
Authority
CN
China
Prior art keywords
wiring
film
pattern
generate
interlayer insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB961109181A
Other languages
English (en)
Other versions
CN1148269A (zh
Inventor
山崎舜平
小山润
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN1148269A publication Critical patent/CN1148269A/zh
Application granted granted Critical
Publication of CN1137509C publication Critical patent/CN1137509C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136204—Arrangements to prevent high voltage or static electricity failures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Liquid Crystal (AREA)

Abstract

提供一种不附加任何特殊制造步骤而使制造过程中的半导体器件免遭等离子体施加的脉冲式高电位的毁坏的方法。形成延伸到薄膜晶体管栅极的第一线路。在第一线路上生成第一绝缘层。在该绝缘膜上形成连接到薄膜晶体管的源区的第二线路。在第二线路上生成第二绝缘膜。然后在第二绝缘膜上形成导电图案。在第一和/或第二线路上形成放电图案。在形成导电图案的同时，把第一和/或第二线路切断。

Description

制造半导体器件的方法
技术领域
本说明书中公开的发明涉及制造集成薄膜半导体器件的方法。本说明书中公开的发明还涉及制造有源矩阵式液晶显示器的方法。
背景技术
有源矩阵式液晶显示器已经是通常已知的。这些器件具有这样的结构：在设置于玻璃基片上总量大约几十万个的象素电极中的每一个处均设置有一薄膜晶体管。设置在每个象素电极之处的所述薄膜晶体管具有控制电荷进入和离开象素电极的功能。
已知另一种结构，其中，在与上述相同一块玻璃基片上集成用于驱动设置在象素电极处的薄膜晶体管的薄膜晶体管电路(称为“驱动电路”)。这称为“外围集成有源矩阵式”(“peripheral-integrated active matrix type”)。
在制造这种有源矩阵式液晶显示器件时会遇到一种现象，其中，集成在所述玻璃基片上的有些薄膜晶体管失效。
本发明人已经积极地研究了这个问题，并且，得到下述的发现。
当制造诸如有源矩阵式液晶显示器之类的集成半导体器件时，利用等离子体化学气相淀积(CVD)法或者溅射法和等离子体刻蚀法来形成各种绝缘薄膜和接线。
图3示意地说明在产生等离子体期间离子的能量(相对值)和数量(相对值)之间的关系。通常，存在相对地不少能给所述基片造成等离子损伤的高能离子，如图3中用斜线所表示的。
其间，存在这样的事实：用等离子体CVD或者溅射形成的绝缘薄膜不细密，并且其耐压低至大约几十伏或更低。此外，存在这样的问题：所使用的基片非常容易带电，这是由于所述基片是由属于基本上完全的绝缘体的玻璃或者石英制成。
图4(B)说明制造如图4(A)中用符号表示的一种薄膜晶体管的一个步骤。图4(B)表示形成层间绝缘薄膜31的情形。
在这种情况下，假定利用等离子体CVD或者溅射来形成层间绝缘层31。显然，在生成所述薄膜期间，图3中所示的具有高能量的离子撞击所述样品。
通常，源极(S)和栅极(G)彼此不连接。因此，在利用等离子体的制造步骤期间，虽然仅仅局部地，但可能发生这样的情况，其中，源极(S)和栅极(G)之间的电位差瞬间可达到从几十伏到几百伏范围内的值。
所述源极和栅极备有有源层32和介入它们之间的栅极绝缘薄膜30。用等离子体CVD或者溅射形成的栅极绝缘薄膜30的耐压是几十伏或者更低。因此，在上述情况下，栅极绝缘薄膜30在电气性能上被毁坏。
这导致该薄膜晶体管失效。可以采用在形成层间绝缘薄31期间把源极和栅极电短路、即，使得它们具有相同电位的办法来解决这个问题。但是，在该器件最终工作时，源极和栅极是不能直接地电短路的。
考虑到这一点，在图4(B)中所示的工艺过程中必须把源极和栅极电短路直至最后阶段，然后，必须使它们开路。
发明内容
本发明的目的是提供一种解决在图4(B)中所示的制造步骤中半导体器件毁坏的问题的技术。具体地说，本发明的目的是提供一种使制造过程中的半导体器件免遭等离子体施加的脉冲式高电压的毁坏(这种高电压是局部地和瞬时地加上的)的技术。
如图2(A)和2(E)中各制造步骤的具体例子中所说明的，本说明书中公开的发明以它的一个方面为特征，在这方面，它包括以下步骤：
形成延伸到薄膜晶体管的栅极101的第一接线100，
在第一接线上生成第一绝缘薄膜206，
在所述绝缘薄膜上形成连接到薄膜晶体管的源区211的第二接线102，
在第二接线上生成第二绝缘薄膜207，以及
在第二绝缘薄膜上形成导电图案214，以及在这方面：
以放电图案的形式形成第一和/或第二接线(见图6(A)和6(B)，或者，见图7)，以及
在形成所述导电图案的同时切断所述第一和/或第二接线(见图2(E))。
在上述结构中，绝缘薄膜中的每一个可以具有多层结构。
如图2(A)至图2(E)中各制造步骤的具体例子中所说明的，根据本发明的另一方面，提供一种制造有源矩阵式电路(见图1)的工艺方法，该工艺方法的特征在于包括以下步骤：
形成第一多根接线101，
在第一多根接线101上生成第一绝缘薄膜206，
在第一绝缘薄膜上以网格的形式形成垂直于所述第一多根接线的第二多根接线102，
在第二多根接线上生成带二绝缘薄膜207，以及
在第二绝缘薄膜上形成导电图案214，以及在这方面：
以放电图案的形式形成第一和/或第二接线(见图6(A)和6(B)，或者，见图7)，以及
在形成所述导电图案的同时切断第一和/或第二接线。
本发明的特征在于其另一个方面，在这方面，它包括以下步骤：
形成构成有源矩阵式电路的接线，
在该接线上生成绝缘薄膜，以及
在该绝缘薄膜上形成导电图案，以及在这方面：
所述接线包含放电图案，以及
在形成所述导电图案时切断所述包含放电图案的接线。
例如，这种结构用于以下的情况：当形成如图6(A)、6(B)和7中所示的放电图案以便把图1中用标号100和114表示的接线短路的时候，以及当在构成象素电极的图案期间使所述放电图案与以矩阵的形式设置的接线101和102断路的时候(见图2(A)和2(E))。
本发明的特征在于其包括以下步骤的另一方面：
形成构成有源矩阵式电路的接线，
在该接线上生成绝缘薄膜，以及
在该绝缘薄膜上形成导电图案，以及在这方面：
所述接线包含放电图案，以及
当形成所述导电图案时，把所述放电图案与所述构成的有源矩阵电路的接线隔开。
在图2(A)至2(E)中所示的工艺方法中，在构成象素电极214的图案期间切断用于使各接线彼此连接的接线100和114，这种工艺方法使得在构成象素电极和图案之前能够把所述各接线短路。
这使得有可能消除在利用等离子体工艺方法的的制造过程中、在半导体器件的绝缘薄膜上加上局部的高电压的现象。此外，由于采用了在构成象素电极的图案时切断所述短路部分的工艺步骤，所以，能够利用一种不增加制造步骤的结构。
此外，由于在接线100和114上设置用于把各接线彼此连接的如图6和7中所示的放电图案，所以，能够减小或者消除在制造步骤进行期间通过接线100和114传播的脉冲电压。
附图说明
图1示意地表示有源矩阵式液晶显示器的结构。
图2(A)至2(E)表示制造有源矩阵式电路的步骤。
图3表示在等离子体中离子能量的分布。
图4(A)和4(B)表示制造普通薄膜晶体管的步骤。
图5(A)和5(B)表示有源矩阵式电路的例子。
图6(A)和6(B)表示根据本发明的实施例的放电图案的例子。
图7说明根据本发明的接线图案。
图8(A)和8(B)表示利用本发明的光电转换器件的应用实例。
具体实施方式
下面将描述本发明的第一实施例。
在如图1中所示的有源矩阵式液晶显示器的结构中，本实施例的特征在于：在构成象素电极(未示于图1中)的图案时，通过刻蚀去除用标号103、104和105表示的区域。
下面将在这样的工艺步骤方面描述本实施例，其中，在最后阶段，把已经设置在有源矩阵区域中的并且已经彼此连接的源极接线和栅极接线断开。
在最后的步骤中形成象素电极，并且，在形成所述象素电极之后再没有利用等离子体的制造步骤。因此，可以认为形成象素电极的步骤是利用等离子体的最后步骤。
在本实施例中，例如，在形成象素电极之前，通过用标号109表示的短路接线(该接线是在形成栅极接线时同时形成的)而使栅极接线101和源极接线102保持连接。
即，在最后一个利用等离子体的工艺步骤之前，源极接线和栅极接线一直是电短路的。即，薄膜晶体管106的栅极110和源极211连接在一起并且处于同一电位。
即使当不可避免地加上局部高压时，这也可以避免在薄膜晶体管106的栅极110和源极211(该电极是由图1中源极接线102延伸而成的)之间加上几十伏或者更高的电压的情形。这使得有可能避免制造过程中由于由等离子体诱发的高压脉冲而毁坏薄膜晶体管。
在构成象素电极的图案以便形成完整的电路时，在淀积用于象素电极的氧化铟锡(ITO)之后，在用标号103表示的区域处把这些接线断开。图1示出用于同时把这些接线切断的、用标号104和105表示的其他两个区域。
图1中所示的结构使得栅极接线101和102，以及源极接线102和108在制造工艺步骤期间能够全部处在同一电位。此外，它能够解决在利用等离子体或者放电的薄膜生成步骤或刻蚀步骤期间产生不必要的电位差的问题。
图2(A)至2(E)是说明图1中所示结构的制造步骤的剖视图。图2(A)至2(E)示出：图1中所示结构中薄膜晶体管106的剖面的制造流程图，由栅极接线101延伸的短路线100的A-A’线剖开的剖面制造流程图以及由源极接线102延伸的短路线114的从同一图上的B-B’线剖开的剖面制造流程图(实际得到剖面结构将不同于图2(A)至2(E)中所示的剖面结构)。
下面将描述示于图2(A)至2(E)中的制造步骤。如图2(A)所示，首先在玻璃基片201上生成氧化硅薄膜(未示出)作为基底涂层薄膜。在这个玻璃基片201上形成如图1中所示的结构。
接着，使用等离子体CVD或者低压热CVD生成500厚度的非晶形硅薄膜。这个非晶形硅薄膜的厚度可以是大约200～2000。然后，对该薄膜进行激光束照射和/或热处理。结果，形成一种图中未示出的结晶的硅薄膜。
把结晶的硅薄膜(未示出)构成图案，以便形成图2(A)中用标号202指示的薄膜晶体管的有源层。接着，利用等离子体CVD或者溅射生成作为栅极绝缘薄膜的厚度为1000的氧化硅薄膜203。
用溅射法生成厚度5000的含有0.2％重量比的钪的铝薄膜(未示出)。在所述铝薄膜中包含非常少量的钪的目的是要抑制小丘和晶须的产生。小丘和晶须是因为铝的反常生长而形成的角形的和剌形的凸起物。
接着，把该铝膜构成图案，以便形成栅极接线101和由栅极接线101延伸的栅极电极110。同时形成由栅极接线101延伸的短路接线100。
在这个步骤中还同时形成在图2中未示出的、而在图1中用109表示的短路接线。栅极接线101，由该栅极接线延伸的栅极电极110，以及由栅极接线101延伸的短路接线100称为“第一层接线”。
此外，如后面关于另一实施例所详细描述的，所述短路接线备有图案，以便减小或者消除已经在这里被放电的或者诱发的高压脉冲。
接着，在电解液中把栅极110，栅极接线101，以及从所述栅极接线延伸的短路接线100和109作为阳极而进行阳极化处理。在这个步骤中，如图2(A)所示形成阳极氧化薄膜204和205。
形成厚度500的阳极氧化薄膜。该阳极氧化薄膜有效地抑制小丘的形成，从而避免所述接线间发生短路。这样，得到如图2(A)中所示的状态。
所述阳极化步骤使用含有3％的酒石酸、用氨水中和的乙二醇作为电解液。通过在分别作为阳极和阴极的铝图案和铂之间的这种电解液中流通电流来进行所述阳极化。
然后，在如图2(A)中所示的状态下注入杂质离子。在这个步骤中，以自对准的方式形成源区211和漏区212。
接着，利用等离子体CVD生成作为第一层间绝缘薄膜206的、厚度5000的氧化硅薄膜或者氮化硅薄膜。可以使用包含氧化硅薄膜和氮化硅薄膜或者氮化氧化硅(silicon oxide nitride)薄膜的叠层薄膜作为这种层间绝缘层。氮化氧化硅薄膜是利用四乙氧基硅烷(TEOS)气体和N2O气体的混合气体作为气体源采用等离子体CVD生成的。
接成，采用干法刻蚀形成接触孔。目前朝向更精细的图案的趋势促进干式刻蚀法的采用，在这种方法中可以采用各向异性刻蚀。
即使采用干法刻蚀，也使制造过程中的薄膜晶体管免遭由等离子体诱发的高压脉冲的毁坏。这是因为各接线和电极彼此连接，因此具有相同的电位，这避免了大的电位差加到，例如，栅极绝缘薄膜203上。
接着，生成包含钛膜、铝膜和另一层钛膜的三层薄膜，作为第二层布线。所述三层薄膜是采用溅射法生成的。在这种情况下也抑制了各接线和电极之间的大的电位差的产生。
然后，把如上所述形成的三层薄膜构成图案，以便形成源极接线102(它延伸到与源区211连接)，漏极113，以及从源极接线102(图2(B))延伸过来的短路接线114。
这些电极和接线称为“第二层布线”。设置这些电极和接线的位置之间的关系如图1中所示。
如图2(A)至2(E)所表明的，层间绝缘薄膜206在水平方向上把所述第一层布线(图1中用实线表示)和所述第二层布线(图1中用虚线表示)隔开，所述第一层布线由从栅极接线101(见图1)延伸的栅极110和从栅极接线101延伸的接线100构成，而所述第二层布线由源极接线102和从该源极接线延伸的接线114构成。但是，如图1中所示，这些布线通过短路接线109彼此连接(短路)。
在得到图2(B)中所示的状态之后，接着生成氧化硅薄膜或者氮化硅薄膜，作为第二层绝缘薄膜207(图2(C))。
在生成第二层绝缘薄膜207时，把所有电极和接线短路。因此，有可能阻上在等离子本影响下产生不必要的电位差。此外，有可能避免由于局部施加高电压而产生缺陷。
接着，形成用于把漏极113和以后将形成的象素电极214(见图2(E))连接起来的接触孔208。
此外，同时在区域105处形成开口209，以便露出从第一层布线的栅极接线101延伸的短路接线100(见图2(E))。
还有，在区域104处同时形成开口210，以便露出从第二层布线的源极接线102延伸的短路接线114(见图2(E))。
这些开口也是用干法刻蚀形成的。在该步骤中，因为各电极和接线彼此连接处在同一电位，所以，仍然有可能消除电极和接线之间的由等离子体诱发的高电位的影响。
如图2(C)所表明的，在这个步骤中，同时形成延伸的第一层接线100和第二层接线114的开口209和210。
接着，用溅射法生成用于构成象素电极的氧化铟锡(ITO)薄膜213。在形成这种象素电极期间，因为各接线和电极处在同一电位，因此，仍然有可能阻止在等离子体影响下在各接线和电极之间产生不必要的电位差。
尤其重要的是：在这样的状态下形成各绝缘薄膜和象素电极，即，把图1中用实线表示的第一层接线的栅极接线101和用虚线表示的第二层接线102短路。在这样的状态下生成(以及干法刻蚀)薄膜，使得有可能阻止在第一层接线和第二层接线之间施加高电压。
结果，例如，有可能避免出现在上述栅极110和有源层202之间加上高电压的情况。即，能够阻止在栅绝缘膜203上施加高电压。
接着，把ITO薄膜213做成图案。也用干法刻蚀来进行这种构图。使用这种干法刻蚀，去除图2(E)中所示的区域105和104中的接线100和114。
这样，在区域105和104处把接线100和114切断(断路)。
图2(E)表示在区域104和105处把所述接线断开的情形。此外，在同一步骤中还同时在区域103中把接线109断开。
这样，完成了有源矩阵式液晶显示器的象素区域的电路构成。
在本实施例中，在利用等离子体的各步骤期间，把不合乎需要地起触角作用的接线和电极电短路，以便使它们处于同一电位。因此，甚至当等离子体局部地诱发高电压时，也有可能使制造过程中的薄膜晶体管免遭这种高电压的毁坏。
下面将描述本发明的第二实施例。
本实施例涉及具有图5(B)中所示等效电路的有源矩阵式液晶显示器的象素区的结构。图5(A)表示具有图5(B)中所示的等效电路的顶视的结构。
在图5(A)和5(B)中，502表示栅极接线，而501表示源极接线。所述栅极和源极接线是以矩阵的形式构成的，而用512，513和514表示的象素电极设置在被所述两种接线包围的区域中。
在图5(A)所示的结构中，栅极接线502和电容接线503横过以“M”的形状形成的半导体层(有源层)，从而形成图5(B)中所示的电路结构。
如图5(B)所表明的，如果把栅极接线502和电容接线503直接连接，则该电路将不工作。此外，栅极接线502和电容接线503是通过把同一个导电薄膜做成图案而形成的。
在这样的结构中存在一种可能性：例如当生成复盖这些接线的绝缘薄膜时，在栅极接线502和电容接线503之间加上高电压。如图5(B)所表明的，如果在栅极接线502和电容接线503之间加上高电压，那么，在它们之间形成的晶体管和MOS电容将被毁坏。
考虑这到这一点，本实施例的结构具有以下特征：在用500表示的区域处把栅极接线502和电容接线503连接在一起，直到形成象素电极513(在最后阶段形成这种象素电极)，以及，当构成象素电极513的图案时，把区域500切断。
这样的结构使得有可能避免在栅极接线502和电容接线503之间高电压、同时又不增加制造步骤。
下面将描述本发明的第三实施例。
本实施例涉及图1中所示的短路接线109、114和100的图案的形状。
由于局部的异常的放电而产生由等离子体诱发的脉冲式高电压。因此，诱发这种脉冲式高电压的位置是未定的局部区域。
在大面积的有源矩阵区域的情况下，由等离子体诱发的高电压有可能在布线中传播一段长距离。在这样的情况下，即使所述接线和电极处在同一电位，也将涉及如上所述传播的高压脉冲的影响。
本实施例涉及的一种结构在这种情况下是有效的。在本实施例中，在短路接线109、114和/或100的一部分中形成如图6(A)和6(B)中所示的图案。
图6(A)表示用于减小或者消除已经通过线路601在用602表示的区域中传播的高压脉冲波形的接线图案。这种接线图案的目的是要使得在用602表示的区域发生脉冲碰撞，从而把能量释放在这个区域中。
在用100和114表示的短路接线的中间或者端部形成图6(A)中所示的图案是有效的。这种结构在避免高压脉冲多次进出这些线路方面是有效的。
图6(B)表示一种包含用于放电的、由具有地电位的实心印刷线路603包围的图案605的线路604。
在用100和114表示的短路接线的端部设置这样的图案也是有效的。此外，当设置在有源矩阵区和外围驱动电路区之间的连接线中时，这种结构也是有效的。
可以这样理解本实施例的所述图案：由于采用这种图案而局部地改变了所述接线的阻抗(提高了或是减小了)，从而阻止通过这些接线传播所述高频脉冲。
图7中，通过接线图案702把两相邻的线路701和703连接在一起。这样的结构具有以下功能：通过线路701和703传播的高压脉冲在图案区702彼此碰撞，并且在此处被释放。
在图100和114表示的短路接线的端部以及在有源矩阵区域之外的区域中形成图7中所示的图案是有效的。通过形成如图7中所示的图案，可以在有源矩阵式电路的所有方向上避免高压脉冲的传播。
本说明书中公开的发明使得有可能避免制造过程中的半导体器件由于等离子体诱发的脉冲式高电位而毁坏。尤其是，能够在不增加任何特殊的制造步骤的情况下达到上述目的。
本发明的有源矩阵式器件可以用于诸如液晶显示器或者场致发光显示器的电光器件。所述电光器件可以用于以下的电子装置中。
图8(A)表示称为数字磁带摄象机(digital steel camera)或者电子摄象机的装置。这种装具有用电子学方法保存用电荷耦合器件(CCD)摄象机拍摄的图象的功能。所述CCD摄象机安置在摄象部分2002中。该装置还具有在安置在机壳2001中的显示装置2003上显示图案的功能。此外，众所周知，该装置具有作为信息终端的所有各种通信设备和信息存储装置。通过操作按钮2004来进行该装置的操作。
图8(B)表示便携式个人计算机。该装置具有安装在可以打开和闭合的盖子2102上的显示装置2104，并且，可以通过键盘2103输入各种信息以及进行各种操作。
图8(C)表示使用平板显示器的汽车导引系统的例子。该汽车导引系统的机壳包括天线部分2304和显示装置2302。通过操作按钮2302来进行导引汽车所必要的所有各种信息的转换。还可以通过未示出的遥控装置来进行各种操作。
图8(D)表示投影式液晶显示装置的例子。图中，对从光源2402辐射的光进行光学调制，以便通过液晶显示装置2403成象。反射镜2404和2405把该图案反射，以便投射到屏幕2406上。
虽然已结合最佳实施例描述了本发明，但是，显然，不应当把本发明的范围局限于这些实施例中公开的具体结构。

Claims (19)

1.一种制造半导体器件的方法，它包括以下步骤：
在基片上形成包含一个用于薄膜晶体管的栅极的第一接线；
在所述第一接线上生成一个层间绝缘层；
在所述层间绝缘层上形成第二接线，所述第二接线连接到所述薄膜晶体管的源区和漏区中的一个；
在所述第二接线上生成一个第二层间绝缘层；
在所述第二层间绝缘层上生成一个导电薄膜；
以及接着
通过刻蚀把所述导电薄膜构成图案，
其中，至少在生成所述第二层间绝缘层和所述导电薄膜期间把所述第一和第二接线彼此短路，
其中，所述第一和第二接线中的至少其中之一备有一个放电图案，该放电图案具有减少或消除在各制造步骤中通过所述接线传播的脉冲电位的功能，并且
其中，利用所述构成图案的步骤把所述第一和第二接线在电气上彼此分离。
2.根据权利要求1所述的方法，其特征在于，
利用等离子体来进行所述第二层间绝缘层的生成过程。
3.根据权利要求1所述的方法，其特征在于，
利用等离子体来进行所述导电薄膜的生成过程。
4.一种制造有源矩阵式器件的方法，它包括以下步骤：
形成在行方向上延伸的第一多根接线，
在所述第一多根接线上生成第一层间绝缘层，
形成在垂直于所述行方向的列方向上延伸的第二多根接线，
在所述第二多根接线上生成第二层间绝缘层，
在所述第二层间绝缘层上生成导电薄膜，以及
通过刻蚀把所述导电薄膜构成图案，
其中，所述第一和第二多根接线中至少一种备有放电图案，该放电图案具有减少或消除在各制造步骤中通过所述接线传播的脉冲电位的功能，以及
在至少形成所述第二层间绝缘层期间借助于一个第一短路接线把所述第一多根接线彼此短路，并且，通过所述构成图案的步骤把所述短路接线断开。
5.根据权利要求4所述的方法，其特征在于，
所述第一多根接线与所述第二多根接线在电气上连接，并且，通过导电薄膜的所述构成图案的步骤把它们分离。
6.一种制造有源矩阵式器件的方法，它包括以下步骤：
在基片上形成有源矩阵式电路的多根接线；
在所述多根接线上生成一个绝缘薄膜；
在所述绝缘薄膜上生成一个导电薄膜；以及
把所述导电薄膜构成图案，
其中，所述接线备有一个放电图案，该放电图案具有减少或消除在各制造步骤中通过所述接线传播的脉冲电位的功能，
其中，至少在生成所述绝缘薄膜期间把所有所述多根接线彼此电气连接，并且
其中，通过所述构成图案的步骤把所有所述多根接线在电气上彼此断开。
7.一种制造有源矩阵式器件的方法，它包括以下步骤：
在基片上形成有源矩阵式电路的多根接线，
在所述多根接线上生成一个绝缘薄膜，
在所述绝缘薄膜上生成一个导电薄膜，以及
把所述导电薄膜构成图案，
其中，所述接线备有一个放电图案，该放电图案具有减少或消除在各制造步骤中通过所述接线传播的脉冲电位的功能，
其中，至少在生成所述绝缘薄膜期间把所有所述多根接线彼此电气连接，并且
其中，在所述构成图案的步骤中通过把所述放电图案与所述多根接线分离而把所有所述多根接线在电气上彼此断开。
8.一种制造电光器件的方法，它包括以下步骤：
在基片上制备包含用于薄膜晶体管的栅极的第一多根行线路，通过第一短路接线把所述各行线路在电气上彼此短路，
在所述第一多根行线路上生成一个第一层间绝缘层，
制备连接到所述薄膜晶体管的源极并且垂直于所述行线路而延伸的第二多根列线路，通过第二短路接线把所述各列线路在电气上彼此短路，
通过等离子体处理在所述第二多根列线路上生成第二层间绝缘层，
在所述第二层间绝缘层上生成导电薄膜，
通过刻蚀把所述导电薄膜构成图案，
其中，所述第一多根行线路和第二多根列线路中至少一种备有放电图案，该放电图案具有减少或消除在各制造步骤中通过所述接线传播的脉冲电位的功能，
其中，通过所述构成图案的步骤把所述第一多根行线路在电气上彼此分离，并且
其中，通过所述构成图案的步骤把所述第二多根列线路在电气上彼此分离。
9.根据权利要求8所述的方法，其特征在于，
所述等离子体处理是溅射、等离子体化学气相淀积和等离子体刻蚀的其中至少一种。
10.一种制造电光器件的方法，它包括以下步骤：
在基片上制备包含用于薄膜晶体管的栅极的第一多根行线路，
在所述第一多根行线路上生成一个第一层间绝缘层，
制备连接到所述薄膜晶体管的源极并且垂于所述行线路而延伸的第二多根列线路，
通过等离子体处理在所述第二多根列线路上生成第二层间绝缘层，
在所述第二层间绝缘层上生成导电薄膜，
通过刻蚀把所述导电薄膜构成图案，
其中，在至少所述第二层间绝缘层的形成期间把所述第一多根行线路和所述第二多根列线路在电气上连接到同一电位，以便避免由等离子体处理引起的所述薄膜晶体管的损坏，
其中，所述第一多根行线路和第二多根列线路中至少一种备有放电图案，该放电图案具有减少或消除在各制造步骤中通过所述接线传播的脉冲电位的功能，并且
其中，通过所述构成图案的步骤把所述第一多根行线路和第二多根列线路在电气上彼此断开。
11.根据权利要求10所述的方法，其特征在于，
所述等离子体处理是溅射、等离子体化学气相淀积和等离子体刻蚀中的至少一种。
12.一种制造电光器件的方法，它包括以下步骤：
在基片上制备包含用于薄膜晶体管的栅极的第一多根行线路，
在所述第一多根行线路上生成一个第一层间绝缘层，
制备连接到所述薄膜晶体管的源极并且垂直所述行线路而延伸的第二多根列线路，
通过等离子体处理在所述第二多根列线路上生成第二层间绝缘层，
在所述第二层间绝缘层上生成导电薄膜，
通过刻蚀把所述导电薄膜构成图案，
其中，在至少形成所述第二层间绝缘层期间把所述第一多根行线路和第二多根列线路彼此短路，
其中，所述第一多根行线路和第二多根列线路中至少一种备有放电图案，该放电图案具有减少或消除在各制造步骤中通过所述接线传播的脉冲电位的功能，并且
其中，在所述构成图案的步骤中通过把所述放电图案与所述接线分离而把所述第一多根行线路和第二多根列线路在电气上彼此断开。
13.根据权利要求12所述的方法，其特征在于，
所述等离子体处理是溅射、等离子体化学气相淀积和等离子体刻蚀的其中至少一种。
14.根据权利要求6所述的方法，其特征在于，利用等离子体来进行所述第二层间绝缘层的生成过程。
15.根据权利要求7所述的方法，其特征在于，利用等离子体来进行所述第二层间绝缘层的生成过程。
16.一种制造有源矩阵式器件的方法，它包括以下步骤：
在基片上制备多根第一接线，
在所述多根第一接线上生成一个第一绝缘薄膜，
在所述第一绝缘薄膜上生成多根第二接线，
在所述第二接线和所述绝缘薄膜上生成一个导电薄膜，以及
把所述导电薄膜构成图案，
其中，所述第一和第二接线备有一个放电图案，该放电图案具有减少或消除在各制造步骤中通过所述接线传播的脉冲电位的功能，
其中，至少在生成所述绝缘薄膜期间把所有所述多根第一和第二接线彼此电气连接，并且
其中，通过所述构成图案的步骤把所述多根第一和第二接线在电气上彼此断开。
17.一种制造有源矩阵式器件的方法，它包括以下步骤：
在基片上制备多根第一接线，
在所述多根第一接线上生成一个第一绝缘薄膜，
在所述第一绝缘薄膜上生成多根第二接线，
在所述第二接线和所述绝缘薄膜上生成一个导电薄膜，以及
把所述导电薄膜构成图案，
其中，所述第一和第二接线备有一个放电图案，该放电图案具有减少或消除在各制造步骤中通过所述接线传播的脉冲电位的功能，
其中，至少在生成所述绝缘薄膜期间把所有所述多根第一和第二接线彼此电气连接，并且
其中，在所述所述构成图案的步骤中通过把所述放电图案与所述第一和第二接线分离而把所述多根第一和第二接线在电气上彼此断开。
18.根据权利要求16所述的方法，其特征在于，利用等离子体来进行所述绝缘薄膜的生成过程。
19.根据权利要求17所述的方法，其特征在于，利用等离子体来进行所述绝缘薄膜的生成过程。
CNB961109181A 1995-08-04 1996-08-05 制造半导体器件的方法 Expired - Lifetime CN1137509C (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP219532/95 1995-08-04
JP219532/1995 1995-08-04
JP21953295 1995-08-04
JP13945696A JP3642876B2 (ja) 1995-08-04 1996-05-08 プラズマを用いる半導体装置の作製方法及びプラズマを用いて作製された半導体装置
JP139456/96 1996-05-08
JP139456/1996 1996-05-08

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN98118448A Division CN1116700C (zh) 1995-08-04 1998-08-12 制造有源矩阵式器件的方法

Publications (2)

Publication Number Publication Date
CN1148269A CN1148269A (zh) 1997-04-23
CN1137509C true CN1137509C (zh) 2004-02-04

Family

ID=26472267

Family Applications (2)

Application Number Title Priority Date Filing Date
CNB961109181A Expired - Lifetime CN1137509C (zh) 1995-08-04 1996-08-05 制造半导体器件的方法
CN98118448A Expired - Fee Related CN1116700C (zh) 1995-08-04 1998-08-12 制造有源矩阵式器件的方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN98118448A Expired - Fee Related CN1116700C (zh) 1995-08-04 1998-08-12 制造有源矩阵式器件的方法

Country Status (6)

Country Link
US (2) US5824235A (zh)
JP (1) JP3642876B2 (zh)
KR (4) KR100369917B1 (zh)
CN (2) CN1137509C (zh)
DE (2) DE19630334B4 (zh)
TW (1) TW303479B (zh)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4179483B2 (ja) * 1996-02-13 2008-11-12 株式会社半導体エネルギー研究所 表示装置の作製方法
US5926735A (en) * 1996-02-22 1999-07-20 Semiconductor Energy Laboratory Co., Ltd. Method of forming semiconductor device
JP3630894B2 (ja) * 1996-12-24 2005-03-23 株式会社半導体エネルギー研究所 電荷転送半導体装置およびその作製方法並びにイメージセンサ
JPH11233784A (ja) * 1998-02-17 1999-08-27 Matsushita Electron Corp 薄膜トランジスタの製造方法
US6891236B1 (en) * 1999-01-14 2005-05-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
TW478014B (en) * 1999-08-31 2002-03-01 Semiconductor Energy Lab Semiconductor device and method of manufacturing thereof
JP4718677B2 (ja) * 2000-12-06 2011-07-06 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
JP3918496B2 (ja) * 2001-10-22 2007-05-23 株式会社日立製作所 液晶表示装置及びその製造方法
JP4294311B2 (ja) * 2002-12-27 2009-07-08 株式会社半導体エネルギー研究所 表示装置の作製方法および表示装置の加工基板
TWI255959B (en) * 2004-02-23 2006-06-01 Toppoly Optoelectronics Corp Method of manufacturing thin film transistor array
KR100635061B1 (ko) * 2004-03-09 2006-10-17 삼성에스디아이 주식회사 평판 표시 장치 및 그의 제조 방법
US7183147B2 (en) * 2004-03-25 2007-02-27 Semiconductor Energy Laboratory Co., Ltd. Light emitting device, method for manufacturing thereof and electronic appliance
TWI366218B (en) * 2004-06-01 2012-06-11 Semiconductor Energy Lab Method for manufacturing semiconductor device
US7217591B2 (en) * 2004-06-02 2007-05-15 Perkinelmer, Inc. Method and process intermediate for electrostatic discharge protection in flat panel imaging detectors
KR100680499B1 (ko) 2005-11-02 2007-02-08 동부일렉트로닉스 주식회사 반도체 소자 및 그 제조 방법
KR20090024244A (ko) * 2006-06-09 2009-03-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치의 제작 방법
KR100788589B1 (ko) * 2007-01-19 2007-12-26 삼성에스디아이 주식회사 유기 전계 발광 표시 장치
JP5186167B2 (ja) * 2007-10-03 2013-04-17 株式会社アルバック パネル製造方法、パネル
KR101200258B1 (ko) * 2008-12-26 2012-11-12 엘지디스플레이 주식회사 액정표시장치용 모 어레이 기판
GB2496888A (en) * 2011-11-25 2013-05-29 Tri Air Developments Ltd Non-thermal plasma cell
CN105185740B (zh) * 2015-06-26 2019-01-15 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示面板和显示装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0644113B2 (ja) * 1984-08-31 1994-06-08 日本電気株式会社 アクテイブマトリクス液晶表示パネルの製造方法
FR2593632B1 (fr) * 1986-01-27 1988-03-18 Maurice Francois Ecran d'affichage a matrice active et procedes de realisation de cet ecran
JPS63220289A (ja) * 1987-03-10 1988-09-13 日本電気株式会社 薄膜トランジスタアレイ
JP2610328B2 (ja) * 1988-12-21 1997-05-14 株式会社東芝 液晶表示素子の製造方法
US5153690A (en) * 1989-10-18 1992-10-06 Hitachi, Ltd. Thin-film device
GB2244860A (en) * 1990-06-04 1991-12-11 Philips Electronic Associated Fabricating mim type device array and display devices incorporating such arrays
JPH05299653A (ja) * 1991-04-05 1993-11-12 Fuji Xerox Co Ltd 半導体装置及びその製造方法
JP3055237B2 (ja) * 1991-08-29 2000-06-26 セイコーエプソン株式会社 液晶表示パネル及びその製造方法
US5334859A (en) * 1991-09-05 1994-08-02 Casio Computer Co., Ltd. Thin-film transistor having source and drain electrodes insulated by an anodically oxidized film
US5422293A (en) * 1991-12-24 1995-06-06 Casio Computer Co., Ltd. Method for manufacturing a TFT panel
KR930013808A (ko) * 1991-12-26 1993-07-22 순페이 야마자끼 액정 표시 장치
US5373377A (en) * 1992-02-21 1994-12-13 Kabushiki Kaisha Toshiba Liquid crystal device with shorting ring and transistors for electrostatic discharge protection

Also Published As

Publication number Publication date
CN1116700C (zh) 2003-07-30
KR100370305B1 (ko) 2003-01-29
JPH09105954A (ja) 1997-04-22
KR100436619B1 (ko) 2004-06-22
CN1148269A (zh) 1997-04-23
KR100433361B1 (ko) 2004-05-28
DE19655407B4 (de) 2010-08-05
US5938942A (en) 1999-08-17
KR100369917B1 (ko) 2003-06-19
DE19630334B4 (de) 2010-08-05
DE19630334A1 (de) 1997-02-06
US5824235A (en) 1998-10-20
JP3642876B2 (ja) 2005-04-27
CN1222759A (zh) 1999-07-14
TW303479B (zh) 1997-04-21

Similar Documents

Publication Publication Date Title
CN1137509C (zh) 制造半导体器件的方法
CN1573453A (zh) 显示装置及其制造方法
CN1105324C (zh) 薄膜晶体管阵列基板、液晶显示装置和该基板的制造方法
CN1172270A (zh) 液晶显示装置及其制造方法
CN1991539A (zh) 液晶显示器件及其制造方法
CN1845340A (zh) 薄膜晶体管及其制造方法
CN1744322A (zh) 薄膜晶体管阵列板
CN1920664A (zh) 蚀刻带及使用该蚀刻带制造液晶显示器的阵列基板的方法
CN1828910A (zh) 薄膜晶体管阵列面板
CN1135425C (zh) 显示装置的制造方法
CN1321914A (zh) 制造具有沟道区保护膜的薄膜晶体管面板的方法
CN1763617A (zh) 金属线及制造方法、基板及制造方法和显示装置
CN1746729A (zh) 显示基片及其制造方法
CN1743934A (zh) 有源器件矩阵基板及其修补方法
CN1755870A (zh) 显示装置的修正方法和制造方法
CN1268006C (zh) 薄膜晶体管及其制作方法
CN1627165A (zh) 下衬底、具有该下衬底的显示装置及制造该下衬底的方法
CN1607443A (zh) 液晶显示面板器件及其制造方法
CN1637474A (zh) 液晶显示器件及其制造方法
CN1854841A (zh) 制造液晶显示装置的方法
CN1901208A (zh) 显示装置的阵列基板
CN1740885A (zh) 有源元件阵列基板及其像素单元的修补方法
CN1745480A (zh) 阵列基底液晶显示装置和制作阵列基底的方法
CN101060127A (zh) 像素结构与制造方法及含像素结构的光电装置与制造方法
CN1570742A (zh) 薄膜晶体管阵列基板及其修补方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term

Granted publication date: 20040204

EXPY Termination of patent right or utility model