JP5186167B2 - パネル製造方法、パネル - Google Patents
パネル製造方法、パネル Download PDFInfo
- Publication number
- JP5186167B2 JP5186167B2 JP2007260158A JP2007260158A JP5186167B2 JP 5186167 B2 JP5186167 B2 JP 5186167B2 JP 2007260158 A JP2007260158 A JP 2007260158A JP 2007260158 A JP2007260158 A JP 2007260158A JP 5186167 B2 JP5186167 B2 JP 5186167B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- wiring film
- wiring
- main
- films
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
ヴィアホールを形成する際には、絶縁膜表面にパターニングしたレジスト膜を配置し、エッチングガスプラズマをレジストの窓開部底面に露出する絶縁膜に接触させ、絶縁膜のその部分をエッチングしている。
有機EL表示装置等の表示装置の配線膜については、下記先行技術文献がある。
また、本発明は、基板と、前記基板上に配置されたソース配線膜又はドレイン配線膜となる複数の主配線膜と、前記主配線膜上に配置された絶縁膜と、前記絶縁膜に形成されたヴィアホールと、前記ソース配線膜となる複数の主配線膜と、前記ドレイン配線膜となる複数の主配線膜とが接続された接続配線膜と、を有し、前記接続配線膜は、前記ヴィアホール底面下に位置する主配線膜同士を接続し、複数の前記主配線膜を同電位にし、前記ソース配線膜となる複数の主配線膜の上と、前記ドレイン配線膜となる複数の主配線膜の上には前記ヴィアホールが配置されたパネルである。
このパネル10は製造途中であり、ガラスから成る透明基板20上にTFT30が配置されている。
TFT30は、透明基板20上に配置されたゲート配線膜21を有しており、その表面上には絶縁膜14が形成されている。
ドレイン配線膜32は、底面がドレイン領域19と透明配線膜15の両方に密着し、透明配線膜15とドレイン領域19の両方に電気的に接続されている。
ソース配線膜31やドレイン配線膜32、又はそれらと一緒に形成される他の配線膜は、表示装置として動作する際には、互いに分離されている。それらを主配線膜として符号34で表わすと、図2は主配線膜34の配置を模式的に示す平面図である。
レジスト膜36の各主配線膜34上の位置には、底面に絶縁膜33表面が露出する主窓開部26が形成されている。
図4(a)は、平均値137.8nm/分、均一性±15.8%であり、同図(b)は、平均値180.2nm/分、均一性±4.7%であり、本発明の均一性が優れていることが分かる。
20……基板
22……ヴィアホール
33……絶縁膜
34……主配線膜
38……接続配線膜
Claims (2)
- 基板上に導電性薄膜を形成する導電性薄膜形成工程と、
前記導電性薄膜をパターニングし、ソース配線膜又はドレイン配線膜となる複数の主配線膜を形成する配線膜形成工程と、
前記主配線膜上に絶縁膜を形成する絶縁膜形成工程と、
前記絶縁膜をエッチングガスプラズマによって部分的にエッチングし、前記ソース配線膜となる前記主配線膜上と、前記ドレイン配線膜となる前記主配線膜上とに、ヴィアホールを形成するヴィアホール形成工程とを有するパネル製造方法であって、
前記配線膜形成工程では、前記導電性薄膜によって接続配線膜を形成し、前記接続配線膜によって、複数の前記主配線膜を電気的に接続させ、
複数の前記主配線膜を電気的に接続して同電位にした状態で前記ヴィアホールを形成し、
前記ヴィアホールを形成した後、前記接続配線膜を切断し、前記主配線膜同士を分離させるパネル製造方法。 - 基板と、
前記基板上に配置されたソース配線膜又はドレイン配線膜となる複数の主配線膜と、
前記主配線膜上に配置された絶縁膜と、
前記絶縁膜に形成されたヴィアホールと、
前記ソース配線膜となる複数の主配線膜と、前記ドレイン配線膜となる複数の主配線膜とが接続された接続配線膜と、を有し、
前記接続配線膜は、前記ヴィアホール底面下に位置する主配線膜同士を接続し、複数の前記主配線膜を同電位にし、
前記ソース配線膜となる複数の主配線膜の上と、前記ドレイン配線膜となる複数の主配線膜の上には前記ヴィアホールが配置されたパネル。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007260158A JP5186167B2 (ja) | 2007-10-03 | 2007-10-03 | パネル製造方法、パネル |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007260158A JP5186167B2 (ja) | 2007-10-03 | 2007-10-03 | パネル製造方法、パネル |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009092692A JP2009092692A (ja) | 2009-04-30 |
JP5186167B2 true JP5186167B2 (ja) | 2013-04-17 |
Family
ID=40664790
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007260158A Expired - Fee Related JP5186167B2 (ja) | 2007-10-03 | 2007-10-03 | パネル製造方法、パネル |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5186167B2 (ja) |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3643096B2 (ja) * | 1995-08-04 | 2005-04-27 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
JP3642876B2 (ja) * | 1995-08-04 | 2005-04-27 | 株式会社半導体エネルギー研究所 | プラズマを用いる半導体装置の作製方法及びプラズマを用いて作製された半導体装置 |
JP2005099827A (ja) * | 1995-08-04 | 2005-04-14 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
JPH09197437A (ja) * | 1996-01-24 | 1997-07-31 | Toshiba Corp | 液晶表示装置及びその製造方法 |
-
2007
- 2007-10-03 JP JP2007260158A patent/JP5186167B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2009092692A (ja) | 2009-04-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10304861B2 (en) | Array substrate and method of manufacturing the same, and display panel | |
TWI515910B (zh) | 薄膜電晶體基板與其製作方法、顯示器 | |
KR20110123626A (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
CN108198825B (zh) | 一种阵列基板及其制备方法、显示面板 | |
EP3054483A1 (en) | Array substrate, manufacturing method therefor, and display apparatus | |
US10644037B2 (en) | Via-hole connection structure and method of manufacturing the same, and array substrate and method of manufacturing the same | |
EP2808893B1 (en) | Thin film transistor array substrate and method of manufacturing the same | |
WO2016061940A1 (zh) | 薄膜晶体管阵列基板及其制作方法、显示装置 | |
JP2009122656A (ja) | 半導体装置の作製方法 | |
JP2007004158A (ja) | 薄膜トランジスタ表示板及びその製造方法 | |
KR20120039947A (ko) | 표시 장치 및 그 제조 방법 | |
WO2017008493A1 (zh) | 导电过孔结构、阵列基板和显示装置的制作方法 | |
TW201526246A (zh) | 薄膜電晶體及顯示基板 | |
JP4067090B2 (ja) | Tft基板およびその製造方法 | |
JP2007010956A (ja) | 表示装置およびその製造方法。 | |
TWI459477B (zh) | 畫素結構及其製作方法 | |
US20120119210A1 (en) | Pixel structure and dual gate pixel structure | |
JP5186167B2 (ja) | パネル製造方法、パネル | |
CN107247376B (zh) | Tft基板的制作方法及液晶显示装置的制作方法 | |
KR20170037074A (ko) | 표시 장치 및 이의 제조 방법 | |
US6441876B1 (en) | Liquid crystal display device and method of producing the same | |
KR20140085771A (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
KR102444782B1 (ko) | 박막 트랜지스터 어레이 기판 및 이의 제조 방법 | |
CN108666350A (zh) | 显示面板 | |
US20170188449A1 (en) | Display device and manufacturing method of the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100628 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120802 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120821 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121010 Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20121010 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130108 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130121 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5186167 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160125 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |