JP5186167B2 - パネル製造方法、パネル - Google Patents

パネル製造方法、パネル Download PDF

Info

Publication number
JP5186167B2
JP5186167B2 JP2007260158A JP2007260158A JP5186167B2 JP 5186167 B2 JP5186167 B2 JP 5186167B2 JP 2007260158 A JP2007260158 A JP 2007260158A JP 2007260158 A JP2007260158 A JP 2007260158A JP 5186167 B2 JP5186167 B2 JP 5186167B2
Authority
JP
Japan
Prior art keywords
film
wiring film
wiring
main
films
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007260158A
Other languages
English (en)
Other versions
JP2009092692A (ja
Inventor
日出夫 竹井
智 池田
健二 水野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ulvac Inc
Original Assignee
Ulvac Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ulvac Inc filed Critical Ulvac Inc
Priority to JP2007260158A priority Critical patent/JP5186167B2/ja
Publication of JP2009092692A publication Critical patent/JP2009092692A/ja
Application granted granted Critical
Publication of JP5186167B2 publication Critical patent/JP5186167B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

本発明は、表示装置の技術分野に係り、特に、配線膜上の絶縁膜にヴィアホールを形成する技術に関する。
有機EL表示装置や液晶表示装置を形成する際には、ガラス基板上に形成された絶縁膜にヴィアホールを形成し、ヴィアホール底面に主配線膜を露出させる工程がある。
ヴィアホールを形成する際には、絶縁膜表面にパターニングしたレジスト膜を配置し、エッチングガスプラズマをレジストの窓開部底面に露出する絶縁膜に接触させ、絶縁膜のその部分をエッチングしている。
しかし、エッチング不足によって底面に配線膜が露出されないヴィアホールや、過剰エッチングによって直径が大きすぎるヴィアホールが形成されてしまう等の不都合が発生している。
図5は、ヴィアホールを形成する主配線膜134を説明するための平面図であり、同図符号101は、切断線a,bに沿って切断すると四枚の小パネルが得られる大きなパネルを示しており、各主配線膜毎に、ヴィアホールの開口口径が異なってしまう。
このような不都合は、基板面内のエッチング速度の不均一性に起因するが、金属膜エッチなどの一般的な不均一性が基板の中央付近と外周付近のエッチング速度差であるのに対し、主配線膜上のヴィアホールを形成する際のエッチング速度は、速度の速い部分と遅い部分が基板面内で混在しており、中央付近と外周付近のエッチング速度差とは異なる原因であると推測されている。
有機EL表示装置等の表示装置の配線膜については、下記先行技術文献がある。
特開2005−173299号公報
本発明は、上記従来技術の課題を解決するために創作されたものであり、配線膜上のヴィアホールのエッチング速度の不均一性を解消することにある。
本発明の発明者等は、エッチング不足のヴィアホールと過剰エッチングのヴィアホールとの間の位置関係を詳細に調査したところ、電気的に接続されていない主配線膜上のヴィアホールは互いにエッチング速度が異なっているのに対し、電気的に接続された同じ主配線膜上の複数のヴィアホールは、エッチング速度が均一であった。
これは、エッチングガスプラズマを形成する際には、各主配線膜は電気的にどこにも接続されておらず、浮遊電位に置かれているため、各主配線膜の電位が配線膜の場所や長さによって異なってしまい、絶縁膜上に形成されるエッチングガスプラズマが主配線膜の電位の影響を受けると、主配線膜毎にプラズマ密度が異なってしまうことに起因すると考えられる。
従って、ガラス基板上の各主配線膜を電気的に接続すれば各主配線膜上のエッチングガスプラズマ密度は均一になり、ヴィアホールのエッチング速度も均一になる。
本発明は、上記課題を解決するため、上記知見に基づいて創作されたものであり、基板上に導電性薄膜を形成する導電性薄膜形成工程と、前記導電性薄膜をパターニングし、ソース配線膜又はドレイン配線膜となる複数の主配線膜を形成する配線膜形成工程と、前記主配線膜上に絶縁膜を形成する絶縁膜形成工程と、前記絶縁膜をエッチングガスプラズマによって部分的にエッチングし、前記ソース配線膜となる前記主配線膜上と、前記ドレイン配線膜となる前記主配線膜上とに、ヴィアホールを形成するヴィアホール形成工程とを有するパネル製造方法であって、前記配線膜形成工程では、前記導電性薄膜によって接続配線膜を形成し、前記接続配線膜によって、複数の前記主配線膜を電気的に接続させ、複数の前記主配線膜を電気的に接続して同電位にした状態で前記ヴィアホールを形成し、前記ヴィアホールを形成した後、前記接続配線膜を切断し、前記主配線膜同士を分離させるパネル製造方法である
た、本発明は、基板と、前記基板上に配置されたソース配線膜又はドレイン配線膜となる複数の主配線膜と、前記主配線膜上に配置された絶縁膜と、前記絶縁膜に形成されたヴィアホールと、前記ソース配線膜となる複数の主配線膜と、前記ドレイン配線膜となる複数の主配線膜とが接続された接続配線膜と、を有し、前記接続配線膜は、前記ヴィアホール底面下に位置する主配線膜同士を接続し、複数の前記主配線膜を同電位にし、前記ソース配線膜となる複数の主配線膜の上と、前記ドレイン配線膜となる複数の主配線膜の上には前記ヴィアホールが配置されたパネルである。
エッチングプラズマによって主配線膜上の絶縁膜をエッチングしてヴィアホールを形成する際に、絶縁膜の主配線膜の上の部分のエッチング速度が均一になる。
図1(a)の符号10は、液晶表示装置を製造するためのパネルを示している。
このパネル10は製造途中であり、ガラスから成る透明基板20上にTFT30が配置されている。
TFT30は、透明基板20上に配置されたゲート配線膜21を有しており、その表面上には絶縁膜14が形成されている。
絶縁膜14の表面のうち、ゲート配線膜21の上方に位置する部分にはシリコン層16が配置されており、シリコン層16とは離間し、シリコン層16とは重ならない位置に、透明導電膜からなる透明配線膜15が配置されている。
シリコン層16には、ソース領域17と、チャネル領域18と、ドレイン領域19とが形成されている。ソース領域17とドレイン領域19の表面には、ソース配線膜31とドレイン配線膜32がそれぞれ形成されている。
ソース配線膜31とドレイン配線膜32は、ソース領域17やドレイン領域19が露出された状態で、その表面に導電性薄膜が形成された後、導電性薄膜がパターニングされて形成されている。導電性薄膜には、銅薄膜を用いることができる。
ドレイン配線膜32は一部が透明配線膜15まで伸ばされ、透明配線膜15の表面と接触している。
ドレイン配線膜32は、底面がドレイン領域19と透明配線膜15の両方に密着し、透明配線膜15とドレイン領域19の両方に電気的に接続されている。
このTFT30では、ソース配線膜31とドレイン配線膜32の間に電圧を印加した状態でゲート配線膜21に電圧を印加するとソース領域17とドレイン領域19の間が電気的に接続され、液晶や有機発光層に電圧が印加されるようになっている。
ソース配線膜31やドレイン配線膜32の表面には、絶縁膜33が形成されている。絶縁膜33上に更に層間配線膜を形成し、層間配線膜をソース配線膜31やドレイン配線膜32と接続するために、絶縁膜33のソース配線膜31やドレイン配線膜32上に位置する部分にヴィアホールを形成する必要がある。
図1(b)は、絶縁膜33上に、ヴィアホールが形成される位置に主窓開部26が形成されたレジスト膜36が配置された状態である。
ソース配線膜31やドレイン配線膜32、又はそれらと一緒に形成される他の配線膜は、表示装置として動作する際には、互いに分離されている。それらを主配線膜として符号34で表わすと、図2は主配線膜34の配置を模式的に示す平面図である。
主配線膜34の表面には絶縁膜33が形成されており、上述したように、絶縁膜33上にはパターニングされたレジスト膜36が配置されている。
レジスト膜36の各主配線膜34上の位置には、底面に絶縁膜33表面が露出する主窓開部26が形成されている。
ガラス基板20の外周部分には共通配線膜37が形成されており、各主配線膜34は、接続配線膜38によって、直接又は他の主配線膜34を介して共通配線膜37に接続されている。従って、全ての主配線膜34は共通配線膜37に電気的に接続され、互いに同電位になるようにされている。
この状態のパネル11をプラズマエッチング装置の内部に搬入し、プラズマエッチング装置の内部を真空排気して真空雰囲気にした状態でエッチングガスを導入し、レジスト膜36上にエッチングガスプラズマを形成すると、主窓開部26の底面で絶縁膜33表面がエッチングガスプラズマに接触し、その部分がエッチングされる。図1(c)の符号22は、主配線膜34の上の部分の絶縁膜33のエッチングによって形成されたヴィアホールを示している。
絶縁膜33がエッチングガスプラズマと接触する際には、各主配線膜34は電気的に接続されており、同電位になっているから、エッチングガスプラズマに主配線膜34の電位の影響があっても各主窓開部26上の位置では影響は同じであり、エッチングガスプラズマの密度は等しいくなる。
その結果、各主窓開部26底面のエッチング速度は等しくなり、各ヴィアホールの底面に主配線膜34の表面を露出させることができる。主窓開部26の開口が同じ大きさであれば、エッチング速度が等しいことから、各ヴィアホール22の開口も同じ大きさになる。
なお、レジスト膜36に主窓開部26を形成する際に、レジスト膜36の接続配線膜38上の位置に、主窓開部26と一緒に副窓開部27を形成しておき(図1(b))、副窓開部27底面に露出する絶縁膜33の表面も、主窓開部26底面の絶縁膜33表面と一緒にエッチングガスプラズマに接触させ、副窓開部27の底面下に接続配線膜38の表面が露出する切断用ホール23をヴィアホール22と一緒に形成し(図1(c))、ヴィアホール22をレジストで覆った状態で、切断用ホール23底面に露出する接続配線膜38をエッチングして接続配線膜38を切断すると(図1(d))、主配線膜34間が分離されたパネル12が得られる。図3は、この状態のパネル12の平面図であり、符号25は、接続配線膜38が切断された部分を示している。
この状態では、主配線膜34間の電気的な状態は、接続配線膜38が無い場合と同様であり、保護膜形成や他の配線膜形成等の後工程を行ない、液晶表示装置や有機EL表示装置等の表示装置を得ることができる。
接続配線膜38を切断して主配線膜34を分離させる方法としては、上記のようにエッチングに限定されるものではなく、接続配線膜38を、パネルを切断して小パネルを得る際の切断線と交差するように配置しておき、主配線膜34を接続配線膜38や共通配線膜37に接続した状態で後工程を行なった後、パネルを切断して小パネルに分割する際に、接続配線膜38が切断され、主配線膜34間が分離されるようにしてもよい。
図4(a)、(b)の数値は、パネル51、52内で数字が記載された位置のエッチング速度(137.8nm/分)を示しており、図4(a)は、接続配線膜38によって主配線膜34間を接続せずにエッチングガスプラズマでヴィアホールを形成した場合のエッチング速度、同図(b)は、上記実施例のように、接続配線膜38によって主配線膜34間を接続した場合のエッチング速度を示している。
図4(a)は、平均値137.8nm/分、均一性±15.8%であり、同図(b)は、平均値180.2nm/分、均一性±4.7%であり、本発明の均一性が優れていることが分かる。
(a)〜(d):本発明を説明するための断面図 接続配線膜と主配線膜の接続を説明するための平面図 接続配線膜を切断した状態を説明するための平面図 (a):従来技術のエッチング速度分布 (b):本発明のエッチング速度分布 従来技術の主配線膜の位置関係を説明するための平面図
符号の説明
12、13……パネル
20……基板
22……ヴィアホール
33……絶縁膜
34……主配線膜
38……接続配線膜

Claims (2)

  1. 基板上に導電性薄膜を形成する導電性薄膜形成工程と、
    前記導電性薄膜をパターニングし、ソース配線膜又はドレイン配線膜となる複数の主配線膜を形成する配線膜形成工程と、
    前記主配線膜上に絶縁膜を形成する絶縁膜形成工程と、
    前記絶縁膜をエッチングガスプラズマによって部分的にエッチングし、前記ソース配線膜となる前記主配線膜上と、前記ドレイン配線膜となる前記主配線膜上とに、ヴィアホールを形成するヴィアホール形成工程とを有するパネル製造方法であって、
    前記配線膜形成工程では、前記導電性薄膜によって接続配線膜を形成し、前記接続配線膜によって、複数の前記主配線膜を電気的に接続させ、
    複数の前記主配線膜を電気的に接続して同電位にした状態で前記ヴィアホールを形成し、
    前記ヴィアホールを形成した後、前記接続配線膜を切断し、前記主配線膜同士を分離させるパネル製造方法。
  2. 基板と、
    前記基板上に配置されたソース配線膜又はドレイン配線膜となる複数の主配線膜と、
    前記主配線膜上に配置された絶縁膜と、
    前記絶縁膜に形成されたヴィアホールと、
    前記ソース配線膜となる複数の主配線膜と、前記ドレイン配線膜となる複数の主配線膜とが接続された接続配線膜と、を有し、
    前記接続配線膜は、前記ヴィアホール底面下に位置する主配線膜同士を接続し、複数の前記主配線膜を同電位にし、
    前記ソース配線膜となる複数の主配線膜の上と、前記ドレイン配線膜となる複数の主配線膜の上には前記ヴィアホールが配置されたパネル。
JP2007260158A 2007-10-03 2007-10-03 パネル製造方法、パネル Expired - Fee Related JP5186167B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007260158A JP5186167B2 (ja) 2007-10-03 2007-10-03 パネル製造方法、パネル

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007260158A JP5186167B2 (ja) 2007-10-03 2007-10-03 パネル製造方法、パネル

Publications (2)

Publication Number Publication Date
JP2009092692A JP2009092692A (ja) 2009-04-30
JP5186167B2 true JP5186167B2 (ja) 2013-04-17

Family

ID=40664790

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007260158A Expired - Fee Related JP5186167B2 (ja) 2007-10-03 2007-10-03 パネル製造方法、パネル

Country Status (1)

Country Link
JP (1) JP5186167B2 (ja)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3643096B2 (ja) * 1995-08-04 2005-04-27 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3642876B2 (ja) * 1995-08-04 2005-04-27 株式会社半導体エネルギー研究所 プラズマを用いる半導体装置の作製方法及びプラズマを用いて作製された半導体装置
JP2005099827A (ja) * 1995-08-04 2005-04-14 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JPH09197437A (ja) * 1996-01-24 1997-07-31 Toshiba Corp 液晶表示装置及びその製造方法

Also Published As

Publication number Publication date
JP2009092692A (ja) 2009-04-30

Similar Documents

Publication Publication Date Title
US10304861B2 (en) Array substrate and method of manufacturing the same, and display panel
TWI515910B (zh) 薄膜電晶體基板與其製作方法、顯示器
KR20110123626A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
CN108198825B (zh) 一种阵列基板及其制备方法、显示面板
EP3054483A1 (en) Array substrate, manufacturing method therefor, and display apparatus
US10644037B2 (en) Via-hole connection structure and method of manufacturing the same, and array substrate and method of manufacturing the same
EP2808893B1 (en) Thin film transistor array substrate and method of manufacturing the same
WO2016061940A1 (zh) 薄膜晶体管阵列基板及其制作方法、显示装置
JP2009122656A (ja) 半導体装置の作製方法
JP2007004158A (ja) 薄膜トランジスタ表示板及びその製造方法
KR20120039947A (ko) 표시 장치 및 그 제조 방법
WO2017008493A1 (zh) 导电过孔结构、阵列基板和显示装置的制作方法
TW201526246A (zh) 薄膜電晶體及顯示基板
JP4067090B2 (ja) Tft基板およびその製造方法
JP2007010956A (ja) 表示装置およびその製造方法。
TWI459477B (zh) 畫素結構及其製作方法
US20120119210A1 (en) Pixel structure and dual gate pixel structure
JP5186167B2 (ja) パネル製造方法、パネル
CN107247376B (zh) Tft基板的制作方法及液晶显示装置的制作方法
KR20170037074A (ko) 표시 장치 및 이의 제조 방법
US6441876B1 (en) Liquid crystal display device and method of producing the same
KR20140085771A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR102444782B1 (ko) 박막 트랜지스터 어레이 기판 및 이의 제조 방법
CN108666350A (zh) 显示面板
US20170188449A1 (en) Display device and manufacturing method of the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100628

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120802

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120821

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121010

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20121010

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130108

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130121

R150 Certificate of patent or registration of utility model

Ref document number: 5186167

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160125

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees