CN1745480A - 阵列基底液晶显示装置和制作阵列基底的方法 - Google Patents

阵列基底液晶显示装置和制作阵列基底的方法 Download PDF

Info

Publication number
CN1745480A
CN1745480A CN 200480003008 CN200480003008A CN1745480A CN 1745480 A CN1745480 A CN 1745480A CN 200480003008 CN200480003008 CN 200480003008 CN 200480003008 A CN200480003008 A CN 200480003008A CN 1745480 A CN1745480 A CN 1745480A
Authority
CN
China
Prior art keywords
conductive layer
gate electrode
film
insulating film
array substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN 200480003008
Other languages
English (en)
Inventor
松浦由纪
石田有亲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Central Inc
Original Assignee
Toshiba Matsushita Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Matsushita Display Technology Co Ltd filed Critical Toshiba Matsushita Display Technology Co Ltd
Publication of CN1745480A publication Critical patent/CN1745480A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Liquid Crystal (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

以小岛形状的多个多晶硅薄膜(71)形成的其上的玻璃基底(3)上，形成栅绝缘薄膜(15)。对在栅绝缘薄膜(15)上形成的第一金属层(72)做图形，以在面向产生薄膜晶体管(4，5)的栅绝缘薄膜(15)上形成栅电极(16)。在栅绝缘薄膜(15)上，形成第二金属层(73)，以覆盖栅电极(16)。在薄膜晶体管(4，5)的栅电极(16)上接线部分(17)。

Description

阵列基底液晶显示装置 和制作阵列基底的方法
技术领域
本发明涉及一种包括开关元件，液晶显示装置的阵列基底和制作该阵列基底的方法。
背景技术
近年来，作为液晶显示装置，一种系统型液晶装置已在市场上面世。在这系统型液晶装置中不仅是简单的驱动电路，即X驱动器电路和Y驱动器电路，而且诸如DAC(数字-模拟变换器)电路的外部电路也按照常规用TAB(胶带自动结合)安装，并把它组合在其玻璃基底的主表面上，并制成诸如SRAM或DRAM的存储器功能元件和光传感器。
这种类型的液晶显示装置需要一个作为高性能开关元件的薄膜晶体管，并要求低功耗和高断路率。为了要获得高性能和高断路率的液晶显示装置，必需把用作第一金属层的栅接线和信号接线变细。此外，为了获得低功耗(H共同逆驱动)和诸如DA变换器的内建电路，必需降低MOS电容器部分的平带电压(Vfb)。
如果使栅接线和信号接线变细就会增加栅接线成信号接线的电阻，所以就增加功耗，从而减少了电路电源的幅度。为了避免这一点，要求低电阻的接线材料。此外，接线变细意味着把在3μm到5μm范围内的典型常规的接线宽度减小到在0.5μm到2μm的范围之内。
在多晶半导体层被用作MOS电容部分的场合下，使用下面的方法来降低MOS电容部分的平带电压。这就是，把磷(P)或硼(B)的杂质注入到多晶半导体层，以把它制成n-型或p-型。
现在描述制作用于液晶显示装置的阵列基底方法的具体示例。就是说，在玻璃基底上形成无定形半导体层，然后用激光束对该半导体层退火把它转换到多晶半导体层，还要对它制作图形。此后，在玻璃基底上形成栅绝缘层来覆盖多晶半导体层。
此外，象素辅助电容器必需至少具有某个数量；否则不可能保持象素辅助电容。为此，栅绝缘薄膜的厚度最好尽可能地小。为了达到这点，在结构上，要把栅绝缘薄膜形成于多晶半导体层上，而把用于栅电极的薄层形成于栅绝缘层上。所以，在形成这栅电极之前，将这电阻制作图形，并通过搀杂注入一种n-型搀杂剂(PH3)，从而形成n-沟薄膜晶体管(TFT)的各n+ -区，象素电容器和用途电路部分的电容器区的电容器部分。
此外，在覆盖所有n+ -区，象素电容器和电路部分的电容器部分的栅绝缘薄膜上，形成栅电极层，于是，对用作p-沟薄膜晶体管(TFT)的栅电极制作图形。此后，注入作为杂质的p-型搀杂剂(B2H5)，从而形成p-沟薄膜晶体管的n+ -区。
接下来，对n-沟薄膜晶体管侧的栅电极制作图形，并对各n-沟薄膜晶体管和p-沟薄膜晶体管退火。于是，激活了n-沟薄膜晶体管的n+ -区和p-沟薄膜晶体管的p+ -区。其后，在包含n-沟和p-沟薄膜晶体管栅电极的栅绝缘薄膜上形成夹层绝缘层薄膜。
此外，在夹层绝缘薄膜中形成接触小孔，以便使n-沟薄膜晶体管的n+ -区和p-沟薄膜晶体管的p+ -区互通，并在包括接触小孔的夹层绝缘薄膜上形成导电层。此后，对导电层制作图形以形成电连接到n-沟薄膜晶体管的n+ -区和p-薄膜晶体管的p+ -区的源电极和漏电极。刚才描述的这样一种常规结构在，例如，日本专利公开申请公告第2002-359292号(第7页到第10页，图8和9)中有所讨论。
在这文件中讨论的液晶显示器装置的栅接线，采用了诸如钼-钨(MoW)或钼-钽(Mo Ta)的含有钼(Mo)的合金。这液晶显示装置的栅电极是这样来形成的，使得栅接线，象素电容器接线和电路电容器接线的引线用集成法形成在一层薄层中。
作为具有能完全承受住在约500℃到600的范围中热激活退火的高耐热性的材料，钼合金在常规上被用作栅电极。但是，具有厚度为300nm的钼合金的薄层电阻高达0.5Ω/cm2，且当把这样一种薄层形成为狭长的导线时，电阻增加得更多。为此，不可能把栅电极变细。
为了要降低栅电极的电阻，考虑应该使用一种更为普通的材料，例如，铝(AL)或诸如铝-铜(Al-Cu)的铝合金，这材料具有的电阻比铜合金的电阻低，但是，当使用这样一种的铝合金时，由于在稍后热激活步骤中的温度是高的，所以，这接线容易被短路。此外，由电迁移造成的电阻变坏，在接线中容易产生断裂，造成可靠性低的问题。更准确地说，如果在热激活期间，在高温时对铝或铝合金退火，就产生小丘，从而在接线电线之间造成短路。为此，从加工过程的观点来看，要降低栅电极的电阻是非常困难的。
另一方面，当使用铝-钕(Al Nd)时，即使在500℃或更小的温度时进行退火，虽不会发生这种可靠性的问题，但结果是导致低的加工准确性和低产量的缺点。更准确地说，当使用铝-钕材料时，使接线变细到2μm或更小，在湿腐蚀步骤中，要控制在接线宽度中的分布范围是困难的，从而在薄膜晶体管栅电极的长度中造成大的分布范围。这在薄膜晶体管的晶体管特性中造成一个分布。在这些情况下，通常是使用能控制导线宽度分布范围的干腐蚀方法。
发明内容
但是，在液晶显示装置的栅电极由铝-钕制成且栅电极受到干腐蚀时，大量诸如氯化铝(AlCl2)的腐蚀产品附着到干腐蚀装置工作室的内壁表面上，从而使得难以改善生产率。为此，要利用铝-钕作为在产品的加工过程中需要使电极变细的栅电极材料是困难的。因此，常规技术必然带来不能容易地使栅电极变细和不能降低其电阻的缺点。
由于上述情况，本发明已有所要达到的目的，而这目的是要提供一种薄的第一导电层，并可降低其电阻的阵列基底和一种使用这种阵列基底的液晶显示装置，以及制作阵列基底的方法。
根据本发明的一个方面，提供一种阵列基底，包括：
透明的基底；
在透明基底一个主表面上设置的多个多晶半导体层；
在透明基底主表面上设置的栅绝缘薄膜，以覆盖这多个多晶半导体层；
第一导电层，它通过栅薄膜设置并面向多个多晶半导体层中的一个；以及
第二导电层，它包括设置在第一导电层的一个主表面上并电连接到第一导电层的接线部分，并通过栅绝缘薄膜面向多个多晶半导体层中的任何另一个设置的电容器接线部分，并在多个多晶半导体层中的另一个和电容器接线部分的本身之间形成电容。
根据本发明的另一方面，提供一种液晶显示装置，包括：
阵列基底，包括：透明基底，在透明基底一个主表面上设置的多个多晶半导体层；在透明基底主表面上设置的栅绝缘薄膜，以覆盖多个多晶半导体层；通过栅绝缘薄膜设置的第一导电层，面向多个多晶半导体层中的一个；在第一导电层的一个主表面上设置的包括接线部分的第二导电层，并电连接到第一导电层，并通过栅绝缘薄膜设置的电容器接线部分，面向多个多晶半导体层中的任何另一个，以及在多个多晶半导体层中的另一个和电容器接线部分它本身之间形成电容。
面向阵列基底设置的对面基底，以及
在对面基底和阵列基底之间引入的液晶。
根据本发明的另一方面，提供一种制作阵列基底的方法，包括：
在透明基底的一主表面上形成多个多晶半导体层；
在透明基底该主表面上形成栅绝缘薄膜，以覆盖该多个多晶半导体层；
在栅绝缘薄膜的一表面上，形成第一导电层；
对第一导电层制作图形，从而形成面向有关的多个多晶半导体层中一个的一对栅电极；
使用该对栅电极中有关的一个，对面向该对栅电极中有关的一个的多个多晶半导体层中的一个搀杂，从而形成p-型开关元件的源区和漏区；
使用该对栅电极中的另一个，和不面向该对栅电极中任何一个的多晶半导体层中的另一个。对面向该对栅电极中另一个的多个多晶半导层中的另一个搀杂，从而形成n-型开关元件的源区和漏区，和辅助电容器的电容器部分；
在栅绝缘薄膜主表面上，形成第二导电层，以覆盖该栅电极；以及
对第二导电层制作图形，以形成分别面向栅电极对的一对接线部分，和面向多晶半导体层的另一个的辅助电容器的辅助电容器部分，它不面向该栅电极对的任何一个。
附图简述
图1是示出根据本发明第一实施例液晶显示装置的说明性横截面图；
图2是示出在制作在图1中示出的液晶显示装置中的一步骤的说明性横截面图，此处把第一导电层形成在传输光的基底上；
图3是显示在制作液晶显示装置中的一步骤的说明性横截面图，此处搀杂在待形成p-沟型薄膜晶体管的源区和漏区的部段上进行；
图4是示出在制作液晶显示装置中的一步骤的说明性横截面图，此处搀杂是在待形成n-沟型薄膜晶体管的源区和漏区，和辅助电容器的电容部分的部段上进行；
图5是示出在制作液晶显示装置中的一步骤的说明性横截面图，此处，把第二金属层形成于栅绝缘薄膜上，以覆盖栅电极；
图6是示出在制作液晶显示装置中的一步骤的说明性横截面图，此处对第二导电层制作图形；
图7是示出在制作液晶显示装置中的一步骤的说明性横截面图，此外，在包含接线部分和电容器接线部分的栅绝缘薄膜上形成夹层绝缘层；
图8是示出在制作液晶显示装置中的一步骤的说明性横截面图，此处，在夹层绝缘层中形成接触小孔；
图9是示出在制作液晶显示装置中的一步骤的说明性横截面图，此处，对形成在夹层绝缘层上以覆盖接触小孔的导电层制作图形；
图10是示出在制作液晶显示装置中的一步骤的说明性横截面图，此处，在夹层绝缘层中形成保持薄膜以覆盖源电极，漏电极和引线电极；
图11是示出根据本发明第二实施例液晶显示装置的说明性横截面图；
图12是示出在制作在图11示出的液晶显示装置中的一步骤的说明性横截面图，此处，在栅绝缘薄膜上形成第一夹层绝缘薄膜，以覆盖栅电极；
图13是示出在制作液晶显示装置中的一步骤的说明性横截面图，此处，在第一夹层绝缘薄膜中形成接触小孔；
图14是示出在制作液晶显示装置中的一步骤的说明性横截面图，此外，在第一夹层绝缘薄膜上形成第二金属层以覆盖接触小孔；
图15是示出在制作液晶显示装置中的一步骤的说明性横截面图，此处，对第二金属层制作图形；
图16是示出在制作液晶显示装置中的一步骤的说明性横截面图，此外，在栅绝缘薄膜上形成第二夹层绝缘层，以覆盖接线部分和电容器接线部分；
图17是示出在制作液晶显示装置中的一步骤的说明性横截面图，此外，在第二夹层绝缘层中形成接触小孔；
图18是示出在制作液晶显示装置中的一步骤的说明性横截面图，此外，对在第二夹层绝缘上形成的，以覆盖这接触小孔的导电层制作图形；以及
图19是示出在制作液晶显示装置中的一步骤的说明性横截面图，此外，在第二夹层绝缘层上形成保护薄膜，以覆盖源电极，漏电极和引线电极。
具体实施方式
首先，参考图1到10，现在描述根据本发明第一实施例液晶显示装置的结构。
在图1到10中，作为平板显示型的液晶显示装置1是一种薄膜晶体管型的液晶显示装置，它包括大致上做成矩形平板的阵列基底2。阵列基底2包括玻璃基底3，它是起着大致上透明的如矩形平板那样的绝缘基底作用的透明基底。在玻璃基底3的作为主表面中之一的上表面上，形成一层内涂层，它是一叠氮化硅薄膜，氧化硅薄膜等。
每个对液晶显示装置都起着n-型开关元件作用的多个n-沟(n-ch)型薄膜晶体管(TFT)4形成于内涂薄层上的基体中。此外，每个对液晶显示装置都起着p-型开关元件作用的多个p-沟(p-ch)型薄膜晶体管(TFT)5，每个都起着辅助电容器作用的多个象素辅助电容器6，形成于内涂薄层上的基体中。
此外，各个薄膜晶体管4和晶体管5中的有关一个被构成对配置，以形成一象素结构元件。每对薄膜晶体管4和有关的薄膜晶体管5包括多晶硅层11，它是在内涂层上形成的多晶半导体层。多晶硅层11由用激光束退火的无定形硅形成的多晶硅制成，这无定形硅是一种无定形半导体。多晶硅层11包括在多晶硅层的中央部段处设置的沟道区12，并用作激活层。在沟道区12的两侧，分别形成彼此面对的源区13和漏区14，它们是n+ -区或p+ -区。
作为具有绝缘性质的氧化硅薄膜的栅绝缘薄膜15被层叠在内涂层上，以覆盖沟道区12，源区13和漏区14。此外，由第一金属层72制成，用作第一导电层的栅电极16，被层叠在栅绝缘薄膜15的一部段上，与沟道区12相对。第一金属层72由含钼(Mo)的合成制成，更准确地说，是钼-钨(MoW)。有关的栅电极16，通过栅绝缘薄膜15面向薄膜晶体管4和5的沟道区12，工具有与沟道区12的宽度大致相同的宽度。
在各个栅电极16上，层叠用途栅接线的接线部分17。接线部分17由用作第二导电层的第二金属层73制成。各接线部分17与各有关的栅电极16电连接，并是设置在栅电极之间的接线部分，具有与各栅电极16的宽度相同的宽度。注意，各接线部分17由具有电阻值低于各栅电极16电阻值的材料制成。
同时，在延伸到薄膜晶体管4和5的内涂层上，层叠由多晶硅制成的象素辅助电容器6。象素辅助电容器6被设置在p-型薄膜晶体管5的附近，它是在相对于薄膜晶体管5的对n-沟型薄膜晶体管4的对面一侧上。
象素辅助电容器6被配置在与形成在玻璃基底3上的薄膜晶体管4和5的同一平面上。象素辅助电容6包括一电容器部分。电容器部分22由通过用激光束退火无定形硅形成的多晶硅制成这无定形硅是一种无定形半导体。在用来形成各薄膜晶体管4和5的多晶硅层11的同一步骤中，形成电容器部分22。并被层叠在内涂层上。
在内涂层上层叠栅绝缘薄膜15，以覆盖电容器部分22。在对电容器部分22相对的栅绝缘薄膜15的一部分上，层叠由第二金属层73制成的电容器接线部分23。注意，第二金属层73与薄膜晶体管4和5的金属层是同一薄层。电容器接线部分23被配置在电容器部分22的宽度方向上的电容器部分22的一侧上，它是在p-沟型薄膜晶体管5侧。换句话说，电容器接线部分23被配置在相对于电容器部分22在它的宽度方向上的中央部分来说，更靠近p-沟型薄膜晶体管5的位置上。
各个这样形成的电容器接线部分23，通过在电容器接线部分23和有关的电容器部分22之间的有关栅绝缘薄膜15，在它本身和有关电容器部分22之间形成一电容器。在同一步骤中形成各电容器接线部分23并由与薄膜晶体管4和5的接线部分17的相同材料制成。所以，电容器接线部分23具有的电阻值比薄膜晶体管4和5的接线部分17的电阻值低。
一层具有绝缘性质、用作氧化硅薄膜的夹层绝缘薄膜31被层叠在栅绝缘薄膜15上，以覆盖各电容器接线部分23和薄膜晶体管4和5的接线部分17。在夹层绝缘薄膜31和栅绝缘薄膜15中，分别形成接触小孔32，33，34，35和36，作为导电部分接通这些薄膜。
在薄膜晶体管4的源区13和漏区14上，形成接触小孔32和33，它们位于n-沟型薄膜晶体管4栅电极16的有关侧上。打通接触小孔32是与n-沟型薄膜晶体管4的源区13连通，而打通接触小孔33是与n-沟型薄膜晶体管4的漏区14连通。
在薄膜晶体管5的源区13和漏区14上，形成接触小孔34和35，它们位于p-沟型薄膜晶体管5栅电极16的有关侧上。打通接触小孔34是与p-沟型薄膜晶体管5的源区13连通，而打通接触小孔35是与p-沟型薄膜晶体管5的漏区14连通。打通接触小孔36是与象素辅助电容器6的电容器部分22连通。
源电极41被层叠在与n-沟型薄膜晶体管4源区13连通的接触小孔32中。源电极41是用作导电层的信号线。通过接线小孔32把源电极41电连接到n-沟型薄膜晶体管4的源区13。漏电极42被层叠在与n-沟型薄膜晶体管4漏区14连通的接触小孔33中。漏电极42是用作导电层的信号线。通过接触小孔33把漏电极42电连接到n-沟型薄膜晶体管4的漏区14。
源电极43被层叠在与p-沟型薄膜晶体管5源区13连通的接触小孔34中。源电极43是用作导电层的信号线。通过接触小孔34把源电极43电连接到p-沟型薄膜晶体管5的源区13。源电极44被层叠在与p-沟型薄膜晶体管5漏区14连接的接触小孔35中。漏电极44是用作导电层的信号线。通过接触小孔33把漏电极44电连接到p-沟型薄膜晶体管5的漏区14。引线电极45被层叠在与象素辅助电容器6的电容器部分22连通的接触小孔36中。引线电极45是由用作栅引线接线的导电层制成。
另一方面，保护薄膜51被层叠在包含薄膜晶体管4和5的源电极41与43和漏电极42与44，以及象素辅助电容器6的引线电极45的夹层绝缘薄膜31上，好象覆盖各薄膜晶体管4和5以及象素辅助电容器6那样。在保护薄膜51中打通接触小孔52以穿通该薄膜来制作导电部分。打通接触小孔52与象素辅助电容器6的引线电极45连通。
在保护薄膜51上层叠多个象素电极53，以覆盖接触小孔52。通过接触小孔52把象素电极53电连接到引线电极45。就是说，通过引线电极45，把象素电极53电连接到象素辅助电容器6的电容器部分22。象素电极53由薄膜晶体管4和5中的任何一个控制。此时，在包括象素电极53的保护薄膜51上层叠匹配薄膜54。
另一方面，成矩形板状在对面的基底61被配置在阵列基底2的对面。在对面的基底61包括玻璃基底62，它是具有矩形板形状、用作大致透明的绝缘基底的透明基底。把在对面的电极63设置在玻璃基底62的面向阵列基底2的一侧的主表面上。此外，在对面的基底63上层叠匹配薄膜64。而且，液晶65被容纳在对面的基底61的匹配薄膜64和阵列基底2的匹配基底54之间。
接下来，将描述根据第一实施例的一种制作阵列基底的方法。
首先，采用CVD(化学气相沉积)方法，在玻璃基底3上形成厚度为50nm的无定形硅薄膜。无定形硅薄膜由无定形硅制成，它是一种无定形半导体。然后，把激态基态复合的激光束施加到在玻璃基底3上的无定形硅薄膜(即，用激光束退火)用于晶化，以把无定形硅薄膜转变为多晶硅薄膜71，它是多晶半导体层。此外，较佳的是，应把多晶硅薄膜71的厚度在40nm到80nm的范围内。
接下来，通过搀杂把乙硼烷B2H5)注入多晶硅薄膜71中，并通过光刻步骤做成象小岛那样的形式。此处，注入到多晶硅薄膜71的硼浓度被设定到多于1016/cm3和少于1017/cm3。随着把硼注入到多晶硅薄膜71，各薄膜晶体管4和5的阀电压变得可控制。
此外，通过PE(加强的等离子体)-CVD法，在包括象小岛那样的多晶硅薄膜71上形成厚度为100nm的栅绝缘薄膜15。
接下来，如图2所示，在栅绝缘薄膜15上，形成具有厚度为300nm的钼-钨合金(MoW)，从而形成用作第一导体层的第一金属层72。钼-钨合金(MoW)产生各薄膜晶体管4和5的栅电极16。此处，第一金属层72的薄层电阻是0.5Ω/cm2。注意，除钼-钨(MoW)以外，还可通过形成钼-钼(MoTa)薄膜制成第一金属层72。
此后，用光刻方法，对在该图中未示出的抗蚀层制作图形，来覆盖不包括在p-沟薄膜晶体管5的栅电极16两侧的产生源区13和漏区14部分的部段。随后，通过使用包含氟和氧的混合气体的等离子体腐蚀第一金属层72，以除去在薄膜晶体管5的多晶硅层11两侧上的部分。此处，p-沟栅电极16的接线宽度被在大于1.0μm和小于2.0μm。
在等离子体腐蚀之后，用有机碱性溶液除去在栅绝缘薄膜15上的抗蚀层。
于是，如图3所示，用在等离子体腐蚀后仍留着的第一金属层72，通过搀杂，把p-型搀杂剂即乙硼烷(B2H5)注入到产生p-沟型薄膜晶体管5的源区13和漏区14。注意，进行乙硼烷的搀杂，降低多晶硅层11的电阻值，并具有与金属的欧姆接触。乙硼烷到多晶硅层11的注入是在加速电压为50KeV和剂量为1015cm-2下进行的。
接下来，用光刻工艺对在该图中未示出的抗蚀层制作图形，以覆盖产生n-沟型薄膜晶体管4，和p-沟型薄膜晶体管5的栅电极16的部分。然后，通过用含有氟和氧的混合气体的等离子体来腐蚀第一金属层72，以除去产生n-沟型薄膜晶体管4的源区13和漏区14，和象素辅助电容器6的部分。此处，n-沟型薄膜晶体管4的栅电极16的接线宽度也被设定到大于1.0μm和小于2.0μm。
在等离子体腐蚀之后，用有机碱性溶液除去在栅绝缘薄膜15上的抗蚀层。
然后，如图14所示，用光刻工艺，对抗蚀层70，在产生于第一金属层72中的n-沟薄膜晶体管4的栅电极16，和p-沟薄膜晶体管5的部分制作图形。然后，把n-型搀杂剂，即(PH3)通过搀杂，注入到产生n-沟型薄膜晶体管4的源区13与漏区14的多晶硅层11和象素辅助电容器6的电容器部分22的部分。注意，磷化氢到多晶硅层11的注入是在加速电压为70Kev和剂量当量为1015cm-2下进行的。
此处，为了把n-沟型薄膜晶体管4制成LDD(轻搀杂的漏)结构，对产生n-沟型薄膜晶体管4的第一金属层72的部分再次腐蚀以减少它的厚度是可能的，并轻搀杂n-型搀杂剂以形成n-区。
随着使用产生n-沟型薄膜晶体管4栅电极16的第一金属层72作为同一掩膜，可进行重搀杂和轻搀杂这两种搀杂。所以，可减小LDD区的长度，来进一步改善n-沟型薄膜晶体管4的晶体管特性(离子性质)。
此后，各n-沟薄膜晶体管4和p-沟薄膜晶体管5的源区13和漏区14，和象素辅助电容器6的电容器部分22，在温度高于400℃和低于500℃下经受退火，从而激活源区13，漏区14和电容部分22，此处，p-沟型薄膜晶体管5的各p+区，即，源区13和漏区14，的薄层电阻被设定到3KΩ/cm2，和n-沟型薄膜晶体管4的各n+区，即源区13和漏区14的薄层电阻被设定到2KΩ/cm2。
接下来，如图5所示，在包括薄膜晶体管4和5的栅电极16的栅绝缘薄膜15上直接形成第二金属层73，第二金属层73由低电阻材料薄膜制成，并用作产生使晶体管4和5的栅电极16波此连接的接线部分17，和象素辅助电容器6的电容器接线部分23的第二导电层。
应注意，第二金属层73具有厚度分别为50nm/300nm/75nm的钛(Ti)/铝-铜(AlCu)/钛(Ti)的三层层叠结构。第二金属层73的薄层电极被设定为0.12Ω/cm2。可能有另外的方法，即第二金属层73具有钛(Ti)/氮化钛(TiN)铝-铜(AlCu)/钛(Ti)氮化钛(TiN)的五层结构，或者，其中把铝-铜由纯铝替代(即例如，Ti/Al/Ti)的结构，或者，铝-钕(AlNd)/钼(Mo)的结构。
此后，如图6所示，对第二金属层73在光刻工艺中制作图形，以形成连接第一金属层72的栅电极接线部分17和电容接线部分23。此处，如果第二金属层73包含铝(Al)或铝-铜(AlCu)，则用以氯为基的金属气体进行干腐蚀。如果第二金属层73包含铝-钕(AlNd)，则实行湿腐蚀。
接下来，如图7所示，用PE-CVD法，在包括接线部分17和电容器接线部分23的栅绝缘薄膜15上，形成具有厚度为600nm的二氧化硅薄膜，用作夹层绝缘薄膜31。
接着，如图8所示，用光刻工艺，制作分别连接到各薄膜晶体管4和5的源区13和漏区14，和象素辅助电容器6的电容器部分22的接触小孔32，33，34，35和36。
此后，用溅射法，在包括各接触小孔32，33，34，35和36的夹层绝缘薄膜31上形成，例如，具有厚度为50nm的钼(Mo)层和厚度为500nm的铝(Al)层的层叠薄膜。该层叠薄膜用作产生信号线接线的导电层74。
接着，如图9所示，用光刻工艺腐蚀导电层74，以形成源电极41与43，漏电极42与44和引线电极45。此处，在导电层74由诸如铝(Al)或铝-铜(AlCu)的金属材料形成的场合下，通过用氯气体腐蚀来对它制作图形。
此外，如图10所示，用PE-CVD法，在包括源电极41与43，漏电极42与44和引线电极45的夹层绝缘薄膜31的整个表面上，形成具有厚度为500nm的氮化硅薄膜。这氮化硅薄膜是保护薄膜51。
接着，在光刻工艺中腐蚀保护层51，以在保护层51中形成延伸到象素辅助电容器6的引线电极45的接触小孔52。对这腐蚀，使用等离子体腐蚀，它采用四氟化碳(CF4)气体和氧气体。
此后，用溅射，在保护薄膜51上形成象素电极53，它是一种透明的导电薄膜，以覆盖接触小孔52。然后，用光刻工艺和腐蚀工艺，所象素电极53做成象素形状的图形。对象素电极53的腐蚀，使用乙二酸(HOOC-COOH)。
此处，按常规，n-沟型薄膜晶体管和p-沟薄膜晶体管的栅电极被各个形成，以具有双层结构，从而连接由低电阻金属制成的接线部分。在刚才提到的常规情况下，除薄膜形成工艺，光刻工艺和腐蚀工艺之外，把光刻工艺，n+搀杂工艺和抗蚀层除去工艺加在一起作为用于形成第二金属层的工艺。因此，增加了步骤次数，从而降低生产率。
尤其是，在象素辅助电容器由多晶硅栅绝缘薄膜，和栅电极制成的电容器部分制成的场合下，在栅电极形成前，通过搀杂，用作为n-型搀杂剂的磷化氢(P+3)注入到将产生电容器部分的多晶硅层部分是按常规要求的。
作为一种解决办法，第一实施例提出，其中，象素辅助电容器6包括由多晶硅，栅绝缘薄膜15和电容器接线部分23制成的电容器22部分，它是低电阻的接线部分。在本实施例中，用于形成象素辅助电容器6的电容器部分22的n+搀杂操作是在用于形成n-沟型薄膜晶体管4的源区13和漏区14的同一步骤中，于同时进行的。
结果是，可省去包括光刻步骤，n+搀杂步骤和抗蚀层去除步骤的电容器形成工艺。因此，可减小栅电极16的宽度，和降低它们的电阻值，而又把步骤减到最少。总之，液晶显示装置1可获得高的分辨率，高的开度和低的功耗，且在同时，可把由TAB装配的常规存储电路和驱动电路内装于液晶显示装置1中，正如按常规的那样。
此外，把各n-沟型薄膜晶体管4和p-沟型薄膜晶体管S形成得要具有栅电极16和接线部分17的双层结构。所以，必须在热激之前形成的栅电极16，由有热阻力的材料制成，且在热激活之后，用于象素辅助电容器6的电容器接线部分23的长期运转部分的第二金属层73由低电阻材料制成。照这样，可把用于各薄膜晶体管4和5的栅电极16的稳定导线做得很狭并有低的电阻。
正如在上面描述的，要把各薄膜晶体管4和5做得具有双层结构，并改变象素辅助电容器6的结构。具有这个配置，可降低薄膜晶体管4和5栅电极16的电阻，同时把用于形成阵列基底2的步骤在次数方面的增加抑制到最小。
接下来，参考图11到19，将讨论本发明第二实施例液晶显示装置的结构。
除了下面的各方面之外，示于图11到19的液晶显示装置1，基本类似于在图1到10中示出的液晶显示装置1.就是说，在栅绝缘薄膜15上形成第一夹层绝缘薄膜81，在第一夹层绝缘薄膜81中，形成作为连接到有关栅电极16的导电部分的接触小孔82和83。此后，在第一夹层绝缘薄膜81上，形成第二金属层73以覆盖接触小孔82和83。
换句话说，液晶显示装置1具有这样一种结构，这结构要把夹层绝缘薄膜31形成得要有第一夹层绝缘薄膜81和第二夹层绝缘薄膜84的两层组成部分，并在第一夹层绝缘薄膜81和第二夹层绝缘薄膜84之间形成第二金属层73。即，在液晶显示装置1中，形成第一金属层72，然后通过第一夹层绝缘薄膜81形成第二金属薄层73。
在栅绝缘薄膜15上，层叠第一夹层绝缘薄膜81，以覆盖各栅电极16。此外，在第一夹层绝缘薄膜81中，形成接触小孔82和83，并在固定于有关栅电极16上的位置处，以垂直于表面方向的方向穿过。各接触小孔82和83具有与栅电极16的宽度相同的宽度。在接触小孔82和83中，分别形成接线部分17。把各接线部分17电连接到栅电极16中有关的一个。
在第一夹层绝缘薄膜81上层叠第二夹层绝缘薄膜84，以覆盖接线部分17和电容器接线部分23。在第二夹层绝缘薄膜84，第一夹层绝缘薄膜81和栅绝缘薄膜15中，打通接触小孔32，33，34，35和36，在垂直于各表面方向的纵向方面上，以上下的方向穿透这些薄膜的每一层。
接下来，将描述根据第二实施例的制作阵列基底的方法。
注意，直至在栅绝缘薄膜15上，栅电极16的形成，与示于图2到4的第一实施例的步骤是相似的。
在那个步骤之后，如图12所示，用PE-CVD方法，在栅绝缘薄膜15上形成具有厚度为50nm，产生第一夹层绝缘薄膜81的氧化硅层，以覆盖栅电极16。此外，第一夹层绝缘薄膜81的厚度是这样来确定的。使得象素辅助电容器6的电容值大于在产品说明书上指出的电容值。
接下来，如图13所示，为了与有关栅电极16耦合，通过光刻步骤，在第一夹层绝缘薄膜81中，形成接触小孔82和83。
此后，如图14所示，在第一夹层绝缘薄膜81上，形成由产生连接栅电极16的接线部分17，和象素辅助电容器6的电容器接线部分23的低电阻材料薄膜制成的第二金属层73，以覆盖接触小孔82和83。接着，如图15所示，光刻步骤和腐蚀步骤按这个顺序进行。在这里进行的光刻步骤和腐蚀步与第一实施例的这两个步骤是类似的。
此外，如图16所示，在第一夹层绝缘薄膜81上，形成用作第二夹层绝缘薄膜84的，具有厚度为600nm的氧化硅薄膜，以覆盖各接线部分17和电容器接线部分23。
此后，如图17所示，通过光刻工艺，分别在第二夹层绝缘薄层84，第一夹层绝缘薄膜81和栅绝缘薄膜15中，形成在那里穿透的多个接触小孔32，33，34，35和36。
接着，如图18所示，在第二夹层绝缘薄膜84上，形成用作信号线接线部分的导电层74，以覆盖每个这些接触小孔32，33，34，35和36。然后，用光刻工艺腐蚀导电层74，以形成源电极41和43，漏电极42和44，以及引线电极45。
接下来，如图19所示，用PE-CVD方法，在夹层绝缘薄膜71的整个表面上，形成产生保护薄膜51的氮化硅薄膜，以覆盖电极41和43，漏电极42和44，以及引线电极45。
此后，用光刻工艺腐蚀保护薄膜51，以形成接触小孔52，然后，在包括接触小孔52的保护薄膜51上，形成象素电极53。
正如在上面描述的，根据第二实施例，要把夹层绝缘薄膜31形成具有第一夹层绝缘薄膜81和第二夹层绝缘薄膜84的双层结构。所以，与第一实施例相比，加工步骤数比用于形成接触小孔82和83的步骤数较大。但是，在同时，当在腐蚀第二金属层73时，第一金属层72的栅电极16由第一夹层绝缘薄膜81保护。结果，在本实施例中，不需进行高选择比的腐蚀，从而，对第二金属层73，使它有可能简化腐蚀工艺。
当通过腐蚀形成第一金属层72的栅电极16时，栅绝缘薄膜15被过度腐蚀达30nm。所以，在形成高性能薄膜晶体管4和5，以包括这些栅电极16和栅绝缘薄膜15的场合下，这过度腐蚀的栅绝缘薄膜15造成产生象素辅助电容器6的栅绝缘薄膜15部分的厚度变薄的问题。
在通过激光退火形成多晶硅薄膜71的场合下，在多晶硅薄膜71的表面上，可能不合乎需要地形成投影。所以，如果产生象素辅助电容器6的电容器部分22的栅绝缘薄膜15部分的厚度，由多晶硅薄膜71形成的电容器部分和由第二金属层73形成的电容接线部分23不是彼此充分地绝缘的话，从而在电容器部分22和电容器接线部分23之间造成泄漏。结果，在液晶显示装置1中引起点缺陷，它可导致产量的降低。
所以，用这第二实施例，可改善生产率，特别是在用于液晶显示装置1的栅绝缘薄膜15厚度是小的场合下(例如，90nm或更小)。
应注意，在上面描述的各实施例中，在象素辅助电容器6的电容器部分22和电容器接线部分23之间的电容被用作用于驱动液晶显示装置1的电路部分电容器。
第一金属层72可由含钼的中外合金形成，即，钼-钨(HoW)和钼-钽(MoTa)中的任何一种
第二金属层73可由含铝(Al)的合金的层叠薄膜制成，即，铝(Al)和铝-铜，和钼(Mo)，钛(Ti)与氮化钛(TiN)中的至少一种。
工业适用范围
用本发明可分别收缩和降低栅接线的厚度和电阻，同时把加工步骤数抑制到最小，所以可获得高清晰度、高孔径和低功耗的液晶显示装置。同时，成为有可能生产包括配备用TAB常规方法装置的存储电路和驱动电路的薄膜晶体管的液晶显示装置。

Claims (9)

1.一种阵列基底，包括：
透明基底；
多个多晶半导体层，设置在透明基底的一个主表面上；
栅绝缘薄膜，设置在透明基底的该主表面上，以覆盖这多个多晶半导体层；
第一导电层，设置成经由该栅绝缘薄膜面向该多个多晶半导层中的一个；以及
第二导电层，包括设置在该第一导电层的一个主表面上并电连接到该第一导电层的接线部分，和设置成经由该栅绝缘薄膜，面向这多个多晶硅半导体层中的任何另外一个的电容器接线部分，并在这多个多晶半导体层中的该另外一个和电容器接线部分的本身之间形成电容。
2.根据权利要求1所述阵列基底，其特征在于，其中该第二导电层具有的电阻值比第一导电层的电阻值低。
3.根据权利要求1所述阵列基底，其特征在于，其中该第一导电层由含钼的合金制成，和该第二导电层由含铝的合金制成。
4.根据权利要求1所述阵列基底，其特征在于，其中该第一导电层由钼-钨和钼-钽中的一个制成，和该第二导电层由铝与铝-铜中的至少一个，和钼，钛与氮化钛中的至少一个层叠薄膜制成。
5.根据权利要求1所述的阵列基底，其特征在于，其中面向电容器接线部分的该多晶半导体层用p-型搀杂剂和n-型搀杂剂中的任何一个来搀杂。
6.一种液晶显示装置，包括：
阵列基底，根据权利要求1至5之一形成；
对面基底，面向该阵列基底设置；以及
液晶，在该对面基底和该阵列基底之间引入。
7.一种制作阵列基底的方法，包括：
在透明基底的一个主表面上形成多个多晶半导体层；
在该透明基底的该主表面上形成栅绝缘薄膜，以覆盖该多个多晶半导体层；
在该栅绝缘薄膜的一个表面上形成第一导电层；
在该第一导电层制作图形，从而形成面向该多个多晶半导体层中的有关一个的一对栅电极；
用该对栅电极中的有关一个，对面向该对栅电极中的有关一个的多晶半导体层中的一个搀杂，从而形成p-型开关元件的源区和漏区；
用该对栅电极中的另一个，对面向该对栅电极中的另一个的多晶半导体层中的另一个掺杂，且不面向该对栅电极中的任何一个的多晶半导体层中的某另一个搀杂，从而形成n-型开关元件的源区和漏区和辅助电容器的电容器部分；
在该栅绝缘薄膜的该主表面上形成第二导电层以覆盖该对栅电极；以及
对该第二导电层制作图形，以形成分别面向该对栅电极的一对接线部分和面向多晶半导体层的某另一个的该辅助电容器的辅助电容器部分，它不面向该对栅电极的任何一个。
8.根据权利要求7所述的制造阵列基底的方法，其特征在于，其中该第二导电层被直接形成在该栅绝缘薄膜的该主平面上，来包括多个栅电极。
9.根据权利要求7所述的制造阵列基底的方法，其特征在于，还包括：
在该栅绝缘薄膜的该主表面上形成夹层绝缘薄膜，以覆盖多个栅电极；
在该夹层绝缘薄膜中形成多个连接到该多个栅电极的导电部分；以及
在该夹层绝缘薄膜上形成第二导电层以覆盖该多个导电部分，从而把该第二导电层电连接到该多个栅电极。
CN 200480003008 2003-08-18 2004-08-12 阵列基底液晶显示装置和制作阵列基底的方法 Pending CN1745480A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP294583/2003 2003-08-18
JP2003294583A JP4723800B2 (ja) 2003-08-18 2003-08-18 アレイ基板の製造方法

Publications (1)

Publication Number Publication Date
CN1745480A true CN1745480A (zh) 2006-03-08

Family

ID=34191046

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 200480003008 Pending CN1745480A (zh) 2003-08-18 2004-08-12 阵列基底液晶显示装置和制作阵列基底的方法

Country Status (5)

Country Link
JP (1) JP4723800B2 (zh)
KR (1) KR20060036372A (zh)
CN (1) CN1745480A (zh)
TW (1) TWI288845B (zh)
WO (1) WO2005018006A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100414367C (zh) * 2006-11-01 2008-08-27 友达光电股份有限公司 液晶显示结构及其制造方法
US7616267B2 (en) 2006-06-19 2009-11-10 Au Optronics Corp. Pixel structure for flat panel display
CN105428366A (zh) * 2014-09-15 2016-03-23 三星显示有限公司 薄膜晶体管阵列基板、其制造方法和显示装置

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5060738B2 (ja) * 2006-04-28 2012-10-31 株式会社ジャパンディスプレイイースト 画像表示装置
JP2010039444A (ja) * 2008-08-08 2010-02-18 Toshiba Mobile Display Co Ltd 表示装置
JP5330124B2 (ja) * 2009-07-02 2013-10-30 株式会社ジャパンディスプレイ 光センサ内蔵画像表示装置
WO2013183495A1 (ja) * 2012-06-08 2013-12-12 シャープ株式会社 半導体装置およびその製造方法
KR101724278B1 (ko) * 2014-12-02 2017-04-10 엘지디스플레이 주식회사 인셀 터치 액정 디스플레이 장치
KR20180079503A (ko) * 2016-12-30 2018-07-11 삼성디스플레이 주식회사 도전 패턴 및 이를 구비하는 표시 장치

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0613615A (ja) * 1992-04-10 1994-01-21 Fujitsu Ltd 半導体装置の製造方法
JPH07104312A (ja) * 1993-09-30 1995-04-21 Sanyo Electric Co Ltd 液晶表示装置の製造方法
JPH07318978A (ja) * 1994-05-20 1995-12-08 Sony Corp 表示素子用薄膜トランジスタアレイ
JPH08213626A (ja) * 1995-01-31 1996-08-20 Sony Corp 薄膜半導体装置及びその製造方法
JPH1096956A (ja) * 1996-09-24 1998-04-14 Toshiba Corp 液晶表示装置及びその製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7616267B2 (en) 2006-06-19 2009-11-10 Au Optronics Corp. Pixel structure for flat panel display
US7755708B2 (en) 2006-06-19 2010-07-13 Au Optronics Corp. Pixel structure for flat panel display
CN100414367C (zh) * 2006-11-01 2008-08-27 友达光电股份有限公司 液晶显示结构及其制造方法
CN105428366A (zh) * 2014-09-15 2016-03-23 三星显示有限公司 薄膜晶体管阵列基板、其制造方法和显示装置
CN105428366B (zh) * 2014-09-15 2021-03-09 三星显示有限公司 薄膜晶体管阵列基板、其制造方法和显示装置

Also Published As

Publication number Publication date
JP2005064337A (ja) 2005-03-10
TW200510851A (en) 2005-03-16
JP4723800B2 (ja) 2011-07-13
TWI288845B (en) 2007-10-21
WO2005018006A1 (ja) 2005-02-24
KR20060036372A (ko) 2006-04-28

Similar Documents

Publication Publication Date Title
CN1051882C (zh) 绝缘栅薄膜晶体管
CN1106694C (zh) 半导体器件
CN1052575C (zh) 半导体器件及其制造方法
CN1196201C (zh) 薄膜晶体管及其制造方法、薄膜晶体管阵列基板、液晶显示装置以及电致发光型显示装置
JPH07302912A (ja) 半導体装置
CN1877448A (zh) 蚀刻剂及使用蚀刻剂制造布线及薄膜晶体管基板的方法
CN1819217A (zh) 有源矩阵衬底及其制造方法
CN101064318A (zh) 用于显示设备的薄膜晶体管阵列面板及其制造方法
CN1573453A (zh) 显示装置及其制造方法
CN1776513A (zh) 薄膜晶体管阵列面板及其制造方法
CN1678952A (zh) 包括薄膜电路元件的电子器件的制造
CN1151085A (zh) 半导体器件及其制造方法
CN1893092A (zh) 薄膜晶体管衬底及其制造方法
CN1913146A (zh) 薄膜导体及其制造方法
CN101038930A (zh) 有机场致发光装置及其制造方法、电子设备
TWI400804B (zh) 多層薄膜，包含該多層薄膜之薄膜電晶體陣列面板，以及該面板之製造方法
US20130300283A1 (en) Flat panel display and method of manufacturing the same
CN1841779A (zh) 薄膜晶体管、薄膜晶体管阵列面板及其制造方法
CN111837240A (zh) 薄膜晶体管及其制造方法、阵列基板和显示装置
CN1828910A (zh) 薄膜晶体管阵列面板
CN1745480A (zh) 阵列基底液晶显示装置和制作阵列基底的方法
TW200302386A (en) Semiconductor display device, method for making the same, and active matrix type display device
CN1637548A (zh) 透射反射型液晶显示器件及其制造方法
JP5328015B2 (ja) 画像表示システム及びその製造方法
CN1444083A (zh) 液晶显示器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication