JP2010039444A - 表示装置 - Google Patents
表示装置 Download PDFInfo
- Publication number
- JP2010039444A JP2010039444A JP2008205843A JP2008205843A JP2010039444A JP 2010039444 A JP2010039444 A JP 2010039444A JP 2008205843 A JP2008205843 A JP 2008205843A JP 2008205843 A JP2008205843 A JP 2008205843A JP 2010039444 A JP2010039444 A JP 2010039444A
- Authority
- JP
- Japan
- Prior art keywords
- wiring layer
- scanning line
- wiring
- line
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】 確実に走査線の低抵抗化を図ることが可能な表示装置を提供する。
【解決手段】 アレイ基板2上に層間絶縁膜を介して3層以上の配線層が形成されている。アレイ基板2側から数えて2層目の配線層(第2走査線25)が走査線として用いられ、3層目以上の配線層が信号線29として用いらる。1層目の配線層(第1走査線24)と2層目の配線層(第2走査線25)は電気的に接続され、走査線として機能する。
【選択図】 図3
【解決手段】 アレイ基板2上に層間絶縁膜を介して3層以上の配線層が形成されている。アレイ基板2側から数えて2層目の配線層(第2走査線25)が走査線として用いられ、3層目以上の配線層が信号線29として用いらる。1層目の配線層(第1走査線24)と2層目の配線層(第2走査線25)は電気的に接続され、走査線として機能する。
【選択図】 図3
Description
本発明は、アレイ基板の配線層が多層構成とされた表示装置に関するものであり、特に、走査線を低抵抗化するための技術に関する。
液晶表示装置は、薄型、軽量、低消費電力等の優れた特徴を有する平面表示装置であることから、いわゆるPDAや携帯電話等のようなモバイル機器や、パーソナルコンピュータの表示部、さらには液晶テレビ等、広範な用途に用いられている。
前記液晶表示装置は、液晶層が一対の表示パネル基板、すなわちアレイ基板及び対向基板間に挟持された構造の液晶表示パネルを有しており、前記アレイ基板と対向基板の間に画素毎に選択的に電圧を印加することで液晶層が制御され、画像の表示が行われる。ここで、例えばアクティブマトリクス型液晶表示パネルでは、アレイ基板に、アモルファスシリコンやポリシリコン半導体を用いて薄膜トランジスタ(TFT)がスイッチング素子として形成されるとともに、このスイッチング素子と接続される画素電極、走査線、信号線等が形成される。一方、対向基板には、酸化錫インジウム(ITO)等からなる対向電極やカラーフィルター等が形成される。
前述の構成を有する液晶表示装置においては、駆動回路の集積化に伴い、回路遅延や書き込み不足といった問題があり、配線層の低抵抗化が求められている。そこで、一般的には、信号線等の配線の膜厚を厚くすることが行われており、これにより配線の低抵抗化を実現するようにしている。
ところで、アクティブマトリクス型の表示装置では、アレイ基板上に走査線と信号線が形成されており、信号線に関しては、例えばAl等の低抵抗金属材料により形成されているので、膜厚の増加により低抵抗化を実現することができる。これに対して、走査線の場合、薄膜トランジスタのゲート線と同一の配線層として形成され、プロセス上の要求からWやMo等の高融点金属材料を用いる必要があり、低抵抗の金属材料を用いることができないという問題がある。
したがって、走査線の抵抗を下げるためには、例えば走査線となる配線についても膜厚を厚くすること、あるいは走査線の線幅を太くすること等の方法が必要となるが、高融点金属材料からなる走査線の膜厚を厚くすると、層間絶縁膜のクラック、上層配線の断線等による歩留まりの低下が問題になる。また、走査線の線幅を太くすることは、液晶表示装置のような透過型の表示装置では開口率の低下に繋がり、やはり大きな問題となる。
このような状況から、信号線や走査線に補助配線を形成し、配線の抵抗を低減する試みがなされている(例えば、特許文献1等を参照)。特許文献1には、薄膜トランジスタを利用した回路が設けられた半導体装置において、回路中に設けられた配線や回路と接続された配線が、層間絶縁膜を介して設けられた補助配線と電気的に並列接続して構成されていることを特徴とする半導体装置が開示されている。そして、前記特許文献1には、表示部であるアクティブマトリクス回路の信号線(ソース線)及び走査線(ゲイト線)の双方において、補助配線を形成し、配線の電気抵抗を低減した例も開示されている。
特開平10−198292号公報
しかしながら、特許文献1記載の発明では、基本的には配線層が1層であり、交差する配線があった場合、前記補助配線が分断される形になり、例えば走査線全体の低抵抗化を実現することができないという問題がある。補助配線が分断された部分では、配線が従来通りの単層で構成されており、この部分での抵抗値が配線全体の抵抗値に影響を及ぼす。
本発明は、このような従来の実情に鑑みて提案されたものであり、交差する配線があった場合にも確実に走査線全体の低抵抗化を図ることが可能な表示装置を提供することを目的とし、さらには、動作周波数の向上、開口率の向上、歩留まりの向上等を実現することが可能な表示装置を提供することを目的とする。
前述の目的を達成するために、本発明の表示装置は、アレイ基板上に層間絶縁膜を介して3層以上の配線層が形成されてなり、アレイ基板側から数えて2層目の配線層が走査線として用いられ、3層目以上の配線層が信号線として用いられていることを特徴とする。
本発明の表示装置では、例えば1層目の配線層をゲート線として用い、2層目の配線層を走査線として用いることで、走査線に関して材料の制約がなくなる。したがって、例えば2層目の配線層を低抵抗金属材料で形成することで、走査線全体の低抵抗化を図ることが可能である。特に、1層目の配線層と2層目の配線層を電気的に接続し、これを走査線として機能させれば、より一層の低抵抗化が図られる。
また、本発明では、配線が3層以上の配線層によって構成されているので、例えば信号線と走査線を異なるレイヤー(配線層)とすれば、これらを自由に交差させることができる。前記のように1層目の配線層と2層目の配線層(補助配線)を電気的に接続し走査線とする場合に、例えば信号線と走査線とが交差する部分においても補助配線である2層目の配線層を分断する必要がない。
本発明によれば、確実に走査線の低抵抗化を実現することができる。走査線の低抵抗化は、表示装置の動作周波数の向上に寄与する。また、走査線の線幅を太くする必要がないので、開口率を向上することができる。さらに、ゲート線となる1層目の配線層(高融点金属材料により形成される配線層)の膜厚を厚くする必要がないので、歩留まりの低下を解消することができる。さらにまた、本発明の表示装置では、配線が3層以上の配線層により構成されているので、例えば周辺回路を集積化することが可能であり、非表示エリアの面積を縮小することが可能である。
以下、本発明を適用した表示装置の実施形態について、図面を参照して詳細に説明する。なお、以下においては、表示装置の一種である液晶表示装置及びこれに用いられるアレイ基板を例にして説明する。
先ず、液晶表示装置の概略構成について説明する。液晶表示装置は、図1に示すように、アレイ基板2と対向基板3により構成される液晶表示パネル1を備え、これらアレイ基板2と対向基板3の間の液晶層を、アレイ基板2上に形成された薄膜トランジスタ(画素トランジスタ)をスイッチング素子として駆動することで、画像の表示が行われる。
ここで、表示部である表示領域Hにおいては、アレイ基板2に各画素に対応して画素電極がマトリクス状に形成されるとともに、画素電極の行方向に沿って走査線が形成され、列方向に沿って信号線が形成されている。さらに、各走査線と信号線の交差位置に前記画素トランジスタが形成されている。
一方、アレイ基板2の周辺領域(液晶表示パネル1の額縁領域)には、アレイ基板2に配列形成される信号線に駆動信号を供給する信号線駆動回路4や、走査線に駆動信号を供給する走査線駆動回路5等の駆動回路が形成されている。これら駆動回路は、複数の薄膜トランジスタと、これら薄膜トランジスタ接続される配線等から構成されている。
図2は、前記液晶表示装置の概略的な回路構造の一例を示すものである。液晶表示装置は、前述の通り、液晶表示パネル1を備えており、さらにはこの液晶表示パネル1を制御する外部制御回路11を備える。液晶表示パネル1は、液晶層LQが一対の表示パネル基板、すなわちアレイ基板2及び対向基板3間に保持される構造を有し、外部制御回路11は、本例の場合、液晶表示パネル1から独立した回路基板上に配置されている。
アレイ基板2は、マトリクス状に配置されるm×n個の画素電極PE、複数の画素電極PEの行に沿って形成されるm本の走査線Y(Y1〜Ym)、それぞれの画素電極PEの列に沿って形成されるn本の信号線X(X1〜Xn)、信号線X1〜Xn及び走査線Y1〜Ymの交差位置近傍にそれぞれ配置され例えばNチャネルポリシリコン薄膜トランジスタからなるm×n個の画素スイッチ12、走査線Y1〜Ymに平行に配置され各々対応行の画素電極PEに容量結合した補助容量線CS、走査線Y1〜Ymを駆動する走査線駆動回路3、並びに信号線X1〜Xnを駆動する信号線駆動回路4、及び外部制御回路11とアレイ基板2間の接続に用いられる複数の外部接続パッドOLBを含む。
対向基板3は、m×n個の画素電極PEに対向して配置されコモン電位Vcomに設定される単一の対向電極CEを含む。このコモン電位Vcomは例えば補助容量線CSにも印加される。
外部制御回路11は、例えばモバイル機器等の処理回路から供給されるデジタル映像信号及び同期信号を受取り、画素表示信号Vpix、垂直走査制御信号YCT及び水平走査制御信号XCTを発生する。垂直走査制御信号YCTは走査線駆動回路3に供給され、水平走査制御信号XCTは表示信号Vpixと共に信号線駆動回路4に供給される。走査線駆動回路3は走査信号を1垂直走査(フレーム)期間毎に走査線Y1〜Ymに順次供給するよう垂直走査制御信号YCTによって制御される。信号線駆動回路4は、走査信号により駆動される1水平走査期間(1H)において入力されるデジタル映像信号を直並列変換し、さらにデジタル・アナログ変換した表示信号Vpixをアナログ形式で信号線X1〜Xnにそれぞれ供給するように水平走査制御信号XCTによって制御される。
この液晶表示装置では、液晶層LQがm×n個の画素電極PEにそれぞれ対応してm×n個の表示画素PXに区画され、各表示画素PXが2本の隣接走査線Yと2本の隣接信号線Xとの間にほぼ規定される。表示画面はこれらm×n個の表示画素PXにより構成される。走査線駆動回路3及び信号線駆動回路4は、図1及び図2に示すように、m×n個の表示画素PXの外側に配置され、複数の外部接続パッドOLBはアレイ基板2の周縁に配置される。信号線駆動回路4は、これら外部接続パッドOLBよりも内側に配置される。各画素スイッチ12は対応走査線Yからの走査信号に応答して対応信号線Xからの表示信号Vpixをサンプリングして対応画素電極PEに印加し、この画素電極PEの電位と対向電極CEの電位との電位差に基づいて対応表示画素PXの光透過率を制御する。
前述の通り、液晶表示装置のアレイ基板2には、各画素に対応して画素スイッチとなる薄膜トランジスタ、及び当該薄膜トランジスタに接続される走査線、信号線が形成されている。そこで次に、アレイ基板2上に形成される配線の構成について説明する。
図3は、アレイ基板2の画素形成領域を拡大して示すものである。アレイ基板2上には、図3に模式的に示すように、各画素に対応して薄膜トランジスタ21が形成されている。薄膜トランジスタ21は、島状に形成された多結晶シリコン等の半導体層22を有し、その中央を横切る形でゲート線23が形成されている。ゲート線23を挟んで半導体層22の両側には、ソース領域及びドレイン領域が形成され、その一方がコンタクト部Cを介して画素電極あるいはキャパシタンス(図示は省略する)と接続される。
本実施形態の表示装置においては、アレイ基板3側から見たときに、前記ゲート線23が1層目の配線層として形成されており、このゲート線23と同じ配線層として、ゲート線23と接続される第1走査線24が図中水平方向に形成されている。
前述のように、1層目の配線層は、ゲート線23と第1走査線24とから構成されるが、この1層目の配線層は、プロセス上の要求からWやMo等の高融点金属材料により形成される。
また、前記第1走査線24上には、これに沿う形で第2走査線25が形成されている。この第2走査線25は、図4に示すように、第1走査線24上に第1層間絶縁膜26を介して2層目の配線層として形成されており、第1層間絶縁膜26に形成されたコンタクトホール27を介して第1走査線24と電気的に接続されている。なお、前記コンタクトホール27は、第1走査線24に沿ってスリット状に形成されていてもよいし、第1走査線24に沿って間欠的に複数配列形成されていてもよい。
さらに、第2走査線25上には、第2層間絶縁膜28を介して信号線29が形成されている。この信号線29は、アレイ基板2側から見て3層目の配線層ということになる。信号線29は、前記第1走査線24や第2走査線25に対して直交方向(図中、垂直方法)に交差する形で形成されており、前述の信号線駆動回路4に接続されている。
前記第2走査線25や信号線29は、第1走査線24と異なり、配線材料に制約はない。したがって、これら第2走査線25や信号線29は、例えばAl等の低抵抗金属材料により形成することができる。
以上の配線構造においては、1層目の配線層である第1走査線24と、2層目の配線層である第2走査線25とが電気的に接続され、1本の走査線として機能する。ここで、第2走査線25が低抵抗金属材料により形成されているので、走査線全体の抵抗値が大幅に低いものとなる。第2走査線25は、例えば信号線29等とは異なるレイヤーとして形成されているので、信号線29との交差部分においても分断する必要がなく、走査線全体の抵抗値を大幅に低下させることができる。一方、第1走査線24については、抵抗値を考慮する必要がなく、膜厚を薄くすることができ、線幅も狭くすることができる。
前述の配線構造においては、各配線層の膜厚を適正に設定することが好ましい。例えば1層目の配線層(ここではゲート線23及び第1走査線24)の膜厚をd1、2層目の配線層(ここでは第2走査線25)の膜厚をd2、3層目の配線層(ここでは信号線29)の膜厚をd3とした時に、d1<d2且つd1<d3とすることが好ましい。例えば、1層目の配線層に関して言えば、歩留まり向上の観点から、膜厚はなるべく薄いことが好ましい。2層目及び3層目の配線層に関して言えば、低抵抗化の観点から、膜厚はなるべく厚い方が好ましい。これらの観点から、各配線層の膜厚は前記関係になるように設定することが好ましい。具体的には、例えば1層目の配線層(ここではゲート線23及び第1走査線24)の膜厚d1を100nm、2層目の配線層(ここでは第2走査線25)の膜厚d2を500nm、3層目の配線層(ここでは信号線29)の膜厚d3を500nmとする。走査線(ゲート線)を単一の配線層で形成する場合、300nm程度の膜厚が必要であったことと比較して、1層目の配線層(ここではゲート線23及び第1走査線24)の膜厚d1は大幅に薄くすることが可能である。
以上のような配線構造を有する表示装置においては、走査線が低抵抗化されること等の理由から、種々の効果を得ることが可能である。先ず第1に、第2走査線25に低抵抗金属材料を使用することにより、走査線全体の抵抗値を下げることができ、表示装置の動作周波数を向上することができる。第2に、第2走査線25に低抵抗金属材料を使用することにより、第1走査線24や第2走査線25を細線化することができ、透過型表示装置における開口率を向上することができる。第3に、前記配線構造では、多層の配線層が層間絶縁膜を介して積層された構成であるので、各配線層を独立した配線として使用することができ、周辺回路を集積化して非表示エリアの面積を縮小することが可能である。
第4に、例えばWやMo等の高融点金属材料により形成される1層目の配線層(ここではゲート線23及び第1走査線24)を薄膜化することができるので、以下の理由により歩留まりを向上することができる。すなわち、前記1層目の配線層の薄膜化により、2層目の配線層との間の層間絶縁膜にクラックが生ずる可能性が低減される。また、1層目の配線層が厚い場合、層間絶縁膜には高い被覆性が要求されるが、その制限がなくなり、層間絶縁膜として使用できる材料の選択の幅が拡がる。その結果、層間絶縁膜のクラックが低減される。
さらに、上層配線の断線低減による歩留まり向上も実現される。1層目の配線層が薄膜化により、上層の配線(2層目の配線層や3層目の配線層)が1層目の配線を乗り越える部分での段差が低減され、この乗り越え部分での断線の可能性が低減される。また、1層目の配線層が厚い場合、上層の配線の乗り越え部分での断線防止のため、層間絶縁膜による平坦化等の方法が採られるが、その必要がなくなる。
さらにまた、薄膜トランジスタの特性バラツキ低減という観点からも歩留まり向上を実現することができる。薄膜トランジスタの特性バラツキは歩留まりを低下させるが、1層目の配線層の薄膜化は、下記2つの効果により薄膜トランジスタの特性バラツキを低減させる。先ず、1層目の配線層は、薄膜トランジスタのゲートメタル(ゲート線23)となるが、これを薄膜化することによりエッチング時の加工バラツキが低減する。これにより薄膜トランジスタのL長のバラツキが低減され、結果として薄膜トランジスタの特性バラツキが低減される。また、薄膜トランジスタのソース/ドレイン部への不純物の注入は、寄生容量の低減のためゲートメタル加工後に行われ、ゲート絶縁膜を介してのイオン注入となる。したがって、イオン注入時のゲート絶縁膜の膜厚のバラツキは不純物濃度のバラツキに繋がる。ゲート絶縁膜の膜厚バラツキは、(a)ゲート絶縁膜成膜時のバラツキと、(b)ゲートメタルのエッチング時、オーバーエッチングによってゲート絶縁膜が削られることによる膜厚のバラツキによって生ずる。ゲートメタルである1層目の配線層が薄膜化されれば、(b)の効果によるバラツキが低減される。これらの結果、薄膜トランジスタのソース/ドレイン部の不純物濃度のバラツキが低下し、薄膜トランジスタの特性バラツキが低減される。また、ゲート絶縁膜が薄い場合等には、ゲートメタルである1層目の配線層のエッチング時に半導体層までエッチングされ、不良となる可能性があるが、1層目の配線層の薄膜化はこの可能性を低減する。
以上、本発明を適用した表示装置の実施形態について説明したが、本発明が前記実施形態に限定されるものでないことは言うまでもない。例えば、前記実施形態では、1層目の配線層と2層目の配線層を組み合わせることで1つの走査線を構成するようにしたが、1層目の配線層をゲート線として用い、2層目の配線層のみを走査線として用いることも可能である。また、前記実施形態では、配線層を3層としたが、4層以上とすることも可能である。
1 液晶表示パネル、2 アレイ基板、3 対向基板、4 信号線駆動回路、5 走査線駆動回路、11 外部制御回路、12 画素スイッチ、21 薄膜トランジスタ、22 半導体層、23 ゲート線、24 第1走査線、25 第2走査線、26 第1層間絶縁膜、27 コンタクトホール、28 第2層間絶縁膜、29 信号線
Claims (5)
- アレイ基板上に層間絶縁膜を介して3層以上の配線層が形成されてなり、アレイ基板側から数えて2層目の配線層が走査線として用いられ、3層目以上の配線層が信号線として用いられていることを特徴とする表示装置。
- 1層目の配線層と2層目の配線層が電気的に接続され、走査線として機能していることを特徴とする請求項1記載の表示装置。
- 1層目の配線層の膜厚をd1、2層目の配線層の膜厚をd2、3層目の配線層の膜厚をd3とした時に、d1<d2且つd1<d3であることを特徴とする請求項1または2記載の表示装置。
- 前記1層目の配線層が高融点金属材料により形成され、2層目の配線層が低抵抗材料により形成されていることを特徴とする請求項1から3のいずれか1項記載の表示装置。
- 前記高融点金属材料がWまたはMoであり、前記低抵抗材料がAlであることを特徴とする請求項4記載の表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008205843A JP2010039444A (ja) | 2008-08-08 | 2008-08-08 | 表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008205843A JP2010039444A (ja) | 2008-08-08 | 2008-08-08 | 表示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010039444A true JP2010039444A (ja) | 2010-02-18 |
Family
ID=42012014
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008205843A Pending JP2010039444A (ja) | 2008-08-08 | 2008-08-08 | 表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010039444A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9442298B2 (en) | 2013-11-05 | 2016-09-13 | Samsung Display Co., Ltd. | Liquid crystal display panel and method for manufacturing the same |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000349298A (ja) * | 1999-03-26 | 2000-12-15 | Semiconductor Energy Lab Co Ltd | 電気光学装置およびその作製方法 |
JP2001091961A (ja) * | 1999-09-22 | 2001-04-06 | Sanyo Electric Co Ltd | 液晶表示装置 |
JP2002057345A (ja) * | 2001-05-14 | 2002-02-22 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
JP2003045966A (ja) * | 2001-08-02 | 2003-02-14 | Seiko Epson Corp | 薄膜半導体装置、電気光学装置、それを用いた投射型液晶表示装置並びに電子機器 |
JP2005064337A (ja) * | 2003-08-18 | 2005-03-10 | Toshiba Matsushita Display Technology Co Ltd | アレイ基板、液晶表示装置およびアレイ基板の製造方法 |
JP2007235145A (ja) * | 1999-03-26 | 2007-09-13 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
-
2008
- 2008-08-08 JP JP2008205843A patent/JP2010039444A/ja active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000349298A (ja) * | 1999-03-26 | 2000-12-15 | Semiconductor Energy Lab Co Ltd | 電気光学装置およびその作製方法 |
JP2007235145A (ja) * | 1999-03-26 | 2007-09-13 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
JP2001091961A (ja) * | 1999-09-22 | 2001-04-06 | Sanyo Electric Co Ltd | 液晶表示装置 |
JP2002057345A (ja) * | 2001-05-14 | 2002-02-22 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
JP2003045966A (ja) * | 2001-08-02 | 2003-02-14 | Seiko Epson Corp | 薄膜半導体装置、電気光学装置、それを用いた投射型液晶表示装置並びに電子機器 |
JP2005064337A (ja) * | 2003-08-18 | 2005-03-10 | Toshiba Matsushita Display Technology Co Ltd | アレイ基板、液晶表示装置およびアレイ基板の製造方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9442298B2 (en) | 2013-11-05 | 2016-09-13 | Samsung Display Co., Ltd. | Liquid crystal display panel and method for manufacturing the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10223958B2 (en) | Display device and driving method thereof | |
JP2022023858A (ja) | 表示装置 | |
TWI398712B (zh) | 具通至測試線之改良式連接結構的薄膜電晶體陣列面板 | |
TWI326776B (en) | Liquid crystal panel and liquid crystal display device | |
US20160299614A1 (en) | Display panel, driving method thereof and display device | |
KR101016291B1 (ko) | 액정표시장치 및 그의 제조방법 | |
JP2001051303A (ja) | 液晶表示装置及びその製造方法 | |
WO2016179972A1 (zh) | 阵列基板、液晶显示面板及显示装置 | |
TW201213945A (en) | Liquid crystal display | |
JP2006079104A (ja) | 表示装置 | |
US6774957B2 (en) | Display apparatus having an electric shielding wire and method for manufacturing the same | |
JP4187027B2 (ja) | 表示装置 | |
TWI530745B (zh) | 顯示裝置 | |
US20050030464A1 (en) | LCD display of slim frame structure | |
JP2010039444A (ja) | 表示装置 | |
JP2009216967A (ja) | 液晶表示装置 | |
JP2000206565A (ja) | 表示装置用半導体素子及びこれを用いた液晶表示装置 | |
JP6743594B2 (ja) | 表示装置及び表示方法 | |
JP5460005B2 (ja) | 液晶表示装置及びその製造方法 | |
JP5371555B2 (ja) | 液晶表示装置 | |
WO2023240706A1 (zh) | 显示模组、驱动方法及显示装置 | |
JP5034434B2 (ja) | 電気光学装置 | |
JP2002148645A (ja) | 表示装置用電極基板 | |
JP2006323047A (ja) | 電気光学装置及び電子機器 | |
JPH07114045A (ja) | 液晶表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Effective date: 20100906 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120531 |
|
A131 | Notification of reasons for refusal |
Effective date: 20120622 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A02 | Decision of refusal |
Effective date: 20121017 Free format text: JAPANESE INTERMEDIATE CODE: A02 |