-
Die
Erfindung bezieht sich allgemein auf großflächige Festkörper-Bildsensorgeräte und spezifisch
auf Bildsensorgeräte
mit verringertem Fotodioden-Seitenwandleckstrom.
-
Festkörper-Bildsensorgeräte werden
für die
Strahlungsabbildung (z.B. Röntgenstrahlen)
eingesetzt, wie bei der medizinischen Diagnostik. Solche Festkörper-Bildsensorgeräte umfassen üblicherweise
Anordnungen von Fotosensorelementen mit dazugehörigen Schaltelementen, die
in Reihen und Spalten angeordnet sind, wobei die Fotosensorelemente
durch Reihen von Scanleitungen (auch als Adressleitungen bezeichnet) und
Spalten von Datenleitungen (auch als Ausleseleitungen bezeichnet)
adressiert werden. Typischerweise sind die Fotosensorelemente Fotodioden
und die Schaltelemente sind Dünnfilm-Feldeffekttransistoren
(FETs oder TFTs).
-
Einer
von mehreren Faktoren, die die Leistungsfähgkeit von Festkörper-Bildsensoren
beeinflussen kann, ist die Menge oder das Niveau des Sperrrichtungsleckstromes
der Fotodiode. Bei den Festkörper-Bildsensorgeräten, auf
die die vorliegende Erfindung gerichtet ist, wird der Fotodioden-Leckstrom als zwei Komponenten
aufweisend angesehen, Seitenwand-Leckstrom (von Oberflächen der
Fotodiode mit beträchtlicher
Neigung zum Substrat) und Flächen-Leckstrom
(von Fotodioden-Oberflächen,
die im Wesentlichen parallel zum Substrat liegen).
-
In
Bildsensorgeräten,
die für
medizinische Anwendungen eingesetzt werden sollen, haben die Fotodioden
in einem repräsentativen
Pixel typischerweise etwaige quadratische Abmessungen in der Größenordnung
von etwa 0,1 bis 0,4 mm in Länge
und Breite. Bei solchen Größen ist
die Seitenwand- Leckstromkomponente
von der gleichen Größenordnung
wie die Flächen-Leckstromkomponente;
somit tragen beide Komponenten signifikant zum Leckstrom bei, was
die Leistungsfähigkeit
des Bildsensors beeinträchtigt.
Bei radiographischen Anwendungen, z.B., kann die Expositionszeit
(zwischen dem Lesen der Anordnung) so lang wie zwei Sekunden sein
und selbst ein Fotodioden-Leckstrom von 1 pA wird die Leistungsfähgkeit durch
Sättigung
der Ladung, die die Fotodiode zu sammeln in der Lage ist und durch
Beitragen zum Bildsensor-Rauschen
und der Versetzung, die mit dem Leckstrom in Verbindung stehen,
signifikant beeinträchtigen.
-
Die
potenzielle Schwere des Fotodioden-Leckstromproblems ist am besten
einzuschätzen,
wenn in Betracht gezogen wird, dass die Fotodioden unter etwa 10
V gemeinsamer Vorspannung bei einer Temperatur etwas oberhalb von
Raumtemperatur, aufgrund der durch umgebende elektronische Komponenten
erzeugten Wärme,
betrieben werden können.
Weiter kann das Bildsensorgerät
in der Größenordnung
von einer Million (1 × 106) Fotodioden aufweisen, von denen ein hoher
Prozentsatz nicht leck sein darf, um eine zu große Anzahl schlechter Pixel
zu vermeiden. Es ist daher erwünscht,
den Sperrrichtungs-Leckstrom der Bildsensor-Fotodioden zu dem praktikablen
Ausmaß zu
verringern, während
eine Zunahme in den Kosten und/oder der Komplexizität des Bildsensor-Herstellungsverfahrens
sowie eine Beeinträchtigung
der Leistungsfähigkeit
oder Zuverlässigkeit
vermieden werden.
-
In
einer Ausführungsform
der Erfindung wird ein Festkörper-Bildsensor
bereitgestellt, der eine Anordnung von mit Gate versehenen Fotodioden
umfasst. Der Bildsensor umfasst mehrere Fotosensorpixel, die in einer
Pixelanordnung arangiert sind, und jedes der Fotosensorpixel schließt eine
Fotodiode mit einer Seitenwand ein, wobei die Seitenwand eine darauf
angeordnete dielektrische Gateschicht aufweist und um den Fotodiodenkörper herum
eine Feldplatte angeordnet ist. Die Feldplatte umfasst amorphes
Silicium, das auf der dielektrischen Gateschicht angeordnet ist,
und sie erstreckt sich im Wesentlichen vollständig um die Seitenwand der
Fotodiode herum. Es wird auch ein Verfahren zum Herstellen der mit
Gate versehenen Fotodiodenanordnung bereitgestellt.
-
Die
Erfindung wird nun detaillierter beispielhaft unter Bezugnahme auf
die Zeichnung beschrieben, in der zeigen:
-
1A–D im Wesentlichen
schematische Draufsichten eines repräsentativen Fotosensorpixels
der vorliegenden Erfindung in den verschiedenen Stufen eines Herstellungsverfahrens,
-
2A–D im Wesentlichen
schematische Querschnittsansichten entlang den angegebenen Schnittlinien
in den 1A–D,
-
3A–D im Wesentlichen
schematische Querschnittsansichten entlang den angegebenen Linien
in den 1A–D,
-
4 und 5 im
Wesentlichen schematische Querschnittsansichten des in den 2D bzw. 3D veranschaulichten
Gerätes
mit einer Endsperrschicht, die über
den freigelegten Oberflächen
des Fotosensorpixels der vorliegenden Erfindung angeordnet ist,
-
6 eine
im Wesentlichen schematisache Draufsicht eines repräsentativen
Fotosensorpixels gemäß einer
weiteren Ausführungsform
der vorliegenden Erfindung,
-
7 eine
im Wesentlichen schematische Querschnittsansicht entlang der Schnittlinie
7-7 in 6,
-
8 eine
im Wesentlichen schematische Querschnittsansicht entlang der Schnittlinie
8-8 in 6,
-
9 eine
im Wesentlichen schematische Querschnittsansicht einer repräsentativen
Fotodiodeninsel gemäß der vorliegenden
Erfindung,
-
10 eine
graphische Darstellung, die experimentelle Daten zeigt, die eine
Abnahme im Dioden-Leckstrom veranschaulicht, wobei ein Gerät gemäß der vorliegenden
Erfindung benutzt wird,
-
11 eine
Draufsicht der Bildsensor-Anordnung, die mehrere repräsentative
Pixel und jeweilige Fotoresist-TFT-Öffnungen
zeigt.
-
Ein
Strahlungs-Bildsensor 100 (11), hergestellt
gemäß der vorliegenden
Erfindung, umfasst mehrere mit Gate versehene Fotodioden. Der Begriff "Bildsensor", wie er hier benutzt
wird, bezieht sich auf ein Festkörpergerät, das zum
Absorbieren auftreffender Strahlung einer speziellen Wellenlänge (wie
optischen Photonen, Röntgenstrahlen
oder Ähnlichem)
und zum Erzeugen eines elektrischen Signals entsprechend der absorbierten
Strahlung eingerichtet ist. Wie im Stande der Technik bekannt, sind
die Pixel typischerweise in einer Anordnung vorhanden, die ein Muster
von Reihen und Spalten aufweist. Da jedes Pixel 110 durch
entsprechende Reihen von Scanleitungen und Spalten von Datenleitungen
individuell adressierbar ist, ist die räumliche Verteilung der durch
die Anordnung absorbierten Strahlung ebenfalls bestimmbar. Die Fotosensor-Anordnung
ist elektrisch mit elektrischen Schaltungen (nicht gezeigt) gekoppelt,
die sich außerhalb
des Substrates befinden. Diese Schaltungen verstärken und verarbeiten die durch
die Anordnung erzeugten elektrischen Signale.
-
Als
ein Beispiel kann eine Anordnung solcher Pixel eine Lichtbildsensor-Anordnung
(z.B. eine Anordnung von Fotosensoren, wie Fotodioden) sein und
sie kann als ein Röntgenstrahlen-Bildsensor
eingesetzt werden durch Koppeln der Lichtbildsensor-Anordnung mit
einem Röntgenstrahlen-Szintillator (der
ein Material umfasst, das optische Photonen emittiert, wenn die
Röntgenstrahlung
(oder andere nachgewisene Strahlungsart) im Szintillator absorbiert
wird).
-
"Mit Gate versehene
Fotodioden", wie
sie hier genannt werden, beziehen sich suf Dioden-Baueinheiten,
die um die Seitenwände
des Fotodiodenkörpers
herum ein Band (oder einen Gurt) von Halbleitermaterial aufweisen,
um eine "Feldplatte" oder Einrichtung
bereitzustellen, die im Betrieb ein elektrisches Feld um den Diodenkörper herum
einrichtet, um elektrischen Leckstrom von den Seitenwandungen der
Diode in der Anordnung zu verringern. Der Gurt aus halbleitendem
Material, der um die Seitenwandungen des Diodenkörpers angeordnet ist (wobei
dielektrisches Material zwischen dem Diodenkörper und dem Gurt aus halbleitendem
Material angeordnet ist), ist typischerweise elektrisch mit der
Anode der Diode gekoppelt. Diese Anordnung bildet eine "Feldplatte" oder "mit Gate versehene" Diodenstruktur,
die den Dioden-Leckstrom verringert.
-
Es
existiert eine Anzahl von Verfahren, nach denen Fotosensor-Anordnungen
hergestellt werden können;
es ist erwünscht,
dass Herstellungsverfahren nicht nur Komponenten in der Anordnung
bereitstellen, die die erwünschte
Leistungsfähgkeit
zeigen, sondern dass die Herstellungsstufen auch vom Zeit- und Resourcen-Standpunkt
aus effizient sind. So werden die hier beschriebenen Bildsensorgeräte, beispielhaft
und nicht darauf beschränkt,
nach einem reduzierten Maskensatz-Bildsensorverfahren hergestellt,
wobei ein Aspekt davon ist, dass die Fotodiodenkörper (umfassend das Halbleitermaterial
der Diode) für
die entsprechenden Pixel vor der Abscheidung der dazugehörigen Dünnfilmtransistoren
abgeschieden werden. Der Festkörper-Bildsensor
der vorliegenden Erfindung, der einen verminderten Sperrrichtungs-Leckstrom
aufweist, wird in Stufen hergestellt, wobei die resultierenden Strukturen
von identifizierten Stufen in den 1A–D und in
entsprechenden Querschnittsansichten 2A-D und 3A-D veranschaulicht
sind. Das reduzierte Masken-Fabrikationsverfahren wird allgemein
in den US-PSn 5,399,844; 5,435,608 und 5,480,810 diskutiert, die
alle auf die vorliegende Anmelderin übertragen sind. Die vorliegende
Erfindung liefert Modifikationen des Verfahrens, um die Pixel-Konfiguration
zu erzielen, die zur Verringerung des Sperrrichtungs-Leckstromes
der Fotodioden führt.
-
Für Zwecke
der Veranschaulichung und nicht der Einschränkung ist ein repräsentatives
Pixel 110 in den Figuren gezeigt und die dazugehörige Beschreibung
bezieht sich auf ein solches repräsentatives Pixel. Pixel 110 sind
typischerweise auf einem Substrat 105 (1A–1D)
angeordnet. Jedes Pixel 110 umfasst einen Fotosensor, wie
Fotodiode 126, wie hierin gezeigt und beschrieben, und
einen Schalter, wie einen Dünnfilm-Feldeffekttransistor
(FET), der auch als TFT bezeichnet wird. Typischerweise erfolgt
gemäß bekannten Herstellungsverfahren
die Herstellung aller Pixel auf einem Substrat 105, die
eine spezielle Bildsensor-Fotosensoranordnung bilden, gleichzeitig.
-
Gemäß dem Verfahren
der Erfindung wird eine erste leitende Schicht 120 auf
einer Oberfläche
von Substrat 105 abgeschieden (ein Teil der ersten leitenden
Schicht 120, die nach dem Ätzen verbleibt, ist in den 1A, 2A, 3A dargestellt).
Eine Gate-Elektrode 122 und eine Fotosensor-Bodengateelektrode 124 sind
in einer üblichen Ätz-Reihenfolge
durch Ätzen
der ersten leitenden Schicht 120 gemäß einem Muster gebildet, wie
es durch eine geeignet gemusterte Fotoresist-Maske definiert ist,
die der erwünschten
Positionierung der Gate-Elektrode 122 und der Boden-Elektrode 124 entspricht.
Der Begriff "gemeinsame Ätz-Reihenfolge", wie er hier benutzt
wird, und ähnliche
Begriffe beziehen sich auf die gleichzeitige Bildung von Komponenten
im Pixel, wie Ätzen
des darunter liegenden Materials, das zu entsprechenden Komponenten
geformt wird, in einem Satz von Ätzstufen
durch eine gemusterte Fotoresist-Maske hindurch.
-
Die
leitende Schicht 120, aus der Gateelektrode 122 und
Fotosensor-Bodenelektrode 124 gebildet werden, umfasst
typischerweise Indium-Zinn-Oxid (ITO) oder ein Metall, wie Chrom,
Titan, Molybdän,
Aluminium oder Ähnliche,
abgeschieden in einer oder mehreren Schichten bis zu einer Dicke
in der Größenordnung von
100 Angström
(Å) bis
10.000 Angström
(Å)
-
Nach
der Gatebildung wird die Fotodioden-Insel 126 gebildet
(1B, 2B, 3B; der
Teil der Dioden-Bodenelektrode, der unter der Diodeninsel 126 liegt,
ist gestrichelt dargestellt). Die Fotodioden-Insel 126 umfasst
typischerweise drei Schichten (in den Querschnittsfiguren 2B und
3B mit gestrichelten Linien dargestellt) aus amorphem Silicium (a-Si),
wobei eine n-dotierte amorphe Siliciumschicht 128 zuerst
abgeschieden ist, gefolgt von einer undotierten amorphen Siliciumschicht 130,
auch als eigenleitendes amorphes Silicium (i-Si) bezeichnet, und
dann einer p-dotierten amorphen Siliciumschicht 132. Die
Darstellung in den 2B und 3B dient
nur der Veranschaulichung; typischerweise sind die n-Typ- und p-Typ-Schichten
dünner
als die undotierte amorphe Schicht. Zusätzlich kann die Fotodioden-Insel eine dünne Schicht
aus leitendem transparentem Material, wie Indium-Zinn-Oxid (ITO),
aufweisen, die über
der oberen Oberfläche 133 der
Fotodiode angeordnet ist. Die ITO-Schicht ist in den Figuren nicht
gezeigt, um die Darstellung des Gerätes zu vereinfachen. Die bevorzugte
Dicke der Fotodioden-Insel 126 liegt im Bereich von etwa
0,5 μm bis
etwa 2,5 μm.
-
Wie
bei der leitenden Schicht 120, sind die die Fotodioden-Insel 126 bildenden
Schichten anfänglich im
Wesentlichen gleichmäßig über die
Oberfläche 105 abgeschieden
und die Gateelektroden 122 und Bodenelektroden 124 darauf
angeordnet. Die Fotodioden-Inseln werden dann durch Ätzen durch
Siliciumschichten 132, 130, 128 gebildet,
um die Gateelektrode 122 freizulegen, wobei die Insel (siehe 1B) über die
gesamte Bodenelektrode 124, ausgenommen einen schmalen
Kontaktabschnitt 123, gebildet wird.
-
In
der vorliegenden Erfindung erfolgt das Ätzen des Fotodioden-Inselmaterials
derart, um die Fotodioden-Seitenwandungen 134 im
Wesentlichen vertikal zu machen (z.B. erwünschtermaßen mit einem Winkel mit Bezug
auf die Substratoberfläche 105 von
etwa 85° bis
etwa 90° angeordnet),
wie dies innerhalb wirtschaftlicher und technologischer Beschränkungen
praktikabel ist. Es ist besonders erwünscht, dass die Seitenwand 134 derart
gebildet ist, dass zumindest ein Teil davon im Wesentlichen vertikal
orientiert ist. Dies kann durch ein Ätzen mit reaktiven Ionen (RIE),
z.B. mit SF6 oder HCl 20 Standard-ccm/30
Standard-ccm, bei
1,6 W/cm2 und 13,56 MHz und einem Druck
von etwa 100 mTorr bis etwas 80 mTorr erfolgen.
-
Als
eine praktische Sache ist es mit den derzeitigen Ätztechnologien
außerordentlich
schwierig, eine vollständig
vertikale Seitenwand 134 an der Fotodiodeninsel 126 zu
erhalten. 9 und die folgende dazugehörige Tabelle
I bieten Beispiele der Kontur und Orientierung von Teilen der Seitenwandungen 134,
die vernünftigerweise
bei einer 1,5 μm
dicken Diodeninsel unter Benutzung des Ätzens mit reaktiven Ionen nach
der vorliegenden Erfindung erzielbar sind. Die Vertikalität der Seitenwand 134,
die aus diesem Verfahren resultiert, ist teilweise durch die Neigung
des musternden Fotoresist bestimmt; das Nacherhitzen des Resist,
das nach der Resistmuster-Festlegung erforderlich ist, erfolgt derart,
dass der Resist während
des RIE nicht zu stark vernetzt wird (was es schwierig machen mag,
den Resist nach dem RIE zu entfernen) und neigt dazu, das Resistprofil
weniger vertikal zu machen.
-
TABELLE
1 (1,5 μm dicke Diodeninsel)
-
Aus
Tabelle I ist ersichtlich, dass die Benutzung von Drucken von weniger
als etwa 80 mTorr eine Seitenwand ergeben, die keinen im Wesentlichen
vertikalen Abschnitt hat, sondern nur eine geneigte Seitenwand, die
in der Steilheit von dem unteren (S1) zum oberen (S3) Ende abnimmt.
Im Gegensatz dazu erzeugt die Anwendung von Drucken von 80 bis 100
mTorr einen Mittelabschnitt S2, dessen Seitenwand im Wesentlichen vertikal
ist, d.h., in der Größenordnung
von 85°–90° zur Substratoberfläche orientiert
(bezieht sich auf die Richtung der Senkrechten zur Oberfläche des
Substrates). Es ist weiter ersichtlich, dass beim höheren 100 mTorr-Druck
der Zwischenabschnitt S2 vertikaler/senkrechter ist und sich über einen
größeren Abschnitt
der Höhe
der Seitenwand erstreckt, als dies der Zwischenabschnitt S2 tut,
der unter Anwendung von 80 mTorr, als dem RIE-Druck, gebildet ist.
-
Nach
der Bildung der Fotodiode 126 erfolgt die Abscheidung und
Musterung des Dünnfilmtransistors (TFT),
wie in 1C und D; 2C und
D; 3C und D gezeigt. Üblicherweise werden bei einem
Plasma-verstärkten
chemischen Dampfabscheidungs(PECVD)-Verfahren mehrere Schichten
aus Material abgeschieden, die dann gemustert werden, um die erwünschte Komponenten-Struktur
auf der Anordnung zu ergeben. So wird, z.B., eine dielektrische
Gateschicht 136 zuerst abgeschieden, die typischerweise
ein oder mehrere Schichten von Siliciumnitrid, Siliciumoxid oder
Kombinationen davon umfasst und dies in einer Dicke im Bereich von
etwa 0,1–0,5 μm.
-
Zusätzlich werden
bei dem PECVD-Verfahren Materialien 138 zum Bilden des Dünnfilmtransistors (TFT) 175 (1D)
abgeschieden. Der TFT 138 umfasst üblicherweise einen umgekehrt
gestaffelten TFT, der zwei PECVD-Siliciumschichten (siehe 2C)
aufweist, von denen eine erste Schicht 140 eigenleitendes amorphes
Silicium (i-Si) in einer Dicke von etwa 0,1 μm bis 0,3 μm ist. Die zweite oder Deckschicht 142 des TFT 138 umfasst üblicherweise
n+-dotiertes Si (n+-Si)
einer Dicke von weniger als etwa 0,1 μm. In 2C ist Schicht 138 nach
der oben beschriebenen Musterungsstufe gezeigt. Wie im Stande der
Technik bekannt, kann eine dünne
(nicht gezeigte) Metallkappenschicht aus, z.B., Mo oder Cr wahlweise
auf der zweiten Schicht 142 des TFT 138 gebildet
werden.
-
Wie
im Falle des bekannten Standardverfahrens mit verringertem Maskensatz,
soll die nächste
Stufe TFT/FET-Inseln 144, 146 (siehe 1C)
an erwünschten
Stellen bilden, indem man das abgeschiedene TFT-Siliciummaterial
von anderen Bereichen auf dem Pixel 110 entfernt. Der Begriff "TFT-Siliciummaterial" und Ähnliche,
wie er hier benutzt wird, beziehen sich auf den halbleitenden Teil
des TFT, der in den Figuren allgemein als Bezugsziffer 138 dargestellt
ist. Diese selektive TFT-Siliciummaterial-Entfernung erfolgt typischerweise
unter Benutzung eines Ätzverfahrens.
Bei dem Verfahren der vorliegenden Erfindung wird diese Ätzstufe derart
ausgeführt,
dass das TFT-Material von den horizontalen (d.h., parallel zum Substrat)
planaren Oberflächen
des Pixels entfernt wird, man aber vermeidet, das TFT-Siliciummaterial,
das auf den im Wesentlichen vertikalen Seitenabschnitten 134 der
Fotodiode 126 angeordnet ist, zu entfernen oder man nur
einen Teil davon entfernt, um einen Abstandshalter (oder Gurt) 150 zu
bilden, der eine gurtähnliche
Schicht aus Silicium um die Seitenwandungen des Fotodiodenkörpers herum
bildet.
-
Um
dies zu bewerkstelligen wird eine Ätzung mit reaktiven Ionen oder
eine Trockenätzung
angewendet, die, z.B., ein SF6/HCl 20 Standard-ccm/30
Standard-ccm-Ätzmittel
bei 1,1 W/cm2 und 13,56 MHz mit einem Druck
von etwa 100 mTorr benutzt. Das Ätzen
wird bis zu einem Emissionsendpunkt ausgeführt, z.B., beruhend auf einer
Si-Linie bei 288 nm plus wenige Minuten (die typischerweise empirisch
bestimmt werden), allgemein etwa ein bis drei Minuten. Ist diese Ätzzeit zu
kurz, dann verbleibt restliches Siliciummaterial entlang den Gatestufen
oder auf dem Gebiet (andere horizon tale Oberflächen) der Anordnung, was zu
einem Interpixel-Leckstrom
führt.
Ist die Ätzzeit
zu lang, dann kann das darunter liegende dielektrische Gatematerial
weggeätzt
werden, was auch einen Leckstrom in der Anordnung verursachen kann,
und verlängertes Ätzen kann auch
zu einem Wegätzen
des Siliciummaterials führen,
das Feldplatte (oder Gurtabstandshalter) 150 bildet.
-
Dieses Ätzverfahren
führt dazu,
dass das TFT-Siliciummaterial von den erwünschten horizontalen Oberflächen entfernt
wird, während
die Feldplatte (oder Gurtabstandshalter) 150 des TFT-Siliciummaterials (d.h.,
ein a-Si-Material) um den Umfang der Fotodiode 126 auf
den im Wesentlichen vertikalebn Seitenwandungen 134 des
Fotodiodenkörpers
intakt bleibt. Das Ätzverfahren ätzt typischerweise
das obere n+-dotierte Si-Material von den
vertikalen Fotodioden-Seitenwänden 134 weg,
und so umfasst die Siliciumschicht, die die Feldplatte 150 bildet,
typischerweise nur den i-Si-Teil
des anfänglich
abgeschiedenen TFT-Materials, das sich in einem kontinuierlichen
Gurt um die Seitenwandungen des Fotodiodenkörpers 126 erstreckt.
Die dielektrische Gateelektrodenschicht 136 ist zwischen
Feldplatte 150 und der Seitenwand der Fotodiode 126 angeordnet,
was das Silicium der Feldplatte (oder des Abstandshalters) 150 elek-trisch
isoliert vom Diodenkörper
belässt,
sodass die mit Gate versehene Diodenstruktur der vorliegenden Erfindung
gebildet werden kann.
-
Die
Bildung der Feldplatte (oder des Gurtabstandshalters) 150 auf
der Seitenwand der Fotodiode 126 wird ermöglicht durch
die Reihenfolge von Stufen, die in einem Verfahren mit verringertem
Maskensatz angewendet werden, insbesondere, weil die Fotodiode vor
dem Bilden der TFT-Inseln bei dem Verfahren mit verringertem Maskensatz
gebildet wird.
-
Nach
der Bildung der TFT/FET-Inseln 144 und 146 und
der Feldplatte (oder des Gurtabstandshalters) 150 setzt
sich das Verfahren zum Herstellen des Gerätes fort durch Bilden von Durchgängen 152 in
der dielektrischen Gateschicht, gefolgt von der Abscheidung und
dem Mustern einer Source/Drain-Metallschicht (Source/Drain-Metall
bezieht sich auf das übliche
Material, das sowohl für
das Bilden der Source- als auch Drain-Elektroden im TFT benutzt
wird), das gemustert wird, um gemeinsame Elektrodenleitungen 154 und
andere Kontakte 155 zu bilden, die, z.B., die Source- und Drain-Elektroden
des TFT und die mit dem TFT gekoppelte Leitung zum Lesen umfassen.
Die Source/Drain-Metallschicht ist typischerweise ein leitendes
Material, wie Molybdän,
Chrom oder Ähnliche.
-
Wie
in 2D ersichtlich, überlappen die gemeinsamen Elektrodenleitungen 154 die
Seitenwandungen der Fotodiodeninseln in Regionen in der Nähe der TFT-Inselstrukturen 144.
Im Betrieb werden die gemeinsamen Elektroden im Allgemeinen bei
einem festen Potenzial gehalten. Da die gemeinsame Elektrode 154 das a-Si-Material
der Feldplatte (oder des Gurtabstandshalters) 150 kontaktiert,
das etwas leitfähig
ist, lädt
sich das Silicium im Gurt 150 bis zur Vorspannung der gemeinsamen
Elektrode auf. Das durch die Feldplatte 150 bereitgestellte
elektrische Feld führt
zu einer Verringerung des Sperrrichtungs-Leckstromes von der Fotodiode 126 während des
Betriebes. Ist die gemeinsame Elektrode negativ vorgespannt, wie
es der Fall bei p/i/n-Typ-Fotodioden
ist (obere bis zur Bodenschicht, wie in 2B, 3B gezeigt),
dann ist das Potenzial der Siliciummaterial-Feldplatte 150 negativ
mit Bezug auf das positivere Potenzial des Körpers der Diode 126 und
es bildet sich eine stark leitende FET Kanalladungsschicht im Silicium
des Gurtabstandshalters 150. Diese Situation erhöht die Leitfä higkeit
der Silicium-Feldplatte signifikant, was das Feld auf der Dioden-Seitenwand fördert.
-
Beim
abschließenden
Bearbeiten wird zusätzliches
Material von Regionen der TFT/FET-Inseln 144, 146 entfernt,
die nicht mit Source/Drain-Metall abgedeckt sind. Diese Stufe entfernt
die n+-Si-Schicht und eine geringe Menge
der darunter liegenden i-Si-Schicht, sodass etwa 50 nm bis etwa
100 nm des n+-Si und i-Si insgesamt entfernt
werden; der Zweck dieser Entfernung ist die Schaffung eines funktionierenden
TFT, wie im Stande der Technik bekannt. Das Ätzen mit reaktiven Ionen ist
das bevorzugte Verfahren, weil das Material im Wesentlichen senkrecht
zur Oberfläche
geätzt
wird und das Abstandshalter-Material 150 entlang der Seitenwand 134 der
Fotodiode nicht oder nur in geringer Menge entfernt wird. Das Ätzen mit
reaktiven Ionen kann vorzugsweise SF6 und
HCl benutzen, wie bei früheren Ätzstufen.
Falls erwünscht
oder erforderlich, kann eine zusätzliche
(nicht gezeigte) Fotoresist-Maskierungsschicht bei dieser Stufe
benutzt werden, um das Feldplatten-(oder Gurtabstandshalter)-Material 150 auf
den Dioden-Seitenwandungen zu schützen, während man das Entfernen der
n+-Schicht 142 vom FET-Kanal 170 gestattet.
Die Fotoresist-Maskierungsschicht ist über der Anordnung mit entsprechenden
Pixelöffnungen
angeordnet, die so liegen, dass sie das Ätzen des Siliciummaterials
in den Kanalregionen 170 gestatten.
-
Der
Bildsensor wird dann durch die Abscheidung einer Sperrschicht 160 (4 und 5)
vervollständigt,
die die Oberfläche
der TFT/FET-Inseln 144, 146 passiviert und die
freigelegten Oberflächen
des gesamten Gerätes
abdichtet. Die Sperrschicht hat vorzugsweise eine Dicke von etwa
0,5 μm bis
etwa 2,0 μm
und sie kann vorzugsweise SiOx, SiNx oder Kombinationen davon umfassen. 11 zeigt
eine Draufsicht der Bildsensoranordnung 100 mit entsprechenden
Fotoresist-TFT-Öffnungen 165 über den
TFT-Regionen, um das Ätzen
der Kanäle 170 zu
gestatten.
-
6, 7 und 8 veranschaulichen
eine andere Ausführungsform
der vorliegenden Erfindung, hergestellt unter Anwendung von Standard-Fotolithographie
in der Stufe, in der die TFT/FET-Inseln 244, 246 anfänglich gebildet
werden. Benutzt man die Fotolithographie, dann wird TFT-Insel 244 typischerweise
derart gemustert, dass die Insel um den Umfang der Fotodiode 226 herum
bleibt, die obere planare Oberfläche 248 der
Fotodiode (siehe 7) überlappt, auf der die Schicht
des dielektrischen Gatematerials 236 abgeschieden ist.
Diese Materialüberlappung
vermindert die Lichtreaktion oder Empfindlichkeit der Fotodiode 226 zu
einem gewissen Grade, doch führt
sie auch zu einer breiteren oder dickeren Schicht des a-Si-Materials,
die als Seitenwand-Feldplatte (oder Gurtabstandshalter) 250 wirkt,
um die mit Gate versehene Diodenstruktur bereitzustellen. Verglichen
mit der Anwendung von RIE zum Ätzen
der TFT/FET-Inseln in der vorherigen Ausführungsform, ergibt die Anwendung
der Fotolithographie ein zuverlässigeres
Verfahren, um das Si-Material
auf der Seitenwandung zu belassen.
-
10 ist
eine graphische Darstellung, die experimentelle Daten zeigt, die
in Verbindung mit der Entwicklung einer experimentellen, mit Gate
versehenen Diodenstruktur der vorliegenden Erfindung erhalten wurden,
was eine Abnahme des Sperrrichtungs-Leckstromes in einem Gerät zeigt,
das eine Feldplatte (oder einen Gurt) 150 aufweist, die
sich entlang der Seitenwand der Fotodiode erstreckt. Bei dem mit
Gate versehenen Diodengerät,
das zur Erzeugung der in 10 präsentierten
Daten benutzt wurde, war das eingesetzte Gate-Elektrodenmaterial
Indium-Zinn-Oxid (ITO) und das dielektrische Gate war Siliciumnitrid
in einer Dicke von etwa 0,1 μm.
Das Gerät
wurde derart konstruiert, dass eine separate Vorspannung an das
Gate gelegt werden konnte. In der Erfindung ist die Gateelektrode
elektrisch mit der Vorspannungselektrode verbunden. Ohne das Gate
(Vg etwa 0 V) würde
der Leckstrom in dem experimentellen Beispiel etwa 10–9 A
betragen. Mit dem an VVorspannung von etwa –8V gelegten
Gate würde
der Leckstrom etwa 10–12 A betragen (d.h.,
VGate = VVorspannung = –8V).
