JPH06314813A - ｐｉｎ型受光素子、その製造方法及び光電子集積回路 - Google Patents
ｐｉｎ型受光素子、その製造方法及び光電子集積回路Info
- Publication number
- JPH06314813A JPH06314813A JP6025319A JP2531994A JPH06314813A JP H06314813 A JPH06314813 A JP H06314813A JP 6025319 A JP6025319 A JP 6025319A JP 2531994 A JP2531994 A JP 2531994A JP H06314813 A JPH06314813 A JP H06314813A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor layer
- mesa
- type
- type semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Light Receiving Elements (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
(57)【要約】
【目的】 暗電流の低減によって素子特性が向上するｐ
ｉｎ型受光素子及びその製造方法と、このｐｉｎ型受光
素子及び電子回路素子の集積化によって受信感度が向上
する光電子集積回路とを提供する。 【構成】 この光電子集積回路には、ｐｉｎ−ＰＤ１０
ａ及びＨＥＭＴ２０がモノリシックに集積化されてい
る。ｐｉｎ−ＰＤ１０ａでは、半導体基板１上にｎ型半
導体層１１、ｉ型半導体層１２ａ及びｐ型半導体層１３
ｃが順次積層され、メサ型に順次成形されている。第１
のメサは主にｐ型半導体層１３ｃからなり、第２のメサ
はｉ型半導体層１２ａからなる。第１のメサと第２のメ
サとの境界面は、ｐ型半導体層１３ｃとｉ型半導体層１
２ａとの接合面に一致するように形成されている。しか
も、第１のメサの径は、第２のメサの径よりも小さく形
成されている。そのため、逆バイアスの印加によってｐ
型半導体層１３ｃから伸びる空乏層はｉ型半導体層１２
ａの内部にとどまり、第１および第２のメサの表面に到
達して露出することはない。
ｉｎ型受光素子及びその製造方法と、このｐｉｎ型受光
素子及び電子回路素子の集積化によって受信感度が向上
する光電子集積回路とを提供する。 【構成】 この光電子集積回路には、ｐｉｎ−ＰＤ１０
ａ及びＨＥＭＴ２０がモノリシックに集積化されてい
る。ｐｉｎ−ＰＤ１０ａでは、半導体基板１上にｎ型半
導体層１１、ｉ型半導体層１２ａ及びｐ型半導体層１３
ｃが順次積層され、メサ型に順次成形されている。第１
のメサは主にｐ型半導体層１３ｃからなり、第２のメサ
はｉ型半導体層１２ａからなる。第１のメサと第２のメ
サとの境界面は、ｐ型半導体層１３ｃとｉ型半導体層１
２ａとの接合面に一致するように形成されている。しか
も、第１のメサの径は、第２のメサの径よりも小さく形
成されている。そのため、逆バイアスの印加によってｐ
型半導体層１３ｃから伸びる空乏層はｉ型半導体層１２
ａの内部にとどまり、第１および第２のメサの表面に到
達して露出することはない。
Description
【０００１】
【産業上の利用分野】本発明は、光ファイバ通信等に用
いられるｐｉｎ型受光素子及びその製造方法と、ｐｉｎ
型受光素子及び電子回路素子をモノリシックに集積化し
た光電子集積回路とに関する。
いられるｐｉｎ型受光素子及びその製造方法と、ｐｉｎ
型受光素子及び電子回路素子をモノリシックに集積化し
た光電子集積回路とに関する。
【０００２】
【従来の技術】一般に光ファイバ通信等では、受光素
子、特に光電子集積回路においてＦＥＴ（Field Effect
Transistor ）等の電子回路素子とモノリシックに集積
化して搭載される受光素子として、ｐｉｎ−ＰＤ（Phot
o Diode)が用いられている。このｐｉｎ−ＰＤは、集積
の容易さや素子間の絶縁の容易さなどの点から主として
メサ型に成形されている。
子、特に光電子集積回路においてＦＥＴ（Field Effect
Transistor ）等の電子回路素子とモノリシックに集積
化して搭載される受光素子として、ｐｉｎ−ＰＤ（Phot
o Diode)が用いられている。このｐｉｎ−ＰＤは、集積
の容易さや素子間の絶縁の容易さなどの点から主として
メサ型に成形されている。
【０００３】従来のｐｉｎ−ＰＤとして例えば、半絶縁
性のＩｎＰからなる半導体基板上にｎ型半導体層、ｉ型
半導体層及びｐ型半導体層を順次積層した後、各半導体
層にメサ加工を施し、これらの表面を絶縁層で保護して
形成されているものがある。
性のＩｎＰからなる半導体基板上にｎ型半導体層、ｉ型
半導体層及びｐ型半導体層を順次積層した後、各半導体
層にメサ加工を施し、これらの表面を絶縁層で保護して
形成されているものがある。
【０００４】なお、このようなメサ型ｐｉｎ−ＰＤに関
する先行技術としては、"Inst.Phys.Conf.,ser.no.96,c
hap.8,Int.Symp.GaAs and Related Compounds,pp.571-5
74,1988","IEEE Photon.Technol.Lett.,vol.2,no.7,pp.
505-506,1990","Electron.Lett.,vol.26,no.5,pp.305-3
07,1990"などに詳細に記載されている。
する先行技術としては、"Inst.Phys.Conf.,ser.no.96,c
hap.8,Int.Symp.GaAs and Related Compounds,pp.571-5
74,1988","IEEE Photon.Technol.Lett.,vol.2,no.7,pp.
505-506,1990","Electron.Lett.,vol.26,no.5,pp.305-3
07,1990"などに詳細に記載されている。
【０００５】
【発明が解決しようとする課題】上記従来のメサ型ｐｉ
ｎ−ＰＤにおいては、逆バイアスの印加電圧によってｐ
型半導体層から伸びる空乏層が主にｉ型半導体層からな
るメサの表面に露出する。すなわち、空乏層はｉ型半導
体層の側面とその表面を保護する絶縁層との界面にまで
到達してしまう。そのため、界面準位に応じてｐ型半導
体層からｉ型半導体層に至るメサの表面を流れる暗電流
が発生する。したがって、暗電流の発生が増大するとい
う問題がある。
ｎ−ＰＤにおいては、逆バイアスの印加電圧によってｐ
型半導体層から伸びる空乏層が主にｉ型半導体層からな
るメサの表面に露出する。すなわち、空乏層はｉ型半導
体層の側面とその表面を保護する絶縁層との界面にまで
到達してしまう。そのため、界面準位に応じてｐ型半導
体層からｉ型半導体層に至るメサの表面を流れる暗電流
が発生する。したがって、暗電流の発生が増大するとい
う問題がある。
【０００６】さらに、このようなｐｉｎ−ＰＤと電子回
路素子とを集積化した光電子集積回路では、暗電流の発
生によって雑音が増加する。そのため、受信感度の劣化
が増大するという問題がある。
路素子とを集積化した光電子集積回路では、暗電流の発
生によって雑音が増加する。そのため、受信感度の劣化
が増大するという問題がある。
【０００７】そこで、本発明は、以上の問題点に鑑みて
なされたものであり、暗電流の低減によって素子特性が
向上するｐｉｎ型受光素子及びその製造方法と、このｐ
ｉｎ型受光素子及び電子回路素子の集積化によって受信
感度が向上する光電子集積回路とを提供することを目的
とする。
なされたものであり、暗電流の低減によって素子特性が
向上するｐｉｎ型受光素子及びその製造方法と、このｐ
ｉｎ型受光素子及び電子回路素子の集積化によって受信
感度が向上する光電子集積回路とを提供することを目的
とする。
【０００８】
【課題を解決するための手段】本発明のｐｉｎ型受光素
子は、上記の目的を達成するために、半導体基板と、こ
の半導体基板上に形成されてｎ型不純物をドープしたｎ
型半導体層と、このｎ型半導体層上に形成されてオーミ
ック接触性を有するｎ型オーミック電極層と、ｎ型半導
体層上に不純物を故意にドープしないｉ型半導体層とｐ
型不純物をドープしたｐ型半導体層とを順次積層して成
形されたメサ部と、ｐ型半導体層上に形成されてオーミ
ック接触性を有するｐ型オーミック電極層とを備え、メ
サ部におけるｐ型半導体層の周縁部はｐ型半導体層とｉ
型半導体層との接合面に実質的に一致する深さまで除去
されていることを特徴とする。
子は、上記の目的を達成するために、半導体基板と、こ
の半導体基板上に形成されてｎ型不純物をドープしたｎ
型半導体層と、このｎ型半導体層上に形成されてオーミ
ック接触性を有するｎ型オーミック電極層と、ｎ型半導
体層上に不純物を故意にドープしないｉ型半導体層とｐ
型不純物をドープしたｐ型半導体層とを順次積層して成
形されたメサ部と、ｐ型半導体層上に形成されてオーミ
ック接触性を有するｐ型オーミック電極層とを備え、メ
サ部におけるｐ型半導体層の周縁部はｐ型半導体層とｉ
型半導体層との接合面に実質的に一致する深さまで除去
されていることを特徴とする。
【０００９】ここで、上記接合面に実質的に一致する上
記深さは、ｐ型半導体層からｉ型半導体層に向けてメサ
部の表面を流れる暗電流が抑制されるように、設定され
ていることを特徴としてもよい。
記深さは、ｐ型半導体層からｉ型半導体層に向けてメサ
部の表面を流れる暗電流が抑制されるように、設定され
ていることを特徴としてもよい。
【００１０】また、上記接合面に接して形成されてｐ型
半導体層と異なるエッチング選択性を有するエッチング
ストップ用半導体層をさらに備えることを特徴としても
よい。ｐ型半導体層はＧａＩｎＡｓまたはＧａＩｎＡｓ
Ｐから形成されており、エッチングストップ用半導体層
はＩｎＰから形成されていることが好適である。ｐ型半
導体層はＧａＩｎＡｓまたはＧａＩｎＡｓＰから形成さ
れており、エッチングストップ用半導体層はｐ型半導体
層を構成するＧａＩｎＡｓまたはＧａＩｎＡｓＰより大
きいバンドギャップエネルギーを有するＧａＩｎＡｓＰ
から形成されていることが好適である。
半導体層と異なるエッチング選択性を有するエッチング
ストップ用半導体層をさらに備えることを特徴としても
よい。ｐ型半導体層はＧａＩｎＡｓまたはＧａＩｎＡｓ
Ｐから形成されており、エッチングストップ用半導体層
はＩｎＰから形成されていることが好適である。ｐ型半
導体層はＧａＩｎＡｓまたはＧａＩｎＡｓＰから形成さ
れており、エッチングストップ用半導体層はｐ型半導体
層を構成するＧａＩｎＡｓまたはＧａＩｎＡｓＰより大
きいバンドギャップエネルギーを有するＧａＩｎＡｓＰ
から形成されていることが好適である。
【００１１】また、上記エッチングストップ用半導体層
はさらにｉ型半導体層と異なるエッチング選択性を有す
ることを特徴としてもよい。ｉ型半導体層はＧａＩｎＡ
ｓまたはＧａＩｎＡｓＰから形成されており、エッチン
グストップ用半導体層はＩｎＰから形成されていること
が好適である。ｉ型半導体層はＧａＩｎＡｓまたはＧａ
ＩｎＡｓＰから形成されており、エッチングストップ用
半導体層はｉ型半導体層を構成するＧａＩｎＡｓまたは
ＧａＩｎＡｓＰより大きいバンドギャップエネルギーを
有するＧａＩｎＡｓＰから形成されていることが好適で
ある。
はさらにｉ型半導体層と異なるエッチング選択性を有す
ることを特徴としてもよい。ｉ型半導体層はＧａＩｎＡ
ｓまたはＧａＩｎＡｓＰから形成されており、エッチン
グストップ用半導体層はＩｎＰから形成されていること
が好適である。ｉ型半導体層はＧａＩｎＡｓまたはＧａ
ＩｎＡｓＰから形成されており、エッチングストップ用
半導体層はｉ型半導体層を構成するＧａＩｎＡｓまたは
ＧａＩｎＡｓＰより大きいバンドギャップエネルギーを
有するＧａＩｎＡｓＰから形成されていることが好適で
ある。
【００１２】また、上記ｉ型半導体層はＧａＩｎＡｓか
ら形成されていることを特徴としてもよい。
ら形成されていることを特徴としてもよい。
【００１３】また、本発明のｐｉｎ型受光素子の製造方
法は、上記の目的を達成するために、半導体基板上に、
ｎ型不純物をドープしたｎ型半導体層、不純物を故意に
ドープしないｉ型半導体層、エッチングストップ用半導
体層及びこのエッチングストップ用半導体層と異なるエ
ッチング選択性を有してｐ型不純物をドープしたｐ型半
導体層とを順次積層して形成する第１の工程と、エッチ
ングストップ用半導体層が露出する深さまでｐ型半導体
層の周辺部を除去し、ｐ型半導体層からなる第１のメサ
を形成する第２の工程と、エッチングストップ用半導体
層及びｉ型半導体層の周辺部を順次除去し、エッチング
ストップ用半導体層の中央部上に第１のメサを配置して
エッチングストップ用半導体層及びｉ型半導体層からな
る第２のメサを形成する第３の工程と、ｎ型半導体層上
にオーミック接触性を有するｎ型オーミック電極層を形
成するとともに、ｐ型電極層上にオーミック接触性を有
するｐ型オーミック電極層を形成する第４の工程とを備
えることを特徴とする。
法は、上記の目的を達成するために、半導体基板上に、
ｎ型不純物をドープしたｎ型半導体層、不純物を故意に
ドープしないｉ型半導体層、エッチングストップ用半導
体層及びこのエッチングストップ用半導体層と異なるエ
ッチング選択性を有してｐ型不純物をドープしたｐ型半
導体層とを順次積層して形成する第１の工程と、エッチ
ングストップ用半導体層が露出する深さまでｐ型半導体
層の周辺部を除去し、ｐ型半導体層からなる第１のメサ
を形成する第２の工程と、エッチングストップ用半導体
層及びｉ型半導体層の周辺部を順次除去し、エッチング
ストップ用半導体層の中央部上に第１のメサを配置して
エッチングストップ用半導体層及びｉ型半導体層からな
る第２のメサを形成する第３の工程と、ｎ型半導体層上
にオーミック接触性を有するｎ型オーミック電極層を形
成するとともに、ｐ型電極層上にオーミック接触性を有
するｐ型オーミック電極層を形成する第４の工程とを備
えることを特徴とする。
【００１４】さらに、本発明の光電子集積回路は、上記
の目的を達成するために、本発明のｐｉｎ型受光素子
と、このｐｉｎ型受光素子に電気接続して半導体基板上
にモノリシックに形成された電子回路素子とを備え、ｐ
ｉｎ型受光素子及び電子回路素子を集積化したことを特
徴とする。なお、電子回路素子は、電界効果トランジス
タであることを特徴としてもよい。電子回路素子は、バ
イポーラトランジスタであることを特徴としてもよい。
の目的を達成するために、本発明のｐｉｎ型受光素子
と、このｐｉｎ型受光素子に電気接続して半導体基板上
にモノリシックに形成された電子回路素子とを備え、ｐ
ｉｎ型受光素子及び電子回路素子を集積化したことを特
徴とする。なお、電子回路素子は、電界効果トランジス
タであることを特徴としてもよい。電子回路素子は、バ
イポーラトランジスタであることを特徴としてもよい。
【００１５】
【作用】本発明のｐｉｎ型受光素子においては、メサ部
におけるｐ型半導体層の周縁部がｐ型半導体層とｉ型半
導体層との接合面に一致する深さまで除去されることに
より、ｐ型半導体層からなる第１のメサとｉ型半導体層
からなる第２のメサとが形成されている。逆バイアスの
印加電圧によって伸びる空乏層は、ｐ型半導体層からｎ
型半導体層に向けて層厚方向にｉ型半導体層の内部をほ
ぼ貫くように拡がる。
におけるｐ型半導体層の周縁部がｐ型半導体層とｉ型半
導体層との接合面に一致する深さまで除去されることに
より、ｐ型半導体層からなる第１のメサとｉ型半導体層
からなる第２のメサとが形成されている。逆バイアスの
印加電圧によって伸びる空乏層は、ｐ型半導体層からｎ
型半導体層に向けて層厚方向にｉ型半導体層の内部をほ
ぼ貫くように拡がる。
【００１６】ここで、第１のメサの径は第２のメサの径
よりも小さいことにより、ｐ型半導体層から伸びる空乏
層は径方向において第１のメサの径以上にほとんど拡が
らない。そのため、この空乏層は第２のメサの表面に到
達して露出することはない。また、第１のメサと第２の
メサとの境界面はｐ型半導体層とｉ型半導体層との接合
面に一致していることにより、ｐ型半導体層から伸びる
空乏層は層厚方向において第１のメサの内部でほとんど
拡がらない。そのため、この空乏層は第１のメサの表面
に到達して露出することはない。
よりも小さいことにより、ｐ型半導体層から伸びる空乏
層は径方向において第１のメサの径以上にほとんど拡が
らない。そのため、この空乏層は第２のメサの表面に到
達して露出することはない。また、第１のメサと第２の
メサとの境界面はｐ型半導体層とｉ型半導体層との接合
面に一致していることにより、ｐ型半導体層から伸びる
空乏層は層厚方向において第１のメサの内部でほとんど
拡がらない。そのため、この空乏層は第１のメサの表面
に到達して露出することはない。
【００１７】したがって、空乏層が第１及び第２のメサ
の表面に到達して露出することはない。すなわち、空乏
層はｉ型半導体層の側面とその表面を保護する絶縁層と
の界面にまで到達してしない。この結果、ｐ型半導体層
からｉ型半導体層に至るメサの表面を界面準位に応じて
流れる暗電流は低減する。
の表面に到達して露出することはない。すなわち、空乏
層はｉ型半導体層の側面とその表面を保護する絶縁層と
の界面にまで到達してしない。この結果、ｐ型半導体層
からｉ型半導体層に至るメサの表面を界面準位に応じて
流れる暗電流は低減する。
【００１８】また、エッチングストップ用半導体層がｐ
型半導体層とｉ型半導体層との接合面に接して形成され
ている場合、エッチングストップ用半導体層上のｐ型半
導体層に対する所定のエッチング工程は、そのままエッ
チングストップ用半導体層下のｉ型半導体層に対してそ
のまま連続して及ぶことはない。というのは、エッチン
グストップ用半導体層がｐ型半導体層と異なるエッチン
グ選択性を有するので、ｐ型半導体層に対する所定のエ
ッチング工程がエッチングストップ用半導体層に到達す
ると、エッチング速度が抑制されたり、実質的にほとん
ど零になったりするからである。そのため、第１のメサ
と第２のメサとの境界面は、ｐ型半導体層とｉ型半導体
層との接合面にほぼ一致するように再現性良く設定され
る。
型半導体層とｉ型半導体層との接合面に接して形成され
ている場合、エッチングストップ用半導体層上のｐ型半
導体層に対する所定のエッチング工程は、そのままエッ
チングストップ用半導体層下のｉ型半導体層に対してそ
のまま連続して及ぶことはない。というのは、エッチン
グストップ用半導体層がｐ型半導体層と異なるエッチン
グ選択性を有するので、ｐ型半導体層に対する所定のエ
ッチング工程がエッチングストップ用半導体層に到達す
ると、エッチング速度が抑制されたり、実質的にほとん
ど零になったりするからである。そのため、第１のメサ
と第２のメサとの境界面は、ｐ型半導体層とｉ型半導体
層との接合面にほぼ一致するように再現性良く設定され
る。
【００１９】また、エッチングストップ用半導体層がｉ
型半導体層に含まれてｐ型半導体層とｉ型半導体層との
接合面の近傍に形成されている場合、エッチングストッ
プ用半導体層上のｐ型半導体層に対する所定のエッチン
グ工程は、そのままエッチングストップ用半導体層下の
ｉ型半導体層に対してそのまま連続して及ぶことはな
い。というのは、エッチングストップ用半導体層がｐ型
半導体層及びｉ型半導体層と異なるエッチング選択性を
有するので、ｐ型半導体層に対する所定のエッチング工
程がエッチングストップ用半導体層に到達すると、エッ
チング速度が抑制されたり、実質的にほとんど零になっ
たりするからである。そのため、第１のメサと第２のメ
サとの境界面は、ｐ型半導体層とｉ型半導体層との接合
面にほぼ一致するように再現性良く設定される。
型半導体層に含まれてｐ型半導体層とｉ型半導体層との
接合面の近傍に形成されている場合、エッチングストッ
プ用半導体層上のｐ型半導体層に対する所定のエッチン
グ工程は、そのままエッチングストップ用半導体層下の
ｉ型半導体層に対してそのまま連続して及ぶことはな
い。というのは、エッチングストップ用半導体層がｐ型
半導体層及びｉ型半導体層と異なるエッチング選択性を
有するので、ｐ型半導体層に対する所定のエッチング工
程がエッチングストップ用半導体層に到達すると、エッ
チング速度が抑制されたり、実質的にほとんど零になっ
たりするからである。そのため、第１のメサと第２のメ
サとの境界面は、ｐ型半導体層とｉ型半導体層との接合
面にほぼ一致するように再現性良く設定される。
【００２０】さらに、本発明の光電子集積回路において
は、半導体基板上に本発明に係るｐｉｎ型受光素子と電
子回路素子とがモノリシックに集積化されている。ここ
で、ｐｉｎ型受光素子では暗電流の発生が低減してい
る。そのため、電子回路素子では雑音の発生が減少する
ので、受信感度が向上する。
は、半導体基板上に本発明に係るｐｉｎ型受光素子と電
子回路素子とがモノリシックに集積化されている。ここ
で、ｐｉｎ型受光素子では暗電流の発生が低減してい
る。そのため、電子回路素子では雑音の発生が減少する
ので、受信感度が向上する。
【００２１】
【実施例】以下、本発明に係る実施例の構成および作用
について、図１ないし図１５を参照して説明する。な
お、図面の説明においては同一の要素には同一の符号を
付し、重複する説明を省略する。また、図面の寸法比率
は、説明のものと必ずしも一致していない。
について、図１ないし図１５を参照して説明する。な
お、図面の説明においては同一の要素には同一の符号を
付し、重複する説明を省略する。また、図面の寸法比率
は、説明のものと必ずしも一致していない。
【００２２】図１は、本発明のｐｉｎ型受光素子に係る
第１実施例の構造を示す断面図である。このｐｉｎ型受
光素子では、半導体基板１上にｎ−ＰＤ層１１、ｉ−Ｐ
Ｄ層１２ａ及びｐ−ＰＤ層１３ｃが順次積層されてい
る。これらｐ−ＰＤ層１３ｃ、ｉ−ＰＤ層１２ａ及びｎ
−ＰＤ層１１はメサ型に順次成形され、それぞれ第１の
メサ、第２のメサ及び第３のメサを円錐台状に構成して
いる。ｎ−ＰＤ層１１上には、ｎ−オーミック電極層１
４が所定位置に形成されている。ｐ−ＰＤ層１３ｃ上に
は、ｐ−オーミック電極層１５ａ及び１５ｂが所定位置
に形成されている。なお、各メサの表面上には、図示し
ないパッシベーション層が形成されている。
第１実施例の構造を示す断面図である。このｐｉｎ型受
光素子では、半導体基板１上にｎ−ＰＤ層１１、ｉ−Ｐ
Ｄ層１２ａ及びｐ−ＰＤ層１３ｃが順次積層されてい
る。これらｐ−ＰＤ層１３ｃ、ｉ−ＰＤ層１２ａ及びｎ
−ＰＤ層１１はメサ型に順次成形され、それぞれ第１の
メサ、第２のメサ及び第３のメサを円錐台状に構成して
いる。ｎ−ＰＤ層１１上には、ｎ−オーミック電極層１
４が所定位置に形成されている。ｐ−ＰＤ層１３ｃ上に
は、ｐ−オーミック電極層１５ａ及び１５ｂが所定位置
に形成されている。なお、各メサの表面上には、図示し
ないパッシベーション層が形成されている。
【００２３】半導体基板１は、Ｆｅを所定のドーパント
濃度でドープしたＩｎＰからなり、半絶縁性を有する。
ｎ−ＰＤ層１１は、Ｓｉをドーパント濃度約２×１０18
ｃｍ-3でドープしたＩｎＰからなり、層厚３００〜５０
０ｎｍ程度でｎ型導電性を有する。ｉ−ＰＤ１２ａは、
ドーパントを故意にドープしていない（ドーパント濃度
１×１０15〜２×１０15ｃｍ-3程度の）ＧａＩｎＡｓま
たはＧａＩｎＡｓＰからなり、層厚約２．０〜２．５μ
ｍで高抵抗性を有する。ｐ−ＰＤ層１３ｃは、Ｚｎをド
ーパント濃度約１×１０19ｃｍ-3でドープしたＧａＩｎ
ＡｓまたはＧａＩｎＡｓＰからなり、層厚約１００ｎｍ
でｐ型導電性を有する。
濃度でドープしたＩｎＰからなり、半絶縁性を有する。
ｎ−ＰＤ層１１は、Ｓｉをドーパント濃度約２×１０18
ｃｍ-3でドープしたＩｎＰからなり、層厚３００〜５０
０ｎｍ程度でｎ型導電性を有する。ｉ−ＰＤ１２ａは、
ドーパントを故意にドープしていない（ドーパント濃度
１×１０15〜２×１０15ｃｍ-3程度の）ＧａＩｎＡｓま
たはＧａＩｎＡｓＰからなり、層厚約２．０〜２．５μ
ｍで高抵抗性を有する。ｐ−ＰＤ層１３ｃは、Ｚｎをド
ーパント濃度約１×１０19ｃｍ-3でドープしたＧａＩｎ
ＡｓまたはＧａＩｎＡｓＰからなり、層厚約１００ｎｍ
でｐ型導電性を有する。
【００２４】主にｐ−ＰＤ層１３ｃからなる第１のメサ
は、直径約１００μｍを有する。主にｉ−ＰＤ層１２ａ
からなる第２のメサは、直径約１２０μｍを有する。主
にｎ−ＰＤ層１１からなる第３のメサは、直径１４０〜
１５０μｍ程度を有する。ｎ−オーミック電極層１４は
ＡｕＧｅ／Ｎｉからなり、ｎ−ＰＤ層１１に対して良好
なオーミック接触性を有する。ｐ−オーミック電極層１
５ａ及び１５ｂはＴｉ／Ｐｔ／Ａｕからなり、ｐ−ＰＤ
層１３ｃに対して良好なオーミック接触性を有する。図
示しないパッシベーション層はＳｉＮからなり、絶縁性
を有する。
は、直径約１００μｍを有する。主にｉ−ＰＤ層１２ａ
からなる第２のメサは、直径約１２０μｍを有する。主
にｎ−ＰＤ層１１からなる第３のメサは、直径１４０〜
１５０μｍ程度を有する。ｎ−オーミック電極層１４は
ＡｕＧｅ／Ｎｉからなり、ｎ−ＰＤ層１１に対して良好
なオーミック接触性を有する。ｐ−オーミック電極層１
５ａ及び１５ｂはＴｉ／Ｐｔ／Ａｕからなり、ｐ−ＰＤ
層１３ｃに対して良好なオーミック接触性を有する。図
示しないパッシベーション層はＳｉＮからなり、絶縁性
を有する。
【００２５】ここで、第１のメサの径は、第２のメサの
径よりも小さく形成されている。また、第１のメサと第
２のメサとの境界面は、ｐ−ＰＤ層１３ｃとｉ−ＰＤ層
１２ａとの接合面に一致するように形成されている。な
お、実際には製造工程における精度上の問題から、第１
及び第２のメサの境界面はｐ−ＰＤ層１３ｃ及びｉ−Ｐ
Ｄ層１２ａの接合面の下方近傍に位置するように形成さ
れている。そのため、第１のメサは主としてｐ−ＰＤ層
１３ｃからなり、ｉ−ＰＤ層１２ａの一部分を含んでい
る。第２のメサは、第１のメサに含まれないｉ−ＰＤ層
１２ａのその他の部分からなる。
径よりも小さく形成されている。また、第１のメサと第
２のメサとの境界面は、ｐ−ＰＤ層１３ｃとｉ−ＰＤ層
１２ａとの接合面に一致するように形成されている。な
お、実際には製造工程における精度上の問題から、第１
及び第２のメサの境界面はｐ−ＰＤ層１３ｃ及びｉ−Ｐ
Ｄ層１２ａの接合面の下方近傍に位置するように形成さ
れている。そのため、第１のメサは主としてｐ−ＰＤ層
１３ｃからなり、ｉ−ＰＤ層１２ａの一部分を含んでい
る。第２のメサは、第１のメサに含まれないｉ−ＰＤ層
１２ａのその他の部分からなる。
【００２６】次に、ｐｉｎ型受光素子の上記第１実施例
の作用について説明する。
の作用について説明する。
【００２７】このｐｉｎ型受光素子では、主にｐ−ＰＤ
層１３ｃからなる第１のメサと主にｉ−ＰＤ層１２ａか
らなる第２のメサとが形成されている。逆バイアスの印
加電圧によって伸びる空乏層は、ｐ−ＰＤ層１３ｃから
ｎ−ＰＤ層１１に向けて層厚方向にｉ−ＰＤ層１２ａの
内部をほぼ貫くように拡がる。
層１３ｃからなる第１のメサと主にｉ−ＰＤ層１２ａか
らなる第２のメサとが形成されている。逆バイアスの印
加電圧によって伸びる空乏層は、ｐ−ＰＤ層１３ｃから
ｎ−ＰＤ層１１に向けて層厚方向にｉ−ＰＤ層１２ａの
内部をほぼ貫くように拡がる。
【００２８】ここで、第１のメサの径は第２のメサの径
よりも小さいことにより、ｐ−ＰＤ層１３ｃから伸びる
空乏層は径方向において第１のメサの径以上にほとんど
拡がらない。そのため、この空乏層は第２のメサの表面
に到達して露出することはない。また、第１のメサと第
２のメサとの境界面はｐ−ＰＤ層１３ｃとｉ−ＰＤ層１
２ａとの接合面に一致し、ｐ−ＰＤ層１３ｃにおけるキ
ャリア濃度がｉ−ＰＤ層１２ａにおけるキャリア濃度よ
りも大きいことにより、ｐ−ＰＤ層１３ｃから伸びる空
乏層は層厚方向において第１のメサの内部でほとんど拡
がらない。そのため、この空乏層は第１のメサの表面に
到達して露出することはない。
よりも小さいことにより、ｐ−ＰＤ層１３ｃから伸びる
空乏層は径方向において第１のメサの径以上にほとんど
拡がらない。そのため、この空乏層は第２のメサの表面
に到達して露出することはない。また、第１のメサと第
２のメサとの境界面はｐ−ＰＤ層１３ｃとｉ−ＰＤ層１
２ａとの接合面に一致し、ｐ−ＰＤ層１３ｃにおけるキ
ャリア濃度がｉ−ＰＤ層１２ａにおけるキャリア濃度よ
りも大きいことにより、ｐ−ＰＤ層１３ｃから伸びる空
乏層は層厚方向において第１のメサの内部でほとんど拡
がらない。そのため、この空乏層は第１のメサの表面に
到達して露出することはない。
【００２９】したがって、空乏層が第１及び第２のメサ
の表面に到達して露出することはない。すなわち、空乏
層はｉ−ＰＤ層１２ａの側面とその表面を保護する図示
しないパッシベーション層との界面にまで到達してしな
い。この結果、ｐ−ＰＤ層１３ｃからｉ−ＰＤ層１２ａ
に至るメサの表面を界面準位に応じて流れる暗電流は低
減する。
の表面に到達して露出することはない。すなわち、空乏
層はｉ−ＰＤ層１２ａの側面とその表面を保護する図示
しないパッシベーション層との界面にまで到達してしな
い。この結果、ｐ−ＰＤ層１３ｃからｉ−ＰＤ層１２ａ
に至るメサの表面を界面準位に応じて流れる暗電流は低
減する。
【００３０】図２は、ｐｉｎ型受光素子の上記第１実施
例に関する変形例の構造を示す断面図である。このｐｉ
ｎ型受光素子は、上記第１実施例とほぼ同様に構成され
ている。上記第１実施例とほぼ同様に、第１のメサの径
は第２のメサの径よりも小さく形成されている。また、
第１のメサと第２のメサとの境界面は、ｐ−ＰＤ層１３
ｃとｉ−ＰＤ層１２ａとの接合面に一致するように形成
されている。
例に関する変形例の構造を示す断面図である。このｐｉ
ｎ型受光素子は、上記第１実施例とほぼ同様に構成され
ている。上記第１実施例とほぼ同様に、第１のメサの径
は第２のメサの径よりも小さく形成されている。また、
第１のメサと第２のメサとの境界面は、ｐ−ＰＤ層１３
ｃとｉ−ＰＤ層１２ａとの接合面に一致するように形成
されている。
【００３１】ただし、上記第１実施例と違い、実際には
製造工程における精度上の問題から、第１及び第２のメ
サの境界面はｐ−ＰＤ層１３ｃ及びｉ−ＰＤ層１２ａの
接合面の上方近傍に位置するように形成されている。そ
のため、第２のメサは主としてｉ−ＰＤ層１２ａからな
り、ｐ−ＰＤ層１３ｃの一部分を含んでいる。第１のメ
サは、第２のメサに含まれないｐ−ＰＤ層１３ｃのその
他の部分からなる。
製造工程における精度上の問題から、第１及び第２のメ
サの境界面はｐ−ＰＤ層１３ｃ及びｉ−ＰＤ層１２ａの
接合面の上方近傍に位置するように形成されている。そ
のため、第２のメサは主としてｉ−ＰＤ層１２ａからな
り、ｐ−ＰＤ層１３ｃの一部分を含んでいる。第１のメ
サは、第２のメサに含まれないｐ−ＰＤ層１３ｃのその
他の部分からなる。
【００３２】なお、このようなｐｉｎ型受光素子の構成
によれば、上記第１実施例とほぼ同様に動作が得られ
る。
によれば、上記第１実施例とほぼ同様に動作が得られ
る。
【００３３】次に、ｐｉｎ型受光素子の上記第１実施例
の製造工程について説明する。図３は、ｐｉｎ型受光素
子の上記第１実施例における製造工程を順次示す工程断
面図である。
の製造工程について説明する。図３は、ｐｉｎ型受光素
子の上記第１実施例における製造工程を順次示す工程断
面図である。
【００３４】まず、通常のＯＭＶＰＥ（Organic Metall
ic Vapor Phase Epitaxy ）法を用いて半導体基板１上
にｎ−ＰＤ層１１、ｉ−ＰＤ層１２ａ及びｐ−ＰＤ層１
３ｃを順次積層する（図３（ａ）図示）。
ic Vapor Phase Epitaxy ）法を用いて半導体基板１上
にｎ−ＰＤ層１１、ｉ−ＰＤ層１２ａ及びｐ−ＰＤ層１
３ｃを順次積層する（図３（ａ）図示）。
【００３５】続いて、通常のフォトリソグラフィ技術を
用いてｐ−ＰＤ層１３ｃ上に所定円状の第１マスクパタ
ーンを形成し、通常のウェットエッチング法を用いてリ
ン酸（Ｈ3 ＰＯ4 ）系のエッチング液でｐ−ＰＤ層１３
ｃをメサ型に加工して第１のメサを形成する。ここで
は、ｐ−ＰＤ層１３に対するエッチング速度をあらかじ
め計測しておき、このエッチング速度に基づいたエッチ
ング時間の測定によってエッチング深さをｐ−ＰＤ層１
３ｃの層厚に一致するように制御する。さらに、通常の
フォトリソグラフィ技術を用いてｐ−ＰＤ層１３ｃ及び
ｉ−ＰＤ層１２ａ上に所定円状の第２マスクパターンを
形成し、通常のウェットエッチング法を用いてリン酸系
のエッチング液でｉ−ＰＤ層１２ａをメサ型に加工して
第２のメサを形成する。ここでは、第２マスクパターン
の径は第１マスクパターンの径よりも大きい。また、ｉ
−ＰＤ層１２ａとｎ−ＰＤ層１１とのエッチング選択性
が異なることから、エッチング深さがｎ−ＰＤ層１１の
表面に到達すると、ｉ−ＰＤ層１２ａに対するエッチン
グは停止する（図３（ｂ）図示）。
用いてｐ−ＰＤ層１３ｃ上に所定円状の第１マスクパタ
ーンを形成し、通常のウェットエッチング法を用いてリ
ン酸（Ｈ3 ＰＯ4 ）系のエッチング液でｐ−ＰＤ層１３
ｃをメサ型に加工して第１のメサを形成する。ここで
は、ｐ−ＰＤ層１３に対するエッチング速度をあらかじ
め計測しておき、このエッチング速度に基づいたエッチ
ング時間の測定によってエッチング深さをｐ−ＰＤ層１
３ｃの層厚に一致するように制御する。さらに、通常の
フォトリソグラフィ技術を用いてｐ−ＰＤ層１３ｃ及び
ｉ−ＰＤ層１２ａ上に所定円状の第２マスクパターンを
形成し、通常のウェットエッチング法を用いてリン酸系
のエッチング液でｉ−ＰＤ層１２ａをメサ型に加工して
第２のメサを形成する。ここでは、第２マスクパターン
の径は第１マスクパターンの径よりも大きい。また、ｉ
−ＰＤ層１２ａとｎ−ＰＤ層１１とのエッチング選択性
が異なることから、エッチング深さがｎ−ＰＤ層１１の
表面に到達すると、ｉ−ＰＤ層１２ａに対するエッチン
グは停止する（図３（ｂ）図示）。
【００３６】続いて、通常のフォトリソグラフィ技術を
用いてｎ−ＰＤ層１１上に所定円状の第３マスクパター
ンを形成し、通常のウェットエッチング法を用いて塩酸
（ＨＣｌ）系のエッチング液でｎ−ＰＤ層１１をメサ型
に加工して第３のメサを形成する（図３（ｃ）図示）。
用いてｎ−ＰＤ層１１上に所定円状の第３マスクパター
ンを形成し、通常のウェットエッチング法を用いて塩酸
（ＨＣｌ）系のエッチング液でｎ−ＰＤ層１１をメサ型
に加工して第３のメサを形成する（図３（ｃ）図示）。
【００３７】続いて、通常のプラズマＣＶＤ（Chemical
Vapor Deposition ）法を用いてｎ−ＰＤ層１１、ｉ−
ＰＤ層１２ａ及びｐ−ＰＤ層１３ｃ上に図示しないパッ
シベーション層を堆積し、通常のＲＩＥ（Reactive Ion
Etching）法を用いてｎ−ＰＤ層１１及びｐ−ＰＤ層１
３ｃの所定位置上のパッシベーション層を除去して電極
形成用開口を形成する。さらに、通常の真空蒸着法を用
いてｎ−ＰＤ層１１上の電極形成用開口にｎ−オーミッ
ク電極層１４を堆積し、ｐ−ＰＤ層１３ｃ上の電極形成
用開口にｐ−オーミック電極層１５ａ及び１５ｂを堆積
する（図３（ｄ）図示）。
Vapor Deposition ）法を用いてｎ−ＰＤ層１１、ｉ−
ＰＤ層１２ａ及びｐ−ＰＤ層１３ｃ上に図示しないパッ
シベーション層を堆積し、通常のＲＩＥ（Reactive Ion
Etching）法を用いてｎ−ＰＤ層１１及びｐ−ＰＤ層１
３ｃの所定位置上のパッシベーション層を除去して電極
形成用開口を形成する。さらに、通常の真空蒸着法を用
いてｎ−ＰＤ層１１上の電極形成用開口にｎ−オーミッ
ク電極層１４を堆積し、ｐ−ＰＤ層１３ｃ上の電極形成
用開口にｐ−オーミック電極層１５ａ及び１５ｂを堆積
する（図３（ｄ）図示）。
【００３８】次に、ｐｉｎ型受光素子の上記第１実施例
の実験について説明する。図４は、ｐｉｎ型受光素子に
おいて暗電流を計測する測定系の構成を示す模式構成図
である。
の実験について説明する。図４は、ｐｉｎ型受光素子に
おいて暗電流を計測する測定系の構成を示す模式構成図
である。
【００３９】この測定系として、暗箱３０及び計測器３
１を設置した。暗箱３０の内部に、暗電流計測の対象と
なるｐｉｎ型受光素子を設置した。計測器３１では、一
方の端子に同軸ケーブル３２ａを接続し、他方の端子に
同軸ケーブル３２ｂを接続した。同軸ケーブル３２ａの
先端に接続したプローブ３３ａをｐｉｎ型受光素子のｐ
−オーミック電極層に接触させ、同軸ケーブル３２ｂの
先端に接続したプローブ３３ｂをｐｉｎ型受光素子のｎ
−オーミック電極層に接触させた。
１を設置した。暗箱３０の内部に、暗電流計測の対象と
なるｐｉｎ型受光素子を設置した。計測器３１では、一
方の端子に同軸ケーブル３２ａを接続し、他方の端子に
同軸ケーブル３２ｂを接続した。同軸ケーブル３２ａの
先端に接続したプローブ３３ａをｐｉｎ型受光素子のｐ
−オーミック電極層に接触させ、同軸ケーブル３２ｂの
先端に接続したプローブ３３ｂをｐｉｎ型受光素子のｎ
−オーミック電極層に接触させた。
【００４０】暗箱３０として、黒色の内面を有して外光
を完全に遮蔽するカバーで覆われているものを用いた。
計測器３１として、半導体パラメータ・アナライザ（Ｙ
ＨＰ製４１４５Ｂ）を用いた。なお、実験条件として環
境温度を約３００Ｋに設定した。
を完全に遮蔽するカバーで覆われているものを用いた。
計測器３１として、半導体パラメータ・アナライザ（Ｙ
ＨＰ製４１４５Ｂ）を用いた。なお、実験条件として環
境温度を約３００Ｋに設定した。
【００４１】図５は、一般のｐｉｎ型受光素子における
メサ径と暗電流との関係を示すグラフである。横軸は、
ｐ型半導体層とｉ型半導体層とから構成されたメサの直
径を対数で示している。縦軸は、発生する暗電流の電流
値を対数で示している。
メサ径と暗電流との関係を示すグラフである。横軸は、
ｐ型半導体層とｉ型半導体層とから構成されたメサの直
径を対数で示している。縦軸は、発生する暗電流の電流
値を対数で示している。
【００４２】図５に測定結果を示す検証実験は、ｐ型半
導体層及びｉ型半導体層からなるメサ径を種々に設定し
た一般のｐｉｎ型受光素子に対し、図４に示す測定系を
用いて暗電流計測を行った。実験条件として、環境温度
を約３００Ｋに設定した。
導体層及びｉ型半導体層からなるメサ径を種々に設定し
た一般のｐｉｎ型受光素子に対し、図４に示す測定系を
用いて暗電流計測を行った。実験条件として、環境温度
を約３００Ｋに設定した。
【００４３】図５に示すように、メサ径が大きくなるほ
ど、発生する暗電流は増大するという傾向がある。すな
わち、メサ径が約１００μｍ前後の場合、暗電流の発生
量はメサ径の１乗に依存した線形性を有し、メサ径が約
１ｍｍ以上の場合、暗電流の発生量はメサ径の２乗に依
存した線形性を有しているように近似される。この結
果、計測されている暗電流には、メサの側面とその表面
を保護するパッシベーション層との界面をその界面準位
に応じて流れる暗電流が大きく寄与していることが推察
される。
ど、発生する暗電流は増大するという傾向がある。すな
わち、メサ径が約１００μｍ前後の場合、暗電流の発生
量はメサ径の１乗に依存した線形性を有し、メサ径が約
１ｍｍ以上の場合、暗電流の発生量はメサ径の２乗に依
存した線形性を有しているように近似される。この結
果、計測されている暗電流には、メサの側面とその表面
を保護するパッシベーション層との界面をその界面準位
に応じて流れる暗電流が大きく寄与していることが推察
される。
【００４４】図６及び図７は、ｐｉｎ型受光素子の上記
第１実施例における半導体層の接合面に対するメサの境
界面の位置と暗電流の電流値との関係を示すグラフであ
る。横軸は、ｐ−ＰＤ層１３ｃとｉ−ＰＤ層１２ａとの
接合面の位置を原点とし、主にｐ−ＰＤ層１３ｃからな
る第１のメサと主にｉ−ＰＤ層１２ａからなる第２のメ
サとの境界面までの距離を示しており、半導体基板１か
ら上述した接合面へ向かう方向を正の方向としている。
縦軸は、発生する暗電流の電流値を対数で示している。
第１実施例における半導体層の接合面に対するメサの境
界面の位置と暗電流の電流値との関係を示すグラフであ
る。横軸は、ｐ−ＰＤ層１３ｃとｉ−ＰＤ層１２ａとの
接合面の位置を原点とし、主にｐ−ＰＤ層１３ｃからな
る第１のメサと主にｉ−ＰＤ層１２ａからなる第２のメ
サとの境界面までの距離を示しており、半導体基板１か
ら上述した接合面へ向かう方向を正の方向としている。
縦軸は、発生する暗電流の電流値を対数で示している。
【００４５】図６に測定結果を示す初期実験は、半導体
接合面とメサ境界面との間隔を種々に設定したｐｉｎ型
受光素子の上記第１実施例に対し、図４に示す測定系を
用いて暗電流計測を行った。図７に測定結果を示す再現
実験は、図６に測定結果を示した実験を追試するために
行った。このような２つの実験における実験条件とし
て、第１のメサの直径を約１００μｍとして一定に設定
し、環境温度を約３００Ｋに設定した。また、再現実験
では、横軸に対する値がマイナス側になるｐｉｎ型受光
素子を測定対象に用いなかったので、初期の実験に対す
る比較のために図６に示す一方の実線を図７に点線とし
て示している。
接合面とメサ境界面との間隔を種々に設定したｐｉｎ型
受光素子の上記第１実施例に対し、図４に示す測定系を
用いて暗電流計測を行った。図７に測定結果を示す再現
実験は、図６に測定結果を示した実験を追試するために
行った。このような２つの実験における実験条件とし
て、第１のメサの直径を約１００μｍとして一定に設定
し、環境温度を約３００Ｋに設定した。また、再現実験
では、横軸に対する値がマイナス側になるｐｉｎ型受光
素子を測定対象に用いなかったので、初期の実験に対す
る比較のために図６に示す一方の実線を図７に点線とし
て示している。
【００４６】図６及び図７に示すように、２つの実験に
おける測定結果はほぼ同様に、第１及び第２のメサの境
界面がｐ−ＰＤ層１３ｃ及びｉ−ＰＤ層１２ａの接合面
に接近するほど、発生する暗電流は低減するという傾向
がある。これらの結果、暗電流を実用的な値である数十
ｎＡ以下に低減するためには、第１及び第２のメサの境
界面と、ｐ−ＰＤ層１３ｃ及びｉ−ＰＤ層１２ａの接合
面との間隔を約２５〜５０ｎｍ程度以下に設定すればよ
いことが推察される。
おける測定結果はほぼ同様に、第１及び第２のメサの境
界面がｐ−ＰＤ層１３ｃ及びｉ−ＰＤ層１２ａの接合面
に接近するほど、発生する暗電流は低減するという傾向
がある。これらの結果、暗電流を実用的な値である数十
ｎＡ以下に低減するためには、第１及び第２のメサの境
界面と、ｐ−ＰＤ層１３ｃ及びｉ−ＰＤ層１２ａの接合
面との間隔を約２５〜５０ｎｍ程度以下に設定すればよ
いことが推察される。
【００４７】図８は、本発明の光電子集積回路に係る第
１実施例の構造を示す断面図である。半導体基板１上に
は、ｐｉｎ−ＰＤ１０ａ及びＨＥＭＴ（High Electron
Mobility Transistor ）２０がモノリシックに集積化さ
れている。この光電子集積回路では、半導体基板１上に
バッファ層２１、チャネル層２２、電子供給層２３、ｎ
−ＰＤ層１１、ｉ−ＰＤ層１２ａ及びｐ−ＰＤ層１３ｃ
が順次積層されている。
１実施例の構造を示す断面図である。半導体基板１上に
は、ｐｉｎ−ＰＤ１０ａ及びＨＥＭＴ（High Electron
Mobility Transistor ）２０がモノリシックに集積化さ
れている。この光電子集積回路では、半導体基板１上に
バッファ層２１、チャネル層２２、電子供給層２３、ｎ
−ＰＤ層１１、ｉ−ＰＤ層１２ａ及びｐ−ＰＤ層１３ｃ
が順次積層されている。
【００４８】ｐｉｎ−ＰＤ１０ａでは、ｐ−ＰＤ層１３
ｃ、ｉ−ＰＤ層１２ａ及びｎ−ＰＤ層１１はメサ型に順
次成形され、それぞれ第１のメサ、第２のメサ及び第３
のメサを円錐台状に構成している。ｎ−ＰＤ層１１上に
は、ｎ−オーミック電極層１４が所定位置に形成されて
いる。ｐ−ＰＤ層１３ｃ上には、ｐ−オーミック電極層
１５ａ及び１５ｂが所定位置に形成されている。なお、
ｐｉｎ−ＰＤ１０ａはｐｉｎ型受光素子の上記第１実施
例と同様に構成されている。
ｃ、ｉ−ＰＤ層１２ａ及びｎ−ＰＤ層１１はメサ型に順
次成形され、それぞれ第１のメサ、第２のメサ及び第３
のメサを円錐台状に構成している。ｎ−ＰＤ層１１上に
は、ｎ−オーミック電極層１４が所定位置に形成されて
いる。ｐ−ＰＤ層１３ｃ上には、ｐ−オーミック電極層
１５ａ及び１５ｂが所定位置に形成されている。なお、
ｐｉｎ−ＰＤ１０ａはｐｉｎ型受光素子の上記第１実施
例と同様に構成されている。
【００４９】ＨＥＭＴ２０では、ｐ−ＰＤ層１３ｃ、ｉ
−ＰＤ層１２ａ及びｎ−ＰＤ層１１が順次除去され、電
子供給層２３、チャネル層２２及びバッファ層２１がｐ
ｉｎ−ＰＤ１０ａの領域と分離するように成形されてい
る。電子供給層２３上には、ゲート電極層２４、オーミ
ック電極層２５ａ及び２５ｂが所定位置に形成されてい
る。ここで、電子供給層２３におけるゲート電極層２４
の形成領域は所定深さの凹部に成形されたリセス構造を
有し、その深さによって閾値電圧等の素子特性が制御さ
れている。
−ＰＤ層１２ａ及びｎ−ＰＤ層１１が順次除去され、電
子供給層２３、チャネル層２２及びバッファ層２１がｐ
ｉｎ−ＰＤ１０ａの領域と分離するように成形されてい
る。電子供給層２３上には、ゲート電極層２４、オーミ
ック電極層２５ａ及び２５ｂが所定位置に形成されてい
る。ここで、電子供給層２３におけるゲート電極層２４
の形成領域は所定深さの凹部に成形されたリセス構造を
有し、その深さによって閾値電圧等の素子特性が制御さ
れている。
【００５０】ｐｉｎ−ＰＤ１０ａ及びＨＥＭＴ２０の各
半導体層の表面には、パッシベーション層２が形成され
ている。ｐｉｎ−ＰＤ１０ａのｎ−オーミック電極層１
４とＨＥＭＴ２０のオーミック電極層２５ａとの間に
は、配線層３が形成されている。ｐｉｎ−ＰＤ１０ａの
ｐ−オーミック電極層１５ａと図示しない隣接する素子
の電極層との間には、配線層４が形成されている。ＨＥ
ＭＴ２０のオーミック電極層２５ｂと図示しない隣接す
る素子の電極層との間には、配線層５が形成されてい
る。
半導体層の表面には、パッシベーション層２が形成され
ている。ｐｉｎ−ＰＤ１０ａのｎ−オーミック電極層１
４とＨＥＭＴ２０のオーミック電極層２５ａとの間に
は、配線層３が形成されている。ｐｉｎ−ＰＤ１０ａの
ｐ−オーミック電極層１５ａと図示しない隣接する素子
の電極層との間には、配線層４が形成されている。ＨＥ
ＭＴ２０のオーミック電極層２５ｂと図示しない隣接す
る素子の電極層との間には、配線層５が形成されてい
る。
【００５１】バッファ層２１は、ドーパントを故意にド
ープしていないＩｎＰからなり、層厚２００〜３００ｎ
ｍ程度を有する。チャネル層２２は、ドーパントを故意
にドープしていないＧａＩｎＡｓからなり、層厚５０〜
１００ｎｍ程度を有する。電子供給層２３は、Ｓｉをド
ーパント濃度５×１０17〜１×１０18ｃｍ-3程度でドー
プしたＡｌＩｎＡｓからなり、層厚１００〜１５０ｎｍ
程度でｎ型導電性を有する。ゲート電極層２４はＴｉ／
Ｐｔ／Ａｕからなり、電子供給層２４に対して良好なシ
ョットキー接触性を有する。オーミック電極層２５ａ及
び２５ｂはＡｕＧｅ／Ｎｉからなり、電子供給層２４に
対して良好なオーミック接触性を有する。パッシベーシ
ョン層２はＳｉＮからなり、絶縁性を有する。配線層３
〜５はＡｌからなり、隣接する素子間を電気的に接続す
る。
ープしていないＩｎＰからなり、層厚２００〜３００ｎ
ｍ程度を有する。チャネル層２２は、ドーパントを故意
にドープしていないＧａＩｎＡｓからなり、層厚５０〜
１００ｎｍ程度を有する。電子供給層２３は、Ｓｉをド
ーパント濃度５×１０17〜１×１０18ｃｍ-3程度でドー
プしたＡｌＩｎＡｓからなり、層厚１００〜１５０ｎｍ
程度でｎ型導電性を有する。ゲート電極層２４はＴｉ／
Ｐｔ／Ａｕからなり、電子供給層２４に対して良好なシ
ョットキー接触性を有する。オーミック電極層２５ａ及
び２５ｂはＡｕＧｅ／Ｎｉからなり、電子供給層２４に
対して良好なオーミック接触性を有する。パッシベーシ
ョン層２はＳｉＮからなり、絶縁性を有する。配線層３
〜５はＡｌからなり、隣接する素子間を電気的に接続す
る。
【００５２】ここで、第１のメサの径は、第２のメサの
径よりも小さく形成されている。また、第１のメサと第
２のメサとの境界面は、ｐ−ＰＤ層１３ｃとｉ−ＰＤ層
５との接合面に一致するように形成されている。
径よりも小さく形成されている。また、第１のメサと第
２のメサとの境界面は、ｐ−ＰＤ層１３ｃとｉ−ＰＤ層
５との接合面に一致するように形成されている。
【００５３】次に、光電子集積回路の上記第１実施例の
作用について説明する。
作用について説明する。
【００５４】この光電子集積回路では、半導体基板１上
にｐｉｎ−ＰＤ１０ａ及びＨＥＭＴ２０がモノリシック
に集積化されている。ｐｉｎ−ＰＤ１０ａでは、逆バイ
アスの印加電圧によって伸びる空乏層は、ｐ−ＰＤ層１
３ｃからｎ−ＰＤ層１１に向けて層厚方向にｉ−ＰＤ層
１２ａの内部をほぼ貫くように拡がる。ｐｉｎ型受光素
子の上記第１実施例と同様に、第１のメサの径は第２の
メサの径よりも小さく、かつ第１及び第２のメサの境界
面はｐ−ＰＤ層１３ｃ及びｉ−ＰＤ層１２ａの接合面に
一致しているので、逆バイアスの印加電圧によって伸び
る空乏層は第１及び第２のメサの表面に到達して露出す
ることはない。すなわち、空乏層はｉ−ＰＤ層１２ａの
側面とパーッシベーション層２との界面にまで到達して
しない。
にｐｉｎ−ＰＤ１０ａ及びＨＥＭＴ２０がモノリシック
に集積化されている。ｐｉｎ−ＰＤ１０ａでは、逆バイ
アスの印加電圧によって伸びる空乏層は、ｐ−ＰＤ層１
３ｃからｎ−ＰＤ層１１に向けて層厚方向にｉ−ＰＤ層
１２ａの内部をほぼ貫くように拡がる。ｐｉｎ型受光素
子の上記第１実施例と同様に、第１のメサの径は第２の
メサの径よりも小さく、かつ第１及び第２のメサの境界
面はｐ−ＰＤ層１３ｃ及びｉ−ＰＤ層１２ａの接合面に
一致しているので、逆バイアスの印加電圧によって伸び
る空乏層は第１及び第２のメサの表面に到達して露出す
ることはない。すなわち、空乏層はｉ−ＰＤ層１２ａの
側面とパーッシベーション層２との界面にまで到達して
しない。
【００５５】そのため、ｐ−ＰＤ層１３ｃからｉ−ＰＤ
層１２ａに至るメサの表面を界面準位に応じて流れる暗
電流は低減する。したがって、ＨＥＭＴ２０では、配線
層２を介してオーミック電極層２５ａに入力する雑音信
号が減少するので、ｐｉｎ−ＰＤ１０ａで受光する光信
号に対する受信感度が向上する。
層１２ａに至るメサの表面を界面準位に応じて流れる暗
電流は低減する。したがって、ＨＥＭＴ２０では、配線
層２を介してオーミック電極層２５ａに入力する雑音信
号が減少するので、ｐｉｎ−ＰＤ１０ａで受光する光信
号に対する受信感度が向上する。
【００５６】図９は、本発明のｐｉｎ型受光素子に係る
第２実施例の構造を示す断面図である。このｐｉｎ型受
光素子では、半導体基板１上にｎ−ＰＤ層１１、ｉ−Ｐ
Ｄ層１２ａ、ｐ−ＰＤ層１３ａ、エッチングストップ層
１３ｂ及びｐ−ＰＤ層１３ｃが順次積層されている。ｐ
−ＰＤ層１３ｃはメサ型に成形され、第１のメサとして
円錐台状に構成されている。エッチングストップ層１３
ｂ、ｐ−ＰＤ層１３ａ及びｉ−ＰＤ層１２ａがメサ型に
成形され、第２のメサとして円錐台状に構成されてい
る。ｎ−ＰＤ層１１はメサ型に成形され、第３のメサと
して円錐台状に構成されている。ｎ−ＰＤ層１１上に
は、ｎ−オーミック電極層１４が所定位置に形成されて
いる。ｐ−ＰＤ層１３ｃ上には、ｐ−オーミック電極層
１５ａ及び１５ｂが所定位置に形成されている。なお、
各メサの表面上には、図示しないパッシベーション層が
形成されている。
第２実施例の構造を示す断面図である。このｐｉｎ型受
光素子では、半導体基板１上にｎ−ＰＤ層１１、ｉ−Ｐ
Ｄ層１２ａ、ｐ−ＰＤ層１３ａ、エッチングストップ層
１３ｂ及びｐ−ＰＤ層１３ｃが順次積層されている。ｐ
−ＰＤ層１３ｃはメサ型に成形され、第１のメサとして
円錐台状に構成されている。エッチングストップ層１３
ｂ、ｐ−ＰＤ層１３ａ及びｉ−ＰＤ層１２ａがメサ型に
成形され、第２のメサとして円錐台状に構成されてい
る。ｎ−ＰＤ層１１はメサ型に成形され、第３のメサと
して円錐台状に構成されている。ｎ−ＰＤ層１１上に
は、ｎ−オーミック電極層１４が所定位置に形成されて
いる。ｐ−ＰＤ層１３ｃ上には、ｐ−オーミック電極層
１５ａ及び１５ｂが所定位置に形成されている。なお、
各メサの表面上には、図示しないパッシベーション層が
形成されている。
【００５７】半導体基板１は、Ｆｅを所定のドーパント
濃度でドープしたＩｎＰからなり、半絶縁性を有する。
ｎ−ＰＤ層１１は、Ｓｉをドーパント濃度約２×１０18
ｃｍ-3でドープしたＩｎＰからなり、層厚３００〜５０
０ｎｍ程度でｎ型導電性を有する。ｉ−ＰＤ１２層ａ
は、ドーパントを故意にドープしていない（ドーパント
濃度１×１０15〜２×１０15ｃｍ-3程度の）ＧａＩｎＡ
ｓまたはＧａＩｎＡｓＰからなり、層厚２．０〜２．５
μｍ程度で高抵抗性を有する。ｐ−ＰＤ層１３ａは、Ｚ
ｎをドーパント濃度約１×１０19ｃｍ-3でドープしたＧ
ａＩｎＡｓまたはＧａＩｎＡｓＰからなり、層厚５〜１
０ｎｍ程度でｐ型導電性を有する。エッチングストップ
層１３ｂは、Ｚｎをドーパント濃度約５×１０18ｃｍ-3
でドープしたＩｎＰまたはＧａＩｎＡｓＰからなり、層
厚５〜１０ｎｍ程度でｐ型導電性を有する。ｐ−ＰＤ層
１３ｃは、Ｚｎをドーパント濃度約１×１０19ｃｍ-3で
ドープしたＧａＩｎＡｓまたはＧａＩｎＡｓＰからな
り、層厚約１００ｎｍでｐ型導電性を有する。
濃度でドープしたＩｎＰからなり、半絶縁性を有する。
ｎ−ＰＤ層１１は、Ｓｉをドーパント濃度約２×１０18
ｃｍ-3でドープしたＩｎＰからなり、層厚３００〜５０
０ｎｍ程度でｎ型導電性を有する。ｉ−ＰＤ１２層ａ
は、ドーパントを故意にドープしていない（ドーパント
濃度１×１０15〜２×１０15ｃｍ-3程度の）ＧａＩｎＡ
ｓまたはＧａＩｎＡｓＰからなり、層厚２．０〜２．５
μｍ程度で高抵抗性を有する。ｐ−ＰＤ層１３ａは、Ｚ
ｎをドーパント濃度約１×１０19ｃｍ-3でドープしたＧ
ａＩｎＡｓまたはＧａＩｎＡｓＰからなり、層厚５〜１
０ｎｍ程度でｐ型導電性を有する。エッチングストップ
層１３ｂは、Ｚｎをドーパント濃度約５×１０18ｃｍ-3
でドープしたＩｎＰまたはＧａＩｎＡｓＰからなり、層
厚５〜１０ｎｍ程度でｐ型導電性を有する。ｐ−ＰＤ層
１３ｃは、Ｚｎをドーパント濃度約１×１０19ｃｍ-3で
ドープしたＧａＩｎＡｓまたはＧａＩｎＡｓＰからな
り、層厚約１００ｎｍでｐ型導電性を有する。
【００５８】主にｐ−ＰＤ層１３ｃからなる第１のメサ
は、直径約１００μｍを有する。主にｉ−ＰＤ層１２ａ
からなる第２のメサは、直径約１２０μｍを有する。主
にｎ−ＰＤ層１１からなる第３のメサは、直径１４０〜
１５０μｍ程度を有する。ｎ−オーミック電極層１４は
ＡｕＧｅ／Ｎｉからなり、ｎ−ＰＤ層１１に対して良好
なオーミック接触性を有する。ｐ−オーミック電極層１
５ａ及び１５ｂはＴｉ／Ｐｔ／Ａｕからなり、ｐ−ＰＤ
層１３ｃに対して良好なオーミック接触性を有する。図
示しないパッシベーション層はＳｉＮからなり、絶縁性
を有する。
は、直径約１００μｍを有する。主にｉ−ＰＤ層１２ａ
からなる第２のメサは、直径約１２０μｍを有する。主
にｎ−ＰＤ層１１からなる第３のメサは、直径１４０〜
１５０μｍ程度を有する。ｎ−オーミック電極層１４は
ＡｕＧｅ／Ｎｉからなり、ｎ−ＰＤ層１１に対して良好
なオーミック接触性を有する。ｐ−オーミック電極層１
５ａ及び１５ｂはＴｉ／Ｐｔ／Ａｕからなり、ｐ−ＰＤ
層１３ｃに対して良好なオーミック接触性を有する。図
示しないパッシベーション層はＳｉＮからなり、絶縁性
を有する。
【００５９】ここで、第１のメサの径は、第２のメサの
径よりも小さく形成されている。また、第１のメサと第
２のメサとの境界面は、ｐ−ＰＤ層１３ｃとエッチング
ストップ層１３ｂとの接合面に一致して形成されてい
る。
径よりも小さく形成されている。また、第１のメサと第
２のメサとの境界面は、ｐ−ＰＤ層１３ｃとエッチング
ストップ層１３ｂとの接合面に一致して形成されてい
る。
【００６０】なお、ＧａＩｎＡｓまたはＧａＩｎＡｓＰ
からなるｐ−ＰＤ層１３ｃに対してＧａＩｎＡｓＰから
なるエッチングストップ層１３ｂを用いた場合、これら
２種類の半導体層においてリン酸系のエッチング液に対
するエッチング選択性はＧａＩｎＡｓＰのバンドギャッ
プエネルギー、すなわち組成比に対応して変化するの
で、あらかじめＧａＩｎＡｓＰの組成比を考慮しなけれ
ばならない。そのため、エッチングストップ層１３ｂを
構成するＧａＩｎＡｓＰは、ｐ−ＰＤ層１３ｃを構成す
るＧａＩｎＡｓまたはＧａＩｎＡｓＰよりも大きいバン
ドギャップエネルギーを有することが必要である。
からなるｐ−ＰＤ層１３ｃに対してＧａＩｎＡｓＰから
なるエッチングストップ層１３ｂを用いた場合、これら
２種類の半導体層においてリン酸系のエッチング液に対
するエッチング選択性はＧａＩｎＡｓＰのバンドギャッ
プエネルギー、すなわち組成比に対応して変化するの
で、あらかじめＧａＩｎＡｓＰの組成比を考慮しなけれ
ばならない。そのため、エッチングストップ層１３ｂを
構成するＧａＩｎＡｓＰは、ｐ−ＰＤ層１３ｃを構成す
るＧａＩｎＡｓまたはＧａＩｎＡｓＰよりも大きいバン
ドギャップエネルギーを有することが必要である。
【００６１】また、ＧａＩｎＡｓからなるｐ−ＰＤ層１
３ｃに対してＩｎＰからなるエッチングストップ層１３
ｂを用いた場合、これら２種類の半導体層においてリン
酸系のエッチング液に対するエッチング選択性は十分完
全に異なる。
３ｃに対してＩｎＰからなるエッチングストップ層１３
ｂを用いた場合、これら２種類の半導体層においてリン
酸系のエッチング液に対するエッチング選択性は十分完
全に異なる。
【００６２】また、ＧａＩｎＡｓＰからなるｐ−ＰＤ層
１３ｃに対してＩｎＰからなるエッチングストップ層１
３ｂを用いた場合、これら２種類の半導体層においてリ
ン酸系のエッチング液に対するエッチング選択性はＧａ
ＩｎＡｓＰのバンドギャップエネルギー、すなわち組成
比に対応して変化するので、あらかじめＧａＩｎＡｓＰ
の組成比を考慮しなければならない。そのため、ｐ−Ｐ
Ｄ層１３ｃを構成するＧａＩｎＡｓＰは、エッチングス
トップ層１３ｂを構成するＩｎＰよりも小さいバンドギ
ャップエネルギーを有することが必要である。
１３ｃに対してＩｎＰからなるエッチングストップ層１
３ｂを用いた場合、これら２種類の半導体層においてリ
ン酸系のエッチング液に対するエッチング選択性はＧａ
ＩｎＡｓＰのバンドギャップエネルギー、すなわち組成
比に対応して変化するので、あらかじめＧａＩｎＡｓＰ
の組成比を考慮しなければならない。そのため、ｐ−Ｐ
Ｄ層１３ｃを構成するＧａＩｎＡｓＰは、エッチングス
トップ層１３ｂを構成するＩｎＰよりも小さいバンドギ
ャップエネルギーを有することが必要である。
【００６３】さらに、ｐ−ＰＤ層１３ａを形成すること
なく、ｉ−ＰＤ層１２ａ上に直接エッチングストップ層
１３ｂを形成した場合、ｉ−ＰＤ層１２ａとエッチング
ストップ層１３ｂとのヘテロ接合は品質次第で暗電流の
増大を招くことがあるので、ヘテロ接合の品質をあらか
じめ考慮しておく必要がある。
なく、ｉ−ＰＤ層１２ａ上に直接エッチングストップ層
１３ｂを形成した場合、ｉ−ＰＤ層１２ａとエッチング
ストップ層１３ｂとのヘテロ接合は品質次第で暗電流の
増大を招くことがあるので、ヘテロ接合の品質をあらか
じめ考慮しておく必要がある。
【００６４】次に、ｐｉｎ型受光素子の上記第２実施例
の作用について説明する。
の作用について説明する。
【００６５】このｐｉｎ型受光素子では、主にｐ−ＰＤ
層１３ｃからなる第１のメサと主にｉ−ＰＤ層１２ａか
らなる第２のメサとが形成されている。逆バイアスの印
加電圧によって伸びる空乏層は、ｐ−ＰＤ層１３ｃから
ｎ−ＰＤ層１１に向けて層厚方向にｉ−ＰＤ層１２ａの
内部をほぼ貫くように拡がる。
層１３ｃからなる第１のメサと主にｉ−ＰＤ層１２ａか
らなる第２のメサとが形成されている。逆バイアスの印
加電圧によって伸びる空乏層は、ｐ−ＰＤ層１３ｃから
ｎ−ＰＤ層１１に向けて層厚方向にｉ−ＰＤ層１２ａの
内部をほぼ貫くように拡がる。
【００６６】ここで、エッチングストップ層１３ｂ及び
ｎ−ＰＤ層１３ａの各層厚は極小であるので、第１のメ
サの径は第２のメサの径よりも小さいことにより、ｐ−
ＰＤ層１３ｃから伸びる空乏層は径方向において第１の
メサの径以上にほとんど拡がらない。そのため、この空
乏層は第２のメサの表面に到達して露出することはな
い。また、第１のメサと第２のメサとの境界面はｐ−Ｐ
Ｄ層１３ｃとエッチングストップ層１３ｂとの接合面に
一致していることにより、ｐ−ＰＤ層１３ｃから伸びる
空乏層は層厚方向において第１のメサの内部でほとんど
拡がらない。そのため、この空乏層は第１のメサの表面
に到達して露出することはない。
ｎ−ＰＤ層１３ａの各層厚は極小であるので、第１のメ
サの径は第２のメサの径よりも小さいことにより、ｐ−
ＰＤ層１３ｃから伸びる空乏層は径方向において第１の
メサの径以上にほとんど拡がらない。そのため、この空
乏層は第２のメサの表面に到達して露出することはな
い。また、第１のメサと第２のメサとの境界面はｐ−Ｐ
Ｄ層１３ｃとエッチングストップ層１３ｂとの接合面に
一致していることにより、ｐ−ＰＤ層１３ｃから伸びる
空乏層は層厚方向において第１のメサの内部でほとんど
拡がらない。そのため、この空乏層は第１のメサの表面
に到達して露出することはない。
【００６７】また、エッチングストップ層１３ｂがｐ−
ＰＤ層１３ｃ及びｐ−ＰＤ層１３ａに挟まれて配置さ
れ、ｐ−ＰＤ層１３ｃと異なるエッチング選択性を有し
ている。そのため、ｐ−ＰＤ層１３ｃに対するエッチン
グ工程がエッチングストップ層１３ｂに対してそのまま
連続して及ぼうとしても、エッチング速度が抑制された
り、実質的にほとんど零になったりする。そのため、第
１のメサと第２のメサとの境界面は、ｐ−ＰＤ層１３ｃ
とエッチングストップ層１３ｂとの接合面にほぼ一致す
るように再現性良く設定される。
ＰＤ層１３ｃ及びｐ−ＰＤ層１３ａに挟まれて配置さ
れ、ｐ−ＰＤ層１３ｃと異なるエッチング選択性を有し
ている。そのため、ｐ−ＰＤ層１３ｃに対するエッチン
グ工程がエッチングストップ層１３ｂに対してそのまま
連続して及ぼうとしても、エッチング速度が抑制された
り、実質的にほとんど零になったりする。そのため、第
１のメサと第２のメサとの境界面は、ｐ−ＰＤ層１３ｃ
とエッチングストップ層１３ｂとの接合面にほぼ一致す
るように再現性良く設定される。
【００６８】したがって、空乏層が第１及び第２のメサ
の表面に到達して露出することはない。すなわち、空乏
層はｉ−ＰＤ層１２ａの側面とその表面を保護する図示
しないパッシベーション層との界面にまで到達しない。
この結果、ｐ−ＰＤ層１３ｃからｉ−ＰＤ層１２ａに至
るメサの表面を界面準位に応じて流れる暗電流は低減す
る。
の表面に到達して露出することはない。すなわち、空乏
層はｉ−ＰＤ層１２ａの側面とその表面を保護する図示
しないパッシベーション層との界面にまで到達しない。
この結果、ｐ−ＰＤ層１３ｃからｉ−ＰＤ層１２ａに至
るメサの表面を界面準位に応じて流れる暗電流は低減す
る。
【００６９】次に、ｐｉｎ型受光素子の上記第２実施例
の製造工程について説明する。図１０は、ｐｉｎ型受光
素子の上記第２実施例における製造工程を順次示す工程
断面図である。
の製造工程について説明する。図１０は、ｐｉｎ型受光
素子の上記第２実施例における製造工程を順次示す工程
断面図である。
【００７０】まず、通常のＯＭＶＰＥ法を用いて半導体
基板１上にｎ−ＰＤ層１１、ｉ−ＰＤ層１２ａ、ｐ−Ｐ
Ｄ層１３ａ、エッチングストップ層１３ｂ及びｐ−ＰＤ
層１３ｃを順次積層する（図１０（ａ）図示）。
基板１上にｎ−ＰＤ層１１、ｉ−ＰＤ層１２ａ、ｐ−Ｐ
Ｄ層１３ａ、エッチングストップ層１３ｂ及びｐ−ＰＤ
層１３ｃを順次積層する（図１０（ａ）図示）。
【００７１】続いて、通常のフォトリソグラフィ技術を
用いてｐ−ＰＤ層１３ｃ上に所定円状の第１マスクパタ
ーンを形成し、通常のウェットエッチング法を用いてリ
ン酸系のエッチング液でｐ−ＰＤ層１３ｃをメサ型に加
工して第１のメサを形成する。ここでは、ｐ−ＰＤ層１
３ｃとエッチングストップ層１３ｂとのエッチング選択
性が異なることから、エッチング深さがエッチングスト
ップ層１３ｂの表面に到達すると、ｐ−ＰＤ層１３ｃに
対するエッチングは停止する（図１０（ｂ）図示）。
用いてｐ−ＰＤ層１３ｃ上に所定円状の第１マスクパタ
ーンを形成し、通常のウェットエッチング法を用いてリ
ン酸系のエッチング液でｐ−ＰＤ層１３ｃをメサ型に加
工して第１のメサを形成する。ここでは、ｐ−ＰＤ層１
３ｃとエッチングストップ層１３ｂとのエッチング選択
性が異なることから、エッチング深さがエッチングスト
ップ層１３ｂの表面に到達すると、ｐ−ＰＤ層１３ｃに
対するエッチングは停止する（図１０（ｂ）図示）。
【００７２】続いて、通常のフォトリソグラフィ技術を
用いてｐ−ＰＤ層１３ｃ及びエッチングストップ層１３
ｂ上に所定円状の第２マスクパターンを形成し、通常の
ウェットエッチング法を用いて塩酸系のエッチング液で
エッチングストップ層１３ｂをメサ型に加工する。さら
に、通常のウェットエッチング法を用いてリン酸系のエ
ッチング液でｐ−ＰＤ層１３ａ及びｉ−ＰＤ層１２ａを
メサ型に加工して第２のメサを形成する。ここでは、ｉ
−ＰＤ層１２ａとｎ−ＰＤ層１１とのエッチング選択性
が異なることから、エッチング深さがｎ−ＰＤ層１１の
表面に到達すると、ｐ−ＰＤ層１３ａ及びｉ−ＰＤ層１
２ａに対するエッチングは停止する。なお、第２マスク
パターンの径は第１マスクパターンの径よりも大きい
（図１０（ｃ）図示）。
用いてｐ−ＰＤ層１３ｃ及びエッチングストップ層１３
ｂ上に所定円状の第２マスクパターンを形成し、通常の
ウェットエッチング法を用いて塩酸系のエッチング液で
エッチングストップ層１３ｂをメサ型に加工する。さら
に、通常のウェットエッチング法を用いてリン酸系のエ
ッチング液でｐ−ＰＤ層１３ａ及びｉ−ＰＤ層１２ａを
メサ型に加工して第２のメサを形成する。ここでは、ｉ
−ＰＤ層１２ａとｎ−ＰＤ層１１とのエッチング選択性
が異なることから、エッチング深さがｎ−ＰＤ層１１の
表面に到達すると、ｐ−ＰＤ層１３ａ及びｉ−ＰＤ層１
２ａに対するエッチングは停止する。なお、第２マスク
パターンの径は第１マスクパターンの径よりも大きい
（図１０（ｃ）図示）。
【００７３】続いて、通常のフォトリソグラフィ技術を
用いてｎ−ＰＤ層１１上に所定円状の第３マスクパター
ンを形成し、通常のウェットエッチング法を用いて塩酸
系のエッチング液でｎ−ＰＤ層１１をメサ型に加工して
第３のメサを形成する（図１０（ｄ）図示）。
用いてｎ−ＰＤ層１１上に所定円状の第３マスクパター
ンを形成し、通常のウェットエッチング法を用いて塩酸
系のエッチング液でｎ−ＰＤ層１１をメサ型に加工して
第３のメサを形成する（図１０（ｄ）図示）。
【００７４】続いて、通常のプラズマＣＶＤ法を用いて
ｎ−ＰＤ層１１、ｉ−ＰＤ層１２ａ及びｐ−ＰＤ層１３
ｃ上に図示しないパッシベーション層を堆積し、通常の
ＲＩＥ法を用いてｎ−ＰＤ層１１及びｐ−ＰＤ層１３ｃ
の所定位置上のパッシベーション層を除去して電極形成
用開口を形成する。さらに、通常の真空蒸着法を用いて
ｎ−ＰＤ層１１上の電極形成用開口にｎ−オーミック電
極層１４を堆積し、ｐ−ＰＤ層１３ｃ上の電極形成用開
口にｐ−オーミック電極層１５ａ及び１５ｂを堆積する
（図１０（ｅ）図示）。
ｎ−ＰＤ層１１、ｉ−ＰＤ層１２ａ及びｐ−ＰＤ層１３
ｃ上に図示しないパッシベーション層を堆積し、通常の
ＲＩＥ法を用いてｎ−ＰＤ層１１及びｐ−ＰＤ層１３ｃ
の所定位置上のパッシベーション層を除去して電極形成
用開口を形成する。さらに、通常の真空蒸着法を用いて
ｎ−ＰＤ層１１上の電極形成用開口にｎ−オーミック電
極層１４を堆積し、ｐ−ＰＤ層１３ｃ上の電極形成用開
口にｐ−オーミック電極層１５ａ及び１５ｂを堆積する
（図１０（ｅ）図示）。
【００７５】次に、ｐｉｎ型受光素子の上記第２実施例
に関する実験について説明する。図１１は、ｐｉｎ型受
光素子の上記第２実施例におけるＧａＩｎＡｓＰ層のバ
ンドギャップエネルギーとエッチング速度との関係を示
すグラフである。横軸は、エッチングストップ層１３ｂ
を構成するＧａＩｎＡｓＰのバンドギャップエネルギー
を示す。縦軸は、ＧａＩｎＡｓＰに対するリン酸系のエ
ッチング液によるエッチング速度を示す。なお、白丸で
図示した測定値には、ＩｎＰに対して格子整合するバン
ドギャップエネルギーを有するＧａＩｎＡｓＰを測定対
象とした。エッチング液としては、Ｈ3 ＰＯ4 ：Ｈ2 Ｏ
2 ：Ｈ2 Ｏ＝５：１：４０の成分体積比を有するものを
用いた。
に関する実験について説明する。図１１は、ｐｉｎ型受
光素子の上記第２実施例におけるＧａＩｎＡｓＰ層のバ
ンドギャップエネルギーとエッチング速度との関係を示
すグラフである。横軸は、エッチングストップ層１３ｂ
を構成するＧａＩｎＡｓＰのバンドギャップエネルギー
を示す。縦軸は、ＧａＩｎＡｓＰに対するリン酸系のエ
ッチング液によるエッチング速度を示す。なお、白丸で
図示した測定値には、ＩｎＰに対して格子整合するバン
ドギャップエネルギーを有するＧａＩｎＡｓＰを測定対
象とした。エッチング液としては、Ｈ3 ＰＯ4 ：Ｈ2 Ｏ
2 ：Ｈ2 Ｏ＝５：１：４０の成分体積比を有するものを
用いた。
【００７６】図１１に示すように、ＧａＩｎＡｓＰのバ
ンドギャップエネルギーが増大するにつれ、ＧａＩｎＡ
ｓＰに対するリン酸系のエッチング液によるエッチング
速度は低減する傾向がある。そのため、ＧａＩｎＡｓま
たはＧａＩｎＡｓＰからなるｐ−ＰＤ層１３ｃに対して
ＧａＩｎＡｓＰからなるエッチングストップ層１３ｂを
用いた場合、これら２種類の半導体層においてリン酸系
のエッチング液に対するエッチング選択性はＧａＩｎＡ
ｓＰのバンドギャップエネルギー、すなわち組成比に対
応して変化する。ここで、ＧａＩｎＡｓのバンドギャッ
プエネルギーは約０．７５ｅＶである。そのため、ｐ−
ＰＤ層１３ｃをＧａＩｎＡｓで構成する場合、エッチン
グストップ層１３ｂを構成するＧａＩｎＡｓＰのバンド
ギャップエネルギーは０．７５ｅＶより大きいことが必
要である。また、ｐ−ＰＤ層１３ｃをＧａＩｎＡｓＰで
構成する場合、エッチングストップ層１３ｂを構成する
ＧａＩｎＡｓＰは、ｐ−ＰＤ層１３ｃを構成するＧａＩ
ｎＡｓＰよりも大きいバンドギャップエネルギーを有す
ることが必要である。
ンドギャップエネルギーが増大するにつれ、ＧａＩｎＡ
ｓＰに対するリン酸系のエッチング液によるエッチング
速度は低減する傾向がある。そのため、ＧａＩｎＡｓま
たはＧａＩｎＡｓＰからなるｐ−ＰＤ層１３ｃに対して
ＧａＩｎＡｓＰからなるエッチングストップ層１３ｂを
用いた場合、これら２種類の半導体層においてリン酸系
のエッチング液に対するエッチング選択性はＧａＩｎＡ
ｓＰのバンドギャップエネルギー、すなわち組成比に対
応して変化する。ここで、ＧａＩｎＡｓのバンドギャッ
プエネルギーは約０．７５ｅＶである。そのため、ｐ−
ＰＤ層１３ｃをＧａＩｎＡｓで構成する場合、エッチン
グストップ層１３ｂを構成するＧａＩｎＡｓＰのバンド
ギャップエネルギーは０．７５ｅＶより大きいことが必
要である。また、ｐ−ＰＤ層１３ｃをＧａＩｎＡｓＰで
構成する場合、エッチングストップ層１３ｂを構成する
ＧａＩｎＡｓＰは、ｐ−ＰＤ層１３ｃを構成するＧａＩ
ｎＡｓＰよりも大きいバンドギャップエネルギーを有す
ることが必要である。
【００７７】また、ＧａＩｎＡｓからなるｐ−ＰＤ層１
３ｃに対してＩｎＰからなるエッチングストップ層１３
ｂを用いた場合、これら２種類の半導体層においてリン
酸系のエッチング液に対するエッチング選択性は十分完
全に異なる。というのは、ＧａＩｎＡｓ及びＩｎＰのバ
ンドギャップエネルギーはそれぞれ約０．７５ｅＶ及び
約１．３５ｅＶであるので、十分大きな差異があるから
である。
３ｃに対してＩｎＰからなるエッチングストップ層１３
ｂを用いた場合、これら２種類の半導体層においてリン
酸系のエッチング液に対するエッチング選択性は十分完
全に異なる。というのは、ＧａＩｎＡｓ及びＩｎＰのバ
ンドギャップエネルギーはそれぞれ約０．７５ｅＶ及び
約１．３５ｅＶであるので、十分大きな差異があるから
である。
【００７８】さらに、ＧａＩｎＡｓＰからなるｐ−ＰＤ
層１３ｃに対してＩｎＰからなるエッチングストップ層
１３ｂを用いた場合、これら２種類の半導体層において
リン酸系のエッチング液に対するエッチング選択性はＧ
ａＩｎＡｓＰのバンドギャップエネルギー、すなわち組
成比に対応して変化する。ここで、ＩｎＰのバンドギャ
ップエネルギーは約１．３５ｅＶである。そのため、ｐ
−ＰＤ層１３ｃを構成するＧａＩｎＡｓＰのバンドギャ
ップエネルギーは約１．３５ｅＶよりも小さいことが必
要である。
層１３ｃに対してＩｎＰからなるエッチングストップ層
１３ｂを用いた場合、これら２種類の半導体層において
リン酸系のエッチング液に対するエッチング選択性はＧ
ａＩｎＡｓＰのバンドギャップエネルギー、すなわち組
成比に対応して変化する。ここで、ＩｎＰのバンドギャ
ップエネルギーは約１．３５ｅＶである。そのため、ｐ
−ＰＤ層１３ｃを構成するＧａＩｎＡｓＰのバンドギャ
ップエネルギーは約１．３５ｅＶよりも小さいことが必
要である。
【００７９】図１２は、本発明の光電子集積回路に係る
第２実施例の構造を示す断面図である。半導体基板１上
には、ｐｉｎ−ＰＤ１０ｂ及びＨＥＭＴ２０がモノリシ
ックに集積化されている。この光電子集積回路では、半
導体基板１上にバッファ層２１、チャネル層２２、電子
供給層２３、ｎ−ＰＤ層１１、ｉ−ＰＤ層１２ａ、ｐ−
ＰＤ層１３ａ、エッチングストップ層１３ｂ及びｐ−Ｐ
Ｄ層１３ｃが順次積層されている。
第２実施例の構造を示す断面図である。半導体基板１上
には、ｐｉｎ−ＰＤ１０ｂ及びＨＥＭＴ２０がモノリシ
ックに集積化されている。この光電子集積回路では、半
導体基板１上にバッファ層２１、チャネル層２２、電子
供給層２３、ｎ−ＰＤ層１１、ｉ−ＰＤ層１２ａ、ｐ−
ＰＤ層１３ａ、エッチングストップ層１３ｂ及びｐ−Ｐ
Ｄ層１３ｃが順次積層されている。
【００８０】ｐｉｎ−ＰＤ１０ｂでは、ｐ−ＰＤ層１３
ｃはメサ型に成形され、第１のメサとして円錐台状に構
成されている。エッチングストップ層１３ｂ、ｐ−ＰＤ
層１３ａ及びｉ−ＰＤ層１２ａがメサ型に成形され、第
２のメサとして円錐台状に構成されている。ｎ−ＰＤ層
１１はメサ型に成形され、第３のメサとして円錐台状に
構成されている。ｎ−ＰＤ層１１上には、ｎ−オーミッ
ク電極層１４が所定位置に形成されている。ｐ−ＰＤ層
１３ｃ上には、ｐ−オーミック電極層１５ａ及び１５ｂ
が所定位置に形成されている。なお、ｐｉｎ−ＰＤ１０
ｂはｐｉｎ型受光素子の上記第２実施例と同様に構成さ
れている。
ｃはメサ型に成形され、第１のメサとして円錐台状に構
成されている。エッチングストップ層１３ｂ、ｐ−ＰＤ
層１３ａ及びｉ−ＰＤ層１２ａがメサ型に成形され、第
２のメサとして円錐台状に構成されている。ｎ−ＰＤ層
１１はメサ型に成形され、第３のメサとして円錐台状に
構成されている。ｎ−ＰＤ層１１上には、ｎ−オーミッ
ク電極層１４が所定位置に形成されている。ｐ−ＰＤ層
１３ｃ上には、ｐ−オーミック電極層１５ａ及び１５ｂ
が所定位置に形成されている。なお、ｐｉｎ−ＰＤ１０
ｂはｐｉｎ型受光素子の上記第２実施例と同様に構成さ
れている。
【００８１】ＨＥＭＴ２０では、ｐ−ＰＤ層１３ｃ、エ
ッチングストップ層１３ｂ、ｐ−ＰＤ層１３ａ、ｉ−Ｐ
Ｄ層１２ａ及びｎ−ＰＤ層１１が順次除去され、電子供
給層２３、チャネル層２２及びバッファ層２１がｐｉｎ
−ＰＤ１０ｂの領域と分離するように成形されている。
電子供給層２３上には、ゲート電極層２４、オーミック
電極層２５ａ及び２５ｂが所定位置に形成されている。
ここで、電子供給層２３におけるゲート電極層２４の形
成領域は所定深さの凹部に成形されたリセス構造を有
し、その深さによって閾値電圧等の素子特性が制御され
ている。なお、ＨＥＭＴ２０は光電子集積回路の上記第
１実施例と同様に構成されている。
ッチングストップ層１３ｂ、ｐ−ＰＤ層１３ａ、ｉ−Ｐ
Ｄ層１２ａ及びｎ−ＰＤ層１１が順次除去され、電子供
給層２３、チャネル層２２及びバッファ層２１がｐｉｎ
−ＰＤ１０ｂの領域と分離するように成形されている。
電子供給層２３上には、ゲート電極層２４、オーミック
電極層２５ａ及び２５ｂが所定位置に形成されている。
ここで、電子供給層２３におけるゲート電極層２４の形
成領域は所定深さの凹部に成形されたリセス構造を有
し、その深さによって閾値電圧等の素子特性が制御され
ている。なお、ＨＥＭＴ２０は光電子集積回路の上記第
１実施例と同様に構成されている。
【００８２】ｐｉｎ−ＰＤ１０ｂ及びＨＥＭＴ２０の各
半導体層の表面には、パッシベーション層２が形成され
ている。ｐｉｎ−ＰＤ１０ｂのｎ−オーミック電極層１
４とＨＥＭＴ２０のオーミック電極層２５ａとの間に
は、配線層３が形成されている。ｐｉｎ−ＰＤ１０ｂの
ｐ−オーミック電極層１５ａと図示しない隣接する素子
の電極層との間には、配線層４が形成されている。ＨＥ
ＭＴ２０のオーミック電極層２５ｂと図示しない隣接す
る素子の電極層との間には、配線層５が形成されてい
る。
半導体層の表面には、パッシベーション層２が形成され
ている。ｐｉｎ−ＰＤ１０ｂのｎ−オーミック電極層１
４とＨＥＭＴ２０のオーミック電極層２５ａとの間に
は、配線層３が形成されている。ｐｉｎ−ＰＤ１０ｂの
ｐ−オーミック電極層１５ａと図示しない隣接する素子
の電極層との間には、配線層４が形成されている。ＨＥ
ＭＴ２０のオーミック電極層２５ｂと図示しない隣接す
る素子の電極層との間には、配線層５が形成されてい
る。
【００８３】ここで、第１のメサの径は、第２のメサの
径よりも小さく形成されている。また、第１のメサと第
２のメサとの境界面は、ｐ−ＰＤ層１３ｃとエッチング
ストップ層１３ｂとの接合面に一致するように形成され
ている。
径よりも小さく形成されている。また、第１のメサと第
２のメサとの境界面は、ｐ−ＰＤ層１３ｃとエッチング
ストップ層１３ｂとの接合面に一致するように形成され
ている。
【００８４】次に、光電子集積回路の上記第２実施例の
作用について説明する。
作用について説明する。
【００８５】この光電子集積回路では、半導体基板１上
にｐｉｎ−ＰＤ１０ｂ及びＨＥＭＴ２０がモノリシック
に集積化されている。ｐｉｎ−ＰＤ１０ｂでは、逆バイ
アスの印加電圧によって伸びる空乏層は、ｐ−ＰＤ層１
３ｃからｎ−ＰＤ層１１に向けて層厚方向にｉ−ＰＤ層
１２ａの内部をほぼ貫くように拡がる。ｐｉｎ型受光素
子の上記第２実施例と同様に、第１のメサの径は第２の
メサの径よりも小さく、かつ第１及び第２のメサの境界
面はｐ−ＰＤ層１３ｃ及びエッチングストップ層１３ｂ
の接合面に一致しているので、逆バイアスの印加電圧に
よって伸びる空乏層は第１及び第２のメサの表面に到達
して露出することはない。すなわち、空乏層はｉ−ＰＤ
層１２ａの側面とパーッシベーション層２との界面にま
で到達してしない。
にｐｉｎ−ＰＤ１０ｂ及びＨＥＭＴ２０がモノリシック
に集積化されている。ｐｉｎ−ＰＤ１０ｂでは、逆バイ
アスの印加電圧によって伸びる空乏層は、ｐ−ＰＤ層１
３ｃからｎ−ＰＤ層１１に向けて層厚方向にｉ−ＰＤ層
１２ａの内部をほぼ貫くように拡がる。ｐｉｎ型受光素
子の上記第２実施例と同様に、第１のメサの径は第２の
メサの径よりも小さく、かつ第１及び第２のメサの境界
面はｐ−ＰＤ層１３ｃ及びエッチングストップ層１３ｂ
の接合面に一致しているので、逆バイアスの印加電圧に
よって伸びる空乏層は第１及び第２のメサの表面に到達
して露出することはない。すなわち、空乏層はｉ−ＰＤ
層１２ａの側面とパーッシベーション層２との界面にま
で到達してしない。
【００８６】また、エッチングストップ層１３ｂがｐ−
ＰＤ層１３ｃ及びｐ−ＰＤ層１３ｃに挟まれて配置さ
れ、ｐ−ＰＤ層１３ｃと異なるエッチング選択性を有し
ている。これにより、ｐ−ＰＤ層１３ｃに対するエッチ
ング工程がエッチングストップ層１３ｂに対してそのま
ま連続して及ぼうとしても、エッチング速度が抑制され
たり、実質的にほとんど零になったりする。すなわち、
第１のメサと第２のメサとの境界面は、ｐ−ＰＤ層１３
ｃとエッチングストップ層１３ｂとの接合面にほぼ一致
するように再現性良く設定される。
ＰＤ層１３ｃ及びｐ−ＰＤ層１３ｃに挟まれて配置さ
れ、ｐ−ＰＤ層１３ｃと異なるエッチング選択性を有し
ている。これにより、ｐ−ＰＤ層１３ｃに対するエッチ
ング工程がエッチングストップ層１３ｂに対してそのま
ま連続して及ぼうとしても、エッチング速度が抑制され
たり、実質的にほとんど零になったりする。すなわち、
第１のメサと第２のメサとの境界面は、ｐ−ＰＤ層１３
ｃとエッチングストップ層１３ｂとの接合面にほぼ一致
するように再現性良く設定される。
【００８７】そのため、ｐ−ＰＤ層１３ｃからｉ−ＰＤ
層１２ａに至るメサの表面を界面準位に応じて流れる暗
電流は低減する。したがって、ＨＥＭＴ２０では、配線
層２を介してオーミック電極層２５ａに入力する雑音信
号が減少するので、ｐｉｎ−ＰＤ１０ｂで受光する光信
号に対する受信感度が向上する。
層１２ａに至るメサの表面を界面準位に応じて流れる暗
電流は低減する。したがって、ＨＥＭＴ２０では、配線
層２を介してオーミック電極層２５ａに入力する雑音信
号が減少するので、ｐｉｎ−ＰＤ１０ｂで受光する光信
号に対する受信感度が向上する。
【００８８】図１３は、本発明のｐｉｎ型受光素子に係
る第３実施例の構造を示す断面図である。このｐｉｎ型
受光素子では、半導体基板１上にｎ−ＰＤ層１１、ｉ−
ＰＤ層１２ａ、エッチングストップ層１２ｂ、ｉ−ＰＤ
層１２ｃ及びｐ−ＰＤ層１３ｃが順次積層されている。
ｐ−ＰＤ層１３ｃ及びｉ−ＰＤ層１２ｃはメサ型に成形
され、第１のメサとして円錐台状に構成されている。エ
ッチングストップ層１２ｂ及びｉ−ＰＤ層１２ａがメサ
型に成形され、第２のメサとして円錐台状に構成されて
いる。ｎ−ＰＤ層１１はメサ型に成形され、第３のメサ
として円錐台状に構成されている。ｎ−ＰＤ層１１上に
は、ｎ−オーミック電極層１４が所定位置に形成されて
いる。ｐ−ＰＤ層１３ｃ上には、ｐ−オーミック電極層
１５ａ及び１５ｂが所定位置に形成されている。なお、
各メサの表面上には、図示しないパッシベーション層が
形成されている。
る第３実施例の構造を示す断面図である。このｐｉｎ型
受光素子では、半導体基板１上にｎ−ＰＤ層１１、ｉ−
ＰＤ層１２ａ、エッチングストップ層１２ｂ、ｉ−ＰＤ
層１２ｃ及びｐ−ＰＤ層１３ｃが順次積層されている。
ｐ−ＰＤ層１３ｃ及びｉ−ＰＤ層１２ｃはメサ型に成形
され、第１のメサとして円錐台状に構成されている。エ
ッチングストップ層１２ｂ及びｉ−ＰＤ層１２ａがメサ
型に成形され、第２のメサとして円錐台状に構成されて
いる。ｎ−ＰＤ層１１はメサ型に成形され、第３のメサ
として円錐台状に構成されている。ｎ−ＰＤ層１１上に
は、ｎ−オーミック電極層１４が所定位置に形成されて
いる。ｐ−ＰＤ層１３ｃ上には、ｐ−オーミック電極層
１５ａ及び１５ｂが所定位置に形成されている。なお、
各メサの表面上には、図示しないパッシベーション層が
形成されている。
【００８９】半導体基板１は、Ｆｅを所定のドーパント
濃度でドープしたＩｎＰからなり、半絶縁性を有する。
ｎ−ＰＤ層１１は、Ｓｉをドーパント濃度約２×１０18
ｃｍ-3でドープしたＩｎＰからなり、層厚３００〜５０
０ｎｍ程度でｎ型導電性を有する。ｉ−ＰＤ層１２ａ
は、ドーパントを故意にドープしていない（ドーパント
濃度１×１０15〜２×１０15ｃｍ-3程度の）ＧａＩｎＡ
ｓまたはＧａＩｎＡｓＰからなり、層厚約２．０〜２．
５μｍで高抵抗性を有する。エッチングストップ層１２
ｂは、ドーパントを故意にドープしていないＩｎＰまた
はＧａＩｎＡｓＰからなり、層厚５〜１０ｎｍ程度で高
抵抗性を有する。ｉ−ＰＤ層１２ｃ、ドーパントを故意
にドープしていないＧａＩｎＡｓまたはＧａＩｎＡｓＰ
からなり、層厚５〜１０ｎｍ程度で高抵抗性を有する。
ｐ−ＰＤ層１３ｃは、Ｚｎをドーパント濃度約５×１０
18ｃｍ-3でドープしたＧａＩｎＡｓまたはＧａＩｎＡｓ
Ｐからなり、層厚約１００ｎｍでｐ型導電性を有する。
濃度でドープしたＩｎＰからなり、半絶縁性を有する。
ｎ−ＰＤ層１１は、Ｓｉをドーパント濃度約２×１０18
ｃｍ-3でドープしたＩｎＰからなり、層厚３００〜５０
０ｎｍ程度でｎ型導電性を有する。ｉ−ＰＤ層１２ａ
は、ドーパントを故意にドープしていない（ドーパント
濃度１×１０15〜２×１０15ｃｍ-3程度の）ＧａＩｎＡ
ｓまたはＧａＩｎＡｓＰからなり、層厚約２．０〜２．
５μｍで高抵抗性を有する。エッチングストップ層１２
ｂは、ドーパントを故意にドープしていないＩｎＰまた
はＧａＩｎＡｓＰからなり、層厚５〜１０ｎｍ程度で高
抵抗性を有する。ｉ−ＰＤ層１２ｃ、ドーパントを故意
にドープしていないＧａＩｎＡｓまたはＧａＩｎＡｓＰ
からなり、層厚５〜１０ｎｍ程度で高抵抗性を有する。
ｐ−ＰＤ層１３ｃは、Ｚｎをドーパント濃度約５×１０
18ｃｍ-3でドープしたＧａＩｎＡｓまたはＧａＩｎＡｓ
Ｐからなり、層厚約１００ｎｍでｐ型導電性を有する。
【００９０】主にｐ−ＰＤ層１３ｃからなる第１のメサ
は、直径約１００μｍを有する。主にｉ−ＰＤ層１２ａ
からなる第２のメサは、直径約１２０μｍを有する。主
にｎ−ＰＤ層１１からなる第３のメサは、直径１４０〜
１５０μｍ程度を有する。ｎ−オーミック電極層１４は
ＡｕＧｅ／Ｎｉからなり、ｎ−ＰＤ層１１に対して良好
なオーミック接触性を有する。ｐ−オーミック電極層１
５ａ及び１５ｂはＴｉ／Ｐｔ／Ａｕからなり、ｐ−ＰＤ
層１３ｃに対して良好なオーミック接触性を有する。図
示しないパッシベーション層はＳｉＮからなり、絶縁性
を有する。
は、直径約１００μｍを有する。主にｉ−ＰＤ層１２ａ
からなる第２のメサは、直径約１２０μｍを有する。主
にｎ−ＰＤ層１１からなる第３のメサは、直径１４０〜
１５０μｍ程度を有する。ｎ−オーミック電極層１４は
ＡｕＧｅ／Ｎｉからなり、ｎ−ＰＤ層１１に対して良好
なオーミック接触性を有する。ｐ−オーミック電極層１
５ａ及び１５ｂはＴｉ／Ｐｔ／Ａｕからなり、ｐ−ＰＤ
層１３ｃに対して良好なオーミック接触性を有する。図
示しないパッシベーション層はＳｉＮからなり、絶縁性
を有する。
【００９１】ここで、第１のメサの径は、第２のメサの
径よりも小さく形成されている。また、第１のメサと第
２のメサとの境界面は、ｉ−ＰＤ層１２ｃとエッチング
ストップ層１２ｂとの接合面に一致して形成されてい
る。
径よりも小さく形成されている。また、第１のメサと第
２のメサとの境界面は、ｉ−ＰＤ層１２ｃとエッチング
ストップ層１２ｂとの接合面に一致して形成されてい
る。
【００９２】なお、ＧａＩｎＡｓまたはＧａＩｎＡｓＰ
からなるｉ−ＰＤ層１２ｃに対してＧａＩｎＡｓＰから
なるエッチングストップ層１２ｂを用いた場合、これら
２種類の半導体層においてリン酸系のエッチング液に対
するエッチング選択性はＧａＩｎＡｓＰのバンドギャッ
プエネルギー、すなわち組成比に対応して変化するの
で、あらかじめＧａＩｎＡｓＰの組成比を考慮しなけれ
ばならない。そのため、エッチングストップ層１２ｂを
構成するＧａＩｎＡｓＰは、ｉ−ＰＤ層１２ｃを構成す
るＧａＩｎＡｓまたはＧａＩｎＡｓＰよりも大きいバン
ドギャップエネルギーを有することが必要である。
からなるｉ−ＰＤ層１２ｃに対してＧａＩｎＡｓＰから
なるエッチングストップ層１２ｂを用いた場合、これら
２種類の半導体層においてリン酸系のエッチング液に対
するエッチング選択性はＧａＩｎＡｓＰのバンドギャッ
プエネルギー、すなわち組成比に対応して変化するの
で、あらかじめＧａＩｎＡｓＰの組成比を考慮しなけれ
ばならない。そのため、エッチングストップ層１２ｂを
構成するＧａＩｎＡｓＰは、ｉ−ＰＤ層１２ｃを構成す
るＧａＩｎＡｓまたはＧａＩｎＡｓＰよりも大きいバン
ドギャップエネルギーを有することが必要である。
【００９３】また、ＧａＩｎＡｓからなるｉ−ＰＤ層１
２ｃに対してＩｎＰからなるエッチングストップ層１２
ｂを用いた場合、これら２種類の半導体層においてリン
酸系のエッチング液に対するエッチング選択性は十分完
全に異なる。
２ｃに対してＩｎＰからなるエッチングストップ層１２
ｂを用いた場合、これら２種類の半導体層においてリン
酸系のエッチング液に対するエッチング選択性は十分完
全に異なる。
【００９４】また、ＧａＩｎＡｓＰからなるｉ−ＰＤ層
１２ｃに対してＩｎＰからなるエッチングストップ層１
２ｂを用いた場合、これら２種類の半導体層においてリ
ン酸系のエッチング液に対するエッチング選択性はＧａ
ＩｎＡｓＰのバンドギャップエネルギー、すなわち組成
比に対応して変化するので、あらかじめＧａＩｎＡｓＰ
の組成比を考慮しなければならない。そのため、ｉ−Ｐ
Ｄ層１２ｃを構成するＧａＩｎＡｓＰは、エッチングス
トップ層１２ｂを構成するＩｎＰよりも小さいバンドギ
ャップエネルギーを有することが必要である。
１２ｃに対してＩｎＰからなるエッチングストップ層１
２ｂを用いた場合、これら２種類の半導体層においてリ
ン酸系のエッチング液に対するエッチング選択性はＧａ
ＩｎＡｓＰのバンドギャップエネルギー、すなわち組成
比に対応して変化するので、あらかじめＧａＩｎＡｓＰ
の組成比を考慮しなければならない。そのため、ｉ−Ｐ
Ｄ層１２ｃを構成するＧａＩｎＡｓＰは、エッチングス
トップ層１２ｂを構成するＩｎＰよりも小さいバンドギ
ャップエネルギーを有することが必要である。
【００９５】さらに、ｉ−ＰＤ層１２ｃを形成すること
なく、エッチングストップ層１２ｂ上に直接ｐ−ＰＤ層
１３ｃを形成した場合、エッチングストップ層１２ｂと
ｐ−ＰＤ層１３ｃとのヘテロ接合は品質次第で暗電流の
増大を招くことがあるので、ヘテロ接合の品質をあらか
じめ考慮しておく必要がある。
なく、エッチングストップ層１２ｂ上に直接ｐ−ＰＤ層
１３ｃを形成した場合、エッチングストップ層１２ｂと
ｐ−ＰＤ層１３ｃとのヘテロ接合は品質次第で暗電流の
増大を招くことがあるので、ヘテロ接合の品質をあらか
じめ考慮しておく必要がある。
【００９６】このとき、ＧａＩｎＡｓまたはＧａＩｎＡ
ｓＰからなるｐ−ＰＤ層１３ｃに対してＧａＩｎＡｓＰ
からなるエッチングストップ層１２ｂを用いた場合、こ
れら２種類の半導体層においてリン酸系のエッチング液
に対するエッチング選択性はＧａＩｎＡｓＰのバンドギ
ャップエネルギー、すなわち組成比に対応して変化する
ので、あらかじめＧａＩｎＡｓＰの組成比を考慮しなけ
ればならない。そのため、エッチングストップ層１２ｂ
を構成するＧａＩｎＡｓＰは、ｐ−ＰＤ層１３ｃを構成
するＧａＩｎＡｓまたはＧａＩｎＡｓＰよりも大きいバ
ンドギャップエネルギーを有することが必要である。
ｓＰからなるｐ−ＰＤ層１３ｃに対してＧａＩｎＡｓＰ
からなるエッチングストップ層１２ｂを用いた場合、こ
れら２種類の半導体層においてリン酸系のエッチング液
に対するエッチング選択性はＧａＩｎＡｓＰのバンドギ
ャップエネルギー、すなわち組成比に対応して変化する
ので、あらかじめＧａＩｎＡｓＰの組成比を考慮しなけ
ればならない。そのため、エッチングストップ層１２ｂ
を構成するＧａＩｎＡｓＰは、ｐ−ＰＤ層１３ｃを構成
するＧａＩｎＡｓまたはＧａＩｎＡｓＰよりも大きいバ
ンドギャップエネルギーを有することが必要である。
【００９７】また、ＧａＩｎＡｓからなるｐ−ＰＤ層１
３ｃに対してＩｎＰからなるエッチングストップ層１２
ｂを用いた場合、これら２種類の半導体層においてリン
酸系のエッチング液に対するエッチング選択性は十分完
全に異なる。
３ｃに対してＩｎＰからなるエッチングストップ層１２
ｂを用いた場合、これら２種類の半導体層においてリン
酸系のエッチング液に対するエッチング選択性は十分完
全に異なる。
【００９８】また、ＧａＩｎＡｓＰからなるｐ−ＰＤ層
１３ｃに対してＩｎＰからなるエッチングストップ層１
２ｂを用いた場合、これら２種類の半導体層においてリ
ン酸系のエッチング液に対するエッチング選択性はＧａ
ＩｎＡｓＰのバンドギャップエネルギー、すなわち組成
比に対応して変化するので、あらかじめＧａＩｎＡｓＰ
の組成比を考慮しなければならない。そのため、ｐ−Ｐ
Ｄ層１３ｃを構成するＧａＩｎＡｓＰは、エッチングス
トップ層１２ｂを構成するＩｎＰよりも小さいバンドギ
ャップエネルギーを有することが必要である。
１３ｃに対してＩｎＰからなるエッチングストップ層１
２ｂを用いた場合、これら２種類の半導体層においてリ
ン酸系のエッチング液に対するエッチング選択性はＧａ
ＩｎＡｓＰのバンドギャップエネルギー、すなわち組成
比に対応して変化するので、あらかじめＧａＩｎＡｓＰ
の組成比を考慮しなければならない。そのため、ｐ−Ｐ
Ｄ層１３ｃを構成するＧａＩｎＡｓＰは、エッチングス
トップ層１２ｂを構成するＩｎＰよりも小さいバンドギ
ャップエネルギーを有することが必要である。
【００９９】次に、ｐｉｎ型受光素子の上記第３実施例
の作用について説明する。
の作用について説明する。
【０１００】このｐｉｎ型受光素子では、主にｐ−ＰＤ
層１３ｃからなる第１のメサと主にｉ−ＰＤ層１２ａか
らなる第２のメサとが形成されている。逆バイアスの印
加電圧によって伸びる空乏層は、ｐ−ＰＤ層１３ｃから
ｎ−ＰＤ層１１に向けて層厚方向にｉ−ＰＤ層１２ａの
内部をほぼ貫くように拡がる。
層１３ｃからなる第１のメサと主にｉ−ＰＤ層１２ａか
らなる第２のメサとが形成されている。逆バイアスの印
加電圧によって伸びる空乏層は、ｐ−ＰＤ層１３ｃから
ｎ−ＰＤ層１１に向けて層厚方向にｉ−ＰＤ層１２ａの
内部をほぼ貫くように拡がる。
【０１０１】ここで、第１のメサの径は第２のメサの径
よりも小さいことにより、ｐ−ＰＤ層１３ｃから伸びる
空乏層は径方向において第１のメサの径以上にほとんど
拡がらない。そのため、この空乏層は第２のメサの表面
に到達して露出することはない。また、第１のメサと第
２のメサとの境界面はｉ−ＰＤ層１２ｃとエッチングス
トップ層１２ｂとの接合面に一致し、ｉ−ＰＤ層１２ｃ
及びエッチングストップ層１２ｂの各層厚は極小である
ので、ｐ−ＰＤ層１３ｃから伸びる空乏層は層厚方向に
おいて第１のメサの内部でわずかに拡がる。そのため、
この空乏層は第１のメサの表面に到達して露出すること
はない。
よりも小さいことにより、ｐ−ＰＤ層１３ｃから伸びる
空乏層は径方向において第１のメサの径以上にほとんど
拡がらない。そのため、この空乏層は第２のメサの表面
に到達して露出することはない。また、第１のメサと第
２のメサとの境界面はｉ−ＰＤ層１２ｃとエッチングス
トップ層１２ｂとの接合面に一致し、ｉ−ＰＤ層１２ｃ
及びエッチングストップ層１２ｂの各層厚は極小である
ので、ｐ−ＰＤ層１３ｃから伸びる空乏層は層厚方向に
おいて第１のメサの内部でわずかに拡がる。そのため、
この空乏層は第１のメサの表面に到達して露出すること
はない。
【０１０２】また、エッチングストップ層１２ｂがｉ−
ＰＤ層１２ｃ及びｉ−ＰＤ層１２ａに挟まれて配置され
ている場合、ｉ−ＰＤ層１２ｃと異なるエッチング選択
性を有している。これにより、ｉ−ＰＤ層１２ｃに対す
るエッチング工程がエッチングストップ層１２ｂに対し
てそのまま連続して及ぼうとしても、エッチング速度が
抑制されたり、実質的にほとんど零になったりする。一
方、エッチングストップ層１２ｂがｐ−ＰＤ層１３ｃ及
びｉ−ＰＤ層１２ａに挟まれて配置されている場合、ｐ
−ＰＤ層１３ｃと異なるエッチング選択性を有してい
る。これにより、ｐ−ＰＤ層１３ｃに対するエッチング
工程がエッチングストップ層１２ｂに対してそのまま連
続して及ぼうとしても、エッチング速度が抑制された
り、実質的にほとんど零になったりする。すなわち、第
１のメサと第２のメサとの境界面は、ｉ−ＰＤ層１２ｃ
とエッチングストップ層１２ｂとの接合面にほぼ一致す
るように再現性良く設定される。
ＰＤ層１２ｃ及びｉ−ＰＤ層１２ａに挟まれて配置され
ている場合、ｉ−ＰＤ層１２ｃと異なるエッチング選択
性を有している。これにより、ｉ−ＰＤ層１２ｃに対す
るエッチング工程がエッチングストップ層１２ｂに対し
てそのまま連続して及ぼうとしても、エッチング速度が
抑制されたり、実質的にほとんど零になったりする。一
方、エッチングストップ層１２ｂがｐ−ＰＤ層１３ｃ及
びｉ−ＰＤ層１２ａに挟まれて配置されている場合、ｐ
−ＰＤ層１３ｃと異なるエッチング選択性を有してい
る。これにより、ｐ−ＰＤ層１３ｃに対するエッチング
工程がエッチングストップ層１２ｂに対してそのまま連
続して及ぼうとしても、エッチング速度が抑制された
り、実質的にほとんど零になったりする。すなわち、第
１のメサと第２のメサとの境界面は、ｉ−ＰＤ層１２ｃ
とエッチングストップ層１２ｂとの接合面にほぼ一致す
るように再現性良く設定される。
【０１０３】したがって、空乏層が第１及び第２のメサ
の表面に到達して露出することはない。すなわち、空乏
層はｉ−ＰＤ層１２ａの側面とその表面を保護する図示
しないパッシベーション層との界面にまで到達しない。
この結果、ｐ−ＰＤ層１３ｃからｉ−ＰＤ層１２ａに至
るメサの表面を界面準位に応じて流れる暗電流は低減す
る。
の表面に到達して露出することはない。すなわち、空乏
層はｉ−ＰＤ層１２ａの側面とその表面を保護する図示
しないパッシベーション層との界面にまで到達しない。
この結果、ｐ−ＰＤ層１３ｃからｉ−ＰＤ層１２ａに至
るメサの表面を界面準位に応じて流れる暗電流は低減す
る。
【０１０４】次に、ｐｉｎ型受光素子の上記第３実施例
の製造工程について説明する。図１４は、ｐｉｎ型受光
素子の上記第３実施例における製造工程を順次示す工程
断面図である。
の製造工程について説明する。図１４は、ｐｉｎ型受光
素子の上記第３実施例における製造工程を順次示す工程
断面図である。
【０１０５】まず、通常のＯＭＶＰＥ法を用いて半導体
基板１上にｎ−ＰＤ層１１、ｉ−ＰＤ層１２ａ、エッチ
ングストップ層１２ｂ、ｉ−ＰＤ層１２ｃ及びｐ−ＰＤ
層１３ｃを順次積層する。なお、ｉ−ＰＤ層１２ｃを形
成しない場合もある（図１４（ａ）図示）。
基板１上にｎ−ＰＤ層１１、ｉ−ＰＤ層１２ａ、エッチ
ングストップ層１２ｂ、ｉ−ＰＤ層１２ｃ及びｐ−ＰＤ
層１３ｃを順次積層する。なお、ｉ−ＰＤ層１２ｃを形
成しない場合もある（図１４（ａ）図示）。
【０１０６】続いて、通常のフォトリソグラフィ技術を
用いてｐ−ＰＤ層１３ｃ上に所定円状の第１マスクパタ
ーンを形成し、通常のウェットエッチング法を用いてリ
ン酸系のエッチング液でｐ−ＰＤ層１３ｃ及びｉ−ＰＤ
１２ｃをメサ型に加工して第１のメサを形成する。ここ
では、ｉ−ＰＤ層１２ｃとエッチングストップ層１２ｂ
とのエッチング選択性が異なることから、エッチング深
さがエッチングストップ層１２ｂの表面に到達すると、
ｉ−ＰＤ層１２ｃに対するエッチングは停止する。ま
た、ｉ−ＰＤ層１２ｃを形成しない場合、ｐ−ＰＤ層１
３ｃとエッチングストップ層１２ｂとのエッチング選択
性が異なることから、エッチング深さがエッチングスト
ップ層１２ｂの表面に到達すると、ｐ−ＰＤ層１３ｃに
対するエッチングは停止する（図１４（ｂ）図示）。
用いてｐ−ＰＤ層１３ｃ上に所定円状の第１マスクパタ
ーンを形成し、通常のウェットエッチング法を用いてリ
ン酸系のエッチング液でｐ−ＰＤ層１３ｃ及びｉ−ＰＤ
１２ｃをメサ型に加工して第１のメサを形成する。ここ
では、ｉ−ＰＤ層１２ｃとエッチングストップ層１２ｂ
とのエッチング選択性が異なることから、エッチング深
さがエッチングストップ層１２ｂの表面に到達すると、
ｉ−ＰＤ層１２ｃに対するエッチングは停止する。ま
た、ｉ−ＰＤ層１２ｃを形成しない場合、ｐ−ＰＤ層１
３ｃとエッチングストップ層１２ｂとのエッチング選択
性が異なることから、エッチング深さがエッチングスト
ップ層１２ｂの表面に到達すると、ｐ−ＰＤ層１３ｃに
対するエッチングは停止する（図１４（ｂ）図示）。
【０１０７】続いて、通常のフォトリソグラフィ技術を
用いてｐ−ＰＤ層１３ｃ、ｉ−ＰＤ層１２ｃ及びエッチ
ングストップ層１２ｂ上に所定円状の第２マスクパター
ンを形成し、通常のウェットエッチング法を用いて塩酸
系のエッチング液でエッチングストップ層１２ｂをメサ
型に加工する。さらに、通常のウェットエッチング法を
用いてリン酸系のエッチング液でｉ−ＰＤ層１２ａをメ
サ型に加工して第２のメサを形成する。ここでは、ｉ−
ＰＤ層１２ａとｎ−ＰＤ層１１とのエッチング選択性が
異なることから、エッチング深さがｎ−ＰＤ層１１の表
面に到達すると、ｉ−ＰＤ層１２ａに対するエッチング
は停止する。なお、第２マスクパターンの径は第１マス
クパターンの径よりも大きい（図１４（ｃ）図示）。
用いてｐ−ＰＤ層１３ｃ、ｉ−ＰＤ層１２ｃ及びエッチ
ングストップ層１２ｂ上に所定円状の第２マスクパター
ンを形成し、通常のウェットエッチング法を用いて塩酸
系のエッチング液でエッチングストップ層１２ｂをメサ
型に加工する。さらに、通常のウェットエッチング法を
用いてリン酸系のエッチング液でｉ−ＰＤ層１２ａをメ
サ型に加工して第２のメサを形成する。ここでは、ｉ−
ＰＤ層１２ａとｎ−ＰＤ層１１とのエッチング選択性が
異なることから、エッチング深さがｎ−ＰＤ層１１の表
面に到達すると、ｉ−ＰＤ層１２ａに対するエッチング
は停止する。なお、第２マスクパターンの径は第１マス
クパターンの径よりも大きい（図１４（ｃ）図示）。
【０１０８】続いて、通常のフォトリソグラフィ技術を
用いてｎ−ＰＤ層１１上に所定円状の第３マスクパター
ンを形成し、通常のウェットエッチング法を用いて塩酸
系のエッチング液でｎ−ＰＤ層１１をメサ型に加工して
第３のメサを形成する（図１１（ｄ）図示）。
用いてｎ−ＰＤ層１１上に所定円状の第３マスクパター
ンを形成し、通常のウェットエッチング法を用いて塩酸
系のエッチング液でｎ−ＰＤ層１１をメサ型に加工して
第３のメサを形成する（図１１（ｄ）図示）。
【０１０９】続いて、通常のプラズマＣＶＤ法を用いて
ｎ−ＰＤ層１１、ｉ−ＰＤ層１２ａ及びｐ−ＰＤ層１３
ｃ上に図示しないパッシベーション層を堆積し、通常の
ＲＩＥ法を用いてｎ−ＰＤ層１１及びｐ−ＰＤ層１３ｃ
の所定位置上のパッシベーション層を除去して電極形成
用開口を形成する。さらに、通常の真空蒸着法を用いて
ｎ−ＰＤ層１１上の電極形成用開口にｎ−オーミック電
極層１４を堆積し、ｐ−ＰＤ層１３ｃ上の電極形成用開
口にｐ−オーミック電極層１５ａ及び１５ｂを堆積する
（図１４（ｅ）図示）。
ｎ−ＰＤ層１１、ｉ−ＰＤ層１２ａ及びｐ−ＰＤ層１３
ｃ上に図示しないパッシベーション層を堆積し、通常の
ＲＩＥ法を用いてｎ−ＰＤ層１１及びｐ−ＰＤ層１３ｃ
の所定位置上のパッシベーション層を除去して電極形成
用開口を形成する。さらに、通常の真空蒸着法を用いて
ｎ−ＰＤ層１１上の電極形成用開口にｎ−オーミック電
極層１４を堆積し、ｐ−ＰＤ層１３ｃ上の電極形成用開
口にｐ−オーミック電極層１５ａ及び１５ｂを堆積する
（図１４（ｅ）図示）。
【０１１０】図１５は、本発明の光電子集積回路に係る
第３実施例の構造を示す断面図である。半導体基板１上
には、ｐｉｎ−ＰＤ１０ｃ及びＨＥＭＴ２０がモノリシ
ックに集積化されている。この光電子集積回路では、半
導体基板１上にバッファ層２１、チャネル層２２、電子
供給層２３、ｎ−ＰＤ層１１、ｉ−ＰＤ層１２ａ、ｐ−
ＰＤ層１３ａ、エッチングストップ層１３ｂ及びｐ−Ｐ
Ｄ層１３ｃが順次積層されている。
第３実施例の構造を示す断面図である。半導体基板１上
には、ｐｉｎ−ＰＤ１０ｃ及びＨＥＭＴ２０がモノリシ
ックに集積化されている。この光電子集積回路では、半
導体基板１上にバッファ層２１、チャネル層２２、電子
供給層２３、ｎ−ＰＤ層１１、ｉ−ＰＤ層１２ａ、ｐ−
ＰＤ層１３ａ、エッチングストップ層１３ｂ及びｐ−Ｐ
Ｄ層１３ｃが順次積層されている。
【０１１１】ｐｉｎ−ＰＤ１０ｃでは、ｐ−ＰＤ層１３
ｃ及びｉ−ＰＤ１２ｃはメサ型に成形され、第１のメサ
として円錐台状に構成されている。エッチングストップ
層１２ｂ及びｉ−ＰＤ層１２ａがメサ型に成形され、第
２のメサとして円錐台状に構成されている。ｎ−ＰＤ層
１１はメサ型に成形され、第３のメサとして円錐台状に
構成されている。ｎ−ＰＤ層１１上には、ｎ−オーミッ
ク電極層１４が所定位置に形成されている。ｐ−ＰＤ層
１３ｃ上には、ｐ−オーミック電極層１５ａ及び１５ｂ
が所定位置に形成されている。なお、ｐｉｎ−ＰＤ１０
ｃはｐｉｎ型受光素子の上記第３実施例と同様に構成さ
れている。
ｃ及びｉ−ＰＤ１２ｃはメサ型に成形され、第１のメサ
として円錐台状に構成されている。エッチングストップ
層１２ｂ及びｉ−ＰＤ層１２ａがメサ型に成形され、第
２のメサとして円錐台状に構成されている。ｎ−ＰＤ層
１１はメサ型に成形され、第３のメサとして円錐台状に
構成されている。ｎ−ＰＤ層１１上には、ｎ−オーミッ
ク電極層１４が所定位置に形成されている。ｐ−ＰＤ層
１３ｃ上には、ｐ−オーミック電極層１５ａ及び１５ｂ
が所定位置に形成されている。なお、ｐｉｎ−ＰＤ１０
ｃはｐｉｎ型受光素子の上記第３実施例と同様に構成さ
れている。
【０１１２】ＨＥＭＴ２０では、ｐ−ＰＤ層１３ｃ、ｉ
−ＰＤ層１２ｃ、エッチングストップ層１２ｂ、ｉ−Ｐ
Ｄ層１２ａ及びｎ−ＰＤ層１１が順次除去され、電子供
給層２３、チャネル層２２及びバッファ層２１がｐｉｎ
−ＰＤ１０ｃの領域と分離するように成形されている。
電子供給層２３上には、ゲート電極層２４、オーミック
電極層２５ａ及び２５ｂが所定位置に形成されている。
ここで、電子供給層２３におけるゲート電極層２４の形
成領域は所定深さの凹部に成形されたリセス構造を有
し、その深さによって閾値電圧等の素子特性が制御され
ている。なお、ＨＥＭＴ２０は光電子集積回路の上記第
１及び第２実施例と同様に構成されている。
−ＰＤ層１２ｃ、エッチングストップ層１２ｂ、ｉ−Ｐ
Ｄ層１２ａ及びｎ−ＰＤ層１１が順次除去され、電子供
給層２３、チャネル層２２及びバッファ層２１がｐｉｎ
−ＰＤ１０ｃの領域と分離するように成形されている。
電子供給層２３上には、ゲート電極層２４、オーミック
電極層２５ａ及び２５ｂが所定位置に形成されている。
ここで、電子供給層２３におけるゲート電極層２４の形
成領域は所定深さの凹部に成形されたリセス構造を有
し、その深さによって閾値電圧等の素子特性が制御され
ている。なお、ＨＥＭＴ２０は光電子集積回路の上記第
１及び第２実施例と同様に構成されている。
【０１１３】ｐｉｎ−ＰＤ１０ｃ及びＨＥＭＴ２０の各
半導体層の表面には、パッシベーション層２が形成され
ている。ｐｉｎ−ＰＤ１０ｃのｎ−オーミック電極層１
４とＨＥＭＴ２０のオーミック電極層２５ａとの間に
は、配線層３が形成されている。ｐｉｎ−ＰＤ１０ｃの
ｐ−オーミック電極層１５ａと図示しない隣接する素子
の電極層との間には、配線層４が形成されている。ＨＥ
ＭＴ２０のオーミック電極層２５ｂと図示しない隣接す
る素子の電極層との間には、配線層５が形成されてい
る。
半導体層の表面には、パッシベーション層２が形成され
ている。ｐｉｎ−ＰＤ１０ｃのｎ−オーミック電極層１
４とＨＥＭＴ２０のオーミック電極層２５ａとの間に
は、配線層３が形成されている。ｐｉｎ−ＰＤ１０ｃの
ｐ−オーミック電極層１５ａと図示しない隣接する素子
の電極層との間には、配線層４が形成されている。ＨＥ
ＭＴ２０のオーミック電極層２５ｂと図示しない隣接す
る素子の電極層との間には、配線層５が形成されてい
る。
【０１１４】ここで、第１のメサの径は、第２のメサの
径よりも小さく形成されている。また、第１のメサと第
２のメサとの境界面は、ｉ−ＰＤ層１２ｃとエッチング
ストップ層１２ｂとの接合面に一致するように形成され
ている。
径よりも小さく形成されている。また、第１のメサと第
２のメサとの境界面は、ｉ−ＰＤ層１２ｃとエッチング
ストップ層１２ｂとの接合面に一致するように形成され
ている。
【０１１５】次に、光電子集積回路の上記第３実施例の
作用について説明する。
作用について説明する。
【０１１６】この光電子集積回路では、半導体基板１上
にｐｉｎ−ＰＤ１０ｃ及びＨＥＭＴ２０がモノリシック
に集積化されている。ｐｉｎ−ＰＤ１０ｃでは、逆バイ
アスの印加電圧によって伸びる空乏層は、ｐ−ＰＤ層１
３ｃからｎ−ＰＤ層１１に向けて層厚方向にｉ−ＰＤ層
１２ａの内部をほぼ貫くように拡がる。ｐｉｎ型受光素
子の上記第３実施例と同様に、第１のメサの径は第２の
メサの径よりも小さく、かつ第１及び第２のメサの境界
面はｉ−ＰＤ層１２ｃ及びエッチングストップ層１２ｂ
の接合面に一致しているので、逆バイアスの印加電圧に
よって伸びる空乏層は第１及び第２のメサの表面に到達
して露出することはない。すなわち、空乏層はｉ−ＰＤ
層１２ａの側面とパーッシベーション層２との界面にま
で到達してしない。
にｐｉｎ−ＰＤ１０ｃ及びＨＥＭＴ２０がモノリシック
に集積化されている。ｐｉｎ−ＰＤ１０ｃでは、逆バイ
アスの印加電圧によって伸びる空乏層は、ｐ−ＰＤ層１
３ｃからｎ−ＰＤ層１１に向けて層厚方向にｉ−ＰＤ層
１２ａの内部をほぼ貫くように拡がる。ｐｉｎ型受光素
子の上記第３実施例と同様に、第１のメサの径は第２の
メサの径よりも小さく、かつ第１及び第２のメサの境界
面はｉ−ＰＤ層１２ｃ及びエッチングストップ層１２ｂ
の接合面に一致しているので、逆バイアスの印加電圧に
よって伸びる空乏層は第１及び第２のメサの表面に到達
して露出することはない。すなわち、空乏層はｉ−ＰＤ
層１２ａの側面とパーッシベーション層２との界面にま
で到達してしない。
【０１１７】また、エッチングストップ層１２ｂがｉ−
ＰＤ層１２ｃ及びｉ−ＰＤ層１２ａに挟まれて配置さ
れ、ｐ−ＰＤ層１３ｃと異なるエッチング選択性を有し
ている。そのため、ｐ−ＰＤ層１３ｃに対するエッチン
グ工程がエッチングストップ層１２ｂに対してそのまま
連続して及ぼうとしても、エッチング速度が抑制された
り、実質的にほとんど零になったりする。そのため、第
１のメサと第２のメサとの境界面は、ｉ−ＰＤ層１２ｃ
とエッチングストップ層１２ｂとの接合面にほぼ一致す
るように再現性良く設定される。
ＰＤ層１２ｃ及びｉ−ＰＤ層１２ａに挟まれて配置さ
れ、ｐ−ＰＤ層１３ｃと異なるエッチング選択性を有し
ている。そのため、ｐ−ＰＤ層１３ｃに対するエッチン
グ工程がエッチングストップ層１２ｂに対してそのまま
連続して及ぼうとしても、エッチング速度が抑制された
り、実質的にほとんど零になったりする。そのため、第
１のメサと第２のメサとの境界面は、ｉ−ＰＤ層１２ｃ
とエッチングストップ層１２ｂとの接合面にほぼ一致す
るように再現性良く設定される。
【０１１８】そのため、ｐ−ＰＤ層１３ｃからｉ−ＰＤ
層１２ａに至るメサの表面を界面準位に応じて流れる暗
電流は低減する。したがって、ＨＥＭＴ２０では、配線
層２を介してオーミック電極層２５ａに入力する雑音信
号が減少するので、ｐｉｎ−ＰＤ１０ｃで受光する光信
号に対する受信感度が向上する。
層１２ａに至るメサの表面を界面準位に応じて流れる暗
電流は低減する。したがって、ＨＥＭＴ２０では、配線
層２を介してオーミック電極層２５ａに入力する雑音信
号が減少するので、ｐｉｎ−ＰＤ１０ｃで受光する光信
号に対する受信感度が向上する。
【０１１９】本発明は上記諸実施例に限られるものでは
なく、種々の変形が可能である。
なく、種々の変形が可能である。
【０１２０】例えば、上記諸実施例のｐｉｎ型受光素子
及び光電子集積回路では、構成材料は限定されているも
のではない。ｐｉｎ型受光素子では、ｐ型半導体層はｐ
−ＧａＩｎＡｓまたはｐ−ＧａＩｎＡｓＰで形成されて
いる。しかしながら、ｐ型半導体層はｐ−ＩｎＰで形成
されていても、上記諸実施例と同様な作用効果が得られ
る。
及び光電子集積回路では、構成材料は限定されているも
のではない。ｐｉｎ型受光素子では、ｐ型半導体層はｐ
−ＧａＩｎＡｓまたはｐ−ＧａＩｎＡｓＰで形成されて
いる。しかしながら、ｐ型半導体層はｐ−ＩｎＰで形成
されていても、上記諸実施例と同様な作用効果が得られ
る。
【０１２１】また、上記諸実施例のｐｉｎ型受光素子で
は、ｐ−ＧａＩｎＡｓまたはｐ−ＧａＩｎＡｓＰからな
るｐ型半導体層の内部に形成されるエッチングストップ
層はｐ−ＧａＩｎＡｓＰまたはｐ−ＩｎＰで形成されて
いる。しかしながら、エッチングストップ層はその他の
材料で形成されても、ｐ型半導体層と異なるエッチング
選択性を有していれば、上記諸実施例と同様な作用効果
が得られる。
は、ｐ−ＧａＩｎＡｓまたはｐ−ＧａＩｎＡｓＰからな
るｐ型半導体層の内部に形成されるエッチングストップ
層はｐ−ＧａＩｎＡｓＰまたはｐ−ＩｎＰで形成されて
いる。しかしながら、エッチングストップ層はその他の
材料で形成されても、ｐ型半導体層と異なるエッチング
選択性を有していれば、上記諸実施例と同様な作用効果
が得られる。
【０１２２】また、上記諸実施例のｐｉｎ型受光素子で
は、ｐ−ＧａＩｎＡｓからなるｐ型半導体層に対してリ
ン酸系のエッチング液を用い、ｐ型半導体層の内部にｐ
−ＧａＩｎＡｓＰまたはｐ−ＩｎＰで形成されるエッチ
ングストップ層に対して塩酸系のエッチング液を用いて
いる。しかしながら、これら２種類のエッチング液はそ
の他の成分で生成されていても、ｐ型半導体層とその内
部に形成されるエッチングストップ層とに対して異なる
エッチング選択性を有していれば、上記諸実施例と同様
な作用効果が得られる。
は、ｐ−ＧａＩｎＡｓからなるｐ型半導体層に対してリ
ン酸系のエッチング液を用い、ｐ型半導体層の内部にｐ
−ＧａＩｎＡｓＰまたはｐ−ＩｎＰで形成されるエッチ
ングストップ層に対して塩酸系のエッチング液を用いて
いる。しかしながら、これら２種類のエッチング液はそ
の他の成分で生成されていても、ｐ型半導体層とその内
部に形成されるエッチングストップ層とに対して異なる
エッチング選択性を有していれば、上記諸実施例と同様
な作用効果が得られる。
【０１２３】また、上記諸実施例のｐｉｎ型受光素子で
は、ｉ−ＧａＩｎＡｓからなるｉ型半導体層の内部に形
成されるエッチングストップ層はｉ−ＧａＩｎＡｓＰま
たはｉ−ＩｎＰで形成されている。しかしながら、エッ
チングストップ層はその他の材料で形成されても、ｉ型
半導体層と異なるエッチング選択性を有していれば、上
記諸実施例と同様な作用効果が得られる。
は、ｉ−ＧａＩｎＡｓからなるｉ型半導体層の内部に形
成されるエッチングストップ層はｉ−ＧａＩｎＡｓＰま
たはｉ−ＩｎＰで形成されている。しかしながら、エッ
チングストップ層はその他の材料で形成されても、ｉ型
半導体層と異なるエッチング選択性を有していれば、上
記諸実施例と同様な作用効果が得られる。
【０１２４】また、上記諸実施例のｐｉｎ型受光素子で
は、ｉ−ＧａＩｎＡｓからなるｐ型半導体層に対してリ
ン酸系のエッチング液を用い、ｉ型半導体層の内部にｉ
−ＧａＩｎＡｓＰまたはｉ−ＩｎＰで形成されるエッチ
ングストップ層に対して塩酸系のエッチング液を用いて
いる。しかしながら、これら２種類のエッチング液はそ
の他の成分で生成されていても、ｉ型半導体層とその内
部に形成されるエッチングストップ層とに対して異なる
エッチング選択性を有していれば、上記諸実施例と同様
な作用効果が得られる。
は、ｉ−ＧａＩｎＡｓからなるｐ型半導体層に対してリ
ン酸系のエッチング液を用い、ｉ型半導体層の内部にｉ
−ＧａＩｎＡｓＰまたはｉ−ＩｎＰで形成されるエッチ
ングストップ層に対して塩酸系のエッチング液を用いて
いる。しかしながら、これら２種類のエッチング液はそ
の他の成分で生成されていても、ｉ型半導体層とその内
部に形成されるエッチングストップ層とに対して異なる
エッチング選択性を有していれば、上記諸実施例と同様
な作用効果が得られる。
【０１２５】また、上記諸実施例の光電子集積回路で
は、電子回路素子として電界効果トランジスタの代表と
してＨＥＭＴが用いられている。しかしながら、ＨＥＭ
Ｔと置換するように、バイポーラトランジスタの代表と
してＨＢＴ（Heterojunction Bipolar Transistor ）な
どを用いても、上記諸実施例と同様な作用効果が得られ
る。
は、電子回路素子として電界効果トランジスタの代表と
してＨＥＭＴが用いられている。しかしながら、ＨＥＭ
Ｔと置換するように、バイポーラトランジスタの代表と
してＨＢＴ（Heterojunction Bipolar Transistor ）な
どを用いても、上記諸実施例と同様な作用効果が得られ
る。
【０１２６】
【発明の効果】以上説明したように、本発明のｐｉｎ型
受光素子によれば、ｐ型半導体層からなる第１のメサと
ｉ型半導体層からなる第２のメサとについて、第１のメ
サの径は第２のメサの径よりも小さく、かつ第１及び第
２のメサの境界面はｐ型半導体層及びｉ型半導体層の接
合面に一致しているので、逆バイアスの印加電圧によっ
て伸びる空乏層は第１及び第２のメサの表面に到達して
露出することはない。そのため、ｐ型半導体層からｉ型
半導体層に至るメサの表面を界面準位に応じて流れる暗
電流は低減する。したがって、暗電流の発生が低減する
ことにより、素子特性が向上したｐｉｎ型受光素子を提
供することができるという効果が得られる。
受光素子によれば、ｐ型半導体層からなる第１のメサと
ｉ型半導体層からなる第２のメサとについて、第１のメ
サの径は第２のメサの径よりも小さく、かつ第１及び第
２のメサの境界面はｐ型半導体層及びｉ型半導体層の接
合面に一致しているので、逆バイアスの印加電圧によっ
て伸びる空乏層は第１及び第２のメサの表面に到達して
露出することはない。そのため、ｐ型半導体層からｉ型
半導体層に至るメサの表面を界面準位に応じて流れる暗
電流は低減する。したがって、暗電流の発生が低減する
ことにより、素子特性が向上したｐｉｎ型受光素子を提
供することができるという効果が得られる。
【０１２７】ここで、エッチングストップ用半導体層が
ｐ型半導体層とｉ型半導体層との接合面に接して形成さ
れている場合、エッチングストップ用半導体層がｐ型半
導体層と異なるエッチング選択性を有するので、エッチ
ングストップ用半導体層上のｐ型半導体層に対する所定
のエッチング工程はエッチングストップ用半導体層下の
ｉ型半導体層に対してそのまま連続して及ぶことはな
い。そのため、第１のメサと第２のメサとの境界面は、
ｐ型半導体層とｉ型半導体層との接合面にほぼ一致する
ように再現性良く設定される。したがって、暗電流の低
減が高信頼性で実現したｐｉｎ型受光素子を提供するこ
とができるという効果が得られる。
ｐ型半導体層とｉ型半導体層との接合面に接して形成さ
れている場合、エッチングストップ用半導体層がｐ型半
導体層と異なるエッチング選択性を有するので、エッチ
ングストップ用半導体層上のｐ型半導体層に対する所定
のエッチング工程はエッチングストップ用半導体層下の
ｉ型半導体層に対してそのまま連続して及ぶことはな
い。そのため、第１のメサと第２のメサとの境界面は、
ｐ型半導体層とｉ型半導体層との接合面にほぼ一致する
ように再現性良く設定される。したがって、暗電流の低
減が高信頼性で実現したｐｉｎ型受光素子を提供するこ
とができるという効果が得られる。
【０１２８】さらに、本発明の光電子集積回路によれ
ば、半導体基板上に本発明に係るｐｉｎ型受光素子と電
子回路素子とがモノリシックに集積化されているので、
ｐｉｎ型受光素子では暗電流の発生が低減し、電子回路
素子では雑音の発生が減少する。このように雑音の発生
が減少することにより、受信感度が向上した光電子集積
回路を提供することができるという効果が得られる。
ば、半導体基板上に本発明に係るｐｉｎ型受光素子と電
子回路素子とがモノリシックに集積化されているので、
ｐｉｎ型受光素子では暗電流の発生が低減し、電子回路
素子では雑音の発生が減少する。このように雑音の発生
が減少することにより、受信感度が向上した光電子集積
回路を提供することができるという効果が得られる。
【図１】本発明のｐｉｎ型受光素子に係る第１実施例の
構造を示す断面図である。
構造を示す断面図である。
【図２】図１のｐｉｎ型受光素子に関する変形例の構造
を示す断面図である。
を示す断面図である。
【図３】図１のｐｉｎ型受光素子における製造工程を順
次示す工程断面図である。
次示す工程断面図である。
【図４】ｐｉｎ型受光素子において暗電流を測定する測
定系の構成を示す模式構成図である。
定系の構成を示す模式構成図である。
【図５】一般のｐｉｎ型受光素子におけるメサ径と暗電
流との関係を示すグラフである。
流との関係を示すグラフである。
【図６】図１及び図２のｐｉｎ型受光素子における半導
体層の接合面に対するメサの境界面の位置と暗電流の電
流値との関係を示すグラフである。
体層の接合面に対するメサの境界面の位置と暗電流の電
流値との関係を示すグラフである。
【図７】図１及び図２のｐｉｎ型受光素子における半導
体層の接合面に対するメサの境界面の位置と暗電流の電
流値との関係を示すグラフである。
体層の接合面に対するメサの境界面の位置と暗電流の電
流値との関係を示すグラフである。
【図８】本発明の光電子集積回路に係る第１実施例の構
造を示す断面図である。
造を示す断面図である。
【図９】本発明のｐｉｎ型受光素子に係る第２実施例の
構造を示す断面図である。
構造を示す断面図である。
【図１０】図９のｐｉｎ型受光素子における製造工程を
順次示す工程断面図である。
順次示す工程断面図である。
【図１１】図９のｐｉｎ型受光素子におけるＧａＩｎＡ
ｓＰ層のバンドギャップエネルギーとエッチング速度と
の関係を示すグラフである。
ｓＰ層のバンドギャップエネルギーとエッチング速度と
の関係を示すグラフである。
【図１２】本発明の光電子集積回路に係る第２実施例の
構造を示す断面図である。
構造を示す断面図である。
【図１３】本発明のｐｉｎ型受光素子に係る第３実施例
の構造を示す断面図である。
の構造を示す断面図である。
【図１４】図１３のｐｉｎ型受光素子における製造工程
を順次示す工程断面図である。
を順次示す工程断面図である。
【図１５】本発明の光電子集積回路に係る第３実施例の
構造を示す断面図である。
構造を示す断面図である。
１…半導体基板、２…絶縁層、３〜５…配線層、１０
ａ，１０ｂ，１０ｃ…ｐｉｎ−ＰＤ、１１…ｎ−ＰＤ
層、１２ａ，１２ｃ…ｉ−ＰＤ層、１２ｂ…エッチング
ストップ層、１３ａ，１３ｃ…ｉ−ＰＤ層、１３ｂ…エ
ッチングストップ層、１４…ｎ−オーミック電極層、１
５ａ，１５ｂ…ｐ−オーミック電極層、２０…ＨＥＭ
Ｔ、２１…バッファ層、２２…チャネル層、２３…電子
供給層、２４…ゲート電極層、２５ａ，２５ｂ…オーミ
ック電極層、３０…暗箱、３１…計測器、３２ａ，３２
ｂ…同軸ケーブル、３３ａ，３３ｂ…プローブ。
ａ，１０ｂ，１０ｃ…ｐｉｎ−ＰＤ、１１…ｎ−ＰＤ
層、１２ａ，１２ｃ…ｉ−ＰＤ層、１２ｂ…エッチング
ストップ層、１３ａ，１３ｃ…ｉ−ＰＤ層、１３ｂ…エ
ッチングストップ層、１４…ｎ−オーミック電極層、１
５ａ，１５ｂ…ｐ−オーミック電極層、２０…ＨＥＭ
Ｔ、２１…バッファ層、２２…チャネル層、２３…電子
供給層、２４…ゲート電極層、２５ａ，２５ｂ…オーミ
ック電極層、３０…暗箱、３１…計測器、３２ａ，３２
ｂ…同軸ケーブル、３３ａ，３３ｂ…プローブ。
Claims (13)
- 【請求項１】 半導体基板と、 この半導体基板上に形成されてｎ型不純物をドープした
ｎ型半導体層と、 このｎ型半導体層上に形成されてオーミック接触性を有
するｎ型オーミック電極層と、 前記ｎ型半導体層上に不純物を故意にドープしないｉ型
半導体層とｐ型不純物をドープしたｐ型半導体層とを順
次積層して成形されたメサ部と、 前記ｐ型半導体層上に形成されてオーミック接触性を有
するｐ型オーミック電極層とを備え、 前記メサ部における前記ｐ型半導体層の周縁部は前記ｐ
型半導体層と前記ｉ型半導体層との接合面に実質的に一
致する深さまで除去されていることを特徴とするｐｉｎ
型受光素子。 - 【請求項２】 前記接合面に実質的に一致する前記深さ
は、前記ｐ型半導体層から前記ｉ型半導体層に向けて前
記メサ部の表面を流れる暗電流が抑制されるように、設
定されていることを特徴とする請求項１記載のｐｉｎ型
受光素子。 - 【請求項３】 前記接合面に接して形成されて前記ｐ型
半導体層と異なるエッチング選択性を有するエッチング
ストップ用半導体層をさらに備えることを特徴とする請
求項１記載のｐｉｎ型受光素子。 - 【請求項４】 前記ｉ型半導体層はＧａＩｎＡｓから形
成されていることを特徴とする請求項１記載のｐｉｎ型
受光素子。 - 【請求項５】 前記ｐ型半導体層はＧａＩｎＡｓまたは
ＧａＩｎＡｓＰから形成されており、前記エッチングス
トップ用半導体層はＩｎＰから形成されていることを特
徴とする請求項３記載のｐｉｎ型受光素子。 - 【請求項６】 前記ｐ型半導体層はＧａＩｎＡｓまたは
ＧａＩｎＡｓＰから形成されており、前記エッチングス
トップ用半導体層は前記ｐ型半導体層を構成するＧａＩ
ｎＡｓまたはＧａＩｎＡｓＰより大きいバンドギャップ
エネルギーを有するＧａＩｎＡｓＰから形成されている
ことを特徴とする請求項３記載のｐｉｎ型受光素子。 - 【請求項７】 前記エッチングストップ用半導体層はさ
らに前記ｉ型半導体層と異なるエッチング選択性を有す
ることを特徴とする請求項３記載のｐｉｎ型受光素子。 - 【請求項８】 前記ｉ型半導体層はＧａＩｎＡｓまたは
ＧａＩｎＡｓＰから形成されており、前記エッチングス
トップ用半導体層はＩｎＰから形成されていることを特
徴とする請求項７記載のｐｉｎ型受光素子。 - 【請求項９】 前記ｉ型半導体層はＧａＩｎＡｓまたは
ＧａＩｎＡｓＰから形成されており、前記エッチングス
トップ用半導体層は前記ｉ型半導体層を構成するＧａＩ
ｎＡｓまたはＧａＩｎＡｓＰより大きいバンドギャップ
エネルギーを有するＧａＩｎＡｓＰから形成されている
ことを特徴とする請求項７記載のｐｉｎ型受光素子。 - 【請求項１０】 半導体基板上に、ｎ型不純物をドープ
したｎ型半導体層、不純物を故意にドープしないｉ型半
導体層、エッチングストップ用半導体層及びこのエッチ
ングストップ用半導体層と異なるエッチング選択性を有
してｐ型不純物をドープしたｐ型半導体層とを順次積層
して形成する第１の工程と、 前記エッチングストップ用半導体層が露出する深さまで
前記ｐ型半導体層の周辺部を除去し、前記ｐ型半導体層
からなる第１のメサを形成する第２の工程と、 前記エッチングストップ用半導体層及び前記ｉ型半導体
層の周辺部を順次除去し、前記エッチングストップ用半
導体層の中央部上に前記第１のメサを配置して前記エッ
チングストップ用半導体層及び前記ｉ型半導体層からな
る第２のメサを形成する第３の工程と、 前記ｎ型半導体層上にオーミック接触性を有するｎ型オ
ーミック電極層を形成するとともに、前記ｐ型電極層上
にオーミック接触性を有するｐ型オーミック電極層を形
成する第４の工程とを備えることを特徴とするｐｉｎ型
受光素子の製造方法。 - 【請求項１１】 請求項１ないし請求項９のいずれか一
つに記載のｐｉｎ型受光素子と、 このｐｉｎ型受光素子に電気接続して前記半導体基板上
にモノリシックに形成された電子回路素子とを備え、 前記ｐｉｎ型受光素子及び前記電子回路素子を集積化し
たことを特徴とする光電子集積回路。 - 【請求項１２】 前記電子回路素子は、電界効果トラン
ジスタであることを特徴とする請求項１１記載の光電子
集積回路。 - 【請求項１３】 前記電子回路素子は、バイポーラトラ
ンジスタであることを特徴とする請求項１１記載の光電
子集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6025319A JPH06314813A (ja) | 1993-03-04 | 1994-02-23 | ｐｉｎ型受光素子、その製造方法及び光電子集積回路 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5-44082 | 1993-03-04 | ||
| JP4408293 | 1993-03-04 | ||
| JP6025319A JPH06314813A (ja) | 1993-03-04 | 1994-02-23 | ｐｉｎ型受光素子、その製造方法及び光電子集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06314813A true JPH06314813A (ja) | 1994-11-08 |
Family
ID=26362917
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6025319A Pending JPH06314813A (ja) | 1993-03-04 | 1994-02-23 | ｐｉｎ型受光素子、その製造方法及び光電子集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06314813A (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0725447A1 (en) * | 1995-02-02 | 1996-08-07 | Sumitomo Electric Industries, Ltd. | Pin type light-receiving device, opto-electronic conversion circuit, opto-electronic conversion module, and fabrication processes thereof |
| JPH09213988A (ja) * | 1995-02-02 | 1997-08-15 | Sumitomo Electric Ind Ltd | ｐｉｎ型受光素子、光電変換回路及び光電変換モジュール |
| JP2002118790A (ja) * | 2000-08-03 | 2002-04-19 | General Electric Co <Ge> | ゲーテッドフォトダイオードを有する固体イメージャ及びその製造方法 |
| JP2007528584A (ja) * | 2003-05-02 | 2007-10-11 | ピコメトリクス、エルエルシー | Ｐｉｎ光検出器 |
| WO2008090733A1 (ja) * | 2007-01-22 | 2008-07-31 | Nec Corporation | 半導体受光素子 |
| JP2008294027A (ja) * | 2007-05-22 | 2008-12-04 | Mitsubishi Electric Corp | 半導体受光素子およびその製造方法 |
| WO2010035508A1 (ja) * | 2008-09-29 | 2010-04-01 | 日本電気株式会社 | 半導体受光素子およびその製造方法 |
| JP2011055014A (ja) * | 2010-12-16 | 2011-03-17 | Mitsubishi Electric Corp | 半導体受光素子の製造方法 |
| JP5045436B2 (ja) * | 2005-05-18 | 2012-10-10 | 三菱電機株式会社 | アバランシェフォトダイオード |
| JP2013201209A (ja) * | 2012-03-23 | 2013-10-03 | Asahi Kasei Electronics Co Ltd | 赤外線センサ |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6461944A (en) * | 1987-09-02 | 1989-03-08 | Nec Corp | Manufacture of optoelectronic integrated circuit |
| JPH02152280A (ja) * | 1988-12-05 | 1990-06-12 | Sumitomo Electric Ind Ltd | 受光素子の製造方法 |
| JPH02283066A (ja) * | 1989-04-25 | 1990-11-20 | Sumitomo Electric Ind Ltd | 集積回路の製造方法 |
| JPH03229472A (ja) * | 1990-02-05 | 1991-10-11 | Fujitsu Ltd | 半導体受光素子の製造方法 |
| JPH03293780A (ja) * | 1990-04-11 | 1991-12-25 | Toshiba Corp | 半導体受光素子 |
| JPH04332178A (ja) * | 1991-05-02 | 1992-11-19 | Sumitomo Electric Ind Ltd | 受光素子 |
-
1994
- 1994-02-23 JP JP6025319A patent/JPH06314813A/ja active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6461944A (en) * | 1987-09-02 | 1989-03-08 | Nec Corp | Manufacture of optoelectronic integrated circuit |
| JPH02152280A (ja) * | 1988-12-05 | 1990-06-12 | Sumitomo Electric Ind Ltd | 受光素子の製造方法 |
| JPH02283066A (ja) * | 1989-04-25 | 1990-11-20 | Sumitomo Electric Ind Ltd | 集積回路の製造方法 |
| JPH03229472A (ja) * | 1990-02-05 | 1991-10-11 | Fujitsu Ltd | 半導体受光素子の製造方法 |
| JPH03293780A (ja) * | 1990-04-11 | 1991-12-25 | Toshiba Corp | 半導体受光素子 |
| JPH04332178A (ja) * | 1991-05-02 | 1992-11-19 | Sumitomo Electric Ind Ltd | 受光素子 |
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09213988A (ja) * | 1995-02-02 | 1997-08-15 | Sumitomo Electric Ind Ltd | ｐｉｎ型受光素子、光電変換回路及び光電変換モジュール |
| US5712504A (en) * | 1995-02-02 | 1998-01-27 | Sumitomo Electric Industries, Ltd. | Pin type light-receiving device, opto electronic conversion circuit, and opto-electronic conversion module |
| EP0725447A1 (en) * | 1995-02-02 | 1996-08-07 | Sumitomo Electric Industries, Ltd. | Pin type light-receiving device, opto-electronic conversion circuit, opto-electronic conversion module, and fabrication processes thereof |
| JP4600964B2 (ja) * | 2000-08-03 | 2010-12-22 | ゼネラル・エレクトリック・カンパニイ | ゲーテッドフォトダイオードを有する固体イメージャ及びその製造方法 |
| JP2002118790A (ja) * | 2000-08-03 | 2002-04-19 | General Electric Co <Ge> | ゲーテッドフォトダイオードを有する固体イメージャ及びその製造方法 |
| JP2007528584A (ja) * | 2003-05-02 | 2007-10-11 | ピコメトリクス、エルエルシー | Ｐｉｎ光検出器 |
| JP5045436B2 (ja) * | 2005-05-18 | 2012-10-10 | 三菱電機株式会社 | アバランシェフォトダイオード |
| US8698268B2 (en) | 2005-05-18 | 2014-04-15 | Mitsubishi Electric Corporation | Avalanche photodiode and method for manufacturing the avalanche photodiode |
| WO2008090733A1 (ja) * | 2007-01-22 | 2008-07-31 | Nec Corporation | 半導体受光素子 |
| US8039918B2 (en) | 2007-01-22 | 2011-10-18 | Nec Corporation | Semiconductor photo detector |
| JP5109981B2 (ja) * | 2007-01-22 | 2012-12-26 | 日本電気株式会社 | 半導体受光素子 |
| JP2008294027A (ja) * | 2007-05-22 | 2008-12-04 | Mitsubishi Electric Corp | 半導体受光素子およびその製造方法 |
| WO2010035508A1 (ja) * | 2008-09-29 | 2010-04-01 | 日本電気株式会社 | 半導体受光素子およびその製造方法 |
| JP5429175B2 (ja) * | 2008-09-29 | 2014-02-26 | 日本電気株式会社 | 半導体受光素子およびその製造方法 |
| JP2011055014A (ja) * | 2010-12-16 | 2011-03-17 | Mitsubishi Electric Corp | 半導体受光素子の製造方法 |
| JP2013201209A (ja) * | 2012-03-23 | 2013-10-03 | Asahi Kasei Electronics Co Ltd | 赤外線センサ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6437425B1 (en) | Semiconductor devices which utilize low K dielectrics | |
| US5448099A (en) | Pin-type light receiving device, manufacture of the pin-type light receiving device and optoelectronic integrated circuit | |
| JP5793839B2 (ja) | 半導体装置 | |
| JP4136009B2 (ja) | ｐｉｎ型受光素子、およびｐｉｎ型受光素子の製造方法 | |
| US5063426A (en) | InP/InGaAs monolithic integrated photodetector and heterojunction bipolar transistor | |
| JP6107508B2 (ja) | 化合物半導体装置及びその製造方法 | |
| US6566724B1 (en) | Low dark current photodiode | |
| JP2599131B2 (ja) | 集積光検出器−増幅器装置 | |
| US5610410A (en) | III-V compound semiconductor device with Schottky electrode of increased barrier height | |
| JPH06314813A (ja) | ｐｉｎ型受光素子、その製造方法及び光電子集積回路 | |
| JP4765211B2 (ja) | ｐｉｎ型受光素子 | |
| US4745446A (en) | Photodetector and amplifier integration | |
| JP2018046224A (ja) | 受光素子の評価方法および評価用素子 | |
| JP6024317B2 (ja) | 半導体装置 | |
| US5789767A (en) | Compound semiconductor device | |
| US4396443A (en) | Reduction of leakage current in InGaAs diodes | |
| JP4010337B2 (ja) | ｐｉｎ型受光素子およびｐｉｎ型受光素子の製造方法 | |
| JP2007184410A (ja) | 半導体受光素子およびその製造方法 | |
| JP4719763B2 (ja) | 受信器の製造方法 | |
| CN114497244B (zh) | 一种红外探测器芯片及其制作方法与应用 | |
| JPH08316522A (ja) | Ｈｅｍｔ型光検出部を備えた光検出器 | |
| JP2018093054A (ja) | トンネル型半導体素子 | |
| EP0286348A2 (en) | Vertically integrated photodetector-amplifier | |
| JP2017085184A (ja) | ショットキーバリアダイオード及びそれを用いた装置 | |
| JPH05275444A (ja) | ヘテロ接合バイポーラ・トランジスタの製造方法 |