JP4719763B2 - 受信器の製造方法 - Google Patents
受信器の製造方法 Download PDFInfo
- Publication number
- JP4719763B2 JP4719763B2 JP2008087105A JP2008087105A JP4719763B2 JP 4719763 B2 JP4719763 B2 JP 4719763B2 JP 2008087105 A JP2008087105 A JP 2008087105A JP 2008087105 A JP2008087105 A JP 2008087105A JP 4719763 B2 JP4719763 B2 JP 4719763B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- mesa
- light receiving
- receiving element
- crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Light Receiving Elements (AREA)
Description
本発明は、光通信などの分野で使用される受信器の製造技術に関し、特に、アバランシェフォトダイオード（ＡＰＤ）などからなる埋込みメサ型の受光素子を有する受信器の製造に適用して有効な技術に関する。
アバランシェフォトダイオード（ＡＰＤ）は、光通信用受信器の受光素子として広く使用されている。
アバランシェフォトダイオードを受光素子に用いる利点は、信号光により発生した電流を同一素子内で増幅できるので、増幅機能がないＰＩＮ型フォトダイオードを用いた場合と比較して、受信器の光受信感度が高くなることにある（以下この増幅の大きさを、増倍率（Ｍ）という）。
一般に、アバランシェフォトダイオードを用いた受光素子は、プレーナ型とメサ型とに大別される。このうち、メサ型は、製造工程が簡単である反面、ｐｎ接合の周辺部に電界が集中し易いことや、露出面に形成された表面準位や表面欠陥によってミクロな電流パスができ易いといった理由から暗電流が高く、信頼性が低い欠点があった。他方、プレーナ型は、ｐｎ接合の高電界強度領域が結晶内部に形成され、表面に現れる部分は低電界強度となるように工夫されているので暗電流が低く、信頼性が高い利点がある反面、製造工程が複雑になる欠点があった。
メサ型アバランシェフォトダイオードの上記した欠点を改善する技術として、基板上に形成したｐｎ接合を含むメサの周囲に適当な濃度の不純物を含む半導体結晶からなる埋込み層を形成し、この埋込み層でｐｎ接合を覆うことによって、表面準位や表面欠陥を低減して暗電流を低くする構造（以下、この構造を埋込みメサ型という）が提案されている。この種の埋込みメサ型構造を備えたアバランシェフォトダイオードについては、例えば特許文献１（特開２００１−１７７１４３号公報）に記載がある。
特開２００１−１７７１４３号公報
上記したアバランシェフォトダイオードの光結合の良否を判定したり、増倍率（Ｍ）の制御を行うためには、増幅が開始される前の電圧領域、すなわち増倍率（Ｍ）＝１における光感度を求め、これを基準値とする必要がある。
これは、アバランシェフォトダイオードの主要な特性であるダイナミックレンジ（例えば増倍率Ｍ＝１０で帯域１０ＧＨｚ）などが増倍率（Ｍ）＝１における光感度に基づいて決まるため、製造者にとっては受信器の仕様を決める重要な要素となるからである。また、購入者や使用者にとっては、増倍率（Ｍ）＝１における光感度が受入れ検査を実施する上での基準となるため、購入者や使用者がこの光感度を自ら測定、評価できるようにする必要があるからである。
前述したプレーナ型アバランシェフォトダイオードの場合は、光電流−電圧特性に増倍率（Ｍ）＝１の平坦部が現れるので、増倍率（Ｍ）＝１における光感度が容易に求められる。これに対し、埋込みメサ型アバランシェフォトダイオードの場合、光電流−電圧特性に増倍率（Ｍ）＝１の平坦部が現れるようにするためには、埋込み層を導電性の半導体結晶で構成し、増倍開始前、すなわちメサの内部で増倍が起きる電圧よりも低い電圧領域で光電流（ホットキャリア）が埋込み層内を流れるようにしてやる必要がある。
ところが、メサの周囲の埋込み層をｎ型またはｐ型の導電性結晶で構成すると、埋込み層の表面を覆う絶縁性の保護膜と埋込み層との界面に電流のリークバスが形成されて暗電流が高くなるという問題が生じる。他方、上記リークバスの形成を抑制するために、埋込み層を高抵抗の半絶縁性結晶で構成すると、増倍開始前に埋込み層内を流れる光電流（ホットキャリア）の移動が阻害され、光電流−電圧特性に増倍率（Ｍ）＝１の平坦部が現れ難くなるという問題が生じる。
本発明の目的は、信頼性が高く、増倍率（Ｍ）＝１で平坦性の良い光感度特性(以下、Ｍ＝１光感度特性ともいう)を示す埋込みメサ型受光素子を備えた受信器を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
本発明は、埋込みメサ型構造を備えたアバランシェフォトダイオードを有する受信器の製造方法であって、前記アバランシェフォトダイオードを製造する工程は、
（ａ）半導体基板上に第１導電型化合物半導体結晶層を成長させ、前記第１導電型化合物半導体結晶層の上部に、前記第１導電型と反対導電型の第２導電型化合物半導体結晶層を成長させる工程と、
（ｂ）前記第２導電型化合物半導体結晶層の上部に所定形状の第１マスクを形成し、前記第１マスクで覆われていない領域の前記第２導電型化合物半導体結晶層を、前記第１導電型化合物半導体結晶層との界面に達しない程度の深さにエッチングすることによって第１メサを形成する工程と、
（ｃ）前記第１メサの周囲に、半絶縁性結晶層と前記半絶縁性結晶層よりも低抵抗の導電性結晶層とを含む複数の半導体結晶層からなる埋込み層を成長させる工程と、
（ｄ）前記第１メサとその周囲の前記埋込み層のそれぞれの上部に第２マスクを形成し、前記第２マスクで覆われていない領域の前記埋込み層およびその下部の前記第２導電型化合物半導体結晶層を、少なくとも前記第１導電型化合物半導体結晶層との界面に達する程度の深さにエッチングすることによって、前記第１メサの周囲に第２メサを形成する工程とを含んでいる。
（ａ）半導体基板上に第１導電型化合物半導体結晶層を成長させ、前記第１導電型化合物半導体結晶層の上部に、前記第１導電型と反対導電型の第２導電型化合物半導体結晶層を成長させる工程と、
（ｂ）前記第２導電型化合物半導体結晶層の上部に所定形状の第１マスクを形成し、前記第１マスクで覆われていない領域の前記第２導電型化合物半導体結晶層を、前記第１導電型化合物半導体結晶層との界面に達しない程度の深さにエッチングすることによって第１メサを形成する工程と、
（ｃ）前記第１メサの周囲に、半絶縁性結晶層と前記半絶縁性結晶層よりも低抵抗の導電性結晶層とを含む複数の半導体結晶層からなる埋込み層を成長させる工程と、
（ｄ）前記第１メサとその周囲の前記埋込み層のそれぞれの上部に第２マスクを形成し、前記第２マスクで覆われていない領域の前記埋込み層およびその下部の前記第２導電型化合物半導体結晶層を、少なくとも前記第１導電型化合物半導体結晶層との界面に達する程度の深さにエッチングすることによって、前記第１メサの周囲に第２メサを形成する工程とを含んでいる。
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
従来の埋込みメサ型受光素子では不可能であったＭ＝１光感度の平坦性を保有し、かつ高信頼性の受光素子を簡単、かつ安価に提供できる効果があり、工業上重要である。
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。また、以下の実施の形態では、特に必要なときを除き、同一または同様な部分の説明を原則として繰り返さない。
（実施の形態１）
まず、図１に示すように、ｎ型ＩｎＰ結晶からなる基板（不純物濃度：１×１０１８／ｃｍ３）１０１を用意し、その主面上にｎ型ＩｎＡｌＡｓ結晶からなるバッファ層（不純物濃度：１×１０１８／ｃｍ３、膜厚：０．５μｍ）１０２、ｎ型ＩｎＡｌＡｓ結晶からなる増倍層（不純物濃度：１×１０１４／ｃｍ３、膜厚：０．３μｍ）１０３、ｐ型ＩｎＡｌＡｓ結晶とｐ型ＩｎＧａＡｓ結晶の積層体からなる電界調整層（不純物濃度：８×１０１７／ｃｍ３、膜厚：０．０４μｍ）１０４、ｐ型ＩｎＧａＡｓ結晶からなる光吸収層（不純物濃度：１×１０１５／ｃｍ３、膜厚：１．３μｍ）１０５、ｐ型ＩｎＡｌＡｓ結晶からなるキャップ層（不純物濃度：３×１０１８／ｃｍ３、膜厚：０．７μｍ）１０６およびｐ型ＩｎＧａＡｓ結晶からなるコンタクト層（不純物濃度：５×１０１８／ｃｍ３、膜厚：０．１μｍ）１０７をＭＢＥ（分子線エピタキシー）法で順次成長させた後、コンタクト層１０７の上部にＣＶＤ法で酸化シリコン膜１０８を堆積する。
まず、図１に示すように、ｎ型ＩｎＰ結晶からなる基板（不純物濃度：１×１０１８／ｃｍ３）１０１を用意し、その主面上にｎ型ＩｎＡｌＡｓ結晶からなるバッファ層（不純物濃度：１×１０１８／ｃｍ３、膜厚：０．５μｍ）１０２、ｎ型ＩｎＡｌＡｓ結晶からなる増倍層（不純物濃度：１×１０１４／ｃｍ３、膜厚：０．３μｍ）１０３、ｐ型ＩｎＡｌＡｓ結晶とｐ型ＩｎＧａＡｓ結晶の積層体からなる電界調整層（不純物濃度：８×１０１７／ｃｍ３、膜厚：０．０４μｍ）１０４、ｐ型ＩｎＧａＡｓ結晶からなる光吸収層（不純物濃度：１×１０１５／ｃｍ３、膜厚：１．３μｍ）１０５、ｐ型ＩｎＡｌＡｓ結晶からなるキャップ層（不純物濃度：３×１０１８／ｃｍ３、膜厚：０．７μｍ）１０６およびｐ型ＩｎＧａＡｓ結晶からなるコンタクト層（不純物濃度：５×１０１８／ｃｍ３、膜厚：０．１μｍ）１０７をＭＢＥ（分子線エピタキシー）法で順次成長させた後、コンタクト層１０７の上部にＣＶＤ法で酸化シリコン膜１０８を堆積する。
次に、図２に示すように、酸化シリコン膜１０８をフォトリソグラフィ技術でパターニングすることによって、コンタクト層１０７の上部に酸化シリコン膜１０８からなるハードマスク１０８ａを形成する。このハードマスク１０８ａは、円形の平面パターンを有しており、その直径は３０μｍである。
次に、図３に示すように、上記ハードマスク１０８ａをマスクにしてコンタクト層１０７、キャップ層１０６、光吸収層１０５および電界調整層１０４をリン酸系のエッチング液でエッチングする。このとき、電界調整層１０４の途中でエッチングを停止し、ｐｎ接合面（電界調整層１０４とその下層の増倍層１０３との界面）が露出しないようにする。ここまでの工程により、基板１０１上に第１メサ１０９が形成される。
次に、図４に示すように、ＭＯＶＰＥ（有機金属気相成長）法を用いて第１メサ１０９の周囲の基板１０１上にｐ型ＩｎＰ結晶からなる第１埋込み層１１０ａを選択成長させ、続いて第１埋込み層１１０ａの上部にＩｎＰ結晶からなる第２埋込み層１１０ｂを選択成長させる。第１埋込み層１１０ａを構成するｐ型ＩｎＰ結晶の不純物濃度は１×１０１５／ｃｍ３であり、その膜厚は０．５μｍである。また、第２埋込み層１１０ｂは、第１埋込み層１１０ａよりも高抵抗の半絶縁性結晶で構成し、その膜厚は１．５μｍである。
次に、ハードマスク１０８ａを除去した後、図５に示すように、コンタクト層１０７および第２埋込み層１１０ｂの上部に第１メサ１０９よりも径の大きい、直径４０μｍ程度の円形の平面パターンを有するフォトレジスト膜１１１を形成し、このフォトレジスト膜１１１をマスクにして第２埋込み層１１０ｂ、第１埋込み層１１０ａ、電界調整層１０４、増倍層１０３、バッファ層１０２および基板１０１の表面をＢｒ（臭素）系のエッチング液でエッチングする。
ここまでの工程により、第１メサ１０９の周囲の基板１０１上に第２メサ１１２が形成される。この第２メサ１１２は、第１メサ１０９に対して同心円状の平面パターンを有し、その側壁の一部には、ｐｎ接合面（電界調整層１０４とその下層の増倍層１０３との界面）が露出する。
次に、フォトレジスト膜１１１を除去した後、図６に示すように、基板１０１の表面全体を絶縁性の保護膜１１３で被覆する。保護膜１１３は、例えば基板１０１上にＣＶＤ法で膜厚０．３μｍの酸化シリコン膜と膜厚０．２μｍの窒化シリコン膜とを堆積することによって形成する。
次に、図７に示すように、保護膜１１３をフォトリソグラフィ技術で加工することにより、コンタクト層１０７および基板１０１のそれぞれの一部を露出させ、そこに電極１１４、１１５を形成する。電極１１４、１１５は、基板１０１上に蒸着法で堆積した膜厚０．５μｍのＴｉ膜／Ｐｔ膜／Ａｕ膜をフォトリソグラフィ技術でパターニングすることによって形成する。
次に、図８に示すように、基板１０１の裏面側に膜厚０．１２μｍの窒化シリコン膜からなる反射防止膜１１６を形成することにより、アバランシェフォトダイオード（ＡＰＤ）のチップが得られる。その後、配線基板（図示せず）の電極上にＡｕ／Ｓｎ半田を介して上記電極１１４、１１５をボンディングすることにより、受光素子が完成する。
配線基板の電極を通じて上記受光素子に逆バイアスを印加したところ、降伏電圧は３０Ｖであり、暗電流は２７Ｖで２０ｎＡと良好であった。また、波長１．５５μｍ、１μＷの光を照射した時の電流（光電流）は８〜１３Ｖにおいて０．９μＡで一定であった。さらに、高温逆バイアス通電試験（２００℃、１００μＡ：一定）の１０００時間前後で、降伏電圧、暗電流、増倍率とも変化がなく、良好であった。
このように、本実施の形態の受光素子は、第１メサ１０９の周囲の埋込み層を低抵抗の第１埋込み層１１０ａとその上部に形成した高抵抗の第２埋込み層１１０ｂとで構成する。
これにより、増倍開始前の低電圧領域において、第１メサ１０９の近傍に形成された低抵抗の第１埋込み層１１０ａ内をホットキャリアが流れるので、光電流−電圧特性に増倍率（Ｍ）＝１の平坦部が現れるようになり、増倍率（Ｍ）＝１における光感度を容易に測定することが可能になる。また、受光素子の表面を覆う保護膜１１３と接する埋込み層は、大部分が高抵抗の第２埋込み層１１０ｂであるために、保護膜１１３と埋込み層との界面に電流のリークバスが形成され難くなり、暗電流が低い受光素子を実現することができる。
図９は、受光素子の電流−電圧特性を示すグラフであり、図中の曲線［Ａ］は、本実施の形態の受光素子、曲線［Ｂ］は、埋込み層を高抵抗の半絶縁性ＩｎＰ結晶（不純物濃度：１×１０１５／ｃｍ３、膜厚：２μｍ）のみで構成した比較例を示している。図に示すように、本実施の形態の受光素子は、増倍率（Ｍ）＝１の平坦部が明瞭に現れたのに対し、比較例の受光素子は、増倍率（Ｍ）＝１の平坦部が僅かしか現れなかった。
また、本実施の形態の受光素子は、バイアス電圧１３Ｖ以上でアバランシェ増倍による電流増加が起き、最大の増倍率は９０であった。これに対し、埋込み層を低抵抗のｐ型ＩｎＰ結晶（不純物濃度：１×１０１５／ｃｍ３、膜厚：２μｍ）のみで構成した比較例の場合、初期状態での電圧−電流特性は同じであったが、高温逆バイアス通電試験の５０時間において降伏電圧は２Ｖ低下し、２０Ｖの暗電流は３μＡに増加、増倍率は１０となる劣化を示した。
上記の結果から、本実施の形態の受光素子は、従来技術に比べて信頼性が向上することが分かった。
図１０は、本実施の形態のアバランシェフォトダイオードを使用した受信器のブロック図である。
受信器８９は、アバランシェフォトダイオード８１とプリアンプ８２とで構成されたフロントエンドモジュール８３と、その後段に設けられたＡＣＧアンプ８４、位相制御ル−プ８５、分離回路８６、クロック発生器８７および調整回路８８からなる。
上記受信器８９のアバランシェフォトダイオード８１に光ファイバから光信号８０を入れて電気信号９０を取り出し、最小受信感度を測定した。最小受信感度の製造バラツキは、−２７±０．５ｄＢｍ（ビットエラーレート＝１×１０−１２）であった。また、通電試験の結果、受信器８９の信頼性は２０年以上を確保していることが分かった。
比較のため、上記アバランシェフォトダイオード８１を従来構造の埋込みメサ型アバランシェフォトダイオードに置き換えた受信器の場合、最小受信感度の製造バラツキは−２６±１ｄＢｍであった。これは、上記受信器８９に使用されているアバランシェフォトダイオード８１が、従来のものに比べてＭ＝１光感度を有しており、高精度の測定が容易にできるためである。
（実施の形態２）
本実施の形態による受光素子の製造方法を図１１〜図１５を用いて工程順に説明する。本実施の形態の受光素子は、基板および各半導体結晶層の導電型を前記実施の形態１の受光素子と逆にしたことに特徴がある。
本実施の形態による受光素子の製造方法を図１１〜図１５を用いて工程順に説明する。本実施の形態の受光素子は、基板および各半導体結晶層の導電型を前記実施の形態１の受光素子と逆にしたことに特徴がある。
まず、図１１に示すように、ｐ型ＩｎＰ結晶からなる基板（不純物濃度：１×１０１８／ｃｍ３）４０１の主面上にｐ型ＩｎＡｌＡｓ結晶からなるバッファ層（不純物濃度：１×１０１８／ｃｍ３、膜厚：０．５μｍ）４０２、ｐ型ＩｎＡｌＡｓ結晶からなる増倍層（不純物濃度：１×１０１４／ｃｍ３、膜厚：０．３μｍ）４０３、ｎ型ＩｎＡｌＡｓ結晶とｎ型ＩｎＧａＡｓ結晶の積層体からなる電界調整層（不純物濃度：８×１０１７／ｃｍ３、膜厚：０．０４μｍ）４０４、ｎ型ＩｎＧａＡｓ結晶からなる光吸収層（不純物濃度：１×１０１５／ｃｍ３、膜厚：１．４μｍ）４０５、ｎ型ＩｎＡｌＡｓ結晶からなるキャップ層（不純物濃度：３×１０１８／ｃｍ３、膜厚：０．７μｍ）４０６およびｎ型ＩｎＧａＡｓ結晶からなるコンタクト層（不純物濃度：５×１０１８／ｃｍ３、膜厚：０．１μｍ）４０７をＭＢＥ法で順次成長させた後、コンタクト層４０７の上部に形成した酸化シリコンからなるハードマスク４０８ａをマスクにしてコンタクト層４０７、キャップ層４０６、光吸収層４０５および電界調整層４０４をエッチングすることにより、基板４０１上に第１メサ４０９を形成する。ここまでの工程は、前記実施の形態１の図１〜図３に示す工程と同じである。
次に、図１２に示すように、ＭＯＶＰＥ法を用いて第１メサ４０９の周囲の基板４０１上にｎ型ＩｎＰ結晶からなる第１埋込み層４１０ａを選択成長させ、続いて第１埋込み層４１０ａの上部にＩｎＰ結晶からなる第２埋込み層４１０ｂを選択成長させる。第１埋込み層４１０ａを構成するｎ型ＩｎＰ結晶の不純物濃度は１×１０１５／ｃｍ３であり、膜厚は約０．１μｍである。また、第２埋込み層４１０ｂは、第１埋込み層４１０ａよりも高抵抗の半絶縁性結晶で構成し、膜厚は約１．９μｍである。
次に、ハードマスク４０８ａを除去した後、図１３に示すように、コンタクト層４０７および第２埋込み層４１０ｂの上部に、第１メサ４０９に対して同心円状の平面パターンを有する外径２４μｍ、内径１８μｍのハードマスク４０８ｂを形成し、このハードマスク４０８ｂをマスクにして第１メサ４０９の周囲の第２埋込み層４１０ｂを塩酸系のエッチング液でエッチングすることにより、深さ約１μｍ、幅約２μｍの凹状部４２０を形成する。ハードマスク４０８ｂは、基板４０１上にＣＶＤ法で堆積した酸化シリコン膜をフォトリソグラフィ技術で加工することによって形成する。
次に、ハードマスク４０８ｂを除去した後、図１４に示すように、コンタクト層４０７および第２埋込み層４１０ｂの上部に第１メサ４０９よりも径の大きい、直径４０μｍ程度の円形の平面パターンを有するフォトレジスト膜４１１を形成し、このフォトレジスト膜４１１をマスクにして第２埋込み層４１０ｂ、第１埋込み層４１０ａ、電界調整層４０４、増倍層４０３、バッファ層４０２および基板４０１の表面をＢｒ系のエッチング液でエッチングすることにより、第１メサ４０９の周囲の基板４０１上に、第１メサ４０９に対して同心円状の平面パターンを有する第２メサ４１２を形成する。
次に、フォトレジスト膜４１１を除去した後、図１５に示すように、前記実施の形態１の図６〜図８に示す工程に従って保護膜４１３、電極４１４、４１５および反射防止膜１１６を形成することにより、アバランシェフォトダイオード（ＡＰＤ）のチップが得られる。その後、配線基板（図示せず）の電極上にＡｕ／Ｓｎ半田を介して上記電極４１４、４１５をボンディングすることにより、受光素子が完成する。
配線基板の電極を通じて上記受光素子に波長１．５５μｍの光を１μＷ入射しながら逆バイアスを印加したところ、電圧８〜１４Ｖの範囲で光感度が一定となるＭ＝１感度特性が得られた。また、降伏電圧は３０Ｖ、暗電流は２７Ｖで１０ｎＡと高温逆バイアス通電前後で変化がなく、良好であった。
（実施の形態３）
本実施の形態による受光素子の製造方法を図１６〜図１８を用いて工程順に説明する。前記実施の形態１、２の受光素子は、第１メサの周囲に２層の埋込み層（第１埋込み層および第２埋込み層）を設けたが、本実施の形態の受光素子は、第１メサの周囲に３層の埋込み層（第１、第２、第３埋込み層）を設けたことに特徴がある。
本実施の形態による受光素子の製造方法を図１６〜図１８を用いて工程順に説明する。前記実施の形態１、２の受光素子は、第１メサの周囲に２層の埋込み層（第１埋込み層および第２埋込み層）を設けたが、本実施の形態の受光素子は、第１メサの周囲に３層の埋込み層（第１、第２、第３埋込み層）を設けたことに特徴がある。
まず、図１６に示すように、前記実施の形態１の図１〜図３に示す工程に従い、ｎ型ＩｎＰ結晶からなる基板５０１の主面上にｎ型ＩｎＡｌＡｓ結晶からなるバッファ層５０２、ｎ型ＩｎＡｌＡｓ結晶からなる増倍層５０３、ｎ型ＩｎＡｌＡｓ結晶とｎ型ＩｎＧａＡｓ結晶の積層体からなる電界調整層５０４、ｎ型ＩｎＧａＡｓ結晶からなる光吸収層５０５、ｎ型ＩｎＡｌＡｓ結晶からなるキャップ層５０６およびｎ型ＩｎＧａＡｓ結晶からなるコンタクト層５０７をＭＢＥ法で順次成長させた後、コンタクト層５０７の上部に形成した酸化シリコンからなるハードマスク５０８ａをマスクにしてコンタクト層５０７、キャップ層５０６、光吸収層５０５および電界調整層５０４をエッチングすることにより、基板５０１上に第１メサ５０９を形成する。なお、基板５０１および各半導体結晶層（５０２〜５０７）の導電型は、上記と逆であってもよい。
次に、図１７に示すように、ＭＯＶＰＥ法を用いて第１メサ５０９の周囲の基板５０１上にｐ型ＩｎＰ結晶からなる第１埋込み層５１０ａ、ｐ型ＩｎＰ結晶からなる第２埋込み層５１０ｂおよびＩｎＰ結晶からなる第３埋込み層５１０ｃを選択成長させる。第１埋込み層５１０ａを構成するｐ型ＩｎＰ結晶の不純物濃度は５×１０１５／ｃｍ３であり、膜厚は約０．１μｍである。また、第２埋込み層５１０ｂを構成するｐ型ＩｎＰ結晶の不純物濃度は１×１０１５／ｃｍ３であり、膜厚は約０．９μｍである。第３埋込み層５１０ｃは、高抵抗の半絶縁性ＩｎＰ結晶で構成し、膜厚は約１μｍである。
次に、図１８に示すように、前記実施の形態１の図５〜図８に示す工程に従って第２メサ５１２、保護膜５１３、電極５１４、５１５および反射防止膜５１６を形成することにより、アバランシェフォトダイオード（ＡＰＤ）のチップが得られる。その後、配線基板（図示せず）の電極上にＡｕ／Ｓｎ半田を介して上記電極５１４、５１５をボンディングすることにより、受光素子が完成する。
配線基板の電極を通じて上記受光素子に電圧を印加したところ、５〜１４ＶでＭ＝１光感度が観察された。また、降伏電圧は３０Ｖ、暗電流は２７Ｖで１ｎＡであり、電圧−電流特性、増倍率などは高温逆バイアス通電試験の前後で変化がなく、良好であった。
（実施の形態４）
本実施の形態による受光素子の製造方法を図１９〜図２４を用いて工程順に説明する。本実施の形態の受光素子は、前記実施の形態１、２の受光素子と同じく、第１メサの周囲に２層の埋込み層（第１埋込み層および第２埋込み層）を設けるが、第１埋込み層が第２メサの側壁に露出していないことに特徴がある。
本実施の形態による受光素子の製造方法を図１９〜図２４を用いて工程順に説明する。本実施の形態の受光素子は、前記実施の形態１、２の受光素子と同じく、第１メサの周囲に２層の埋込み層（第１埋込み層および第２埋込み層）を設けるが、第１埋込み層が第２メサの側壁に露出していないことに特徴がある。
まず、図１９に示すように、前記実施の形態１または前記実施の形態２に示す工程に従い、ＩｎＰ結晶からなる基板６０１の主面上にＩｎＡｌＡｓ結晶からなるバッファ層６０２、ＩｎＡｌＡｓ結晶からなる増倍層６０３、ＩｎＡｌＡｓ結晶とＩｎＧａＡｓ結晶の積層体からなる電界調整層６０４、ＩｎＧａＡｓ結晶からなる光吸収層６０５、ＩｎＡｌＡｓ結晶からなるキャップ層６０６およびＩｎＧａＡｓ結晶からなるコンタクト層６０７をＭＢＥ法で順次成長させた後、コンタクト層６０７の上部に形成した酸化シリコンからなるハードマスク６０８ａをマスクにしてコンタクト層６０７、キャップ層６０６、光吸収層６０５および電界調整層６０４をエッチングすることにより、基板６０１上に第１メサ６０９を形成する。なお、基板６０１および各半導体結晶層（６０２〜６０７）の導電型は、前記実施の形態１と同一であってもよく、あるいは前記実施の形態２と同一であってもよい。
次に、図２０に示すように、ＭＯＶＰＥ法を用いて第１メサ６０９の周囲の基板６０１上にＩｎＰ結晶からなる第１埋込み層６１０ａを選択成長させる。第１埋込み層６１０ａを構成するＩｎＰ結晶の導電型はｐ型、ｎ型のいずれでもよく、不純物濃度は１×１０１５／ｃｍ３、膜厚は１μｍである。
次に、ハードマスク６０８ａを除去した後、図２１に示すように、コンタクト層６０７の上部と、第１メサ６０９の近傍の第１埋込み層６１０ａの上部を覆う直径４０μｍのハードマスク６０８ｂを形成し、このハードマスク６０８ｂをマスクにして第１埋込み層６１０ａを塩酸系のエッチング液でエッチングする。ハードマスク６０８ｂは、基板６０１上にＣＶＤ法で堆積した酸化シリコン膜をフォトリソグラフィ技術で加工することによって形成する。
次に、ハードマスク６０８ｂを除去した後、図２２に示すように、コンタクト層６０７の上部をハードマスク６０８ｃで覆い、基板６０１上に半絶縁性ＩｎＰ結晶からなる膜厚０．７μｍの第２埋込み層６１０ｂを選択成長させる。
次に、ハードマスク６０８ｃを除去した後、図２３に示すように、コンタクト層６０７および第２埋込み層６１０ｂの上部に第１メサ６０９よりも径の大きい、直径４０μｍ程度の円形の平面パターンを有するフォトレジスト膜６１１を形成し、このフォトレジスト膜６１１をマスクにして第２埋込み層６１０ｂ、電界調整層６０４、増倍層６０３、バッファ層６０２および基板６０１の表面をＢｒ系のエッチング液でエッチングすることにより、第１メサ６０９の周囲の基板６０１上に、第１メサ６０９に対して同心円状の平面パターンを有する第２メサ６１２を形成する。
次に、フォトレジスト膜６１１を除去した後、図２４に示すように、前記実施の形態１の図６〜図８に示す工程に従って保護膜６１３、電極６１４、６１５および反射防止膜６１６を形成することにより、アバランシェフォトダイオード（ＡＰＤ）のチップが得られる。その後、配線基板（図示せず）の電極上にＡｕ／Ｓｎ半田を介して上記電極６１４、６１５をボンディングすることにより、受光素子が完成する。
本実施の形態の受光素子は、低抵抗の第１埋込み層６１０ａと保護膜６１３とが完全に分離されているので、保護膜６１３と埋込み層との界面に形成される電流のリークバスをより低減することができる。
配線基板の電極を通じて上記受光素子に逆バイアスを印加したところ、電圧５〜１４ＶでＭ＝１光感度が観察された。また、降伏電圧は３０Ｖ、暗電流は２７Ｖで２５ｎＡであり、高温逆バイアス通電試験前後で特性に変化がなく、良好であった。
（実施の形態５）
本実施の形態による受光素子の製造方法を図２５〜図２７を用いて工程順に説明する。本実施の形態の受光素子は、第１メサの近傍の埋込層に凹状部を設けた以外は、前記実施の形態１の受光素子と同一の構造を有している。
本実施の形態による受光素子の製造方法を図２５〜図２７を用いて工程順に説明する。本実施の形態の受光素子は、第１メサの近傍の埋込層に凹状部を設けた以外は、前記実施の形態１の受光素子と同一の構造を有している。
本実施の形態の受光素子を製造するには、まず、図２５に示すように、前記実施の形態１の図１〜図３に示す工程に従い、ｎ型ＩｎＰ結晶からなる基板７０１の主面上にｎ型ＩｎＡｌＡｓ結晶からなるバッファ層７０２、ｎ型ＩｎＡｌＡｓ結晶からなる増倍層７０３、ｎ型ＩｎＡｌＡｓ結晶とｎ型ＩｎＧａＡｓ結晶の積層体からなる電界調整層７０４、ｎ型ＩｎＧａＡｓ結晶からなる光吸収層７０５、ｎ型ＩｎＡｌＡｓ結晶からなるキャップ層７０６およびｎ型ＩｎＧａＡｓ結晶からなるコンタクト層７０７をＭＢＥ法で順次成長させた後、コンタクト層７０７の上部に形成した酸化シリコンからなるハードマスク７０８ａをマスクにしてコンタクト層７０７、キャップ層７０６、光吸収層７０５および電界調整層７０４をエッチングすることにより、基板７０１上に第１メサ７０９を形成する。
次に、図２６に示すように、ＭＯＶＰＥ法を用いて第１メサ７０９の周囲の基板７０１上にｐ型ＩｎＰ結晶からなる第１埋込み層７１０ａを選択成長させ、続いて第１埋込み層７１０ａの上部に半絶縁性ＩｎＰ結晶からなる第２埋込み層７１０ｂを選択成長させる。このとき、ハードマスク７０８ａの下部領域で結晶の成長が抑制される現象を利用し、第１メサ７０９の近傍の第２埋込み層７１０ｂに深さ１μｍ程度の凹状部７２０を形成する。
次に、図２７に示すように、前記実施の形態１の図５〜図８に示す工程に従って第２メサ７１２、保護膜７１３、電極７１４、７１５および反射防止膜７１６を形成することにより、アバランシェフォトダイオード（ＡＰＤ）のチップが得られる。その後、配線基板（図示せず）の電極上にＡｕ／Ｓｎ半田を介して上記電極７１４、７１５をボンディングすることにより、受光素子が完成する。
配線基板の電極を通じて上記受光素子に逆バイアスを印加したところ、降伏電圧は３０Ｖであり、１５Ｖ、２７Ｖにおける暗電流はそれぞれ０．１ｎＡ、２０ｎＡと良好であった。また、波長１．５５μｍ、１μＷの光照射において、７〜１３Ｖの電流は０．９μＡで一定となるＭ＝１光感度特性を示した。１３Ｖ以上でアバランシェ増倍による電流増加が起き、最大の増倍率は９０であった。高温逆バイアス通電試験前後で、降伏電圧、暗電流、増倍率とも変化がなく、良好であった。
上記の結果から、第１メサ７０９の近傍の第２埋込み層７１０ｂに凹状部７１１を設けることにより、暗電流が少なく、かつＭ＝１光感度も良好な受光素子を実現できることが分かった。
（実施の形態６）
本実施の形態の受光素子は、第１メサおよび第２メサの平面形状を矩形にした以外は、前記実施の形態１の受光素子と同一の構造を有している。この受光素子の製造方法は、前記図２に示すハードマスク１０８ａを矩形の平面パターン（幅７μｍ、長さ３０μｍ）で構成し、前記図５に示すフォトレジスト膜１１１を矩形の平面パターン（幅１２μｍ、長さ２６μｍ）で構成する以外は、前記実施の形態１の製造方法と同一である。
本実施の形態の受光素子は、第１メサおよび第２メサの平面形状を矩形にした以外は、前記実施の形態１の受光素子と同一の構造を有している。この受光素子の製造方法は、前記図２に示すハードマスク１０８ａを矩形の平面パターン（幅７μｍ、長さ３０μｍ）で構成し、前記図５に示すフォトレジスト膜１１１を矩形の平面パターン（幅１２μｍ、長さ２６μｍ）で構成する以外は、前記実施の形態１の製造方法と同一である。
配線基板の電極を通じて上記受光素子に逆バイアスを印加したところ、降伏電圧は３０Ｖであり、１５Ｖ、２７Ｖにおける暗電流はそれぞれ２ｎＡ、３０ｎＡであった。また、波長１．５５μｍ、１μＷの光照射において、７〜１３Ｖの電流は０．９μＡで一定となるＭ＝１光感度特性を示した。さらに、高温逆バイアス通電試験（２００℃、１００μＡ：一定）の１０００時間前後で、降伏電圧、暗電流、増倍率とも変化がなく、良好であった。
上記の結果から、メサの平面形状を円形以外の形状で構成した場合でも、良好な受光素子を実現できることが分かった。
（実施の形態７）
本実施の形態の受光素子は、前記実施の形態３の受光素子と同じく、第１メサの周囲に３層の埋込み層（第１、第２、第３埋込み層）を設けたものであるが、第２埋込み層を構成するｐ型ＩｎＰ結晶中の不純物濃度プロファイルが前記実施の形態３と異なっている。
本実施の形態の受光素子は、前記実施の形態３の受光素子と同じく、第１メサの周囲に３層の埋込み層（第１、第２、第３埋込み層）を設けたものであるが、第２埋込み層を構成するｐ型ＩｎＰ結晶中の不純物濃度プロファイルが前記実施の形態３と異なっている。
すなわち、本実施の形態の受光素子は、前記図１８に示す第１埋込み層５１０ａが不純物濃度＝５×１０１５／ｃｍ３のｐ型ＩｎＰ結晶で構成され、第３埋込み層５１０ｃが半絶縁性結晶ＩｎＰ結晶で構成されている。これに対し、第２埋込み層５１０ｂを構成するｐ型ＩｎＰ結晶の不純物濃度は、第１埋込み層５１０ａとの界面近傍で最も高く、第３埋込み層５１０ｃに近づくにつれて次第に低くなり、第３埋込み層５１０ｃとの界面近傍で半絶縁性となっている。
不純物濃度が連続的に変化する上記第２埋込み層５１０ｂは、第１埋込み層５１０ａの上部にＭＯＶＰＥ法を用いてＩｎＰ結晶を選択成長させる際、不純物ソースの濃度を徐々に減らすことによって形成する。
配線基板の電極を通じて上記受光素子に電圧を印加したところ、５〜１４ＶでＭ＝１光感度が観察された。また、降伏電圧は３０Ｖ、暗電流は２７Ｖで１ｎＡであった。さらに、高温逆バイアス通電試験の前後で、降伏電圧、暗電流、増倍率は変化がなく、良好であった。
上記の結果から、埋込み層の不純物濃度を連続的に変化させた場合でも、良好な受光素子を実現できることが分かった。
（実施の形態８）
本実施の形態の受光素子は、前記実施の形態３の受光素子と同じく、第１メサの周囲に３層の埋込み層（第１、第２、第３埋込み層）を設けたものであるが、第１埋込み層を半絶縁性結晶で構成した点が前記実施の形態３と異なっている。
本実施の形態の受光素子は、前記実施の形態３の受光素子と同じく、第１メサの周囲に３層の埋込み層（第１、第２、第３埋込み層）を設けたものであるが、第１埋込み層を半絶縁性結晶で構成した点が前記実施の形態３と異なっている。
すなわち、本実施の形態の受光素子は、前記図１８に示す第１埋込み層（膜厚：０．１μｍ）５１０ａおよび第３埋込み層（膜厚：１．８μｍ）５１０ｃが半絶縁性ＩｎＰ結晶で構成され、第２埋込み層（膜厚：０．１μｍ）５１０ａが不純物濃度＝１×１０１５／ｃｍ３のｐ型ＩｎＰ結晶で構成されている。
配線基板の電極を通じて上記受光素子に電圧を印加したところ、６〜１５ＶでＭ＝１光感度が観察された。また、降伏電圧は３０Ｖであり、暗電流は２７Ｖで１ｎＡであった。さらに、高温逆バイアス通電試験の前後で、電圧−電流特性、増倍率等は変化がなく、良好であった。
本実施の形態の受光素子は、第１メサ１０９に接する第１埋込み層５１０ａが高抵抗の半絶縁性結晶で構成されているにもかかわらず、Ｍ＝１光感度が発生している。これは、第１埋込み層５１０ａの膜厚が充分に薄く、ホットキャリアが移動できる範囲内にあるためである。従って、第１埋込み層５１０ａの膜厚が厚い場合は、ホットキャリアの移動が困難になるので、好ましくない。第１埋込み層５１０ａの膜厚を変えて素子を作製したところ、膜厚が１μｍ以内であればＭ＝１光感度が生じることが分かった。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
前記実施の形態では、埋込み層を２層または３層で構成したが、これに限定されるものではなく、４層以上であってもよい。また、埋込み層の層間の型の遷移は、前記実施の形態のように、ステップ状の他、連続的に変化していても実質的に２層以上と考えられ、本発明を逸脱するものではない。各半導体結晶層の不純物濃度、組成、導電型も自由に変更できる。
例えば、増倍層と光吸収層との間の電界調整層は、省略してもよい。また、メサを構成する半導体材料は、ＩｎＧａＡｓやＩｎＡｌＡｓ以外にもＩｎＰ、ＧａＡｓなどの２元系半導体やＩｎＧａＡｓＰ、ＩｎＡｌＧａＡｓなどの４元系半導体あるいは５元系以上の多元系半導体を使用してよい。埋込層材料は、ＩｎＰ以外にもＧａＡｓ、ＩｎＡｌＡｓ、ＧａＡｌＡｓ、ＩｎＡｌＧａＡｓ、ＩｎＧａＡｓＰなどが使用できる。さらに、受光素子の形態は、光信号が素子の表面、裏面、横側から入射する構造であってもよい。
本発明は、光通信などの分野で使用される埋込みメサ型の受光素子を有する受信器の製造に利用することができる。
８０ 光信号
８１ アバランシェホトダイオード
８２ プリアンプ
８３ フロントエンドモジュール
８４ ＡＣＧアンプ
８５ 位相制御ル−プ
８６ 分離回路
８７ クロック発生器
８８ 調整回路
８９ 受信器
９０ 電流信号
１０１、４０１、５０１、６０１、７０１ 基板
１０２、４０２、５０２、６０２、７０２ バッファ層
１０３、４０３、５０３、６０３、７０３ 増倍層
１０４、４０４、５０４、６０４、７０４ 電界調整層
１０５、４０５、５０５、６０５、７０５ 光吸収層
１０６、４０６、５０６、６０６、７０６ キャップ層
１０７、４０７、５０７、６０７、７０７ コンタクト層
１０８ 酸化シリコン膜
１０８ａ、４０８ａ、６０８ａ、７０８ａ ハードマスク
１０８ｂ、４０８ｂ、６０８ｂ ハードマスク
６０８ｃ ハードマスク
１０９、４０９、５０９、６０９、７０９ 第１メサ
１１０ａ、４１０ａ、５１０ａ、６１０ａ、７１０ａ 第１埋込み層
１１０ｂ、４１０ｂ、５１０ｂ、６１０ｂ、７１０ｂ 第２埋込み層
５１０ｃ 第３埋込み層
１１１、４１１、６１１ フォトレジスト膜
１１２、４１２、５１２、６１２、７１２ 第２メサ
１１３、４１３、５１３、６１３、７１３ 保護膜
１１４、１１５、４１４、４１５、５１４、５１５、６１４、６１５、７１４、７１５ 電極
１１６、４１６、５１６、６１６、７１６ 反射防止膜
４２０、７２０ 凹状部
８１ アバランシェホトダイオード
８２ プリアンプ
８３ フロントエンドモジュール
８４ ＡＣＧアンプ
８５ 位相制御ル−プ
８６ 分離回路
８７ クロック発生器
８８ 調整回路
８９ 受信器
９０ 電流信号
１０１、４０１、５０１、６０１、７０１ 基板
１０２、４０２、５０２、６０２、７０２ バッファ層
１０３、４０３、５０３、６０３、７０３ 増倍層
１０４、４０４、５０４、６０４、７０４ 電界調整層
１０５、４０５、５０５、６０５、７０５ 光吸収層
１０６、４０６、５０６、６０６、７０６ キャップ層
１０７、４０７、５０７、６０７、７０７ コンタクト層
１０８ 酸化シリコン膜
１０８ａ、４０８ａ、６０８ａ、７０８ａ ハードマスク
１０８ｂ、４０８ｂ、６０８ｂ ハードマスク
６０８ｃ ハードマスク
１０９、４０９、５０９、６０９、７０９ 第１メサ
１１０ａ、４１０ａ、５１０ａ、６１０ａ、７１０ａ 第１埋込み層
１１０ｂ、４１０ｂ、５１０ｂ、６１０ｂ、７１０ｂ 第２埋込み層
５１０ｃ 第３埋込み層
１１１、４１１、６１１ フォトレジスト膜
１１２、４１２、５１２、６１２、７１２ 第２メサ
１１３、４１３、５１３、６１３、７１３ 保護膜
１１４、１１５、４１４、４１５、５１４、５１５、６１４、６１５、７１４、７１５ 電極
１１６、４１６、５１６、６１６、７１６ 反射防止膜
４２０、７２０ 凹状部
Claims (1)
- 埋込みメサ型構造を備えたアバランシェフォトダイオードを有する受信器の製造方法であって、前記アバランシェフォトダイオードを製造する工程は、
（ａ）半導体基板上に第１導電型化合物半導体結晶層を成長させ、前記第１導電型化合物半導体結晶層の上部に、前記第１導電型と反対導電型の第２導電型化合物半導体結晶層を成長させる工程と、
（ｂ）前記第２導電型化合物半導体結晶層の上部に所定形状の第１マスクを形成し、前記第１マスクで覆われていない領域の前記第２導電型化合物半導体結晶層を、前記第１導電型化合物半導体結晶層との界面に達しない程度の深さにエッチングすることによって第１メサを形成する工程と、
（ｃ）前記第１メサの周囲に、半絶縁性結晶層と前記半絶縁性結晶層よりも低抵抗の導電性結晶層とを含む複数の半導体結晶層からなる埋込み層を成長させる工程と、
（ｄ）前記第１メサとその周囲の前記埋込み層のそれぞれの上部に第２マスクを形成し、前記第２マスクで覆われていない領域の前記埋込み層およびその下部の前記第２導電型化合物半導体結晶層を、少なくとも前記第１導電型化合物半導体結晶層との界面に達する程度の深さにエッチングすることによって、前記第１メサの周囲に第２メサを形成する工程とを含むことを特徴とする受信器の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008087105A JP4719763B2 (ja) | 2008-03-28 | 2008-03-28 | 受信器の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008087105A JP4719763B2 (ja) | 2008-03-28 | 2008-03-28 | 受信器の製造方法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002278799A Division JP4137568B2 (ja) | 2002-09-25 | 2002-09-25 | 受信器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2008166854A JP2008166854A (ja) | 2008-07-17 |
| JP4719763B2 true JP4719763B2 (ja) | 2011-07-06 |
Family
ID=39695765
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008087105A Expired - Lifetime JP4719763B2 (ja) | 2008-03-28 | 2008-03-28 | 受信器の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4719763B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110911518A (zh) * | 2019-12-02 | 2020-03-24 | 中山大学 | 一种iii族氮化物半导体雪崩光电探测器及其制备方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5655643B2 (ja) * | 2011-03-09 | 2015-01-21 | 富士通株式会社 | 半導体光集積回路装置及びその製造方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2751846B2 (ja) * | 1994-12-09 | 1998-05-18 | 日本電気株式会社 | 半導体受光素子 |
| JP4043555B2 (ja) * | 1997-09-04 | 2008-02-06 | 古河電気工業株式会社 | 導波路型光検出器 |
| JP3141847B2 (ja) * | 1998-07-03 | 2001-03-07 | 日本電気株式会社 | アバランシェフォトダイオード |
| JP4095746B2 (ja) * | 1999-12-17 | 2008-06-04 | 日本オプネクスト株式会社 | 半導体受光装置および製造方法 |
-
2008
- 2008-03-28 JP JP2008087105A patent/JP4719763B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110911518A (zh) * | 2019-12-02 | 2020-03-24 | 中山大学 | 一种iii族氮化物半导体雪崩光电探测器及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2008166854A (ja) | 2008-07-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4220688B2 (ja) | アバランシェホトダイオード | |
| US7470966B2 (en) | Photodiode with controlled current leakage | |
| JP4084958B2 (ja) | 半導体受光装置の製造方法 | |
| JP2010278406A (ja) | アバランシェホトダイオード及びこれを用いた光受信モジュール | |
| CN111916526A (zh) | 一种负反馈型单光子雪崩光电二极管及其制作方法 | |
| JP4861887B2 (ja) | 半導体受光装置、光受信モジュールおよび半導体受光装置の製造方法 | |
| JP2002314118A (ja) | 受光素子 | |
| JP2008010776A (ja) | 半導体受光素子、それを備えた光電変換回路およびそれらの製造方法 | |
| JP4861388B2 (ja) | アバランシェホトダイオード | |
| JP4719763B2 (ja) | 受信器の製造方法 | |
| JP4137568B2 (ja) | 受信器 | |
| US5391910A (en) | Light receiving device | |
| JP2001267620A (ja) | 半導体受光素子 | |
| JPH0582829A (ja) | 半導体受光素子 | |
| JP2005005600A (ja) | 半導体受光素子 | |
| JP4045170B2 (ja) | アバランシェフォトダイオードの特性定義方法 | |
| JP4486603B2 (ja) | 半導体受光素子 | |
| JP2004179404A (ja) | 半導体受光装置およびその製造方法 | |
| KR100654014B1 (ko) | 대구경 수광부를 위한 전극구조를 구비한 포토 다이오드 | |
| JPH0316275A (ja) | 半導体受光素子の製造方法 | |
| KR20060094370A (ko) | 이미지 센서용 포토다이오드의 제조 방법 및 그 포토다이오드 | |
| JP5781990B2 (ja) | 半導体受光素子 | |
| JPH0951119A (ja) | 半導体装置の製造方法 | |
| JPH0637292A (ja) | 受光素子及び光電子集積回路 | |
| US20160240698A1 (en) | Semiconductor light receiving device, optical receiver module and manufacturing method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110308 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110404 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4719763 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140408 Year of fee payment: 3 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |