JPH0637292A - 受光素子及び光電子集積回路 - Google Patents

Abstract

(57)【要約】 【目的】 暗電流が極めて少ないメサ型の受光素子を提
供する。 【構成】 受光領域となるｐ半導体層１３ａの周りに、
ｐ半導体から成るガードリング領域１３ｂを所定間隔で
設け、且つ、電極１５ａと電極１５ｂまたは電極１４と
電極１５ｂが通電時に同電位となる構造とした。 【効果】 基板１０や他の半導体表面を介して伝わる電
流がガードリング領域１３ｂにて留まり、受光領域１３
ａに達しにくくなり、暗電流が低減される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は光通信システムに用いら
れる受光素子及び光電子集積回路に係り、より詳細に
は、メサ型のフォトダイオード及び該フォトダイオード
とトランジスタとが同一基板上に集積形成された光電子
集積回路に関する。

【０００２】

【従来の技術】光通信システムの中で、フォトダイオー
ド（以下、単にＰＤと称する）が、光ファイバの受光素
子として重要な位置を占めている。特に、ＰＩＮフォト
ダイオード（以下、ＰＩＮ−ＰＤと称する）は、バイア
ス電圧が低く、安価に高速性のものを製造できるので、
中距離伝送や中小容量伝送に良く用いられている。他
方、ＰＩＮ−ＰＤをベースとしたアバランシェフォトダ
イオード（以下、ＡＰＤと称する）は、高感度、高速応
答特性を有することから、高速度大容量伝送、長距離伝
送に適しており、この種の用途で広く用いられている。
一般にＡＰＤは、高電圧を印加するので、その構造はメ
サ型あるいはガードリングを持つ場合が多い。また、最
近は、ＰＤと増幅用トランジスタとを同一半導体基板上
に形成した光電子集積回路の提案が種々なされている
（JOUNAL OF LIGHTWAVE TECHNOLOGY,VOL.7,NO.10,OCTOB
ER 1989,P1510 〜1514参照）。

【０００３】例えば上記文献には、ＩｎＰから成る同一
半導体基板上に、一つのメサ型ＧａＩｎＡｓ ＰＤと三
つのｎ−ＡｌＩｎＡＳ／ＧａＩｎＡｓ ＨＥＭＴ（高速
度トランジスタ）とを形成した光電子集積回路の試作例
が示されている。この光電子集積回路のうち、ＰＤにつ
いては、基板上に、ｎ型（又はｐ型）不純物が添加され
たｎ（ｐ）半導体層と、不純物無添加の半導体層と、ｐ
型（又はｎ型）不純物が添加されたｐ（ｎ）半導体層と
がこの順に形成されており、ｎ半導体層上にｎ型のオー
ミック電極、ｐ半導体層上にｐ型のオーミック電極が夫
々形成され、更に、最上の半導体層であって受光領域と
なる部位を除くｐ（又はｎ）半導体層が除去されてい
る。

【０００４】

【発明が解決しようとする課題】上記メサ型ＰＤは、拡
散法、エッチング等、汎用の技術を用いることができる
ので、その作成が容易となるが、反面、ｐ半導体層とｎ
半導体層との間に流れる表面暗電流が大きい欠点があっ
た。また、ＰＤとトランジスタとを同一基板上に集積す
ると、基板とパッシベーション膜との界面に表面準位に
よりチャネルが形成される。このチャネルを介してトラ
ンジスタとＰＤとの間にリーク電流が流れる。これが暗
電流となってショットノイズ等を発生させ、受光感度の
劣化や光信号検出機能の不良を生じる等の問題を生じて
いた。

【０００５】本発明は、かかる問題点に鑑み創案された
もので、その目的とするところは、暗電流を低減させる
構造のメサ型ＰＤを提供することにある。また、本発明
の他の目的は、リーク電流を低減する構造の光電子集積
回路を提供することにある。

【０００６】

【課題を解決するための手段及び作用】暗電流を低減す
る手段としてＡＰＤのガードリング構造が参考となる。
図５は拡散法により製造されたＡＰＤの断面構造図であ
り、５０はガードリング領域を示している。半導体表面
では、表面準位等によりリーク電流が流れ易く、特に半
導体表面に露出したｐｎ接合部では、高い電界が印加さ
れるため、大きなリーク電流が発生する。このリーク電
流はＡＰＤの暗電流となるが、これを低減させるには、
半導体表面に露出したｐｎ接合部の電界を低くすること
が重要となる。そこで、この半導体表面に露出する部分
に低濃度のｎ半導体層から成るガードリング５０を形成
し、ｐｎ接合部に発生する電界を低減することで、暗電
流を小さくしている。

【０００７】本発明のＰＤでは、メサ型ＰＤに適した新
規なガードリング構造を採用することで暗電流の低減を
図るものである。即ち、本発明のＰＤでは、受光領域と
なるｐ型もしくはｎ型の第一の半導体領域を囲むよう
に、同じ導電型の第二の半導体領域（ガードリング）を
設ける。そしてこの第二の半導体領域にガードリング電
極を形成し、暗電流を減らしたい電極と同じ電位をこの
ガードリング電極に与える。

【０００８】例えば、ＰＤのアノード電極（ｐ型電極）
に流れる暗電流を低減させる場合には、アノード電極と
同じ電位をガードリング電極に与える。このとき、半導
体表面に露出したｐｎ接合部を流れるリーク電流は、ガ
ードリングに流れ込み、アノード電極の暗電流は低減さ
れる。他方、カソード電極（ｎ型電極）に流れる暗電流
を低減させる場合には、カソード電極と同じ電位をガー
ドリングに与える。このとき、半導体表面に露出したｐ
ｎ接合部には電界が印加されないため、カソード電極に
は暗電流は流れない。

【０００９】また、本発明の光電子集積回路では、ＰＤ
とトランジスタとを同一基板上に集積した回路におい
て、基板と隣接するＰＤの半導体層を囲んで同一導電型
の半導体領域（ガードリング領域）を設ける。そしてこ
のガードリング領域にガードリング電極を設け、このガ
ードリング電極にＰＤの前記半導体層と同じ電位を与え
る。このようにすれば、基板表面のチャネルを流れてき
た電流はガードリング領域に流れ込む。このとき、ガー
ドリング領域と前記半導体層とは同電位なので、ＰＤ側
には暗電流が流れない。

【００１０】

【実施例】以下、図面を参照して本発明の実施例を詳細
に説明する。

【００１１】（第一実施例）図１（ａ）は本発明の第一
実施例となるＰＤの正面図、（ｂ）はそのＡ−Ａ’断面
図である。このＰＤは、以下の過程を経て製造される。

【００１２】まず、ＩｎＰ基板１０上に、周知のＯＭＶ
ＰＥ法等により、ＩｎＰ、ＧａＩｎＡｓＰ、ＧａＩｎＡ
ｓ等から成るｎ半導体層１１が形成され、引き続きＧａ
ＩｎＡｓから成る不純物無添加の高抵抗半導体層１２、
ＩｎＰ、ＧａＩｎＡｓＰ、ＧａＩｎＡｓ等から成るｐ半
導体層が形成される。その後、最上層のｐ半導体層は、
エッチングにより、受光領域となる第一のｐ半導体領域
１３ａと、ガードリング領域となる第二のｐ半導体領域
１３ｂとに分離される。このとき第二のｐ半導体領域１
３ｂは、図示するように、第一のｐ半導体領域１３ａの
周りに所定間隔で分離された状態にて形成される。

【００１３】更に、高抵抗半導体層１２やｎ半導体層１
１の不要箇所が除去されて図示のようなメサ型形状に成
形され、ｎ半導体層１１上面にｎ型オーミック電極１
４、第一及び第二のｐ半導体領域１３ａ，１３ｂ上面に
夫々ｐ型オーミック電極１５ａ，１５ｂが設けられる。
最後に電極１５ａと電極１５ｂ、または電極１４と電極
１５ｂが通電時に夫々同電位となるように、例えば両電
極１５ａ，１５ｂまたは両電極１４，１５ｂを導電部材
で接続するか、あるいは通電用チャネルを設ける。

【００１４】電極１５ａと電極１５ｂを同電位とした場
合には、半導体表面に露出したｐｎ接合部を流れるリー
ク電流は、ガードリング領域となる第二のｐ半導体領域
１３ｂに流れ込み、第一のｐ半導体領域１３ａの暗電流
は著しく低減される。また電極１４と電極１５ｂが同電
位となるようにした場合には、半導体表面に露出したｐ
ｎ接合部には電界が印加されないので、この半導体表面
に露出したｐｎ接合部には暗電流は流れない。

【００１５】（第二実施例）図２（ａ）は本発明の第二
実施例となるＰＤの正面図、（ｂ）はそのＡ−Ａ’断面
図である。このＰＤは、上記第一実施例のＰＤにおい
て、半導体層あるいは領域の導電型を代えたものであ
る。

【００１６】即ち、ＩｎＰ基板２０上に、同様の手順に
より、ＩｎＰ、ＧａＩｎＡｓＰ、ＧａＩｎＡｓ等から成
るｐ半導体層２１が形成され、引き続きＧａＩｎＡｓか
ら成る不純物無添加の高抵抗半導体層２２、ＩｎＰ、Ｇ
ａＩｎＡｓＰ、ＧａＩｎＡｓ等から成るｎ半導体層が形
成される。その後、最上層のｎ半導体層が、受光領域と
なる第一のｎ半導体領域２３ａと、ガードリング領域と
なる第二のｎ半導体領域２３ｂとに分離される。第二の
ｎ半導体領域２３ｂは、図示するように、第一のｎ半導
体領域２３ａの周りに所定間隔で分離された状態にて形
成される。

【００１７】更に、高抵抗半導体層２２やｐ半導体層２
１の不要箇所が除去されて図示のようなメサ型形状に成
形され、ｐ半導体層２１上面にｐ型オーミック電極２
４、第一及び第二のｎ半導体領域２３ａ，２３ｂ上面に
夫々ｎ型オーミック電極２５ａ，２５ｂが設けられる。
最後に、第一実施例のＰＤ同様、電極２５ａと電極２５
ｂ、または電極２４と電極２５ｂが通電時に夫々同電位
となるように構成される。

【００１８】このような構造のメサ型ＰＤでは、第一実
施例と同様に半導体表面に露出したｐｎ接合部を流れる
暗電流を有効に抑止できる。

【００１９】（第三実施例）図３（ａ）は本発明に係る
光電子集積回路の一実施例の正面図、（ｂ）はそのＡ−
Ａ’断面図である。

【００２０】本実施例は、一つのＩｎｐ基板３０上にＰ
Ｄ３１と複数のトランジスタ３２とが形成された半導体
集積回路において、図３に示すように、ＰＤ３１とトラ
ンジスタ３２との間に、ＰＤ３１を所定間隔をもって囲
むようにガードリング領域３３を形成したものである。
なお、図３では、便宜のため、ＰＤ３１とトランジスタ
３２が夫々一つの場合について示されている。

【００２１】ＰＤ３１は、基板３０の所定部位に、Ｉｎ
Ｐ、ＧａＩｎＡｓＰ、ＧａＩｎＡｓ等から成るｎ半導体
層３１ａ、ＧａＩｎＡｓから成る不純物無添加の高抵抗
半導体層３１ｂ、ＩｎＰ、ＧａＩｎＡｓＰ、ＧａＩｎＡ
ｓ等から成るｐ半導体層３１ｃ（受光領域）がこの順に
形成されている。更に、ｎ半導体層３１ａ上面にｎ型オ
ーミック電極３１ｄ、ｐ半導体層３１ｃ上面にｐ型オー
ミック電極３１ｅが設けられている。ガードリング領域
３３は、ＩｎＰ、ＧａＩｎＡｓＰ、ＧａＩｎＡｓ等から
成るｎ半導体から成り、その上面にはガードリング電極
３３ａが設けられている。

【００２２】このような構造の光電子集積回路では、半
絶縁性ＩｎＰ基板３０と図示のパッシベーション膜３４
との界面に、表面準位によりチャネルが形成される。こ
のチャネルを流れる電流がリーク電流であり、これがＰ
Ｄ３１の電極３１ｄ，３１ｅに流れ込むと暗電流とな
る。このリーク電流を阻止するのがガードリング領域３
３である。即ち、ガードリング電極３３ａとｎ半導体層
３１ａ上の電極３１ｄとが通電時に夫々同電位となるよ
うに、例えば両電極３３ａ，３１ｅを導電部材で接続す
るか、あるいは通電用チャネルを設ける。なお、製造時
には図示のように、両電極３３ａ，３１ｅを分離してお
き、使用時に同一電圧値を印加するようにしても良い。
このようにすれば、通電時にガードリング領域３３とｎ
半導体層３１ａとの電位が平衡状態となるので、リーク
電流がＰＤ３１側に流れ込まなくなる。

【００２３】これにより暗電流の低減化が図れ、受光感
度の低下や光信号検出機能の不良等の問題を解消するこ
とができる。

【００２４】（第四実施例）図４（ａ）は本発明に係る
光電子集積回路の他の実施例の正面図、（ｂ）はそのＡ
−Ａ’断面図である。

【００２５】本実施例は、第三実施例において、半導体
層あるいは領域の導電型を代えたものである。即ち、Ｐ
Ｄ４１は、ＩｎＰ基板４０の所定部位に、ＩｎＰ、Ｇａ
ＩｎＡｓＰ、ＧａＩｎＡｓ等から成るｐ半導体層４１
ａ、ＧａＩｎＡｓから成る不純物無添加の高抵抗半導体
層４１ｂ、ＩｎＰ、ＧａＩｎＡｓＰ、ＧａＩｎＡｓ等か
ら成るｎ半導体層４１ｃ（受光領域）がこの順に形成さ
れている。更に、ｐ半導体層４１ａ上面にｐ型オーミッ
ク電極４１ｄ、ｎ半導体層３１ｃ上面にｎ型オーミック
電極４１ｅが設けられている。

【００２６】また、ＰＤ４１とトランジスタ４２との間
に形成されるガードリング領域４３は、ＩｎＰ、ＧａＩ
ｎＡｓＰ、ＧａＩｎＡｓ等から成るｐ半導体から成り、
その上面にはガードリング電極４３ａが設けられてい
る。

【００２７】このような構造の光電子集積回路では、半
絶縁性ＩｎＰ基板４０と図示のパッシベーション膜４４
との界面に、表面準位によりチャネルが形成され、リー
ク電流が流れるが、第三実施例同様、ガードリング電極
４３ａとｐ半導体層４１ａ上の電極４１ｄとが通電時に
夫々同電位となるようにすることで、リーク電流がＰＤ
４１側に流れ込まなくなる。

【００２８】

【発明の効果】以上、詳細に説明したように、本発明の
受光素子では、受光領域となる第一の半導体領域の周り
に、該第一の半導体領域と同じ導電型のガードリング領
域を所定間隔で設け、通電時にガードリング領域を受光
領域または半導体基板と接する受光素子の半導体層と同
電位に保持する構造にしたので、基板その他の半導体表
面を伝わる電流がガードリング領域にて遮り、受光領域
に達しにくくなる。これにより暗電流が著しく低減され
る。この効果は、基板がＩｎＰであり、且つ、少なくと
も不純物無添加の半導体層がＧａＩｎＡｓである場合に
特に有効となる。

【００２９】また、本発明の光電子集積回路では、半導
体基板と隣接する受光素子の半導体層と同一導電型半導
体から成るガードリング領域を、その受光素子とトラン
ジスタの間に形成し、通電時に半導体層とガードリング
領域とを同電位に保持する構造にしたので、トランジス
タ側から流れるリーク電流がガードリング領域で留ま
り、受光素子側に達しにくくなる。これにより暗電流が
低減し、受信感度の劣化や光信号検出不能の事態を未然
に防止することができる。

【図面の簡単な説明】

【図１】（ａ）は本発明の第一実施例となるＰＤの正面
図、（ｂ）はそのＡ−Ａ’断面図。

【図２】（ａ）は本発明の第二実施例となるＰＤの正面
図、（ｂ）はそのＡ−Ａ’断面図。

【図３】（ａ）は本発明の第三実施例となる光電子集積
回路の正面図、（ｂ）はそのＡ−Ａ’断面図。

【図４】（ａ）は本発明の第四実施例となる光電子集積
回路の正面図、（ｂ）はそのＡ−Ａ’断面図。

【図５】拡散法により製造されたＡＰＤの断面構造図。

【符号の説明】

１０，２０，３０，４０…ＩｎＰ基板、１１，（２
１），３１ａ，（４１ａ），ｎ（ｐ）…半導体層、１
２，２２，３１ｂ，４１ｂ…不純物無添加の高抵抗層、
１３ａ，（２３ａ），３１ｃ，（４１ｃ）…ｐ（ｎ）半
導体から成る受光領域、１３ｂ，（２３ｂ），（３
３），４３…ｐ（ｎ）半導体から成るガードリング領
域、１４，（２４），３１ｄ，（４１ｄ）…ｎ（ｐ）型
電極、１５ａ，１５ｂ，（２５ａ，２５ｂ），３１ｅ，
（４１ｅ）…ｐ（ｎ）型電極、３２，４２…トランジス
タ、３４，４４…パッシベーション膜。

Claims (4)

【特許請求の範囲】
1. 【請求項１】 半導体基板上に、ｎ型不純物が添加され
   たｎ半導体層と、不純物無添加の高抵抗半導体層と、ｐ
   型不純物が添加されたｐ半導体層とがこの順に形成され
   ており、前記ｐ半導体層は、受光領域となる第一のｐ半
   導体領域と、該第一のｐ半導体領域の周りに所定間隔を
   もって分離形成された第二のｐ半導体領域とから成り、
   且つ、ｎ半導体層、第一及び第二のｐ半導体領域に夫々
   電極が設けられたメサ型受光素子であって、前記第一及
   び第二のｐ半導体領域、または前記第二のｐ半導体領域
   及び前記ｎ半導体層に設けられた電極が通電時に夫々ほ
   ぼ同電位となる構造であることを特徴とする受光素子。
2. 【請求項２】 半導体基板上に、ｐ型不純物が添加され
   たｐ半導体層と、不純物無添加の高抵抗半導体層と、ｎ
   型不純物が添加されたｎ半導体層とがこの順に形成され
   ており、前記ｎ半導体層は、受光領域となる第一のｎ半
   導体領域と、該第一のｎ半導体領域の周りに所定間隔を
   もって分離形成された第二のｎ半導体領域とから成り、
   且つ、ｐ半導体層、第一及び第二のｎ半導体領域に夫々
   電極が設けられたメサ型受光素子であって、前記第一及
   び第二のｎ半導体領域、または前記第二のｎ半導体領域
   及び前記ｐ半導体層に設けられた電極が通電時に夫々ほ
   ぼ同電位となる構造であることを特徴とする受光素子。
3. 【請求項３】 前記半導体基板がＩｎＰであり、少なく
   とも前記不純物無添加の半導体層がＧａＩｎＡｓである
   ことを特徴とする請求項１又は２記載のいずれかの受光
   素子。
4. 【請求項４】 夫々複数の半導体層を積層して成る受光
   素子とトランジスタとが同一半導体基板上に集積形成さ
   れた光電子集積回路であって、該基板表面近傍のチャネ
   ルを介してトランジスタから受光素子方向にリーク電流
   が流れる構造のものにおいて、前記半導体基板と隣接す
   る受光素子の半導体層と同一導電型半導体から成るガー
   ドリング領域が、当該受光素子と前記トランジスタの間
   に、該受光素子を所定間隔をもって囲むように形成さ
   れ、且つ、前記半導体層とガードリング領域とに夫々電
   極が設けられ、これら電極が通電時に同電位となる構造
   であることを特徴とする光電子集積回路。