JP4486603B2 - 半導体受光素子 - Google Patents

半導体受光素子 Download PDF

Info

Publication number
JP4486603B2
JP4486603B2 JP2006068195A JP2006068195A JP4486603B2 JP 4486603 B2 JP4486603 B2 JP 4486603B2 JP 2006068195 A JP2006068195 A JP 2006068195A JP 2006068195 A JP2006068195 A JP 2006068195A JP 4486603 B2 JP4486603 B2 JP 4486603B2
Authority
JP
Japan
Prior art keywords
layer
light absorption
light
region
absorption layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006068195A
Other languages
English (en)
Other versions
JP2006216976A (ja
Inventor
栄太郎 石村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2006068195A priority Critical patent/JP4486603B2/ja
Publication of JP2006216976A publication Critical patent/JP2006216976A/ja
Application granted granted Critical
Publication of JP4486603B2 publication Critical patent/JP4486603B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Light Receiving Elements (AREA)

Description

この発明は半導体受光素子に関し、特にアナログ光伝送に用いる低応答歪の半導体受光素子に関するものである。
図8は従来の半導体受光素子の一つであるInGaAs系のPD(Photodiode:フォトダイオード)の構造を示す断面図(図8(a))、及びこのPDを上面からみた図(図8(b))であり、図において、1はTi/Au等からなるp側の電極、2は窒化シリコン(SiN)等からなる表面保護膜で、その厚さはこのPDに入射される光の波長λの4分の1の厚さとする。3はアンドープ(以下、i−と称す)InPからなる厚さ約2μmの窓層、4はi−InGaAsからなる厚さ2〜3μmの光吸収層、5は、窓層3の表面から光吸収層4に達するようにZnを拡散させて形成したキャリア濃度が1×1019〜1×1020cm-3であるp型(以下、p−とも称す)のドーピング領域で、その光吸収層4内における深さは0.1〜0.3μmとするのが好ましい。1aはこの表面保護膜2上の、上記ドーピング領域5が形成されている領域以外の領域に設けられたボンディングパッドで、p側電極1と同時に形成されるとともに、このp側電極1と接続されている。6は空乏層、7はシリコン(Si)やイオウ(S)等の不純物を有する,キャリア濃度が約5×1018cm-3であるn型(以下、n−とも称す)InP基板、8はAuGe/Auからなるn側の電極、9は入射光で、ここでは例えば波長λ=1.3μmのレーザ光等が用いられる。10は入射光9のうち、光吸収層4において吸収されず残ったものがn側電極8により反射された反射光である。
次に動作について説明する。PDの上方からドーピング領域5に例えば波長λ=1.3μmの光9を入射させると、入射光9は、表面保護膜2とInP窓層3とを透過してInGaAs光吸収層4で吸収され、電子と正孔を発生する。InP窓層3を入射光が透過するのは、InPのバンドギャップ波長(λg=0.92μm)よりも入射光波長(λ=1.3μm)が長いためである。この時、受光部、即ちドーピング領域5の下方に位置する領域近傍のi−InGaAs光吸収層4には、このZn拡散によって形成されたp型のドーピング領域5と、n型基板7とによって形成されたpn接合により空乏化されて空乏層6が形成されている。つまり、ドーピング領域5とn型基板7との間において、InGaAs光吸収層4の空乏層6には電界が印加されている状態となっている。そして、光吸収層4の空乏層6において光吸収により発生した電子と正孔はこの電界に引かれて、それぞれn型InP基板7とp型のドーピング領域5とへ向かって流れる。この流れを光電流といい、この光電流は、p側電極1及びn側電極8より信号電流として取り出される。なお、必要に応じて、p側電極1とn側電極8との間には−5V程度の逆バイアスをかけておくようにしてもよい。
ここで、入射光9の一部、即ち入射光9の数%程度は、光吸収層4で吸収されずに透過してしまう。つまり、光吸収層4の厚さを十分厚く、例えば5μm以上にすれば入射光9のほぼ100%が吸収されるが、光吸収層4を3μm以上に厚くすると、光吸収層4はアンドープとはいえ製造プロセスに起因して微量の不純物が混入して僅かにn型となっているため、光吸収層4がすべて空乏化されなくなり、発生した電子や正孔がドーピング領域5下の光吸収層4内において滞留してしまう。従って、光吸収層4は3μm程度以下の厚さに設定されるが、その結果として、入射光10の一部が光吸収層4内の空乏層6で吸収されずに透過してしまう。透過した光は、n側電極8において反射されるが、この反射光10は光吸収層4の空乏化されていない領域にも入射され、この領域内において吸収されてしまう。この空乏化されていない領域においては、空乏化にともなう電界が印加されていないため、反射光10の光吸収により発生した電子及び正孔はこの領域に滞留してしまう。そして、この滞留した電子及び正孔は、拡散ドリフトにより空乏層6へ到達して光電流として取り出されるが、光吸収されてから空乏層6へ到達するまでに時間がかかるため、この光電流成分は入射される光信号に対して応答が遅く、直接空乏層6から取り出された光電流に対し、このようなドリフトによる遅れを有する光電流が加わることにより、PDの応答に歪が生じる,つまり、信号波形が歪んでしまう。通常、このようなPDにおいては応答歪が十分に少ないことが要求されるが、このような反射光の影響によって、応答歪の歪量は−80dBc以下と大きくなり、性能のよい半導体受光素子を得ることができないという問題が生じていた。
この発明は、上記のような問題点を解消するためになされたものであり、応答歪を低減することができる半導体受光素子を提供することを目的とする。
この発明に係る半導体受光素子は、第1導電型半導体基板と、該基板上の一部の領域上のみに配置された、該半導体基板よりもバンドギャップエネルギーの小さいアンドープ半導体層からなる光吸収層と、該光吸収層上及び上記半導体基板上に配置された、該光吸収層よりもバンドギャップエネルギーの大きいアンドープ半導体層からなる窓層と、該窓層上面の、上記光吸収層上の領域を含むように設けられた、上記光吸収層に達する深さを備えた第2導電型不純物を有するドーピング領域と、上記基板の裏面側に設けられた第1の電極と、上記窓部上の一部領域上に設けられた第2の電極とを備えるようにしたものである。
また、この発明に係る半導体受光素子は、第1導電型半導体基板と、該基板上に配置された、該半導体基板よりもバンドギャップエネルギーの小さいアンドープ半導体層からなる光吸収層と、該光吸収層上に配置された、バンドギャップエネルギーが上記光吸収層以下であり、該光吸収層と格子整合しない半導体材料からなる臨界膜厚以下の厚さの格子不整合層と、該格子不整合層上に配置された、上記光吸収層よりもバンドギャップエネルギーの大きいアンドープ半導体層からなる窓層と、該窓層上面の所定の領域に設けられた、上記光吸収層に達する深さを備えた第2導電型不純物を有する窓部と、上記基板の裏面側に設けられた第1の電極と、上記窓部上の一部領域上に設けられた第2の電極とを備えるようにしたものである。
また、この発明に係る光半導体受光素子は、第1導電型半導体基板と、該基板上に配置された、該半導体基板よりもバンドギャップエネルギーの小さいアンドープ半導体層からなる光吸収層と、該光吸収層の所定の領域を除く領域に設けられた、不純物を有する光吸収ドーピング領域と、上記光吸収層上に配置された、該光吸収層よりもバンドギャップエネルギーの大きいアンドープ半導体層からなる窓層と、該窓層上面の、上記光吸収ドーピング領域以外の領域上に設けられた、上記光吸収層に達する深さを備えた第2導電型不純物を有するドーピング領域と、上記基板の裏面側に設けられた第1の電極と、上記窓部上の一部領域上に設けられた第2の電極とを備えるようにしたものである。
この発明によれば、第1導電型半導体基板と、該基板上の一部の領域上のみに配置された、該半導体基板よりもバンドギャップエネルギーの小さいアンドープ半導体層からなる光吸収層と、該光吸収層上及び上記半導体基板上に配置された、該光吸収層よりもバンドギャップエネルギーの大きいアンドープ半導体層からなる窓層と、該窓層上面の、上記光吸収層上の領域を含むように設けられた、上記光吸収層に達する深さを備えた第2導電型不純物を有するドーピング領域と、上記基板の裏面側に設けられた第1の電極と、上記窓部上の一部領域上に設けられた第2の電極とを備えるようにしたから、光吸収層が空乏層内にのみ配置され、空乏層以外の部分における光吸収がなくなり、応答歪を低減させることができる半導体受光素子を提供できる効果がある。
また、この発明によれば、第1導電型半導体基板と、該基板上に配置された、該半導体基板よりもバンドギャップエネルギーの小さいアンドープ半導体層からなる光吸収層と、該光吸収層上に配置された、バンドギャップエネルギーが上記光吸収層以下であり、該光吸収層と格子整合しない半導体材料からなる臨界膜厚以下の厚さの格子不整合層と、該格子不整合層上に配置された、上記光吸収層よりもバンドギャップエネルギーの大きいアンドープ半導体層からなる窓層と、該窓層上面の所定の領域に設けられた、上記光吸収層に達する深さを備えた第2導電型不純物を有する窓部と、上記基板の裏面側に設けられた第1の電極と、上記窓部上の一部領域上に設けられた第2の電極とを備えるようにしたから、光吸収層の空乏層以外の領域において反射光の光吸収により発生した電子と正孔とを格子不整合層に流れ込ませて、該電子と正孔とが空乏層に流れ込む前に再結合させることができ、応答歪を低減させることができる半導体受光素子を提供できる効果がある。
また、この発明によれば、第1導電型半導体基板と、該基板上に配置された、該半導体基板よりもバンドギャップエネルギーの小さいアンドープ半導体層からなる光吸収層と、該光吸収層の所定の領域を除く領域に設けられた、不純物を有する光吸収ドーピング領域と、上記光吸収層上に配置された、該光吸収層よりもバンドギャップエネルギーの大きいアンドープ半導体層からなる窓層と、該窓層上面の、上記光吸収ドーピング領域以外の領域上に設けられた、上記光吸収層に達する深さを備えた第2導電型不純物を有するドーピング領域と、上記基板の裏面側に設けられた第1の電極と、上記窓部上の一部領域上に設けられた第2の電極とを備えるようにしたから、光吸収層の空乏層以外の領域において反射光の光吸収により発生した電子と正孔とを、この光吸収層の空乏層以外の領域に設けられた光吸収ドーピング領域において、該電子と正孔とが空乏層に流れ込む前に再結合させることができ、応答歪を低減させることができる半導体受光素子を提供できる効果がある。
実施の形態1.
図1は本発明の実施の形態1に係る半導体受光素子の構造を示す断面図であり、図において、1はTi/Au等からなるp側電極、2は窒化シリコン(SiN)等からなる表面保護膜で、その厚さはこのPDに入射される光の波長λの4分の1の厚さとする。3はアンドープ(以下、i−と称す)InPからなる厚さ約2μmの窓層、4はi−InGaAsからなる厚さ2〜3μmの光吸収層、11は厚さが約0.5μmで、不純物としてイオウ(S)やシリコン(Si)等を含む、キャリア濃度が1×1018cm-3であるn型(以下、n−とも称す)InPバリア層で、このバリア層としては、バンドギャップエネルギーが光吸収層4よりも大きい他の半導体層を用いるようにしてもよい。12は不純物をドーピングした厚さが約2μm以上のInGaAs層光吸収再結合層で、例えば不純物としてSが、キャリア濃度が1×1019cm-3と比較的に高濃度になるようにドープされている。この光吸収再結合層12は、バンドギャップエネルギーが上記光吸収層4のバンドギャップ以下となるようにその組成が調整されている。5は、窓層3の表面から光吸収層4に達するようにZnを拡散させて形成したキャリア濃度が1×1019〜1×1020cm-3であるp型(以下、p−とも称す)のドーピング領域で、その光吸収層4内における深さは0.1〜0.3μmとするのが好ましい。6は空乏層、7はSiやS等の不純物を有する,キャリア濃度が約5×1018cm-3であるn−InP基板、8はAuGe/Auからなるn側電極、9は入射光で、ここでは例えば波長λ=1.3μmのレーザ光等が用いられる。
次に、製造方法について簡単に説明する。まず、n−InP基板7を用意し、該基板7上に、MOCVD(Metal organic chemical vapor deposition) 法等を用いて、光吸収再結合層12,バリア層11,光吸収層4,及び窓層3を順次エピタキシャル成長させる。次に窓層3上の所定の領域にZnを光吸収層4に達する深さまで拡散させてドーピング領域5を形成する。この拡散方法としてはマスク等を用いた気相拡散や熱拡散等が用いられ、例えば、熱拡散を行う場合には、SiN膜(図示せず)等の拡散源を成膜し、このSiN膜のドーピング領域5を形成する領域上の領域に開口部を形成し、更に、この開口部上の領域を含む上記SiN膜上にZnO膜(図示せず)等を形成し、上記SiN膜をマスクとして所定時間の熱処理を行うことにより形成可能である。なお、Znの代わりにCdやBe等の不純物を拡散に用いることも可能である。
続いて、SiN膜やZnO膜等を除去した後、プラズマCVD法等により窓層3表面に反射防止膜としても機能する表面保護膜2を形成し、フォトリソグラフィ技術とフッ酸等を用いたエッチングとを組み合わせて、表面保護膜2のp側電極1を形成する領域に開口部を設ける。さらに、表面保護膜2上に新たなフォトレジスト膜(図示せず)を設け、これをパターニングして、表面保護膜2の上記開口部上の領域にさらに開口部を形成した後、電子ビーム(EB)蒸着によりTi/Au膜を形成した後、この膜の不要部分を上記フォトレジスト膜とともにリフトオフしてp側電極1を形成する。この時、図示していないが、表面保護膜2上に、p側電極1に接続されたボンディングパッドを同時に形成するようにする。その後、基板7の下面側を研磨し、n側電極8を形成して、図1に示すような半導体受光素子を得る。
次に動作について説明する。半導体受光素子の上方からドーピング領域5に例えば波長λ=1.3μmの光9を入射させると、入射光9は、表面保護膜2とInP窓層3とを透過してInGaAs光吸収層4で吸収され、電子と正孔を発生する。この時、受光部、即ちドーピング領域5の下方に位置する領域近傍のi−InGaAs光吸収層4には、このZn拡散によって形成されたp型のドーピング領域5と、n型基板7とによって形成されたpn接合により空乏化されて空乏層6が形成され、InGaAs光吸収層4の空乏層6には電界が印加されている状態となっている。そして、光吸収層4の空乏層6において光吸収により発生した電子と正孔はこの電界に引かれて、それぞれn型InP基板7とp型のドーピング領域5とへ向かって流れることにより光電流が発生し、この光電流がp側電極1及びn側電極8より信号電流として取り出される。なお、必要に応じてp側電極1とn側電極8との間に逆バイアスをかけておくようにしてもよい。
次に、この実施の形態1の作用効果について説明する。この半導体受光素子に入射された入射光9のうちの、光吸収層4で吸収されずに透過した光は、バンドギャップエネルギーが光吸収層4以下である光吸収結合層12で吸収される。光吸収再結合層12には、発生した電子と正孔がすぐに再結合してしまうように不純物がドーピングされているために、この光吸収再結合層12において発生した電子及び正孔は滞留せずに消失する。この結果、従来の技術において説明したような、光吸収層4で吸収されずに透過した光が、n側電極8において反射され、光吸収層4の空乏層6が形成されていない部分に入射されることに起因して発生していた応答歪を無くすことができる。
ここで、n−InPバリア層11の効果について述べる。光吸収再結合層12で発生した電子と正孔は再結合して消失するまでに約1μmほど拡散によりドリフトする。このため、この電子または正孔がドリフトにより空乏領域6に到達して光電流として取り出される場合があり、このような拡散の末に光電流として取り出された電流成分は信号の歪成分となってしまう。しかしながら、この実施の形態1に係る半導体受光素子においては、バンドギャップがInGaAs(Eg=0.75ev)より大きいInP(Eg=1.35ev)バリア層11を挿入しているため、このように電子や正孔が拡散して空乏層6へ流れ込むのを防止することができ、光吸収再結合層12において発生した電子や正孔による応答歪の発生を防ぐことができる。
なお、この光吸収再結合層12の厚さは、光吸収層4の透過光をほとんど吸収できるように、2μm程度以上の厚さとすることが望ましい。
また、光吸収再結合層へドーピングする不純物としては、Si,Sなどのドナーや、亜鉛(Zn),カドミウム(Cd),ベリリウム(Be)などのアクセプタ、クロム(Cr)等の正孔捕獲不純物,即ち第2導電型半導体層内にあって半絶縁性を形成する不純物、鉄(Fe)等の電子捕獲不純物,即ち第1導電型半導体層内にあって半絶縁性を形成する不純物のいずれかが適当である。ただし、アクセプタや電子捕獲不純物を光吸収再結合層12のドーパントに用いた場合は、バリア層11と基板7との間においてnpn構造となり、素子のp側電極からn側電極への電流の流れを阻害してしまう。この場合は、チップ上面のZn拡散領域5以外の部分にn側電極を設けた構造とする必要があり、例えば、図9に示すように、図1に示す半導体受光素子と同様に、基板7上に窓層3をエピタキシャル成長し、ドーピング領域5を形成した後に、窓層3の所定の領域に、この窓層3の表面からバリア層11に達する開口部20を選択エッチング等により形成し、該開口部20の底面に露出したバリア層11上にn側電極8bを形成するような構造とすればよい。なお図9において、図1と同一符号は同一又は相当する部分を示しており、20は開口部、8bはn側電極である。
このように本実施の形態1においては、基板7上に、不純物を有する光吸収再結合層12とバリア層11とを形成した後、光吸収層4を形成するようにしたから、光吸収層4において吸収できなかった入射光を光吸収再結合層12で吸収させ、発生した電子及び正孔を滞留させることなく消失させることができ、滞留した電子及び正孔が空乏層6に流れ込むことによって発生していた応答歪を低減させることができる効果を奏する。
実施の形態2.
図2は本発明の実施の形態2に係る半導体受光素子の構造を示す断面図であり、図において、図1と同一符号は同一又は相当する部分を示しており、13は基板7の下面に形成された、外部に向かって隆起しており、基板7の上方から入射される光に対して凹面鏡のように機能する凹面形状部である。なお、ドーピング領域5は、この凹面形状部13上の領域に形成されている。
この半導体受光素子は、上記実施の形態1と同様に、基板7上に、光吸収層4,窓層3を結晶成長し、ドーピング領域5や電極1を形成した後、基板7の下面をレジストパターンを利用して反応性イオンエッチング(RIE)等の異方性エッチングによりエッチングしていくことにより凹面形状部13を成形し、その後、n型電極8を基板7の下面に形成することにより形成される。例えば、凹面形状部13を形成するためのレジストパターンとしては、基板7下面の凹面形状部13中央部となる部分のみにレジストを配置するようなパターンが用いられる。
この半導体受光素子においては、入射光9のうち吸収層4で吸収されずに透過した光は基板7に達するが、この透過光は、基板7の凹面形状部13において、凹面形状部13の中心方向に向かって反射され、この反射光10は再び光吸収層4の空乏層6が形成されている領域へと戻され、吸収される。その結果、光吸収層4の空乏層6が形成されていない領域で吸収される反射光10がなくなり、光吸収層4の空乏層6が形成されていない領域で反射光が吸収されることにより発生していた歪成分となる光電流がなくなり、応答歪の少ない半導体受光素子を得ることができるとともに、反射光10を再度空乏層6で吸収させるため、入射光の吸収効率を向上させることができる効果がある。
実施の形態3.
図3は本発明の実施の形態3に係る半導体受光素子の構造を示す断面図であり、図において、図1と同一符号は同一又は相当する部分を示しており、4aはドーピング領域5の下方に位置する領域内に設けられたi−InGaAs光吸収層である。
この半導体受光素子は、基板7上にi−InGaAs層をエピタキシャル成長させた後、該i−InGaAs層の光吸収層4aを形成するための所定の領域以外の領域をマスク(図示せず)等を用いて選択的に除去して基板の一部領域上のみに光吸収層4aを形成するとともに、上記マスクを除去後、基板7と光吸収層4a上に窓層3を結晶成長させ、光吸収層4aに達する深さのドーピング領域5を形成し、反射防止膜2,p側電極1,及びn側電極8を形成することにより形成される。
この半導体受光素子においては、ドーピング領域5と基板7とに挟まれた領域に形成される空乏層6内にのみ光吸収層4aが形成されているため、空乏層6以外の領域における光吸収がなくなり、光吸収層4aで吸収されずにn側電極8で反射された光が空乏層6内の光吸収層4a以外の領域において吸収されることがなく、したがって、このような反射光に起因した応答歪が生じず、応答歪の少ない半導体受光素子を提供できる効果がある。
実施の形態4.
図4は本発明の実施の形態4に係る半導体受光素子の構造を示す断面図であり、図において、図1と同一符号は同一又は相当する部分を示しており、12aはドーパント領域5の下方に位置する領域のみが除去された,言いかえれば、ドーパント領域5の下方に位置する領域以外の領域に設けられた光吸収再結合層で、上述した光吸収再結合層12と同様の材料からなっている。
この半導体受光素子は、上記実施の形態1において説明した半導体受光素子の製造方法において、光吸収再結合層12をエピタキシャル成長させた後、該光吸収再結合層12の所定の領域,即ちドーピング領域が形成される領域の下方領域に基板7に達する深さの開口部を設けて光吸収再結合層12aを形成した後、さらに光吸収再結合層12a上,及び上記開口部内に露出した基板7上に、バリア層11,光吸収層4及び窓層3を再度エピタキシャル成長させるようにすることにより形成される。
この半導体受光素子においては、光吸収層4で吸収されなかった入射光9はn側電極8により反射されるが、この反射光10のうち、ドーピング領域5の下方に形成される空乏層6以外の領域に戻ろうとする成分は、光吸収再結合層12aに入射されて吸収され、発生するホールと電子は滞留することなく消失するため、応答歪を低減することができるとともに、ドーピング領域5の下方に形成される空乏層6に戻る反射光10の成分は、そのまま空乏層6に入射されて光吸収されて光電流となるため、光吸収の効率がよくなるという効果がある。
実施の形態5.
図5は本発明の実施の形態5に係る半導体受光素子の構造を示す断面図であり、図において、図1と同一符号は同一又は相当する部分を示しており、14は光吸収層4と格子整合しない材料からなるアンドープの格子不整合層で、例えば光吸収層4がIn0.53Ga0.47Asからなる場合、格子不整合層14としてはInxGa1-xAs(x≠0.53) 等が用いられ、その厚さは臨界膜厚以下の厚さ,例えば10〜100nm程度とする。なお、この格子不整合層14の材料としては、そのバンドギャップエネルギーが光吸収層4のバンドギャップエネルギー以下となるような材料を用いる必要がある。
この半導体受光素子は、上記実施の形態1に係る半導体受光素子の製造方法において、結晶成長の際に光吸収再結合層12,バリア層11を形成せずに、光吸収層4上に格子不整合層14を成長させる工程を挿入することにより形成できる。なお、ドーパント領域5のZn拡散はこの格子不整合層14を越えて光吸収層4に到達するように行われる。
一般に、格子不整合層14は、格子整合層に比べて電子と正孔の再結合速度が速い。従来の技術において説明したように、n側電極8により反射された反射光10の一部が、光吸収層4の空乏層6が形成されている領域以外の領域に入射,吸収されると電子と正孔とが発生する。そして、光吸収層4の再結合速度がそれほど速くないため、これらの電子及び正孔が再結合するまでの間に、滞留したり、拡散して空乏層6へ流れ込んだりすることが応答歪の原因となっていた。しかし、本実施の形態5においては、光吸収層4に隣接して再結合速度が速い格子不整合層14が設けられているため、このような応答歪の原因となる電子及び正孔は、ドリフトによって空乏層6にたどり着く前に、格子不整合層14に流れ込んで再結合してしまう。その結果、歪の発生が抑制され、応答歪を低減した半導体受光素子が得られる効果がある。
実施の形態6.
図6は本発明の実施の形態6に係る半導体受光素子の構造を示す断面図であり、図において、図2と同一符号は同一又は相当する部分を示しており、15はドーピング領域5の下方に位置するよう設けられたV字形状のV字溝である。
この半導体受光素子は、上記実施の形態2に係る半導体受光素子において基板7の下面に凹面形状部13を設ける代わりに、基板7の下面にV字溝を設けるようにしたもので、上記実施の形態2と同様の製造方法により形成される。なお、V字溝15は例えばV字溝の伸びる面方位を決定して、マスク等を用いて面方位に対して選択性を有するエッチャントを用いたウエットエッチングを行うことにより容易に形成できる。また、異方性エッチングを用いて形成するようにしてもよい。
この半導体受光素子においては、入射光9が光吸収層4を透過して照射される位置,即ちドーピング領域5の下方にV字溝15が設けられているため、光吸収層4において吸収されなかった入射光9は、n側電極8で反射される際にV字溝15の溝側面において反射され、その反射光10は半導体受光素子の側面から素子の外へ出射される。従って、反射光10が光吸収層4に入射されないため、応答歪の原因となる,反射光10の光吸収層4の空乏層6が形成されていない領域における光吸収がなくなり、応答歪を低減させた半導体受光素子が得られる効果がある。
実施の形態7.
図7は本発明の実施の形態7に係る半導体受光素子の構造を示す断面図であり、図において、図1と同一符号は同一又は相当する部分を示しており、16は、光吸収層4のドーピング領域5下部の領域を除く領域に設けられた、不純物をイオン注入又は拡散によりドーピングしてなる再結合ドーピング領域で、例えばSiがキャリア濃度が1×1019cm-3程度の高濃度となるようにドープされている。なお、この再結合ドーピング領域16の不純物としては、上記実施の形態1の半導体受光素子の光吸収再結合層12にドープされている不純物と同様の不純物を用いることができる。また、この再結合ドーピング領域16の厚さは、光吸収層4の厚さの半分以上であればよい。
この半導体受光素子は、上記実施の形態1に係る半導体受光素子の製造方法において、光吸収再結合層12とバリア層11とを成長しないようにするとともに、ドーピング領域5形成後に光吸収層4の再結合ドーピング領域16を形成する領域に不純物のイオン注入を行うか、あるいは、光吸収層4を成長させた時点で、光吸収層4の再結合ドーピング領域16を形成する領域に不純物を拡散させ、再度窓層3を成長させるようにして再結合ドーピング領域16を形成することにより得られる。
一般に不純物がドーピングされた領域は、ドーピングされていない領域に対して再結合速度が速い。このため、この半導体受光素子においては、再結合ドーピング領域16における電子と正孔との再結合速度が速く、仮に光吸収層4の空乏層6が形成されていない領域、即ち再結合ドーピング領域16において、反射光10の吸収が発生し電子と正孔とが発生しても、これらは短時間で再結合するため、空乏層6へ流れ込むことがなく、歪の原因とはならないため、応答歪の少ない半導体受光素子を得ることができる効果がある。
なお、上記実施の形態1ないし7においては、入射光の波長を1.3μmとした場合について説明したが、本発明は、入射光の波長に合わせて各層の材料や組成等を変更することにより、その他の波長の入射光に用いられる半導体受光素子においても適用できるものであり、このような場合においても上記実施の形態1ないし7と同様の効果を奏する。
また、上記実施の形態1ないし7においては、InP基板を用い、光吸収層としてInGaAsを用いたInP系半導体受光素子について説明したが、本発明はInAlGaAs基板を用い、光吸収層としてInGaAsを用いたInAlGaAs/InGaAs系半導体受光素子や、GaAs基板を用いたGaAs系半導体受光素子等の他の材料系の半導体受光素子についても適用できるものであり、このような場合においても上記実施の形態1ないし7と同様の効果を奏する。
この発明の実施の形態1に係る半導体受光素子の構造を示す断面図である。 この発明の実施の形態2に係る半導体受光素子の構造を示す断面図である。 この発明の実施の形態3に係る半導体受光素子の構造を示す断面図である。 この発明の実施の形態4に係る半導体受光素子の構造を示す断面図である。 この発明の実施の形態5に係る半導体受光素子の構造を示す断面図である。 この発明の実施の形態6に係る半導体受光素子の構造を示す断面図である。 この発明の実施の形態7に係る半導体受光素子の構造を示す断面図である。 従来の半導体受光素子の構造を示す断面図(図8(a)), 及び上面からみた図(図8(b))である。 この発明の実施の形態1に係る半導体受光素子の構造を示す断面図である。
符号の説明
1 p側電極
1a ボンディングパッド
2 表面保護膜
3 i−InP窓層
4,4a i−InGaAs光吸収層
5 ドーピング領域
6 空乏層、
7 n−InP基板
8,8b n側電極
9 入射光
10 反射光、
11 バリア層
12 光吸収再結合層
13 凹面形状部
14 格子不整合層、
15 V字溝
16 光吸収ドーピング領域
20 開口部。

Claims (1)

  1. 第1導電型半導体基板と、
    該基板上に配置された、該半導体基板よりもバンドギャップエネルギーの小さいアンドープ半導体層からなる光吸収層と、
    該光吸収層上に配置された、バンドギャップエネルギーが上記光吸収層以下であり、該光吸収層と格子整合しない半導体材料からなる臨界膜厚以下の厚さの格子不整合層と、
    該格子不整合層上に配置された、上記光吸収層よりもバンドギャップエネルギーの大きいアンドープ半導体層からなる窓層と、
    該窓層上面の所定の領域に設けられた、上記光吸収層に達する深さを備えた第2導電型不純物を有する窓部と、
    上記基板の裏面側に設けられた第1の電極と、
    上記窓部上の一部領域上に設けられた第2の電極とを備えたことを特徴とする半導体受光素子。
JP2006068195A 2006-03-13 2006-03-13 半導体受光素子 Expired - Fee Related JP4486603B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006068195A JP4486603B2 (ja) 2006-03-13 2006-03-13 半導体受光素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006068195A JP4486603B2 (ja) 2006-03-13 2006-03-13 半導体受光素子

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP09570997A Division JP3828982B2 (ja) 1997-04-14 1997-04-14 半導体受光素子

Publications (2)

Publication Number Publication Date
JP2006216976A JP2006216976A (ja) 2006-08-17
JP4486603B2 true JP4486603B2 (ja) 2010-06-23

Family

ID=36979865

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006068195A Expired - Fee Related JP4486603B2 (ja) 2006-03-13 2006-03-13 半導体受光素子

Country Status (1)

Country Link
JP (1) JP4486603B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023139676A1 (ja) * 2022-01-19 2023-07-27 株式会社京都セミコンダクター 半導体受光素子
WO2023166709A1 (ja) * 2022-03-04 2023-09-07 株式会社京都セミコンダクター 半導体受光素子

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5793584A (en) * 1980-12-02 1982-06-10 Fujitsu Ltd Semiconductor photoreceiving element
JPS59104177A (ja) * 1982-12-07 1984-06-15 Kokusai Denshin Denwa Co Ltd <Kdd> 半導体素子
JPH06260673A (ja) * 1993-03-04 1994-09-16 Mitsubishi Electric Corp 半導体受光素子及びその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5793584A (en) * 1980-12-02 1982-06-10 Fujitsu Ltd Semiconductor photoreceiving element
JPS59104177A (ja) * 1982-12-07 1984-06-15 Kokusai Denshin Denwa Co Ltd <Kdd> 半導体素子
JPH06260673A (ja) * 1993-03-04 1994-09-16 Mitsubishi Electric Corp 半導体受光素子及びその製造方法

Also Published As

Publication number Publication date
JP2006216976A (ja) 2006-08-17

Similar Documents

Publication Publication Date Title
JP4609430B2 (ja) アバランシェフォトダイオード
EP3306679B1 (en) Light-receiving element and optical integrated circuit
JP3828982B2 (ja) 半導体受光素子
US7994601B2 (en) Semiconductor light receiving device
US8659053B2 (en) Semiconductor light detecting element
US7855400B2 (en) Semiconductor light detecting element and method for manufacturing the semiconductor light detecting element
JP2006040919A (ja) アバランシェフォトダイオード
JP2004207675A (ja) 半導体受光装置及びアバランシェフォトダイオード
US20110303949A1 (en) Semiconductor light-receiving element
JP4861388B2 (ja) アバランシェホトダイオード
JP4486603B2 (ja) 半導体受光素子
KR100509355B1 (ko) 포토 다이오드의 구조 및 제조 방법
JP4985298B2 (ja) アバランシェフォトダイオード
JP2005005600A (ja) 半導体受光素子
US20200075786A1 (en) Photodiode and method for manufacturing the same
JP2006269978A (ja) フォトダイオード
TW201921712A (zh) 突崩式光二極體及其製造方法
JP2008252145A (ja) アバランシェフォトダイオード
JP4786440B2 (ja) 面入射型受光素子および光受信モジュール
JPH11274545A (ja) 半導体受光装置
JP2004179404A (ja) 半導体受光装置およびその製造方法
JPH0722641A (ja) 受光素子
JP2005086028A (ja) 半導体受光装置
JP2008177510A (ja) 半導体受光素子
CN110880540A (zh) 检光二极管及其制造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091021

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091216

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100323

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100326

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130402

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees