DE102018121679B4 - Matrixsubstrat für digitalen Röntgendetektor, damit ausgerüsteter digitaler Röntgendetektor und Verfahren für seine Herstellung - Google Patents

Matrixsubstrat für digitalen Röntgendetektor, damit ausgerüsteter digitaler Röntgendetektor und Verfahren für seine Herstellung Download PDF

Info

Publication number
DE102018121679B4
DE102018121679B4 DE102018121679.3A DE102018121679A DE102018121679B4 DE 102018121679 B4 DE102018121679 B4 DE 102018121679B4 DE 102018121679 A DE102018121679 A DE 102018121679A DE 102018121679 B4 DE102018121679 B4 DE 102018121679B4
Authority
DE
Germany
Prior art keywords
layer
pin
electrode
thin film
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102018121679.3A
Other languages
English (en)
Other versions
DE102018121679A1 (de
Inventor
HyungIl NA
Hanseok Lee
JungJune KIM
Seungyong Jung
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of DE102018121679A1 publication Critical patent/DE102018121679A1/de
Application granted granted Critical
Publication of DE102018121679B4 publication Critical patent/DE102018121679B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14658—X-ray, gamma-ray or corpuscular radiation imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14658—X-ray, gamma-ray or corpuscular radiation imagers
    • H01L27/14663—Indirect radiation imagers, e.g. using luminescent members
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01T—MEASUREMENT OF NUCLEAR OR X-RADIATION
    • G01T1/00—Measuring X-radiation, gamma radiation, corpuscular radiation, or cosmic radiation
    • G01T1/16—Measuring radiation intensity
    • G01T1/20—Measuring radiation intensity with scintillation detectors
    • G01T1/2018—Scintillation-photodiode combinations
    • G01T1/20184—Detector read-out circuitry, e.g. for clearing of traps, compensating for traps or compensating for direct hits
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01T—MEASUREMENT OF NUCLEAR OR X-RADIATION
    • G01T1/00—Measuring X-radiation, gamma radiation, corpuscular radiation, or cosmic radiation
    • G01T1/16—Measuring radiation intensity
    • G01T1/20—Measuring radiation intensity with scintillation detectors
    • G01T1/2018—Scintillation-photodiode combinations
    • G01T1/20188—Auxiliary details, e.g. casings or cooling
    • G01T1/20189—Damping or insulation against damage, e.g. caused by heat or pressure
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01T—MEASUREMENT OF NUCLEAR OR X-RADIATION
    • G01T1/00—Measuring X-radiation, gamma radiation, corpuscular radiation, or cosmic radiation
    • G01T1/16—Measuring radiation intensity
    • G01T1/24—Measuring radiation intensity with semiconductor detectors
    • G01T1/241—Electrode arrangements, e.g. continuous or parallel strips or the like
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01T—MEASUREMENT OF NUCLEAR OR X-RADIATION
    • G01T1/00—Measuring X-radiation, gamma radiation, corpuscular radiation, or cosmic radiation
    • G01T1/36—Measuring spectral distribution of X-rays or of nuclear radiation spectrometry
    • G01T1/366—Measuring spectral distribution of X-rays or of nuclear radiation spectrometry with semi-conductor detectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14616—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor characterised by the channel of the transistor, e.g. channel having a doping gradient
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14665—Imagers using a photoconductor layer
    • H01L27/14676—X-ray, gamma-ray or corpuscular radiation imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Abstract

Matrixsubstrat für einen digitalen Röntgendetektor, wobei das Matrixsubstrat Folgendes umfasst:ein Basissubstrat (110);einen Dünnfilmtransistor (120), der auf dem Basissubstrat (120) angeordnet ist; wobei der Dünnfilmtransistor (120) eine Halbleiterschicht (121) aufweist,eine PIN-Diode (130) zum Umwandeln von sichtbarem Licht, das auf die PIN-Diode (130) trifft, in ein elektronisches Signal, wobei die PIN-Diode (130) mit dem Dünnfilmtransistor (120) verbunden ist;gekennzeichnet durch eine zweite PIN-Schicht (140), die von der PIN-Diode (130) beabstandet ist, wobei die zweite PIN-Schicht (140) mindestens auf einem Kanalbereich (121a) der Halbleiterschicht (121) des Dünnfilmtransistor (120) angeordnet ist.

Description

  • Hintergrund
  • Technisches Gebiet
  • Die vorliegende Offenbarung betrifft ein Matrixsubstrat für einen digitalen Röntgendetektor zum Reduzieren von Schäden an einem Dünnfilmtransistor (TFT) ohne Verwendung zusätzlicher Herstellungsschritte, einen digitalen Röntgendetektor damit und ein Verfahren zu dessen Herstellung.
  • 2. Beschreibung des Standes der Technik
  • Im Zuge der schnellen Entwicklung der digitalen Technologie wurde kürzlich ein digitaler Röntgendetektor auf der Basis eines Dünnfilmtransistors (TFT) entwickelt, der rasch in der Medizin zur Anwendung kam. Der digitale Röntgendetektor bezieht sich auf eine Vorrichtung, die in der Lage ist, die Transmissionsmenge von (z. B. Durchlässigkeit für) Röntgenstrahlen, die ein Objekt durchlaufen, zu detektieren und interne Bilder des Objekts auf einer Anzeige anzuzeigen.
  • Im Allgemeinen kann der digitale Röntgendetektor in einen direkten digitalen Röntgendetektor zum direkten Detektieren von Röntgenstrahlen und einen indirekten digitalen Röntgendetektor zum indirekten Detektieren von Röntgenstrahlen eingeteilt werden. Der digitale Röntgendetektor ist im Allgemeinen so ausgelegt, dass er entsprechend seiner Größe oder Auflösung mehrere tausend oder zehntausend Pixel oder viel mehr Pixel aufweist. 1 ist eine schematische Querschnittsansicht, die einen Abschnitt zeigt, der einem einzelnen Pixel zur Verwendung in einem indirekten digitalen Röntgendetektor des Stands der Technik entspricht.
  • Im Allgemeinen kann der indirekte digitale Röntgendetektor 1 einen Dünnfilmtransistor 20, der über einem Substrat 10 angeordnet ist, eine PIN-Diode 30 (positiver Halbleiter, intrinsischer Halbleiter, negativer Halbleiter), die mit dem Dünnfilmtransistor 20 verbunden ist, und einen Szintillator 50, der über der PIN-Diode 30 angeordnet ist, umfassen.
  • Wenn Röntgenstrahlen auf den digitalen Röntgendetektor abgestrahlt werden, wandelt der Szintillator 50 die einfallenden Röntgenstrahlen in sichtbares Licht um, so dass das sichtbare Licht zu der PIN-Diode 30, die unterhalb des Szintillators 50 angeordnet, übertragen wird. Die PIN-Diode 30 umfasst eine untere Elektrode 31, eine PIN-Schicht 33 und eine obere Elektrode 35.
  • Die obere Elektrode 35 der PIN-Diode 30 ist mit einer Vorspannungselektrode 45 durch ein Kontaktloch 41, das in einer Schutzschicht 40 ausgebildet ist, verbunden und die Vorspannungselektrode 45 überträgt eine Leistungsversorgungsspannung an die PIN-Diode 30.
  • Das auf die PIN-Diode 30 aufgebrachte sichtbare Licht wird in der PIN-Schicht 33 in ein elektronisches Signal umgewandelt. Das elektronische Signal wird in ein Bildsignal umgewandelt, nachdem es den Dünnfilmtransistor 20 passiert hat, der mit der unteren Elektrode 31 der PIN-Diode 30 verbunden ist, so dass das resultierende Bildsignal auf einer Anzeige angezeigt wird. Ein solcher Röntgendetektor wird beispielsweise durch die US 2010/0171122 A1 offenbart. Ein entsprechendes Fotosensorsubstrat wird durch die US 10 276 611 B2 offenbart.
  • Der Dünnfilmtransistor 20 umfasst eine Gateelektrode 21, eine Halbleiterschicht 23, eine Sourceelektrode 25 und eine Drainelektrode 27. Insbesondere ist der Dünnfilmtransistor 20 sehr anfällig für Röntgenstrahlen und die Halbleiterschicht 23 ist besonders anfällig, so dass der Dünnfilmtransistor 20 leicht durch Röntgenstrahlen beschädigt werden kann. Wenn der Dünnfilmtransistor 20 beschädigt wird, kann der digitale Röntgendetektor 1 unerwartet fehlerhaft arbeiten, so dass viele Entwickler und Unternehmen intensive Untersuchungen zu verschiedenen Verfahren zum Minimieren von Schäden an dem Dünnfilmtransistor 20 durchführen.
  • Obwohl die zum Abdecken des Dünnfilmtransistors 20 ausgebildete Schutzschicht auch Röntgenstrahlen abschirmen und absorbieren kann, sind die Röntgenstrahlabschirmungs- und Röntgenstrahlabsorptionseffekte begrenzt. Um die Abschirmungs- und Absorptionseffekte für Röntgenstrahlen zu verbessern, ist es daher erforderlich, dass die Schutzschicht 40 eine größere Dicke aufweist, so dass die Gesamtdicke des digitalen Röntgendetektors 1 unvermeidlich steigt.
  • Zusammenfassung
  • Daher wurde angesichts der obigen Probleme die vorliegende Offenbarung ersonnen und es ist eine Aufgabe der vorliegenden Offenbarung, ein Matrixsubstrat für einen digitalen Röntgendetektor zum Minimieren der Anzahl von Fehlfunktionen des digitalen Röntgendetektors durch Verringern der durch Röntgenstrahlen verursachten Schäden an Dünnfilmtransistoren (TFT) und den digitalen Röntgendetektor mit diesem zu schaffen.
  • Es ist eine weitere Aufgabe der vorliegenden Offenbarung, ein Matrixsubstrat für einen digitalen Röntgendetektor zum Minimieren der Dicke des digitalen Röntgendetektors sowie zum Erzielen von überlegenen Röntgenstrahlabschirmungs- und Röntgenstrahlabsorptionseffekten und den digitalen Röntgendetektor damit zu schaffen.
  • Es ist eine weitere Aufgabe der vorliegenden Offenbarung, ein Matrixsubstrat für einen digitalen Röntgendetektor zum Maximieren der Herstellungseffizienz durch Minimieren der durch Röntgenstrahlen verursachten Schäden an Dünnfilmtransistoren (TFT), ohne dass eine zusätzliche Fertigung erforderlich ist, den Strahlungsdetektor damit und ein Verfahren zu dessen Herstellung zu schaffen.
  • Aufgaben der vorliegenden Offenbarung sind nicht auf die oben beschriebenen Aufgaben beschränkt und andere Aufgaben und Vorteile sind für Fachleute aus den folgenden Beschreibungen ersichtlich. Es ist ferner leicht einzusehen, dass die Ziele und Vorteile der vorliegenden Offenbarung durch in den beigefügten Ansprüchen angegebene Mittel und eine Kombination davon umgesetzt werden können.
  • Verschiedene Ausführungsformen der vorliegenden Offenbarung sind auf das Bereitstellen eines Matrixsubstrats für einen digitalen Röntgendetektor, des digitalen Röntgendetektors damit und eines Verfahren zu dessen Herstellung gerichtet, die ein oder mehrere Probleme aufgrund von Einschränkungen und Nachteilen des Stands der Technik im Wesentlichen verhindern.
  • Die Aufgabe wird durch die Merkmale der unabhängigen Ansprüche gelöst. Bevorzugte Ausführungsformen sind in den abhängigen Ansprüchen angegeben.
  • Gemäß einem Aspekt der vorliegenden Offenbarung umfasst ein Matrixsubstrat für einen digitalen Röntgendetektor ein Basissubstrat, einen Dünnfilmtransistor, der über dem Basissubstrat angeordnet ist, eine PIN-Diode und eine von der PIN-Diode beabstandet zweite PIN-Schicht, die über dem Dünnfilmtransistor angeordnet sind. Der digitale Röntgendetektor umfasst das Matrixsubstrat und einen über dem Matrixsubstrat angeordneten Szintillator.
  • Vorzugsweise umfasst die PIN-Diode eine untere Elektrode, die mit dem Dünnfilmtransistor verbunden ist, eine erste PIN-Schicht, die über der unteren Elektrode angeordnet ist, und eine obere Elektrode, die über der ersten PIN-Schicht angeordnet ist, und eine Vorspannungselektrode, die mit der oberen Elektrode verbunden ist.
  • In diesem Fall ist die zweite PIN-Schicht von einer ersten PIN-Diode beabstandet und so angeordnet, dass sie eine Halbleiterschicht und eine Gateelektrode abdeckt, so dass die durch Röntgenstrahlen verursachten Schäden an dem Dünnfilmtransistor (TFT) minimiert werden können.
  • Vorzugsweise umfasst der Dünnfilmtransistor eine Halbleiterschicht, eine Gateelektrode und eine erste und zweite Elektrode, die mit der Halbleiterschicht verbunden sind.
  • Vorzugsweise ist die erste Elektrode mit der unteren Elektrode elektrisch verbunden.
  • Vorzugsweise überlappt die zweite PIN-Schicht mit der Halbleiterschicht.
  • Vorzugsweise überlappt die zweite PIN-Schicht mit der Gateelektrode.
  • Vorzugsweise ist die untere Elektrode von der Gateelektrode beabstandet, ohne mit der Gateelektrode zu überlappen.
  • Vorzugsweise ist die PIN-Diode von der Gateelektrode beabstandet, ohne mit der Gateelektrode zu überlappen.
  • Vorzugsweise ist die erste PIN-Schicht an einer Innenseite der unteren Elektrode angeordnet.
  • Vorzugsweise sind die untere Elektrode und die zweite PIN-Schicht auf derselben Schicht angeordnet.
  • Vorzugsweise kann das Matrixsubstrat ferner umfassen: eine erste Schutzschicht, die auf dem Dünnfilmtransistor angeordnet ist; eine zweite Schutzschicht, die auf der ersten Schutzschicht angeordnet ist; und eine dritte Schutzschicht, die auf der zweiten Schutzschicht angeordnet ist, wobei sich die zweite Schutzschicht zwischen der ersten und der dritten Schutzschicht befindet. Vorzugsweise sind sowohl die erste PIN-Schicht als auch die zweite PIN-Schicht in die zweite Schutzschicht eingebettet.
  • Vorzugsweise sind sowohl die erste PIN-Schicht als auch die zweite PIN-Schicht zwischen der ersten und der dritten Schutzschicht angeordnet.
  • Vorzugsweise trennt ein Abschnitt der zweiten Schutzschicht die erste PIN-Schicht von der zweiten PIN-Schicht.
  • Vorzugsweise sind sowohl die erste PIN-Schicht als auch die zweite PIN-Schicht zwischen der ersten und der dritten Schutzschicht angeordnet.
  • Vorzugsweise ist die untere Elektrode breiter als die erste PIN-Schicht.
  • Vorzugsweise ist eine Breite der unteren Elektrode ungefähr gleich einer Breite der ersten PIN-Schicht.
  • Vorzugsweise ist eine Breite der unteren Elektrode kleiner als eine Breite der ersten PIN-Schicht.
  • Vorzugsweise ist eine Abstandsdifferenz zwischen einer äußersten Kante der unteren Elektrode und einer äußersten Kante der ersten PIN-Schicht kleiner oder gleich etwa 0,2 µm.
  • Vorzugsweise umfasst die erste PIN-Schicht: eine erste N-Typ-Halbleiterschicht, eine erste intrinsische Schicht und eine erste P-Typ-Halbleiterschicht, wobei die zweite PIN-Schicht umfasst: eine zweite N-Typ-Halbleiterschicht, eine zweite intrinsische Schicht und eine zweite P-Typ-Halbleiterschicht, und wobei die erste N-Typ-Halbleiterschicht und die zweite N-Typ-Halbleiterschicht das gleiche Material umfassen, die erste intrinsische Schicht und die zweite intrinsische Schicht das gleiche Material umfassen und die erste P-Typ-Halbleiterschicht und die zweite P-Typ-Halbleiterschicht das gleiche Material umfassen.
  • Vorzugsweise ist eine Breite der zweiten PIN-Schicht ungefähr gleich einer Breite einer Gateelektrode des Dünnfilmtransistors oder eines Kanals des Dünnfilmtransistors.
  • Die Aufgabe wird auch durch einen digitalen Röntgendetektor gelöst, der das Matrixsubstrat wie oben beschrieben und einen auf dem Matrixsubstrat angeordneten Szintillator umfasst.
  • Gemäß einem weiteren Aspekt der vorliegenden Offenbarung umfasst ein Verfahren zum Herstellen eines Matrixsubstrats für einen digitalen Röntgendetektor: Ausbilden eines Dünnfilmtransistors über einem Basissubstrat, Ausbilden einer ersten Schutzschicht, um den Dünnfilmtransistor zu bedecken, Ausbilden eines Kontaktlochs in der ersten Schutzschicht und Ausbilden einer unteren Elektrode, wobei die untere Elektrode durch das Kontaktloch mit dem Dünnfilmtransistor verbunden ist, Ausbilden eines PIN-Films, um die erste Schutzschicht und die untere Elektrode zu bedecken, Ausbilden einer oberen Elektrode über dem PIN-Film, der der unteren Elektrode entspricht, und Ausbilden einer zweiten PIN-Schicht, die dem Dünnfilmtransistor entspricht, und einer ersten PIN-Schicht, die der unteren Elektrode entspricht, durch Ätzen des PIN-Films, wobei die zweite PIN-Schicht und die erste PIN-Schicht voneinander beabstandet sind.
  • Vorzugsweise umfasst das Ätzen des PIN-Films: Entfernen eines Abschnitts des PIN-Films, um die erste PIN-Schicht zu separieren oder um die erste PIN-Schicht von dem Dünnfilmtransistor zu beabstanden.
  • Vorzugsweise überlappt die erste PIN-Schicht nicht mit einer Gateelektrode des Dünnfilmtransistors und/oder einem Kanal des Dünnfilmtransistors.
  • Vorzugsweise kann die zweite PIN-Schicht aus dem gleichen Material wie die erste PIN-Schicht gebildet sein.
  • Vorzugsweise kann die zweite PIN-Schicht durch den gleichen Prozess wie die erste PIN-Schicht ausgebildet werden, so dass die zweite PIN-Schicht ausgebildet werden kann, ohne dass eine zusätzliche Fertigung erforderlich ist, um die zweite PIN-Schicht hinzuzufügen, so dass die Herstellungseffizienz maximiert werden kann und Schäden an dem Dünnfilmtransistor (TFT) minimiert werden können.
  • Figurenliste
    • 1 ist eine schematische Querschnittsansicht, die einen digitalen Röntgendetektor im Stand der Technik zeigt.
    • 2 ist eine schematische Draufsicht, die einen digitalen Röntgendetektor einer Ausführungsform der vorliegenden Offenbarung zeigt.
    • 3 ist eine Draufsicht, die ein Matrixsubstrat für einen digitalen Röntgendetektor gemäß einer Ausführungsform der vorliegenden Offenbarung zeigt.
    • 4 ist eine Querschnittsansicht, die ein Matrixsubstrat für einen digitalen Röntgendetektor gemäß einer Ausführungsform der vorliegenden Offenbarung zeigt.
    • 5 bis 7 zeigen Querschnittsansichten von PIN-Dioden und Spannungs-Stromstärke-Kennlinien (V-I-Kennlinien) der PIN-Dioden gemäß verschiedenen Ausführungsformen der vorliegenden Offenbarung.
    • 8 ist eine Querschnittsansicht, die ein Verfahren zum Herstellen eines Matrixsubstrats für einen digitalen Röntgendetektor gemäß einer Ausführungsform der vorliegenden Offenbarung zeigt.
    • 9 zeigt eine Spannungs-Stromstärke-Kennlinie (V-I-Kennlinie) eines Beispiels und eine weitere Spannungs-Stromstärke-Kennlinie (V-I-Kennlinie) eines Vergleichsbeispiels, wenn Röntgenstrahlen auf einen digitalen Röntgendetektor gemäß einer Ausführungsform der vorliegenden Offenbarung abgestrahlt werden.
  • Genaue Beschreibung
  • Die obigen Aufgaben, Merkmale und Vorteile werden aus der genauen Beschreibung unter Bezugnahme auf die beigefügten Zeichnungen ersichtlich. Ausführungsformen werden ausreichend genau beschrieben, Fachleute die technische Idee der vorliegenden Offenbarung leicht umsetzen können. Ausführliche Beschreibungen bekannter Funktionen oder Konfigurationen können entfallen, um den Kern der vorliegenden Offenbarung nicht unnötig zu verunklaren. Nachfolgend sind Ausführungsformen der vorliegenden Offenbarung unter Bezugnahme auf die beigefügten Zeichnungen im Einzelnen beschrieben. In den Zeichnungen beziehen sich gleiche Bezugszeichen auf gleiche Elemente.
  • Die Ausführungsformen der vorliegenden Offenbarung sind im Folgenden unter Bezugnahme auf die beigefügten Zeichnungen beschrieben.
  • Falls in der folgenden Beschreibung ein bestimmtes Objekt über (oberhalb) oder unter (unterhalb) den jeweiligen Bestandteilen ausgebildet sind, bedeutet dies, dass zwei Bestandteile oder ein oder mehrere Bestandteile in direkten Kontakt miteinander gebracht werden oder ein oder mehrere Bestandteile zwischen zwei Bestandteilen angeordnet und ausgebildet sind. Wenn ein bestimmtes Objekt über oder unter den jeweiligen Bestandteilen ausgebildet ist, bedeutet dies zudem, dass das Objekt basierend auf der Position eines Bestandteils in Aufwärts- oder Abwärtsrichtung angeordnet sein kann.
  • Wenn ein Element als mit einem anderen Element „verbunden“ oder „gekoppelt“ bezeichnet wird oder ein anderes Element darauf „zugreift“, kann ein Element mit einem anderen Element über ein weiteres Element „verbunden“ oder „gekoppelt“ sein oder ein anderes Element kann über ein weiteres Element darauf „zugreifen“, obwohl ein Element mit einem anderen Element direkt verbunden oder direkt darauf zugegriffen werden kann.
  • 2 ist eine schematische Draufsicht, die einen digitalen Röntgendetektor zeigt. Unter Bezugnahme auf 2 kann der digitale Röntgendetektor einen Dünnfilmtransistor-Matrix (TFT-Matrix) 210, einen Gatetreiber 230, eine Vorspannungs-Versorgung 240, eine Leistungsversorgungs-Spannungsversorgung 250, eine Ausleseschaltung 260 und einen Zeitvorgabecontroller 270 umfassen.
  • Die TFT-Matrix 210 kann von einer Energiequelle emittierte Röntgenstrahlen erfassen, eine photoelektrische Umwandlung des erfassten Signals durchführen und somit ein elektrisches Detektionssignal ausgeben. In der TFT-Matrix 210 kann jeder Zellenbereich nicht nur durch mehrere Gateleitungen (GL), die in einer horizontalen Richtung angeordnet sind, sondern auch durch mehrere Datenleitungen (DL), die in einer vertikalen Richtung senkrecht zu der horizontalen Richtung angeordnet sind, definiert sein. Jeder Zellenbereich der TFT-Matrix 210 kann mehrere in einer Matrix angeordnete photoempfindliche Pixel (P) enthalten.
  • Jedes photoempfindliche Pixel (P) kann eine PIN-Diode, die dazu ausgelegt ist, aus Röntgenstrahlen umgewandeltes Licht zu erfassen und das erfasste Licht als Signal auszugeben, und einen Dünnfilmtransistor (TFT), der dazu ausgelegt ist, ein von der PIN-Diode ausgegebenes Detektionssignal als Antwort auf ein Gate-Signal zu übertragen. Eine Seite der PIN-Diode kann mit dem Dünnfilmtransistor (TFT) verbunden sein und die andere Seite davon kann mit einer Vorspannungsleitung (BL) verbunden sein.
  • Eine Gateelektrode des Dünnfilmtransistors (TFT) kann mit der Gateleitung (GL) verbunden sein, durch die ein Abtastsignal übertragen wird, eine Sourceelektrode kann mit der PIN-Diode verbunden sein und eine Drainelektrode kann mit der Datenleitung (DL) verbunden sein, durch die das Detektionssignal übertragen wird. Die Vorspannungsleitung BL kann parallel zu der Datenleitung (DL) angeordnet sein.
  • Der Gatetreiber 230 kann über die Gateleitungen (GL) sequentiell mehrere Gatesignale anlegen, von denen jedes einen Gate-EIN-Spannungspegel aufweist. Der Gatetreiber 230 kann auch mehrere Rücksetzsignale, von denen jedes einen Gate-EIN-Spannungspegel aufweist, über mehrere Rücksetzleitungen (RL) anlegen. Hier kann sich der Gate-EIN-Spannungspegel auf einen Spannungspegel beziehen, bei dem Dünnfilmtransistoren der photoempfindlichen Pixel eingeschaltet werden können. Die Dünnfilmtransistoren der photoempfindlichen Pixel können als Antwort auf ein Gatesignal oder ein Rücksetzsignal eingeschaltet werden.
  • Der Gatetreiber 230 kann eine integrierte Schaltung (IC) solcher Art sein, dass der Gatetreiber 230 auf einem externen Substrat, das mit der TFT-Matrix 210 verbunden ist, bereitgestellt ist, oder kann auf der TFT-Matrix 210 durch einen Gate-in-Tafel-Prozess (GIP-Prozess) ausgebildet sein.
  • Die Vorspannungsversorgung 240 kann über die Vorspannungsleitungen (BL) eine Ansteuerspannung anlegen. Der Vorspannungsversorgung 240 kann eine vorbestimmte Spannung an die PIN-Diode anlegen. In diesem Fall kann die Vorspannungsversorgung 240 selektiv eine Sperrvorspannung oder eine Durchlassvorspannung an die PIN-Diode anlegen.
  • Der Leistungsversorgungs-Spannungsversorgung 250 kann über Leistungsversorgungs-Spannungsleitungen (VL) eine Leistungsversorgungsspannung an die photoempfindlichen Pixel liefern.
  • Die Ausleseschaltung 260 kann das Detektionssignal auslesen, das von dem Dünnfilmtransistor (TFT) erzeugt wird, der als Antwort auf das Gatesignal eingeschaltet wird. Dementsprechend kann das von der PIN-Diode erzeugte Detektionssignal über die Datenleitungen (DL) in die Ausleseschaltung 260 eingespeist werden.
  • Die Ausleseschaltung 260 kann einen Signaldetektor, einen Multiplexer usw. umfassen. Der Signaldetektor kann mehrere Verstärkungsschaltungen, die eins zu eins den Datenleitungen (DL) entsprechen, enthalten und jede Verstärkungsschaltung kann einen Verstärker, einen Kondensator, ein Rücksetzelement usw. umfassen.
  • Um den Gatetreiber 230 zu steuern, kann der Zeitvorgabecontroller 270 ein Startsignal (STV), ein Taktsignal (CPV) usw. erzeugen und das Startsignal (STV), das Taktsignal (CPV) usw. an den Gatetreiber 230 senden. Um die Ausleseschaltung 260 zu steuern, kann der Zeitvorgabecontroller 270 ein Auslesesteuersignal (ROC), ein Auslesetaktsignal (CLK) usw. erzeugen und das Auslesesteuersignal (ROC), das Auslesetaktsignal (CLK) usw. an die Ausleseschaltung 260 senden.
  • 3 ist eine Draufsicht, die einen Abschnitt zeigt, der einem einzelnen Pixel zur Verwendung in einem Matrix-Substrat 30 für einen digitalen Röntgendetektor gemäß einer Ausführungsform der vorliegenden Offenbarung entspricht. 4 ist eine Querschnittsansicht, die einen Abschnitt zeigt, der einem einzelnen Pixel zur Verwendung in einem Matrixsubstrat für einen digitalen Röntgendetektor gemäß einer Ausführungsform der vorliegenden Offenbarung entspricht. Ein Matrixsubstrat für einen digitalen Röntgendetektor und der digitale Röntgendetektor, der dieses umfasst, sind im Folgenden unter Bezugnahme auf 3 und 4 gemäß den Ausführungsformen der vorliegenden Offenbarung beschrieben.
  • Das Matrixsubstrat für den digitalen Röntgendetektor gemäß einer Ausführungsform der vorliegenden Offenbarung kann ein Basissubstrat 110, einen Dünnfilmtransistor 120, der über dem Basissubstrat 110 angeordnet ist, eine PIN-Diode 130, eine zweite PIN-Schicht 140, die über dem Dünnfilmtransistor 120 angeordnet ist und gleichzeitig von der PIN-Diode 130 beabstandet oder elektrisch getrennt ist, und eine Vorspannungselektrode 151, die mit der oberen Elektrode 139 verbunden ist, umfassen. Hier kann die PIN-Diode 130 eine untere Elektrode 131, die mit dem Dünnfilmtransistor 120 verbunden ist, eine erste PIN-Schicht 138, die über der unteren Elektrode 131 angeordnet ist, und eine obere Elektrode 139, die über der ersten PIN-Schicht 138 angeordnet ist, umfassen.
  • Pixelbereiche können durch Kreuzungsbereiche der Gateleitungen 113, die in einer Richtung angeordnet sind, und der Datenleitungen 115, die in der anderen Richtung senkrecht zu den Gateleitungen 113 angeordnet sind, definiert sein und jeder der Pixelbereiche kann einen Dünnfilmtransistor 120 und eine PIN-Diode 130 enthalten.
  • Der Dünnfilmtransistor 120 kann über/auf dem Basissubstrat 110 angeordnet sein und eine Pufferschicht 111 kann zwischen dem Basissubstrat 110 und dem Dünnfilmtransistor 120 angeordnet sein. Die Pufferschicht 10 kann eine Monoschicht- oder Mehrschichtstruktur sein, die aus einem Siliciumoxid-Film (SiOx-Film) und/oder ein Siliciumnitrid-Film (SiNx-Film) ausgebildet ist.
  • Obwohl die Ausführungsform zur Vereinfachung der Beschreibung offenbart hat, dass der Dünnfilmtransistor 120 von einem Oxid-Dünnfilmtransistor (Oxid-TFT) gebildet wird, ist der Umfang oder der Gedanke der vorliegenden Offenbarung nicht darauf beschränkt und der Dünnfilmtransistor 120 kann auch von einem Dünnfilmtransistor aus polykristallinen Niedertemperatur-Silicium (LTPS-TFT) oder einem amorphem Silicium (a-Si-TFT) gebildet sein. Der Dünnfilmtransistor 120 gemäß der vorliegenden Offenbarung kann wie folgt aufgebaut sein.
  • Zunächst kann der Dünnfilmtransistor 120 eine Halbleiterschicht 121 umfassen, die aus Indiumgalliumzinkoxid (IGZO) gebildet ist. In diesem Fall kann die Halbleiterschicht 121 einen Kanalbereich 121a, durch den sich Elektronen bewegen, umfassen und ein Sourcebereich 121b und ein Drainbereich 121c, die jeweils durch Dotierung mit Fremdstoffen dotiert sind, können jeweils an beiden Enden des Kanalbereichs 121a ausgebildet sein. In diesem Fall können der Sourcebereich und Drainbereich 121b und 121c jeweils eine ohmsche Kontaktschicht enthalten, um den Kontaktwiderstand bezüglich einer ersten Elektrode 126a und einer zweiten Elektrode 126b zu verringern. Wenn jedoch die Halbleiterschicht 121 aus Indiumgalliumzinkoxid (IGZO) gebildet ist, hat die aus IGZO gebildete Halbleiterschicht 121 überlegene elektrische Kontakteigenschaften, so dass die Bildung der ohmschen Kontaktschicht nach Bedarf entfallen kann.
  • Eine Gateelektrode 123, die sich aus der Gateleitung 113 erstreckt, kann über der Halbleiterschicht 121 (insbesondere über dem Kanalgebiet 121a der Halbleiterschicht 121) angeordnet sein. Die Gateelektrode 123 kann aus einem beliebigen Material gebildet sein, das aus der Gruppe von Molybdän (Mo), Aluminium (Al), Chrom (Cr), Gold (Au), Titan (Ti), Nickel (Ni) und Kupfer (Cu) ausgewählt ist, oder kann aus Legierungen davon gebildet sein. Die Gateelektrode 123 kann aus einer Monoschicht- oder Mehrschichtstruktur gebildet sein. Da die Gateelektrode 123, die über der Halbleiterschicht 121 angeordnet ist, aus Metall hoher Dichte gebildet ist, kann die Gateelektrode 123 auch als Abschirmungsmaterial verwendet werden, um zu verhindern, dass die Halbleiterschicht 121 durch Röntgenstrahlen beschädigt wird.
  • Eine Gateisolationsschicht 122 kann zwischen der Gateelektrode 123 und der Halbleiterschicht 121 angeordnet sein. Die Gateisolationsschicht 122 kann aus einer Monoschicht- oder Mehrschichtstruktur gebildet sein, die aus einem Siliciumoxid-Film (SiOx-Film) und/oder Siliciumnitrid-Film (SiNx-Film) gebildet ist. Die nicht mit der Gateisolationsschicht 122 bedeckte Halbleiterschicht 121 kann dem Source- und dem Drainbereich 121b und 121c entsprechen.
  • Eine Zwischenschichtisolationsschicht (auch als Zwischenschichtdielektrikumsschicht (ILD-Schicht) bezeichnet) 124 kann ausgebildet sein, um die Halbleiterschicht 121 und die Gateelektrode 123 zu bedecken. Die Zwischenschichtisolationsschicht 124 kann erste Kontaktlöcher 125a und 125b enthalten. In diesem Fall ist die erste Elektrode 126a durch das erste Kontaktloch 125a mit dem Sourcebereich 121b verbunden und die zweite Elektrode 126b durch das erste Kontaktloch 125b mit dem Drainbereich 121c verbunden. Die Zwischenschichtisolationsschicht 124 kann aus einer Monoschicht- oder Mehrschichtstruktur aus SiOx und/oder SiNx gebildet sein. In diesem Fall können die Positionen des Sourcebereichs 121b und des Drainbereichs 121c auch entsprechend einer daran angelegten Spannung vertauscht werden.
  • Die erste Elektrode 126a und die zweite Elektrode 126b können aus einem beliebigen Material das aus einer Gruppe bestehend aus Molybdän (Mo), Aluminium (Al), Chrom (Cr), Gold (Au), Titan (Ti) besteht. Nickel (Ni) und Kupfer (Cu) gebildet sein oder aus Legierungen davon gebildet sein. Die erste Elektrode 126a und die zweite Elektrode 126b können aus einer Monoschicht- oder Mehrschichtstruktur gebildet sein. In diesem Fall kann die erste Elektrode 126a als Sourceelektrode verwendet werden und die zweite Elektrode 126b als Drainelektrode verwendet werden.
  • Der oben erwähnte Dünnfilmtransistor 120 kann nicht nur als TFT mit Ober-Gate-Struktur implementiert sein, wie es in der Ausführungsform gezeigt ist, sondern auch als TFT mit Unter-Gate-Struktur und auch als koplanarer oder gestaffelter TFT implementiert sein.
  • Eine erste Schutzschicht 127 kann nicht nur über der ersten Elektrode 126a, die durch das erste Kontaktloch 125a mit der Halbleiterschicht 121 verbunden ist, sondern auch über der zweiten Elektrode 126b, die durch das erste Kontaktloch 125b mit der Halbleiterschicht 121 verbunden ist, angeordnet sein.
  • Die untere Elektrode 131 der PIN-Diode 130 kann über der ersten Schutzschicht 127 so angeordnet sein, dass die untere Elektrode 131 mit der ersten Elektrode 126a des Dünnfilmtransistors 120 durch ein über der ersten Elektrode 126a angeordnetes zweites Kontaktloch 128 verbunden werden kann. Die untere Elektrode 131 kann als eine Pixelelektrode des Dünnfilmtransistors 120 verwendet werden. Zudem kann eine zusätzliche Pixelelektrode, die von der unteren Elektrode 131 der PIN-Diode 130 getrennt ist, so verwendet werden, dass die erste Elektrode 126a des Dünnfilmtransistors 120 und die untere Elektrode 131 der PIN-Diode 130 bei Bedarf auch mit der zusätzlichen Pixelelektrode verbunden werden können.
  • Die untere Elektrode 131 kann gemäß den Eigenschaften der PIN-Diode 130 aus einem nicht transparenten Metallmaterial wie Molybdän (Mo) oder einem transparenten Oxidmaterial wie Indiumzinnoxid (ITO) gebildet sein
  • In einer Ausführungsform überlappt die untere Elektrode 131 nicht mit der Gateelektrode 123 des Dünnfilmtransistors 120. Wenn die untere Elektrode 131 so angeordnet ist, dass sie mit der Gateelektrode 123 überlappt, kann zwischen der unteren Elektrode 131 und der Gateelektrode 123 eine parasitäre Kapazität auftreten. Um das Auftreten einer parasitären Kapazität zwischen der unteren Elektrode 131 und der Gateelektrode 123, die einander überlappen, zu verhindern, können die Zwischenschichtisolationsschicht 124 und/oder die erste Schutzschicht 127 eine erhöhte Dicke aufweisen.
  • Die erste PIN-Schicht 138, in der eine erste N-Typ-Halbleiterschicht 133 mit N-Typ-Störstellen, eine erste intrinsische Halbleiterschicht 135 ohne Störstellen und eine erste P-Typ-Halbleiterschicht 137 mit P-Typ-Störstellen aufeinanderfolgend gestapelt sein können, kann über der unteren Elektrode 131 angeordnet sein. Die obere Elektrode 139 kann über der ersten PIN-Schicht 138 angeordnet sein.
  • Die erste intrinsische Halbleiterschicht 135 kann verglichen mit der ersten N-Typ-Halbleiterschicht 133 und/oder der ersten P-Typ-Halbleiterschicht 137 mit einer größeren Dicke ausgebildet sein. Die erste PIN-Schicht 138 kann ein Material enthalten, das von einer Energiequelle abgegebene Röntgenstrahlen in ein elektrisches Signal umwandeln kann. Beispielsweise kann die erste PIN-Schicht 138 amorphes Selen (a-Se), Quecksilberjodid (HgI2), Cadmiumtellurid (CdTe), Bleioxid (PbO), Bleijodid (PbI2), Bismuttrijodid (BiI3), Galliumarsenid (GaAs) und/oder Germanium (Ge) und dergleichen enthalten.
  • Vorzugsweise kann die obere Elektrode 139 aus einem transparenten leitfähigen Material wie etwa Indiumzinnoxid (ITO) oder Indiumzinkoxid (IZO) gebildet sein, um die Lichttransmissionseffizienz des Szintillators 160, der Röntgenstrahlen empfängt und eine Umwandlung einer Wellenlänge der Röntgenstrahlen durchführt, zu erhöhen.
  • Die PIN-Diode 130 kann sichtbares Licht in ein elektronisches Signal umwandeln und das elektronische Signal über die erste Elektrode 126a, die als elektrisch verbundene Sourceelektrode fungiert, an den Dünnfilmtransistor 120 übertragen. Das elektronische Signal kann als ein Bildsignal angezeigt werden, nachdem es die Datenleitung 115, die mit der zweiten Elektrode 126b verbunden ist, die als Drainelektrode des Dünnfilmtransistors 120 fungiert, durchlaufen hat.
  • Wie oben beschrieben, kann die PIN-Diode 130 die untere Elektrode 131, die erste PIN-Schicht 138 und die obere Elektrode 139 umfassen. Vorzugsweise überlappt die PIN-Diode 130 nicht mit der Gateelektrode 123 des Dünnfilmtransistors 120.
  • Der gesamte Bereich der PIN-Diode 130, der aus der unteren Elektrode 131, der ersten PIN-Schicht 138 und der oberen Elektrode 139 besteht, kann ein elektrisches Feld erzeugen. Wenn die PIN-Diode 130 so angeordnet ist, dass sie die Gateelektrode 123 überlappt, kann daher auch eine parasitäre Kapazität zwischen der PIN-Diode 130 und der Gateelektrode 123 auftreten. Um das Auftreten einer solchen parasitären Kapazität zu verhindern, können die Zwischenschichtisolationsschicht 124 und/oder die erste Schutzschicht 127 eine erhöhte Dicke aufweisen.
  • 5 bis 7 zeigen verschiedene Beispiele der PIN-Diode 130 in Bezug auf die Anordnungsbeziehung zwischen der ersten PIN-Schicht 138 und der unteren Elektrode 131 und zeigen auch Spannungs-Stromstärke-Kennlinien (VI-Kennlinien) in Bezug auf Leckstrom in den jeweiligen Beispielen der PIN-Diode 130.
  • In der PIN-Diode 130 gemäß (a) von 5 kann unter der Annahme, dass die Länge der unteren Elektrode 131 mit einer Länge (d1) der ersten PIN-Schicht 138, die über der unteren Elektrode 131 angeordnet ist, identisch ist, obwohl wie in dem Graphen bei (b) von 5 gezeigt eine negative Spannung an die PIN-Diode 130 angelegt wird, bestätigt werden, dass eine Stromstärke [A] stabilisiert und auf einem vorbestimmten Niveau von 10-15 A oder weniger gehalten wird, ohne den Leckstrom zu erhöhen.
  • In der PIN-Diode 130, wie sie in (a) von 6 gezeigt ist, ist, da sich die erste PIN-Schicht 138 an einer Innenseite der unteren Elektrode 131 befindet, die untere Elektrode 131 horizontal gesehen länger als die erste PIN-Schicht 138, so dass eine Abstandsdifferenz (d2) mindestens an einem Ende von beiden Enden der PIN-Diode 130 auftreten kann. Somit sind ein oder beide Enden der unteren Elektrode 131 nicht von der ersten PIN-Schicht 138 bedeckt.
  • In diesem Fall kann dann, wenn die Abstandsdifferenz (d2) auf 2 µm oder 4 µm eingestellt ist, wie es in (b) von 6 gezeigt ist, obwohl eine negative Spannung an die PIN-Diode 130 angelegt wird, bestätigt werden, dass sich eine Stromstärke [A] stabilisiert und auf einem vorbestimmten Niveau von 10 bis 15 A oder weniger gehalten wird, ohne den Leckstrom zu erhöhen.
  • In der PIN-Diode 130, wie sie in (a) von 7 gezeigt ist, ist die erste PIN-Schicht 138 über der unteren Elektrode 131 angeordnet und einige Bereiche der ersten PIN-Schicht 138 überlappen und befinden sich außerhalb der unteren Elektrode 131. Somit ist die untere Elektrode 131 in horizontaler Richtung kürzer als die erste PIN-Schicht 138.
  • In diesem Fall ist die untere Elektrode 131 kürzer als die erste PIN-Schicht 138, so dass eine Abstandsdifferenz (d3) an mindestens einem Ende der PIN-Diode 130 auftreten kann. Wenn jedoch die Abstandsdifferenz (d3) kleiner oder gleich 0,2 µm (z. B. d3 = 0,1 µm oder d3 = 0,2 µm) ist, wie es in (a) von 7 gezeigt ist, kann, obwohl eine negative Spannung an die PIN-Diode 130 angelegt wird, bestätigt werden, dass eine Stromstärke [A] immer noch auf einem vorbestimmten Niveau von 10-15 A oder weniger stabilisiert und gehalten wird, ohne den Leckstrom zu erhöhen.
  • Wenn die erste PIN-Schicht 138 länger als die untere Elektrode 131 ist und eine Abstandsdifferenz (d3) an mindestens einem Ende der PIN-Diode 130 größer oder gleich 0,3 µm ist (z. B. d3 = 0,3 µm oder d3 = 3 µm) und wenn eine negative Spannung an die PIN-Diode 130 angelegt wird, kann im Gegensatz dazu bestätigt werden, dass ein Stromstärke [A] kontinuierlich ansteigt, wie es in (b) von 7B gezeigt ist.
  • Das heißt, um eine Stabilisierung des Leckstroms gemäß einer Ausführungsform zu implementieren, sollte die Länge der ersten PIN-Schicht 138 mit der Länge der unteren Elektrode 131 identisch sein oder die erste PIN-Schicht 138 sollte an einer Innenseite der unteren Elektrode 131 angeordnet sein oder sollte kürzer als die erste PIN-Schicht 138 sein. Wenn sich einige Bereiche der ersten PIN-Schicht 138 außerhalb der unteren Elektrode 131 befinden oder einige Bereiche nicht mit der unteren Elektrode 131 in Kontakt stehen, kann die Abstandsdifferenz (d3) zwischen der ersten PIN-Schicht 138 und der unteren Elektrode 131 an mindestens einem Ende der PIN-Diode 130 gemäß einer Ausführungsform auf 0,2 µm oder weniger eingestellt werden, was zur Stabilisierung des Leckstroms führt. Mit anderen Worten kann dann, wenn die untere Elektrode 131 relativ zu der ersten PIN-Schicht 138 zu kurz gefertigt ist, ein instabiler Leckstrom auftreten. Daher wird gemäß einer Ausführungsform die Abstandsdifferenz (d3) auf 0,2 µm oder weniger eingestellt, um den Leckstrom zu stabilisieren.
  • Unter erneuter Bezugnahme auf 3 und 4 kann die zweite PIN-Schicht 140 von der PIN-Diode 130 einschließlich der ersten PIN-Schicht 138 beabstandet sein und kann über dem Dünnfilmtransistor 120 angeordnet sein. Eine zweite N-Typ-Halbleiterschicht 143, eine zweiter intrinsische Halbleiterschicht 145 und eine zweite P-Typ-Halbleiterschicht 147 können aufeinanderfolgend auf der zweiten PIN-Schicht 140 gestapelt sein. Wenn die zweite PIN-Schicht 140 durch den gleichen Prozess wie die erste PIN-Schicht 138 ausgebildet wird, kann die zweite PIN-Schicht 140 die gleiche Schichtstruktur, die aus dem gleichen Material ausgebildet ist, wie die erste PIN-Schicht 138 haben.
  • Um zu verhindern, dass der Dünnfilmtransistor 120 während der Röntgenemission durch Röntgenstrahlen in Richtung des digitalen Röntgendetektors beschädigt wird, kann die zweite PIN-Schicht 140 über dem Dünnfilmtransistor 120 angeordnet sein. Insbesondere dann, wenn der Dünnfilmtransistor 120 eine aus IGZO gebildete Oxid-Halbleiterschicht umfasst, ist der resultierende Dünnfilmtransistor 120 für Röntgenstrahlen sehr anfällig.
  • Im Stand der Technik sind die Röntgenstrahlen-Abschirmungseffekte und -Absorptionseffekte in der Schutzschicht (z. B. einer zweiten Schutzschicht 148 oder einer dritten Schutzschicht 153) weitgehend beschränkt und werden daher als unbefriedigend angesehen. Um dieses Problem anzugehen, kann über dem Dünnfilmtransistor 120 zusätzlich die zweite PIN-Schicht 140 mit einer überlegenen Röntgenstrahlen-Abschirmungseffizienz und -Absorptionseffizienz angeordnet werden, so dass Röntgenstrahlschäden an dem Dünnfilmtransistor 120 minimiert werden können.
  • Da in diesem Fall die Halbleiterschicht 121 unter den Bestandteilen des Dünnfilmtransistors 120 die höchste Wahrscheinlichkeit für Röntgenschäden aufweist, kann die zweite PIN-Schicht 140 nach Bedarf auch so ausgebildet sein, dass sie mindestens die Halbleiterschicht 121 bedeckt.
  • Da die Ausführungsform der vorliegenden Offenbarung zur Vereinfachung der Beschreibung die über der Halbleiterschicht 121 angeordnete Gateelektrode 123 offenbart hat, kann die zweite PIN-Schicht 140 nach Bedarf auch über der Gateelektrode 123 angeordnet sein. Da die Gateelektrode 123 so angeordnet ist, dass sie dem Kanalbereich 121a der Halbleiterschicht 121 entspricht, kann die Gateelektrode 123 den Kanalbereich 121a der Halbleiterschicht 121 mit einer hohen Wahrscheinlichkeit vor Röntgenstrahlungsschäden schützen.
  • Ein Anordnungsformat der Halbleiterschicht 121, der Gateelektrode 123, der ersten Elektrode 126a und der zweiten Elektrode 126b, die in dem Dünnfilmtransistor 120 enthalten sind, ist jedoch nicht auf die vorliegende Offenbarung beschränkt und Es ist zu beachten, dass ein mit der zweiten PIN-Schicht 140 zu bedeckender Abschnitt gemäß einem solchen Anordnungsformat in einen anderen Abschnitt geändert werden kann. Wie oben beschrieben zeigen die Röntgenstrahlungsschäden an der Halbleiterschicht 121 jedoch das höchste Schadensausmaß, so dass gemäß einer Ausführungsform die zweite PIN-Schicht 140 so angeordnet ist, dass sie mindestens die Halbleiterschicht 121, insbesondere den Kanalbereich 121 a der Halbleiterschicht 121 (z. B., da diese Bereiche von 121 für Röntgenstrahlungsschäden am anfälligsten sind), abdeckt.
  • Die zweite PIN-Schicht 140 kann als Inselstruktur angeordnet sein und gleichzeitig von der PIN-Diode 130 einschließlich der ersten PIN-Schicht 138 beabstandet oder räumlich und elektrisch getrennt sein. Die erste PIN-Schicht 138 kann die untere Elektrode 131 und die obere Elektrode 139 der PIN-Diode 130 so kontaktieren, dass ein elektrisches Feld in der Gesamtheit der PIN-Diode 130 einschließlich der ersten PIN-Schicht 138 auftreten kann, wenn eine Spannung an die erste PIN-Schicht 138 angelegt wird.
  • Daher kann das elektrische Feld, wenn die PIN-Diode 130 mit der zweiten PIN-Schicht 140 ohne Lücke dazwischen verbunden ist, auch in der zweiten PIN-Schicht 140 auftreten, wenn das elektrische Feld in der PIN-Diode 130 auftritt. Dementsprechend kann eine parasitäre Kapazität zwischen dem Dünnfilmtransistor 120 und der zweiten PIN-Schicht 140, die so ausgebildet ist, dass sie den Dünnfilmtransistor 120 bedeckt, auftreten.
  • Gemäß der Ausführungsform der vorliegenden Offenbarung kann die zweite PIN-Schicht 140 als eine Inselstruktur ausgebildet sein, die von der PIN-Diode 130 beabstandet ist, und kann verhindern, dass das elektrische Feld der zweiten PIN-Schicht 140 zugeführt wird, so dass das Auftreten einer parasitären Kapazität verhindert wird und Schäden an dem Dünnfilmtransistor 120 minimiert werden können.
  • Unter der Annahme, dass die PIN-Schicht 138 so ausgebildet ist, dass sie eine längere Länge als die untere Elektrode 131 aufweist, um die erste PIN-Schicht 138 und die zweite PIN-Schicht 140 miteinander zu verbinden, kann der Betrag des Leckstroms im Verhältnis zu dieser Länge der PIN-Schicht allmählich ansteigen, wie es in 7 gezeigt ist. Um dieses Problem zu beheben, sollte die zweite PIN-Schicht 140 von der PIN-Diode 130 beabstandet sein, ohne mit der PIN-Diode 130 gekoppelt zu sein.
  • Daher können die zweite PIN-Schicht 140, die über dem Dünnfilmtransistor 120 (z. B. speziell über der Halbleiterschicht 121) angeordnet ist, und die untere Elektrode 131, die über der ersten Schutzschicht 127 angeordnet ist und gleichzeitig durch das zweite Kontaktloch 128 mit der ersten Elektrode 126a des Dünnfilmtransistors 120 verbunden ist, voneinander beabstandet sein, während sie als dieselbe Schicht wie die erste Schutzschicht 127 ausgebildet sind.
  • Die zweite Schutzschicht 148 kann so ausgebildet sein, dass sie die PIN-Diode 130 und die zweite PIN-Schicht 140 bedeckt. In diesem Fall kann ein drittes Kontaktloch 149 in einem Bereich angeordnet sein, der der oberen Elektrode 139 der PIN-Diode 130 entspricht, so dass die obere Elektrode 139 durch das dritte Kontaktloch 149 mit der Vorspannungselektrode 151 verbunden werden kann.
  • Die Vorspannungselektrode 151 kann mit der oberen Elektrode 139 der PIN-Diode 130 so verbunden sein, dass eine Vorspannung, die Elektronen oder Löcher der PIN-Diode 130 steuern kann, an die obere Elektrode 139 angelegt wird. Die Vorspannungselektrode 151 kann aus einem nicht transparenten Metallmaterial wie z. B. Molybdän (Mo) oder Aluminiumneodym (AlNd) gebildet sein.
  • Die dritte Schutzschicht 153 kann über der Vorspannungselektrode 151 angeordnet sein und der Szintillator 160 kann über der dritten Schutzschicht 153 angeordnet sein, so dass der digitale Röntgendetektor aufgebaut ist. In diesem Fall kann eine organische Isolationsschicht 154 über der dritten Schutzschicht 153 so ausgebildet sein, so dass der Szintillator 160 über der organischen Isolationsschicht angeordnet sein kann. Gemäß einer Ausführungsform kann der Szintillator 160 auch in einer Filmform ausgebildet werden und dann an der organischen Isolationsschicht angebracht werden. Durch einen separaten Wachstumsprozess kann der Szintillator 160 auch über der dritten Schutzschicht 153 ausgebildet werden. Der Szintillator 160 kann aus Cäsiumiodid gebildet sein.
  • Der oben erwähnte digitale Röntgendetektor 100 kann wie folgt arbeiten.
  • Röntgenstrahlen, die auf den digitalen Röntgendetektor 100 abgestrahlt werden, können durch den Szintillator 160 in sichtbares Licht umgewandelt werden. Das sichtbare Licht kann durch die erste PIN-Schicht 138 der PIN-Diode 130 in ein elektronisches Signal umgewandelt werden. Genauer wird dann, wenn sichtbares Licht auf die erste PIN-Schicht 138 abgestrahlt wird, die erste intrinsische Halbleiterschicht 135 durch die erste P-Typ-Halbleiterschicht 137 und die erste N-Typ-Halbleiterschicht 133 verarmt und somit wird ein elektrisches Feld darin erzeugt. Elektronen und Löcher, die durch sichtbares Licht erzeugt werden, können durch das elektrische Feld driften und werden dann in der ersten P-Typ-Halbleiterschicht 137 bzw. in der ersten N-Typ-Halbleiterschicht 133 gesammelt.
  • Ein Verfahren zum Herstellen eines Matrixsubstrats für den digitalen Röntgendetektor gemäß einer Ausführungsform der vorliegenden Offenbarung ist im Folgenden unter Bezugnahme auf 8 beschrieben.
  • Unter Bezugnahme auf 8 kann ein Verfahren zum Herstellen des Matrixsubstrats für den digitalen Röntgendetektor gemäß der Ausführungsform der vorliegenden Offenbarung umfassen: Bereitstellen eines Basissubstrats 110, Ausbilden eines Dünnfilmtransistors 120 über dem Basissubstrat 110, Ausbilden einer ersten Schutzschicht 127 zum Abdecken des Dünnfilmtransistors 120, Ausbilden einer unteren Elektrode 131 auf der ersten Schutzschicht 127, wobei die untere Elektrode 131 über ein Kontaktloch 128 in der ersten Schutzschicht 127 mit einer Elektrode 126a des TFT 120 verbunden ist, Ausbilden eines PIN-Films 136 zum Abdecken der ersten Schutzschicht 127 und der unteren Elektrode 131, Ausbilden einer oberen Elektrode 139 über dem PIN-Film 136 entsprechend der unteren Elektrode 131 und Ausbilden einer zweiten PIN-Schicht 140 entsprechend einem Dünnfilmtransistor 120 und Ausbilden einer ersten PIN Schicht 138 entsprechend der unteren Elektrode 131 durch Ätzen des PIN-Films 136 derart, dass die zweite PIN-Schicht 140 und die erste PIN-Schicht 138 voneinander beabstandet sind.
  • Unter Bezugnahme auf (a) von 8 kann das Basissubstrat 110 bereitgestellt werden und eine Pufferschicht 111 kann über dem Basissubstrat 111 ausgebildet werden. In diesem Fall wird die Pufferschicht 111 hier zur Vereinfachung der Beschreibung weggelassen.
  • Unter Bezugnahme auf (b), (c) und (d) von 8 kann der Dünnfilmtransistor 120 über dem Basissubstrat 110 ausgebildet werden. Genauer können eine Halbleiterschicht 121, eine Gateisolationsschicht 122 und eine Gateelektrode 123 durch einen Abscheidungs- und Strukturierungsprozess über der Pufferschicht 111 ausgebildet werden.
  • Um einen Sourcebereich 121b und einen Drainbereich 121c auszubilden, die mit einer ersten Elektrode 126a bzw. einer zweiten Elektrode 126b an beiden Enden der Halbleiterschicht 121 verbunden sind, kann eine Dotierungsschicht an beiden Enden der Halbleiterschicht 121 gebildet werden. In diesem Fall kann die Gateelektrode 123 so ausgebildet sein, dass sie einem oberen Abschnitt eines Kanalbereichs 121a der Halbleiterschicht 121 entspricht.
  • Danach kann eine Zwischenschichtisolationsschicht (auch als Zwischenschichtdielektrikumsschicht (ILD-Schicht) bezeichnet) ausgebildet werden, um die Gateelektrode 123 und die Halbleiterschicht 121 zu bedecken. In diesem Fall kann ein erstes Kontaktloch 125a über dem Sourcebereich 121b der Halbleiterschicht 121 ausgebildet werden und ein erstes Kontaktloch 125b kann über dem Drainbereich 121c der Halbleiterschicht 121 ausgebildet werden, so dass einige Bereiche der Halbleiterschicht 121 freigelegt werden können.
  • Die erste Elektrode 126a und die zweite Elektrode 126b können durch einen Abscheidungs- und Strukturierungsprozess über der Zwischenschichtisolationsschicht 124 so ausgebildet werden, dass die erste Elektrode 126a über das erste Kontaktloch 125a mit der Halbleiterschicht 121 elektrisch verbunden wird und die zweite Elektrode 126b über das erste Kontaktloch 125b durch den Abscheidungs- und Strukturierungsprozess mit der Halbleiterschicht 121 elektrisch verbunden wird.
  • Danach kann die erste Schutzschicht 127 so gebildet werden, dass sie den Dünnfilmtransistor 120 bedeckt, wie es in (e) von 8 gezeigt ist. In der ersten Schutzschicht 127 kann ein zweites Kontaktloch 128 über einem Abschnitt, der der ersten Elektrode 126a entspricht, ausgebildet werden, so dass der Abschnitt der ersten Elektrode 126a freigelegt werden kann.
  • Unter Bezugnahme auf (f) von 8 kann eine untere Elektrode 131, die mit der teilweise freigelegten ersten Elektrode 126a verbunden ist, durch einen Abscheidungs- und Strukturierungsprozess über der ersten Schutzschicht 127 ausgebildet werden.
  • Unter Bezugnahme auf (g) von 8 kann ein PIN-Film 136 zum Bedecken der ersten Schutzschicht 127 und der unteren Elektrode 131 ausgebildet werden und eine obere Elektrode 139 kann über dem PIN-Film 136 entsprechend der unteren Elektrode 131 durch einen Abscheidungs- und Strukturierungsprozess ausgebildet werden.
  • Unter Bezugnahme auf (h) von 8 kann der Strukturierungs- und Ätzprozess auf dem PIN-Film 136 so durchgeführt werden, dass eine zweite PIN-Schicht 140, die dem Dünnfilmtransistor 120 entspricht, und eine erste PIN-Schicht 138, die der unteren Elektrode 131 entspricht, gleichzeitig ausgebildet werden können. In diesem Fall wird die zweite PIN-Schicht 140 von der ersten PIN-Schicht 138 so ausgebildet, dass die zweite PIN-Schicht 140 in einer Inselform ausgebildet wird, die von der ersten PIN-Schicht 138 und der unteren Elektrode 131 beabstandet ist.
  • Wie oben beschrieben wird die zweite PIN-Schicht 140 gemäß der Ausführungsform nicht durch zusätzliche Verarbeitung ausgebildet und kann lediglich durch Ändern eines zum Strukturieren benötigten Musters, das in einem herkömmlichen Prozess zum Ausbilden der ersten PIN-Schicht 138 (z. B. insbesondere der PIN-Diode 130) verwendet wurde, zu einem anderen Muster ausgebildet werden, so dass die zusätzliche Verarbeitung zur Verwendung im Stand der Technik nicht länger erforderlich ist, um die zweite PIN-Schicht 140 zu bilden. Als Ergebnis kann eine Struktur, die in der Lage ist, durch Röntgenstrahlen verursachte Schäden an Dünnfilmtransistoren (TFT) zu minimieren, unter Maximierung der Herstellungseffizienz ausgebildet werden.
  • Unter Bezugnahme auf(i) - (k) von 8 kann eine zweite Schutzschicht 148 zum Bedecken der ersten PIN-Schicht 138 und der zweiten PIN-Schicht 140 ausgebildet werden, und ein drittes Kontaktloch 149 kann über der zweiten Schutzschicht 148 ausgebildet werden, um die obere Elektrode 139 teilweise freizulegen. Eine Vorspannungselektrode 151 kann über der zweiten Schutzschicht 148 so ausgebildet werden, dass die Vorspannungselektrode 151 mit der oberen Elektrode 139 durch das dritte Kontaktloch 149, das in der zweiten Schutzschicht 148 ausgebildet ist, verbunden werden kann. Eine dritte Schutzschicht 153 kann zum Abdecken der Vorspannungselektrode 151 ausgebildet werden.
  • 9 zeigt Spannungs-Stromstärke-Kennlinien (V-I-Kennlinien) eines Dünnfilmtransistors (TFT) gemäß den Ausführungsformen der vorliegenden Offenbarung. Genauer bezieht sich die Spannungs-Stromstärke-Kennlinie (V-I-Kennlinie) in (a) von 9 auf eine Struktur, bei der keine separate PIN-Schicht über dem Dünnfilmtransistor ausgebildet ist, und die Spannungs-Stromstärke-Kennlinie (V-I-Kennlinie) in (b) von 9 auf eine Struktur, bei der eine separate PIN-Schicht, beispielsweise eine zweite PIN-Schicht, ausgebildet ist, um den Dünnfilmtransistor zu bedecken. Das in (a) von 9 gezeigte Vergleichsbeispiel bezieht sich auf eine Struktur, bei der keine separate PIN-Schicht über dem Dünnfilmtransistor (TFT) ausgebildet ist. Gemäß der in (a) von 9 gezeigten Struktur können eine Gateisolationsschicht, eine Gateelektrode, eine Zwischenschichtisolationsschicht, eine erste Schutzschicht, eine zweite Schutzschicht und eine dritte Schutzschicht aufeinanderfolgend über der Halbleiterschicht gestapelt sein. Röntgenstrahlen können auf den digitalen Röntgendetektor mit der vorgenannten Struktur abgestrahlt werden. Hier können Röntgenstrahlen, die auf den digitalen Röntgendetektor abgestrahlt werden, eine Strahlungsmenge von 1000 Gy bei Bedingungen von 100 kV und 10 mA in einem Abstand von 50 cm von der Position des digitalen Röntgendetektors aufweisen.
  • Die in (b) von 9 gezeigte Ausführungsform bezieht sich auf eine Struktur, in der eine separate zweite PIN-Schicht 140, die von der ersten PIN-Schicht 138 der PIN-Diode 130 beabstandet ist, über dem Dünnfilmtransistor 120 ausgebildet ist. Gemäß der in (b) von 9 gezeigten Struktur können eine Gateisolationsschicht, eine Gateelektrode, eine Zwischenschichtisolationsschicht, eine erste Schutzschicht, eine zweite PIN-Schicht, eine zweite Schutzschicht und eine dritte Schutzschicht aufeinanderfolgend über der Halbleiterschicht gestapelt sein. Im Unterschied zu dem Vergleichsbeispiel in (a) von 9 kann die Ausführungsform von (b) von 9 ferner die zweite PIN-Schicht 140 umfassen und die übrigen Teile außer der zweiten PIN-Schicht in (b) von 9 können die gleichen Zustände wie die in (a) von 9 aufweisen.
  • Gemäß dem Vergleichsbeispiel in (a) von 9 kann im Unterschied zu der Situation unter Verwendung eines normalen Elements (mit Vth = 0,10) vor der Röntgenemission ein Phänomen einer negativen Verschiebung auf einem Pegel von etwa „Vth = -7,90“ nach der Röntgenemission auftreten, so dass die Röntgenstreuung ebenfalls zunehmen kann.
  • Mit anderen Worten kann gemäß dem Vergleichsbeispiel in (a) von 9 Die Spannungs-Stromstärke-Kennlinie (V-I-Kennlinie) zu einer negativen Spannung verschoben werden, so dass bestätigt werden kann, dass eine Schwellenspannung (Vth) des Oxid-Dünnfilmtransistors zu einer negativen Spannung verschoben ist. Aufgrund der Ansteuereigenschaften des Dünnfilmtransistors, dessen Schwellenspannung zu der negativen Spannung verschoben ist, kann es unvermeidlich zu einer Verschlechterung der Zuverlässigkeit wie etwa einer Erhöhung des Sperrstroms kommen.
  • Im Gegensatz dazu kann wie in (b) von 9 gezeigt im Unterschied zu der Situation unter Verwendung eines normalen Elements (mit Vth = 0,10) vor der Röntgenemission ein Phänomen negativer Verschiebung auf nur etwa einem Pegel von „Vth = -3,93“ nach der Röntgenemission auftreten, so dass bestätigt werden kann, dass die Ausführungsform ein niedrigeres negatives Phänomen aufweist als das Vergleichsbeispiel. Darüber hinaus kann auch bestätigt werden, dass die Röntgenstreuung im Vergleich zum Vergleichsbeispiel stark reduziert ist.
  • Das heißt, gemäß der Ausführungsform wird der Grad der Verschiebung der Schwellenspannung des Oxid-TFT zu der negativen Spannung hin reduziert und minimiert, so dass die Ausführungsform im Vergleich zum Vergleichsbeispiel eine überlegene Zuverlässigkeit des Dünnfilmtransistors (TFT) aufweist.
  • Wie aus der obigen Beschreibung hervorgeht, können die Ausführungsformen der vorliegenden Offenbarung die Anzahl von Fehlfunktionen eines digitalen Röntgendetektors durch Minimieren der durch Röntgenstrahlen verursachten Schäden an Dünnfilmtransistoren (TFT) minimieren.
  • Die Ausführungsformen der vorliegenden Offenbarung können die durch Röntgenstrahlen verursachten Schäden an dem Dünnfilmtransistor (TFT) minimieren, ohne die Dicke eines digitalen Röntgendetektors zu erhöhen.
  • Die Ausführungsformen der vorliegenden Offenbarung können die durch eine PIN-Diode verursachte parasitäre Kapazität minimieren.
  • Die Ausführungsformen der vorliegenden Offenbarung können eine separate PIN-Schicht bilden, die Röntgenstrahlen abschirmen und absorbieren kann, ohne im Vergleich zum Stand der Technik zusätzliche Fertigung zu verwenden, so dass die Herstellungseffizienz maximiert werden kann.

Claims (15)

  1. Matrixsubstrat für einen digitalen Röntgendetektor, wobei das Matrixsubstrat Folgendes umfasst: ein Basissubstrat (110); einen Dünnfilmtransistor (120), der auf dem Basissubstrat (120) angeordnet ist; wobei der Dünnfilmtransistor (120) eine Halbleiterschicht (121) aufweist, eine PIN-Diode (130) zum Umwandeln von sichtbarem Licht, das auf die PIN-Diode (130) trifft, in ein elektronisches Signal, wobei die PIN-Diode (130) mit dem Dünnfilmtransistor (120) verbunden ist; gekennzeichnet durch eine zweite PIN-Schicht (140), die von der PIN-Diode (130) beabstandet ist, wobei die zweite PIN-Schicht (140) mindestens auf einem Kanalbereich (121a) der Halbleiterschicht (121) des Dünnfilmtransistor (120) angeordnet ist.
  2. Matrixsubstrat nach Anspruch 1, wobei die PIN-Diode (130) eine untere Elektrode (131), die elektrisch mit dem Dünnfilmtransistor (120) verbunden ist, eine erste PIN-Schicht (138), die auf der unteren Elektrode (131) angeordnet ist, und eine obere Elektrode (139), die auf der ersten PIN-Schicht (138) angeordnet ist, umfasst, wobei eine Vorspannungselektrode (151) mit der oberen Elektrode (139) elektrisch verbunden ist.
  3. Matrixsubstrat nach Anspruch 2, wobei der Dünnfilmtransistor (120) eine Halbleiterschicht (121), eine Gateelektrode (123) und eine erste und zweite Elektrode (126a, 126b), die mit der Halbleiterschicht (121) verbunden sind, umfasst, wobei die erste Elektrode (126a) mit der unteren Elektrode (131) der PIN-Diode (130) elektrisch verbunden ist.
  4. Matrixsubstrat nach Anspruch 3, wobei die zweite PIN-Schicht (140) mindestens mit der Halbleiterschicht (121) überlappt und/oder die zweite PIN-Schicht (140) mindestens mit der Gateelektrode (123) überlappt.
  5. Matrixsubstrat nach Anspruch 3 oder 4, wobei die untere Elektrode (131) von der Gateelektrode (123) beabstandet ist, ohne mit der Gateelektrode (123) zu überlappen, und/oder die PIN-Diode (130) von der Gateelektrode (123) beabstandet ist, ohne mit der Gateelektrode (123) zu überlappen.
  6. Matrixsubstrat nach einem der Ansprüche 3, 4 oder 5, wobei die untere Elektrode (131) breiter als die erste PIN-Schicht (138) ist oder eine Breite der unteren Elektrode (131) gleich einer Breite der ersten PIN-Schicht (138) ist, wobei die untere Elektrode (131) und die zweite PIN-Schicht (140) auf einer gleichen Schicht angeordnet sind.
  7. Matrixsubstrat nach einem der vorhergehenden Ansprüche, das ferner umfasst: eine erste Schutzschicht (127), die auf dem Dünnfilmtransistor (120) angeordnet ist; eine zweite Schutzschicht (148), die auf der ersten Schutzschicht (127) angeordnet ist; und eine dritte Schutzschicht (153), die auf der zweiten Schutzschicht (148) angeordnet ist.
  8. Matrixsubstrat nach Anspruch 7, wobei sowohl die erste PIN-Schicht (138) als auch die zweite PIN-Schicht (140) in der zweiten Schutzschicht (127) eingebettet sind und/oder sowohl die erste PIN-Schicht (138) als auch die zweite PIN-Schicht (140) zwischen der ersten und der dritten Schutzschicht (127, 153) angeordnet sind.
  9. Matrixsubstrat nach Anspruch 7 oder 8, wobei ein Abschnitt der zweiten Schutzschicht (148) die erste PIN-Schicht (138) von der zweiten PIN-Schicht (140) trennt.
  10. Matrixsubstrat nach einem der vorhergehenden Ansprüche 2-9, wobei eine Breite der unteren Elektrode (131) kleiner als eine Breite der ersten PIN-Schicht (138) ist und eine Abstandsdifferenz (d3) zwischen einer äußersten Kante der unteren Elektrode (131) und einer äußersten Kante der ersten PIN-Schicht (138) kleiner oder gleich etwa 0,2 µm ist.
  11. Matrixsubstrat nach einem der vorhergehenden Ansprüche, wobei die erste PIN-Schicht (138) umfasst: eine erste N-Typ-Halbleiterschicht (133), eine erste intrinsische Schicht (135) und eine erste P-Typ-Halbleiterschicht (137), wobei die zweite PIN-Schicht (140) umfasst: eine zweite N-Typ-Halbleiterschicht (143), eine zweite intrinsische Schicht (145) und eine zweite P-Typ-Halbleiterschicht (147).
  12. Matrixsubstrat nach Anspruch 11, wobei die erste N-Typ-Halbleiterschicht (133) und die zweite N-Typ-Halbleiterschicht (143) ein gleiches Material enthalten, die erste intrinsische Schicht (135) und die zweite intrinsische Schicht (145) ein gleiches Material enthalten und die erste P-Typ-Halbleiterschicht (137) und die zweite P-Typ-Halbleiterschicht (147) ein gleiches Material enthalten.
  13. Matrixsubstrat nach einem der vorhergehenden Ansprüche, wobei eine Breite der zweiten PIN-Schicht (140) gleich einer Breite einer Gateelektrode (123) des Dünnfilmtransistors (120) oder eines Kanals (121a) des Dünnfilmtransistors (120) ist.
  14. Digitaler Röntgendetektor, der das Matrixsubstrat nach einem der vorhergehenden Ansprüche umfasst; wobei ein Szintillator (160) auf dem Matrixsubstrat angeordnet ist.
  15. Verfahren zum Herstellen eines Matrixsubstrats für einen digitalen Röntgendetektor, wobei das Verfahren umfasst: Ausbilden eines Dünnfilmtransistors (120) mit einer Halbleiterschicht (121) auf einem Basissubstrat (110); Ausbilden einer ersten Schutzschicht (127) auf dem Dünnfilmtransistor (120); Ausbilden eines Kontaktlochs (128) in der ersten Schutzschicht (127) und einer unteren Elektrode (131), die durch das Kontaktloch (128) mit dem Dünnfilmtransistor (120) elektrisch verbunden ist; Ausbilden eines PIN-Films (136) auf der ersten Schutzschicht (127) und der unteren Elektrode (131); Ausbilden einer oberen Elektrode (139) auf dem PIN-Film (136); gekennzeichnet durch Ätzen des PIN-Films (136), um eine erste PIN-Schicht (138) auszubilden, die mit der unteren Elektrode (131) überlappt, und um eine zweite PIN-Schicht (140) auszubilden, die mindestens einen Kanalbereich (121a) der Halbleiterschicht (121) des Dünnfilmtransistors (120) bedeckt, wobei die erste PIN-Schicht (138) und die zweite PIN-Schicht (140) voneinander beabstandet sind und wobei die zweite PIN-Schicht (140) von der unteren Elektrode (131) beabstandet ist.
DE102018121679.3A 2017-09-05 2018-09-05 Matrixsubstrat für digitalen Röntgendetektor, damit ausgerüsteter digitaler Röntgendetektor und Verfahren für seine Herstellung Active DE102018121679B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020170113021A KR102461817B1 (ko) 2017-09-05 2017-09-05 엑스레이 검출기용 어레이 기판과 이를 포함하는 엑스레이 검출기 및 그 제조 방법
KR10-2017-0113021 2017-09-05

Publications (2)

Publication Number Publication Date
DE102018121679A1 DE102018121679A1 (de) 2019-03-07
DE102018121679B4 true DE102018121679B4 (de) 2023-08-24

Family

ID=65363709

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102018121679.3A Active DE102018121679B4 (de) 2017-09-05 2018-09-05 Matrixsubstrat für digitalen Röntgendetektor, damit ausgerüsteter digitaler Röntgendetektor und Verfahren für seine Herstellung

Country Status (4)

Country Link
US (1) US10811457B2 (de)
KR (1) KR102461817B1 (de)
CN (1) CN109427837B (de)
DE (1) DE102018121679B4 (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107968100A (zh) * 2017-11-30 2018-04-27 京东方科技集团股份有限公司 光电转换基板及其制作方法、显示面板、显示装置
CN109087928B (zh) * 2018-08-16 2021-01-26 京东方科技集团股份有限公司 光电探测基板及其制备方法、光电探测装置
US11114496B2 (en) * 2019-01-30 2021-09-07 Sharp Kabushiki Kaisha Active matrix substrate, X-ray imaging panel with the same, and method for producing the same
CN112713155A (zh) * 2019-10-25 2021-04-27 群创光电股份有限公司 电子装置
JP7398931B2 (ja) 2019-11-12 2023-12-15 キヤノン株式会社 放射線撮像装置および放射線撮像システム
US11600652B2 (en) * 2020-06-11 2023-03-07 Sharp Kabushiki Kaisha Photoelectric conversion panel and method for manufacturing photoelectric conversion panel
CN117174719A (zh) * 2022-05-27 2023-12-05 京东方科技集团股份有限公司 像素结构及其制作方法、探测基板、探测装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100171122A1 (en) 2009-01-07 2010-07-08 Seiko Epson Corporation Photoelectric conversion device, electro-optic device, and electronic device
US10276611B2 (en) 2015-06-04 2019-04-30 Sharp Kabushiki Kaisha Photosensor substrate

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US273611A (en) * 1883-03-06 Washing-machine
KR101393633B1 (ko) * 2007-10-31 2014-05-09 삼성디스플레이 주식회사 엑스레이 검출 패널, 엑스레이 검출기 및 엑스레이검출기의 구동 방법
KR20100082498A (ko) * 2009-01-09 2010-07-19 주식회사 아트라임 엑스레이 검출기를 위한 박막 트랜지스터 기판 및 이의 제조방법
JP5788738B2 (ja) * 2011-08-26 2015-10-07 富士フイルム株式会社 放射線検出器の製造方法
JP6682175B2 (ja) * 2014-07-31 2020-04-15 キヤノン株式会社 固体撮像素子および撮像システム
JP6688116B2 (ja) * 2015-03-24 2020-04-28 株式会社半導体エネルギー研究所 撮像装置および電子機器
WO2017150295A1 (ja) * 2016-02-29 2017-09-08 シャープ株式会社 光電変換装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100171122A1 (en) 2009-01-07 2010-07-08 Seiko Epson Corporation Photoelectric conversion device, electro-optic device, and electronic device
US10276611B2 (en) 2015-06-04 2019-04-30 Sharp Kabushiki Kaisha Photosensor substrate

Also Published As

Publication number Publication date
US10811457B2 (en) 2020-10-20
CN109427837A (zh) 2019-03-05
KR20190026311A (ko) 2019-03-13
KR102461817B1 (ko) 2022-10-31
US20190074321A1 (en) 2019-03-07
CN109427837B (zh) 2023-05-26
DE102018121679A1 (de) 2019-03-07

Similar Documents

Publication Publication Date Title
DE102018121679B4 (de) Matrixsubstrat für digitalen Röntgendetektor, damit ausgerüsteter digitaler Röntgendetektor und Verfahren für seine Herstellung
DE60217606T2 (de) Flachbildröntgenstrahlendetektor
DE102014118009B4 (de) Anordnungssubstrat
DE60033913T2 (de) Bildsensor mit reduzierter fet photoempfindlichkeit und durchkontaktierung mit hoher strukturintegrität
DE60129177T2 (de) Röntgenstrahl-Flächendetektor
DE102007037020B3 (de) Avalanche-Photodiode
DE60034623T2 (de) Röntgenbilddetektorsystem
DE102013110749B4 (de) Dünnschichttransistor-Matrixsubstrat für einen digitalen Röntgendetektor
DE102016225549A1 (de) Flüssigkristall-displayvorrichtung und deren herstellungsverfahren
DE102013110414A1 (de) Dünnschichttransistoranordnungs-Substrat für digitalen Röntgenstrahlendetektor
EP3451381B1 (de) Array-substrat für digitalen röntgendetektor, digitaler röntgendetektor damit und verfahren zur herstellung davon
DE60127047T2 (de) Festkörper-Bildsensor mit Gate-gesteuerten Photodioden und Verfahren zur Herstellung
DE60033894T2 (de) Strahlungsdetektor
DE112020001804T5 (de) Sensorchip und elektronische vorrichtung
DE102018133407A1 (de) Röntgenstrahlendetektor-vorrichtung
DE3345239A1 (de) Festkoerper-bildsensor
DE112005003382T5 (de) Fotodiode mit einem Heteroübergang zwischen halbisolierendem Zinkoxid-Halbleiter-Dünnfilm und Silizium
DE60307028T2 (de) Flacher Röntgenstrahlen-Detektor
DE102018129304A1 (de) Dünnschichttransistor, Verfahren zu seiner Herstellung und Anzeigevorrichtung, die ihn enthält
DE10315036B4 (de) Bildgebungsanordnung
DE69737439T2 (de) Kontaktfläche für Strahlungs-Bildaufnahmevorrichtungen
DE112018004380T5 (de) Festkörper-bildsensor und festkörper-bildaufnahmevorrichtung
DE102022129401A1 (de) Dünnfilmtransistoranordnungssubstrat und elektronische vorrichtung, die es enthält
DE112021006393T5 (de) Fotodiodenvorrichtung mit verbesserten Eigenschaften
DE102005007358B4 (de) Lichtempfindliches Bauelement

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division