KR20100082498A - 엑스레이 검출기를 위한 박막 트랜지스터 기판 및 이의 제조방법 - Google Patents
엑스레이 검출기를 위한 박막 트랜지스터 기판 및 이의 제조방법 Download PDFInfo
- Publication number
- KR20100082498A KR20100082498A KR1020090001829A KR20090001829A KR20100082498A KR 20100082498 A KR20100082498 A KR 20100082498A KR 1020090001829 A KR1020090001829 A KR 1020090001829A KR 20090001829 A KR20090001829 A KR 20090001829A KR 20100082498 A KR20100082498 A KR 20100082498A
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor layer
- layer
- type semiconductor
- electrode
- substrate
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 83
- 239000010409 thin film Substances 0.000 title claims abstract description 42
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 12
- 239000011159 matrix material Substances 0.000 claims abstract description 11
- 239000004065 semiconductor Substances 0.000 claims description 117
- 238000000034 method Methods 0.000 claims description 32
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 18
- 238000005229 chemical vapour deposition Methods 0.000 claims description 18
- 229910052751 metal Inorganic materials 0.000 claims description 18
- 239000002184 metal Substances 0.000 claims description 18
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 18
- 230000000903 blocking effect Effects 0.000 claims description 10
- 229910021424 microcrystalline silicon Inorganic materials 0.000 claims description 7
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 5
- 229910000040 hydrogen fluoride Inorganic materials 0.000 claims description 5
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 4
- 239000004020 conductor Substances 0.000 claims description 3
- 230000001678 irradiating effect Effects 0.000 claims description 3
- 238000000059 patterning Methods 0.000 claims description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 2
- 229910052710 silicon Inorganic materials 0.000 claims description 2
- 239000010703 silicon Substances 0.000 claims description 2
- 229910004205 SiNX Inorganic materials 0.000 claims 2
- PBZHKWVYRQRZQC-UHFFFAOYSA-N [Si+4].[O-][N+]([O-])=O.[O-][N+]([O-])=O.[O-][N+]([O-])=O.[O-][N+]([O-])=O Chemical compound [Si+4].[O-][N+]([O-])=O.[O-][N+]([O-])=O.[O-][N+]([O-])=O.[O-][N+]([O-])=O PBZHKWVYRQRZQC-UHFFFAOYSA-N 0.000 claims 1
- 239000007789 gas Substances 0.000 description 32
- 238000002347 injection Methods 0.000 description 15
- 239000007924 injection Substances 0.000 description 15
- 239000010408 film Substances 0.000 description 11
- 238000006243 chemical reaction Methods 0.000 description 7
- 238000009826 distribution Methods 0.000 description 7
- 239000012495 reaction gas Substances 0.000 description 7
- 239000011651 chromium Substances 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- 239000012535 impurity Substances 0.000 description 3
- 230000007257 malfunction Effects 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- 229910052779 Neodymium Inorganic materials 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- QEFYFXOXNSNQGX-UHFFFAOYSA-N neodymium atom Chemical compound [Nd] QEFYFXOXNSNQGX-UHFFFAOYSA-N 0.000 description 2
- 238000001878 scanning electron micrograph Methods 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- 238000000427 thin-film deposition Methods 0.000 description 2
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 2
- 229910001887 tin oxide Inorganic materials 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 241000723353 Chrysanthemum Species 0.000 description 1
- 235000005633 Chrysanthemum balsamita Nutrition 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 125000004429 atom Chemical group 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 125000004435 hydrogen atom Chemical class [H]* 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052755 nonmetal Inorganic materials 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 239000007921 spray Substances 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
- TYHJXGDMRRJCRY-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) tin(4+) Chemical compound [O-2].[Zn+2].[Sn+4].[In+3] TYHJXGDMRRJCRY-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14643—Photodiode arrays; MOS imagers
- H01L27/14658—X-ray, gamma-ray or corpuscular radiation imagers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14665—Imagers using a photoconductor layer
- H01L27/14676—X-ray, gamma-ray or corpuscular radiation imagers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
- H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
- H01L31/115—Devices sensitive to very short wavelength, e.g. X-rays, gamma-rays or corpuscular radiation
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electromagnetism (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Thin Film Transistor (AREA)
Abstract
필팩터를 증가시킬 수 있으며, 해상도를 향상시킬 수 있는 엑스레이 검출기를 위한 박막 트랜지스터 기판 및 이의 제조방법이 개시된다. 이러한 엑스레이 검출기용 박막 트랜지스터 기판은 기판, 스위칭 소자, 절연층 및 광 다이오드를 포함한다. 상기 기판은 매트릭스 형상으로 배열된 다수의 화소 영역을 갖는다. 상기 스위칭 소자는 상기 각 화소 영역에 형성된다. 상기 절연층은 상기 스위칭소자를 덮도록 상기 기판 상부에 형성된다. 상기 광 다이오드는 상기 스위칭 소자와 전기적으로 연결되며 상기 스위칭 소자 상부에 배치되도록 상기 절연층 상부에 형성된다. 따라서, 스위칭 소자와 광 다이오드가 적층형으로 형성되어 단위 면적당 화소수를 향상시켜 엑스레이 검출기의 해상도를 향상시킬 수 있으며 또한 필팩터가 증가될 수 있다.
Description
본 발명은 엑스레이 검출기를 위한 박막 트랜지스터 기판 및 이의 제조방법에 관한 것으로, 보다 상세히, 필팩터를 증가시킬 수 있으며, 해상도를 향상시킬 수 있는 엑스레이 검출기를 위한 박막 트랜지스터 기판 및 이의 제조방법에 관한 것이다.
종래 의학용으로 널리 사용되고 있는 진단용 엑스레이 검사 방법은 엑스레이 감지 필름을 사용하여 촬영하고, 그 결과를 알기 위해 소정의 필름 인화 시간을 거쳐야 했다. 그러나, 근래에 들어서 반도체 기술의 발전에 힘입어 박막 트랜지스터를 이용한 디지털 엑스레이 검출기가 개발되었다.
이러한 디지털 엑스레이 검출기는 박막 트랜지스터 어레이 기판을 구비하며, 박막 트랜지스터 어레이 기판에는 복수의 박막 트랜지스터와 광 다이오드(photo diode)가 매트릭스 형상으로 배열되어 있다.
광 다이오드는 반도체층과 이 반도체층의 양단에 전압을 인가하기 위한 두 전극을 포함하며, 상기 반도체층은 P형의 불순물을 포함하는 P형 반도체층, 불순물을 함유하지 않는 진성 반도체층 및 N형의 불순물을 포함하는 N형 반도체층을 포함한다.
이러한 박막 트랜지스터 어레이 기판을 갖는 엑스레이 검출기는 외부로부터 조사되는 엑스레이에 광량에 대응하여 광 다이오드에서 전기적 신호를 변화시킴으로써, 각 화소에 대응하는 이미지를 생성한다.
이러한 박막 트랜지스터 어레이 기판의 필팩터와 해상도를 향상시키려는 연구가 계속적으로 진행되고 있다.
따라서, 본 발명이 해결하고자 하는 과제는 필팩터를 향상시키고, 단위면적당 화소수를 증가시켜 해상도를 향상할 수 있는 엑스레이 검출기를 위한 박막 트랜지스터 기판을 제공하는 것이다.
본 발명이 해결하고자 하는 또 다른 과제는 이러한 박막 트랜지스터 기판을 제조하는 방법을 제공하는 것이다.
이러한 과제를 해결하기 위한 본 발명의 예시적인 일 실시예에 의한 엑스레이 검출기용 박막 트랜지스터 기판은 기판, 스위칭 소자, 절연층 및 광 다이오드를 포함한다. 상기 기판은 매트릭스 형상으로 배열된 다수의 화소 영역을 갖는다. 상기 스위칭 소자는 상기 각 화소 영역에 형성된다. 상기 절연층은 상기 스위칭소자를 덮도록 상기 기판 상부에 형성된다. 상기 광 다이오드는 상기 스위칭 소자와 전기적으로 연결되며 상기 스위칭 소자 상부에 배치되도록 상기 절연층 상부에 형성된다.
예컨대, 상기 스위칭 소자는 게이트 전극, 반도체층, 소오스 전극 및 드레인 전극을 포함한다. 상기 게이트 전극은 제1 방향으로 연장된 게이트 라인으로부터, 상기 제1 방향과 상이한 제2 방향으로 돌출되도록 상기 기판 상부에 형성된다. 상기 반도체층은 상기 게이트 전극을 커버하도록 형성된 게이트 절연층 상부에 형성된다. 상기 소오스 전극 및 드레인 전극은 상기 반도체층 상부에 서로 이격되도록 형성된다.
예컨대, 상기 광 다이오드는 하부전극, N형 반도체층, 진성 반도체층, P형 반도체층 및 상부전극을 포함한다. 상기 하부전극은 상기 드레인 전극과 연결되도록 상기 절연층 상부에 형성된다. 상기 N형 반도체층은 상기 하부전극 상부에 형성된다. 상기 진성 반도체층은 상기 N형 반도체층 상부에 형성된다. 상기 P형 반도체층은 상기 진성 반도체층 상부에 형성된다. 상기 상부전극은 상기 P형 반도체층 상부에 형성된다.
예컨대, 상기 광 다이오드의 상기 진성 반도체층은 비정질 실리콘층 또는 미세결정질 실리콘층을 포함하도록 형성될 수 있다.
또한, 상기 광 다이오드의 상기 하부전극은 금속을 포함하고, 상기 광 다이오드의 상기 상부전극은 투명한 도전성 물질을 포함하도록 형성될 수 있다.
상기 엑스레이 검출기용 박막 트랜지스터 기판은 상기 하부전극과 동일한 금속층으로부터 형성되고, 상기 소오스 전극과 전기적으로 연결되며 상기 제2 방향으로 연장된 데이터 라인 및 상기 상부전극과 전기적으로 연결되도록 상기 상부전극 상부에 형성된 바이어스 라인을 더 포함할 수 있다.
또한, 엑스레이 검출기용 박막 트랜지스터 기판은 측면이 노출된 상기 N형 반도체층, 상기 진성 반도체층 및 상기 P형 반도체층을 커버하는 누설전류 차단층을 더 포함할 수 있다. 이때, 상기 누설전류 차단층은, 측면이 노출된 상기 N형 반도체층, 상기 진성 반도체층 및 상기 P형 반도체층과 접하는 질산화 실리콘(SiONx)층 및 상기 질산화 실리콘층 상부에 형성된 질화 실리콘(SiNx)층을 포함 할 수 있다.
본 발명의 예시적인 일 실시예에 의한 엑스레이 검출기용 박막 트랜지스터 기판 제조방법은 매트릭스 형상으로 배열된 다수의 화소 영역을 갖는 기판의 각 화소 영역에 스위칭 소자를 형성하는 단계와, 상기 스위칭 소자를 커버하도록 상기 기판 상부 절연층을 형성하는 단계와, 상기 절연층을 식각하여 상기 스위칭 소자의 소오스 전극 및 드레인 전극의 일부를 노출시키는 비아홀을 형성하는 단계와, 상기 절연층 상부에 금속층을 형성하는 단계와, 상기 금속층을 패터닝하여 상기 소오스 전극과 전기적으로 연결된 데이터 라인 및 상기 드레인 전극과 전기적으로 연결된 하부전극을 형성하는 단계와, 상기 데이터 라인 및 하부전극이 형성된 기판 상부에 N형 반도체층을 형성하는 단계와, 상기 N형 반도체층 상부에 진성 반도체층을 형성하는 단계와, 상기 진성 반도체층 상부에 P형 반도체층을 형성하는 단계와, 상기 P형 반도체층 상부에 투명도전층을 형성하는 단계, 및 상기 화소 영역의 경계부에 형성된 상기 투명도전층, 상기 P형 반도체층, 상기 진성 반도체층, 상기 N형 반도체층을 제거하는 단계를 포함한다.
예컨대, 상기 진성 실리콘층을 형성하는 단계는, 서로 교대로 배치된 복수의 정전압 전극들과 복수의 부전압 전극들을 포함하는 분할전극 어셈블리를 구비한 플라즈마 화학기상증착 장치에서 진행될 수 있다.
예컨대, 상기 화소 영역의 경계부에 형성된 상기 투명도전층, 상기 P형 반도체층, 상기 진성 반도체층, 상기 N형 반도체층을 제거하는 단계는, 상기 화소 영역 경계부에 레이저를 조사하는 단계를 포함할 수 있다. 또한 상기 화소 영역의 경계 부에 형성된 상기 투명도전층, 상기 P형 반도체층, 상기 진성 반도체층, 상기 N형 반도체층을 제거하는 단계는, 레이저 조사후 노출된 측면을 식각액으로 식각하는 단계를 더 포함할 수 있다. 이때, 상기 식각액은 플루오르화 수소(Hydrogen Fluoride, HF)를 포함할 수 있다.
한편, 이러한 엑스레이 검출기용 박막 트랜지스터 기판 제조방법은 질산화 실리콘(SiONx)층을 형성하여, 상기 화소 영역의 경계부를 통해서 노출된 상기 P형 반도체층, 상기 진성 반도체층 및 상기 N형 반도체층을 커버하는 단계를 더 포함할 수 있다. 또한, 상기 질화 실리콘(SiNx)층을 상기 질산화 실리콘층 상부에 형성하는 단계를 더 포함할 수 있다.
따라서, 본 발명에 의하면, 스위칭 소자와 광 다이오드가 적층형으로 형성되어 단위 면적당 화소수를 향상시켜 엑스레이 검출기의 해상도를 향상시킬 수 있으며 또한 필팩터가 증가될 수 있다.
또한, 엑스레이 검출기의 광 다이오드의 하부전극과 스위칭 소자와 연결되는 데이터 라인을 동일 금속층으로부터 형성함으로써 공정수를 감소시킬 수 있다. 추가적으로, 금속층으로 형성되는 상기 광 다이오드의 하부전극이 스위칭 소자를 커버하여, 광 도달시 오작동을 일으킬 수 있는 스위칭 소자의 커버층을 별도로 필요로 하지 아니한다.
또한, 광 다이오드가 스위칭 소자 상부에 배치됨으로써, 기판 상부에 광 다이오드를 구성하는 각 층을 한번에 형성하고, 각 화소 영역을 스크라이빙함으로써, 각 화소 영역의 일부에만 형성하는 공정에 비해 마스크를 필요로 하지 않으므로 공정수를 대폭 감소시킬 수 있다. 또한 공정상에서 발생될 수 있는 불량을 해소할 수 있다.
또한, 레이저 스크라이빙 공정 후에 습식식각 공정을 수행하여 광 다이오드 측면을 통해 흐르는 누설전류를 차단하여 노이즈를 감소시킬 수 있으며, 누설전류 차단층을 형성하여, 누설전류를 더욱 감소시킬 수 있다.
상술한 본 발명의 특징 및 효과는 첨부된 도면과 관련한 다음의 상세한 설명을 통하여 보다 분명해 질 것이며, 그에 따라 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 것이다. 본 발명은 하기의 실시예들에 한정되지 않고 다른 형태로 구현될 수도 있다. 여기서 소개되는 실시예들은 개시된 내용이 보다 완전해질 수 있도록 그리고 당업자에게 본 발명의 기술적 사상과 특징이 충분히 전달될 수 있도록 하기 위해 제공된다. 도면들에 있어서, 각 장치 또는 막(층) 및 영역들의 두께는 본 발명의 명확성을 기하기 위하여 과장되게 도시되었으며, 또한 각 장치는 본 명세서에서 설명되지 아니한 다양한 부가 장치들을 구비할 수 있으며, 막(층)이 다른 막(층) 또는 기판 상에 위치하는 것으로 언급되는 경우, 다른 막(층) 또는 기판 상에 직접 형성되거나 그들 사이에 추가적인 막(층)이 개재될 수 있다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예들을 보다 상세 하게 설명하고자 한다.
도 1은 본 발명의 예시적인 일 실시예에 의한 엑스레이 검출장치를 위한 박막트랜지스터 기판을 나타낸 평면도이다.
도 1을 참조하면, 본 발명의 예시적인 일 실시예에 의한 엑스레이 검출장치를 위한 박막트랜지스터 기판(100)은 매트릭스 형상으로 배열된 다수의 화소 영역을 포함하며, 예컨대, 이러한 화소 영역은 제1 방향으로 연장되는 게이트 라인(GL)과 상기 제1 방향과 상이한 제2 방향으로 연장되는 데이터 라인(DL)으로 구획될 수 있다. 예컨대, 상기 제1 방향과 제2 방향은 서로 수직할 수 있다. 또한 각 화소 영역에는 스위칭소자(TFT)와 광 다이오드(PD)가 형성된다.
상기 스위칭소자(TFT)는 게이트 전극(G), 소오스 전극(S) 및 드레인 전극(D)을 포함한다. 상기 게이트 전극(G)은 상기 게이트 라인(GL)에 전기적으로 연결되고, 상기 소오스 전극(S)은 상기 데이터 라인(DL)에 전기적으로 연결된다. 상기 드레인 전극(G)은 상기 광 다이오드(PD)의 캐소드 전극과 전기적으로 연결된다.
상기 광 다이오드(PD)는 에노드 전극과 캐소드 전극을 포함한다. 상기 에노드 전극은 상기 제2 방향으로 연장되는 바이어스 라인(BL)과 전기적으로 연결되고, 상기 캐소드 전극은 앞서 언급된 바와같이 상기 스위칭 소자(TFT)의 드레인 전극(D)과 전기적으로 연결된다.
예컨대, 제1 행의 게이트 라인(GL)에 게이트 신호가 인가되면, 제1 행의 스위칭 소자(TFT)가 턴온되고, 광 다이오드(PD)에 입사되는 광량에 따라 전기적신호가 변화되어 제1 행 각 열의 화소에 대응하는 전기적 신호가 상기 데이터 라인(DL) 을 통해서 전송된다. 다음으로 제2 행의 게이트 라인(GL)에 게이트 신호가 인가되어 제2 행 각 열의 화소에 대응하는 전기적 신호가 상기 데이터 라인(DL)을 통해서 전송되고, 이러한 과정을 반복함으로써, 2차원의 이미지가 저장된다.
도 2a는 도 1에서 도시된 박막트랜지스터 기판의 예시적인 일 실시예에 의한 단면도이고, 도 2b는 도 1에서 도시된 박막트랜지스터 기판의 예시적인 다른 실시예에 의한 단면도이다. 도 2a 및 도 2b는 스위칭 소자와 광 다이오드의 상대적인 크기를 제외하면 실질적으로 동일하다. 도 2a는 해상도를 높이기 위해서 광다이오드의 크기를 감소시킨 것이며, 도 2b는 종래의 화소크기를 갖지만 광다이오드가 스위칭 소자 상부까지 연장되어 필팩터가 향상된 박막트랜지스터 기판이다.
도 1, 2a 및 2b를 참조하면, 도 1에서 도시된 박막트랜지스터 기판은 기판(110), 스위칭 소자(TFT), 절연층(130) 및 광 다이오드를 포함한다.
상기 기판(110)은 매트릭스 형상으로 배열된 다수의 화소 영역을 갖는다. 상기 기판(110)은 글라스, 플라스틱 등으로 형성될 수 있다.
상기 스위칭 소자(TFT)는 상기 각 화소 영역에 형성된다. 상기 스위칭 소자(TFT)는 게이트 전극(G), 드레인 전극(D), 소오스 전극(S) 및 액티브층(10)과 오믹콘택층(20)을 포함하는 반도체층을 포함한다.
게이트 전극(G)은 제1 방향으로 연장되는 게이트 라인(GL)으로부터 제2 방향으로 돌출되어 형성된다. 상기 게이트 전극(G) 및 게이트 라인(GL)은 예컨대, 알루미늄(Al), 몰리브덴(Mo), 크롬(Cr), 네오디뮴(Nd), 탄탈륨(Ta), 티타늄(Ti), 텅 스텐(W), 구리(Cu), 은(Ag) 등의 단일 금속 또는 이들의 합금으로 형성될 수 있다.
게이트 라인(GL) 및 게이트 전극(G)이 형성된 기판(110) 상부는 게이트 절연막(120)이 형성된다. 게이트 절연막(120)은 예컨대, 실리콘옥사이드, 실리콘나이트라이드 등의 물질로 형성될 수 있다.
상기 절연막(120) 상부는 상기 스위칭 소자(TFT)의 반도체층이 형성된다. 이러한 반도체층은 액티브층(10)과 액티브층(10) 상부의 오믹콘택층(20)을 포함한다. 액티브층(10)은 상기 게이트 전극(G)과 오버랩되도록 형성된다.
상기 오맥콘택층(20) 상부에는 게이트 전극(G)를 사이에 두고 서로 이격된 소오스 전극(S)과 드레인 전극(D)이 형성된다.
이렇게 스위칭 소자(TFT)가 형성된 기판(110) 상부는, 상기 스위칭 소자(TFT)를 커버하는 절연층(130)이 형성된다. 상기 절연층(130)은 제1 비아홀 및 제2 비아홀을 포함하여 각각 상기 드레인 전극(D)과 소오스 전극(D)를 노출시키며, 상기 제1 비아홀과 제2 비아홀에 각각 제1 비아(220) 및 제2 비아(230)가 형성된다.
상기 절연층(130) 상부에는 하부전극(140) 및 데이터 라인(DL)이 형성된다. 상기 하부전극(140) 및 데이터 라인(DL)은 제1 비아(220) 및 제2 비아(230)를 통해서 상기 드레인 전극(D)과 소오스 전극(D)과 각각 연결된다. 예컨대, 상기 하부전극(140) 및 데이터 라인(DL)은 알루미늄(Al), 몰리브덴(Mo), 크롬(Cr), 네오디뮴(Nd), 탄탈륨(Ta), 티타늄(Ti), 텅스텐(W), 구리(Cu), 은(Ag) 등의 단일 금속 또는 이들의 합금으로 형성될 수 있다.
상기 하부전극(140) 및 데이터 라인(DL)은 동일한 금속층을 패터닝하여 형성되며, 상기 하부전극(140)은 상기 스위칭 소자(TFT)의 드레인 전극(D)과 소오스 전극(S) 사이로 노출된 액티브층(10)을 커버한다. 따라서, 상부로부터 입사된 광이 액티브층에 도달하여 스위칭소자(TFT)의 오동작을 방지한다. 또한 하부전극(140)은 상부로부터 흡수되지 않고 도달한 광을 다시 상부로 반사시켜 광의 효율을 향상시킬 수 있다.
상기 하부전극(140) 상부에는 순차적으로 N형 반도체층(150), 진성 반도체층(160), P형 반도체층(170) 및 상부전극(180)이 형성된다. 상기 상부전극(180)은 투명한 도전성 물질 예컨대, 인듐틴옥사이드(ITO), 틴옥사이드(TO), 인듐징크옥사이드(IZO), 인듐틴징크옥사이드(ITZO) 등의 물질로 형성된다. 상기 하부전극(140), N형 반도체층(150), 진성 반도체층(160), P형 반도체층(170) 및 상부전극(180)은 광 다이오드(PD)를 정의한다.
상기 상부전극(180) 상부는 바이어스 라인(BL)이 형성되어 상기 광 다이오드(PD)에 바이어스 전압을 인가한다. 상기 상부전극(180)의 위치는 광 다이오드(PD)의 상부에서 다양하게 변경될 수 있다.
또는, 상기 상부전극(180)이 형성된 기판 상부에 평탄화층(도시안됨)이 형성되고, 상기 상부전극(180)은 상기 평탄화층(도시안됨) 상부 형성되고, 상기 평탄화층(도시안됨)에 형성된 비아를 통해서 상기 상부전극(180)과 전기적으로 연결될 수도 있다.
상기 광 다이오드(PD)의 투명전극(180) 또는 평탄화층(도시안됨) 상부에는 광변환층(210)이 형성될 수 있다. 상기 광변환층(210)은 입사된 엑스레이(X-ray)를 광 다이오드(PD)가 반응하는 파장의 빛으로 변환시킨다.
따라서, 본 실시예에 의하면, 스위칭 소자와 광 다이오드가 적층형으로 형성되어 단위 면적당 화소수를 향상시켜 엑스레이 검출기의 해상도를 향상시킬 수 있으며 또한 필팩터가 증가될 수 있다.
또한, 엑스레이 검출기의 광 다이오드의 하부전극과 스위칭 소자와 연결되는 데이터 라인을 동일 금속층으로부터 형성함으로써 공정수를 감소시킬 수 있다. 추가적으로, 금속층으로 형성되는 상기 광 다이오드의 하부전극이 스위칭 소자를 커버하여, 광 도달시 오작동을 일으킬 수 있는 스위칭 소자의 커버층을 별도로 필요로 하지 아니한다.
도 3은 도 1에서 도시된 박막트랜지스터 기판의 예시적인 또 다른 실시예에 의한 단면도이다. 도 3에서 도시된 박막트랜지스터 기판은 도 2에서 도시된 박막트랜지스터 기판과 누설전류차단층(190)을 제외하면 실질적으로 동일하다. 따라서, 동일한 구성요소는 동일한 참조부호를 병기하고, 중복되는 설명은 생략한다.
도 3을 참조하면, 본 발명의 예시적인 다른 실시예에 의한 박막트랜지스터 기판은 기판(110), 스위칭 소자(TFT), 절연층(130) 및 광 다이오드를 포함한다. 이러한 상기 광 다이오드는 하부전극(140), N형 반도체층(150), 진성 반도체층(160), P형 반도체층(170) 및 상부전극(180)을 포함한다.
매트릭스 형태로 배열되는 상기 광 다이오드의 상기 하부전극(140), N형 반 도체층(150), 진성 반도체층(160), P형 반도체층(170) 및 상부전극(180)은 노출된다. 이렇게 노출되는 N형 반도체층(150), 진성 반도체층(160), P형 반도체층(170)의 표면의 원자는 결합손이 결여되어 댕글링본드(dangling bond)가 형성되고, 이를 통해서 누설전류가 발생될 수 있다. 이러한 누설전류는 광 다이오드의 효율을 저하시킬 수 있다.
따라서, 본 실시예에 의한 박막트랜지스터 기판은 누설전류 차단층(190)을 더 포함한다. 상기 누설전류 차단층(190)은 예컨대, 질산화 실리콘(SiONx)층(191)을 포함하며, 누설전류 차단효과를 더욱 증대시키기 위해서 질화 실리콘(SiNx)층(192)를 더 포함할 수 있다.
도 4 내지 6 및 11은 도 2a에서 도시된 박막트랜지스터 기판을 형성하는 방법을 단계적으로 설명한 단면도들이다.
도 4를 참조하면, 스위칭 소자(TFT)가 형성된 기판(110) 상부에 절연층(130)을 형성하고, 상기 스위칭 소자(TFT)의 드레인 전극(D)과 소오스 전극(S)을 각각 노출시키는 제1 비아홀(220a)과 제2 비아홀(220b)을 형성한다.
도 5를 참조하면, 제1 비아홀(220a)과 제2 비아홀(220b)이 형성된 절연층(130)에 하부전극층(140a)을 형성한다. 예컨대, 상기 하부전극층(140a)은 광 반사율 및 전기 전도성이 우수한 금속으로 형성된다.
도 6을 참조하면, 상기 하부전극층(140a)이 패터닝되어 하부전극(140) 및 데이터라인(DL)이 형성된다. 상기 데이터 라인은 도 1에서 도시된 바와 같이, 제 1 방향으로 연장되고, 상기 하부전극(140)은 매트릭스 형상으로 배열되도록, 화소 영역 사이가 제거된다.
패터닝된 하부전극층 상부에는 순차적으로 N형 반도체층(150a), 진성 반도체층(160a), P형 반도체층(170a) 및 투명도전층(180a)이 형성된다. 진성 반도체층(160a)은 비정질 실리콘층 또는 미세결정질 실리콘으로 형성된다. 미세결정질 실리콘으로 이루어진 진성 반도체층(160a)은 플라즈마 화학기상증착 공정을 통해 형성될 수 있다. 특히, 미세결정질의 진성 반도체층(160a)을 빠른 증착 속도와 균일한 막 특성을 갖도록 형성하기 위하여, 분할전극 어셈블리를 구비한 플라즈마 화학기상증착 장치를 통해 진성 반도체층(160a)을 형성할 수 있다.
도 7은 본 발명의 일 실시예에 따른 플라즈마 화학기상증착 장치를 개략적으로 나타낸 도면이며, 도 8은 도 7에 도시된 분할전극 어셈블리를 나타낸 사시도이며, 도 9는 도 8에 도시된 분할전극 어셈블리를 구체적으로 나타낸 단면도이다.
도 7 내지 도 9를 참조하면, 플라즈마 화학기상증착 장치(400)는 챔버 몸체(410) 및 챔버 몸체(410) 내부에 플라즈마를 발생시키기 위한 분할 전극 어셈블리(430)를 포함한다.
분할전극 어셈블리(430)는 기판(110)을 지지하는 기판 지지대(440)와 대향하도록 설치된다. 분할전극 어셈블리(430)는 챔버 몸체(410) 내부에 플라즈마를 발생시키기 위한 복수의 정전압 전극들(432) 및 복수의 부전압 전극들(434)을 포함한다. 정전압 전극들(432)과 부전압 전극들(434)은 일정한 간격을 두고 서로 교대적으로 배열되는 선형 배열 구조로 설치될 수 있다. 이 외에도, 정전압 전극들(432) 과 부전압 전극들(434)은 매트릭스 형태의 배열 구조, 상호 교대적인 나선형 배열 구조, 상호 교대적인 동심원 배열 구조 등의 다양한 배열 구조를 가질 수 있다.
플라즈마 화학기상증착 장치(400)는 정전압 전극들(432) 및 부전압 전극들(434)에 전원을 인가하기 위한 메인 전원 공급부(450)를 더 포함할 수 있다. 메인 전원 공급부(450)에서 발생된 무선 주파수 전원은 임피던스 정합기(452)와 분배 회로(454)를 거쳐 정전압 전극들(432) 및 부전압 전극들(434)에 공급될 수 있다. 분배 회로(454)는 복수로 분할된 정전압 전극들(432) 및 부전압 전극들(434)이 병렬 구동될 수 있도록 메인 전원 공급부(450)로부터 제공되는 무선 주파수 전원을 정전압 전극들(432) 및 부전압 전극들(434)에 분배하여 공급한다. 바람직하게, 분배 회로(454)는 전류 균형 회로로 구성되어, 정전압 전극들(432) 및 부전압 전극들(434)에 공급되는 전류가 자동적으로 상호 균형을 이루도록 제어한다. 분배 회로(454)로부터 출력되는 정전압은 정전압 전극(432)에 공급되고, 정전압과 다른 위상을 갖는 부전압은 부전압 전극(434)에 공급된다. 이와 달리, 분배 회로(454)로부터 출력되는 정전압은 정전압 전극들(432)에 공급되는 반면, 부전압 전극들(434)은 공통으로 접지될 수 있다. 따라서, 메인 전원 공급부(450)로부터 공급되는 무선 주파수 전원에 의하여 정전압 전극(432)과 부전압 전극(434) 사이에 플라즈마가 발생된다.
정전압 전극들(432) 및 부전압 전극들(434)은 전극 장착판(436)에 장착될 수 있다. 전극 장착판(436)은 금속, 비금속 또는 이들의 혼합 물질로 형성될 수 있다. 전극 장착판(436)이 금속으로 형성된 경우에는 정전압 전극들(432) 및 부전압 전극들(434)과 전기적으로 절연된 구조가 적용되어야 한다.
전극 장착판(436)에는 복수의 제1 가스 분사홀들(438)이 형성될 수 있다. 제1 가스 분사홀들(438)은 원, 타원, 사각형, 삼각형, 다각형 등의 다양한 형상으로 형성될 수 있다. 제1 가스 분사홀들(438)은 정전압 전극(432)과 부전압 전극(434) 사이에 길이 방향을 따라 일정한 간격으로 형성될 수 있다. 이와 달리, 제1 가스 분사홀(438)은 정전압 전극(432)과 부전압 전극(434) 사이에 길이 방향을 따라 연장되는 슬릿 형상으로 형성될 수 있다. 또한, 정전압 전극들(432) 및 부전압 전극들(434)에는 복수의 제2 가스 분사홀들(439)이 형성될 수 있다. 제2 가스 분사홀들(439)은 제1 가스 분사홀들(438)과 마찬가지로, 정전압 전극(432) 및 부전압 전극(434)의 길이 방향을 따라 일정한 간격으로 형성되거나, 길이 방향을 따라 연장되는 슬릿 형상으로 형성될 수 있다.
따라서, 플라즈마 화학기상증착 장치(400)는 정전압 전극(432)과 부전압 전극(434) 사이에 형성된 제1 가스 분사홀들(438)을 통해 제1 반응가스를 공급하고, 정전압 전극들(432) 및 부전압 전극들(434)에 형성된 제2 가스 분사홀들(439)을 통해 상기 제1 반응가스와 다른 종류의 제2 반응가스를 챔버 몸체(410) 내부로 공급한다. 예를 들어, 제1 가스 분사홀들(438)을 통해 수소(H2) 등의 제1 반응가스가 공급되며, 제2 가스 분사홀들(439)을 통해 실란(SiH4) 등의 제2 반응가스가 공급된다.
정전압 전극(432)과 부전압 전극(434) 사이에 형성된 제1 가스분사홀들(438) 만을 통해 모든 종류의 반응가스들을 공급할 경우, 정전압 전극(432)과 부전압 전극(434) 사이에 형성되는 플라즈마로 인해 생성되는 라디컬들이 인접한 정전압 전극(432) 및 부전압 전극(434)에 달라붙게 되어 플라즈마 방전 효율 및 박막 증착율을 떨어뜨리는 문제가 발생될 수 있다. 그러나, 본 플라즈마 화학기상증착 장치(400)와 같이 반응 가스들의 공급 경로를 서로 달리하게 되면, 플라즈마로 인해 생성되는 라디컬들이 정전압 전극(432) 및 부전압 전극(434)의 하부 영역에서 생성되므로, 생성되는 라디컬들이 정전압 전극(432) 및 부전압 전극(434)에 증착되는 것을 억제할 수 있으며, 이를 통해, 플라즈마 방전 효율 및 박막 증착율을 향상시킬 수 있다. 한편, 플라즈마 화학기상증착 장치(400)는 전극 장착판(436)에 형성된 제1 가스 분사홀들(438)을 통해서만 반응가스들을 공급할 수도 있다.
분할전극 어셈블리(430)의 외측에는 가스공급 어셈블리(420)가 설치될 수 있다. 가스공급 어셈블리(420)는 외부의 가스 공급부(460)와 연결되는 가스 입구(422), 하나 이상의 가스 분배판(424) 및 복수의 가스 주입구들(426)을 포함할 수 있다. 이때, 가스 주입구들(426)은 분할전극 어셈블리(430)에 형성된 제1 및 제2 가스 분사홀들(438, 439)과 대응되게 형성된다. 따라서, 가스 공급부(460)로부터 가스 입구(422)를 통하여 입력된 반응 가스는 하나 이상의 가스 분배판(424)에 의해 고르게 분배되고, 가스 주입구들(426)과 그에 대응된 제1 및 제2 가스 분사홀들(438, 439)을 통하여 챔버 몸체(410)의 내부로 고르게 분사될 수 있다.
기판 지지대(440)는 플라즈마 발생 효율을 높이기 위하여 바이어스 전원 공급부(442)에 의해 바이어스될 수 있다. 예를 들어, 바이어스 전원 공급부(442)로 부터 출력되는 무선 주파수 전원은 임피던스 정합기(444)를 거쳐 기판 지지대(440)에 바이어스된다. 한편, 기판 지지대(440)는 두 개의 바이어스 전원 공급부로부터 서로 다른 무선 주파수 전원이 바이어스되는 이중 바이어스 구조를 가질 수 있다. 또한, 기판 지지대(440)는 접지와 연결되어 바이어스의 공급 없이 제로 포텐셜(zero potential)로 유지될 수 있다. 기판 지지대(440)는 기판(110)을 가열하기 위한 히터(미도시)를 포함할 수 있다.
한편, 기판 지지대(440)는 공정 효율을 높이기 위하여 이동 제어부(460)의 제어에 따라 기판(110)과 평행하게 선형 또는 회전 이동이 가능한 구조를 가질 수 있다. 이와 달리, 기판 지지대(440)는 챔버 몸체(410) 내부에 고정된 구조를 가질 수 있다.
플라즈마 화학기상증착 장치(400)는 가스 공급부(460)와 챔버 몸체(410) 사이에 설치되어, 챔버 몸체(410) 내부에 플라즈마를 공급하기 위한 원격 플라즈마 발생기(Remote Plasma Generator : RPG, 480)를 더 포함할 수 있다. 원격 플라즈마 발생기(480)는 가스 공급부(450)로부터 공급되는 반응 가스에 고주파 전력을 인가하여 플라즈마를 발생시킨다. 원격 플라즈마 발생기(480)에서 발생된 플라즈마는 가스공급 어셈블리(420)를 통하여 챔버 몸체(410)에 공급될 수 있다. 또한, 플라즈마 화학기상증착 장치(400)는 플라즈마 밀도를 높이기 위하여 레이저를 공급하는 레이저 공급기(미도시)를 더 포함할 수 있다.
도 7에는 기판 지지대(440)가 챔버 몸체(410)의 하부 영역에 설치되고 분할전극 어셈블리(430)가 챔버 몸체(410)의 상부 영역에 설치된 구조가 도시되어 있으 나, 이와 달리, 기판 지지대(440)가 상부에 설치되고 분할전극 어셈블리(430)가 하부에 설치된 구조를 가질 수도 있다.
이러한 구조를 갖는 플라즈마 화학기상증착 장치(400)에 따르면, 플라즈마 방전을 위한 전극을 복수의 정전압 전극들(432)과 복수의 부전압 전극들(434)이 일정한 간격으로 교대로 배열된 분할전극 구조로 형성함으로써, 대면적에 걸쳐 균일한 플라즈마를 발생시킬 수 있으며, 정전압 전극들(432)과 부전압 전극들(434)을 병렬 구동함에 있어서 자동적으로 전류 균형을 이루도록 함으로써, 대면적의 플라즈마를 보다 균일하게 발생 및 유지시킬 수 있다.
도 10a 및 10b는 각각 도 7 내지 9에서 도시된 플라즈마 화학기상증착 장치를 통해서 형성된 도 6의 진성 반도체층의 상부 및 측면부 SEM 사진이다.
일반적인 플라즈마 화학기상증착장치를 사용하여 미세결정질 실리콘을 포함하는 진성반도체층을 형성하는 경우, 기판 상부에 비정질 실리콘층이 먼저 형성되고, 점차적으로 미세결정질 실리콘층이 형성되어 바람직하지 않지만, 도 7 내지 9에서 도시된 플라즈마 화학기상증착장치를 이용하여 진성반도체층을 형성하는 경우 기판 상부에 미세결정질 실리콘층만을 형성할 수 있다.
도 11을 참조하면, 화소들의 경계영역 및 데이터라인(DL) 상부의 N형 반도체층(150a), 진성 반도체층(160a), P형 반도체층(170a) 및 투명도전층(180a)은 레이저 스크라이빙 공정을 통해서 제거될 수 있다. 이때, 레이저 스크라이빙 공정을 통해 형성된 N형 반도체층(150a), 진성 반도체층(160a), P형 반도체층(170a) 및 투명도전층(180a)의 측면에 데이지(damage)가 가해질 수 있다. 이러한 데미지를 치 유하고 측면으로 흐르는 누설전류를 감소시키기 위해서 식각액을 이용하여 상기 N형 반도체층(150a), 진성 반도체층(160a), P형 반도체층(170a) 및 투명도전층(180a)의 측면을 식각할 수 있다. 이때의 식각액은 플루오르화수소(Hydrogen Fluoride:HF)가 사용될 수 있다. 예컨대, 습식식각을 수행하지 않은 경우, 노이즈(누설전류)가 약 8 내지 5 LSB였으나, 습식식각을 수행한 경우 약 3LSB이하로 감소된다.
이후, 상기 투명도전층(180a) 상부에 바이어스 라인(BL)을 형성한다. 이때, 각 화소 사이의 영역과 각 화소 영역은 단차가 있으므로, 각 화소 사이의 영역을 메우는 평탄화층(도시안됨)이 더 형성될 수 있다. 이와 같이 평탄화층(도시안됨)을 형성하고, 상기 평탄화층 상부에 상기 투명도전층(180a)으로부터 형성된 상부전극과 비아롤 통해서 전기적으로 연결된 바이어스 라인(BL)을 형성할 수도 있다.
다시 도 3을 참조하면, 광 다이오드 측면의 누설전류를 더욱 감소시키기 위해서 바이어스 라인(LB)이 형성된 광 다이오드의 측면에 순차적으로 질산화 실리콘층 및 질화 실리콘층을 더 형성할 수 있다.
앞서 설명한 본 발명의 상세한 설명에서는 본 발명의 바람직한 실시예들을 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자 또는 해당 기술분야에 통상의 지식을 갖는 자라면 후술될 특허청구범상부 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
도 1은 본 발명의 예시적인 일 실시예에 의한 엑스레이 검출장치를 위한 박막트랜지스터 기판을 나타낸 평면도이다.
도 2a는 도 1에서 도시된 박막트랜지스터 기판의 예시적인 일 실시예에 의한 단면도이다.
도 2b는 도 1에서 도시된 박막트랜지스터 기판의 예시적인 다른 실시예에 의한 단면도이다.
도 3은 도 1에서 도시된 박막트랜지스터 기판의 예시적인 또 다른 실시예에 의한 단면도이다.
도 4 내지 6 및 11은 도 2a에서 도시된 박막트랜지스터 기판을 형성하는 방법을 단계적으로 설명한 단면도들이다.
도 7은 본 발명의 일 실시예에 따른 플라즈마 화학기상증착 장치를 개략적으로 나타낸 도면이다.
도 8은 도 7에 도시된 분할전극 어셈블리를 나타낸 사시도이다.
도 9는 도 8에 도시된 분할전극 어셈블리를 구체적으로 나타낸 단면도이다.
도 10a 및 10b는 각각 도 7 내지 9에서 도시된 플라즈마 화학기상증착 장치를 통해서 형성된 도 6의 진성 반도체층의 상부 및 측면부 SEM 사진이다.
<도면의 주요 부분에 대한 부호의 설명>
100: 박막트랜지스터 기판 10: 액티브층
20: 오믹콘택층 110: 기판
120: 게이트 절연막 130: 절연막
140: 하부전극 150: n형 반도체층
160: 진성 반도체층 170: p형 반도체층
180: 상부전극 190: 누설전류차단층
191: 질산화 실리콘(SiONx)층 192: 질화 실리콘(SiNx)층
210: 광변환층 220: 제1 비아
230: 제2 비아
Claims (15)
- 매트릭스 형상으로 배열된 다수의 화소 영역을 갖는 기판;상기 각 화소 영역에 형성된 스위칭소자;상기 스위칭소자를 덮도록 상기 기판 상부에 형성된 절연층; 및상기 스위칭 소자와 전기적으로 연결되며 상기 스위칭 소자 상부에 배치되도록 상기 절연층 상부에 형성된 광 다이오드를 포함하는 엑스레이 검출기용 박막 트랜지스터 기판.
- 제1항에 있어서,상기 스위칭 소자는,제1 방향으로 연장된 게이트 라인으로부터, 상기 제1 방향과 상이한 제2 방향으로 돌출되도록 상기 기판 상부에 형성된 게이트 전극;상기 게이트 전극을 커버하도록 형성된 게이트 절연층 상부에 형성된 반도체층; 및상기 반도체층 상부에 서로 이격되도록 형성된 소오스 전극 및 드레인 전극을 포함하는 것을 특징으로 하는 엑스레이 검출기용 박막 트랜지스터 기판.
- 제2항에 있어서,상기 광 다이오드는,상기 드레인 전극과 연결되도록 상기 절연층 상부에 형성된 하부전극;상기 하부전극 상부에 형성된 N형 반도체층;상기 N형 반도체층 상부에 형성된 진성 반도체층;상기 진성 반도체층 상부에 형성된 P형 반도체층; 및상기 P형 반도체층 상부에 형성된 상부전극을 포함하는 것을 특징으로 하는 엑스레이 검출기용 박막 트랜지스터 기판.
- 제3항에 있어서,상기 진성 반도체층은 비정질 실리콘층 또는 미세결정질 실리콘층들을 포함하는 것을 특징으로 하는 엑스레이 검출기용 박막 트랜지스터 기판.
- 제3항에 있어서,상기 하부전극은 금속을 포함하고, 상기 상부전극은 투명한 도전성 물질을 포함하는 것을 특징으로 하는 엑스레이 검출기용 박막 트랜지스터 기판.
- 제3항에 있어서,상기 하부전극과 동일한 금속층으로부터 형성되고, 상기 소오스 전극과 전기적으로 연결되며 상기 제2 방향으로 연장된 데이터 라인; 및상기 상부전극과 전기적으로 연결되도록 상기 상부전극 상부에 형성된 바이어스 라인을 더 포함하는 것을 특징으로 하는 엑스레이 검출기용 박막 트랜지스터 기판.
- 제3항에 있어서,측면이 노출된 상기 N형 반도체층, 상기 진성 반도체층 및 상기 P형 반도체층을 커버하는 누설전류 차단층을 더 포함하는 것을 특징으로 하는 엑스레이 검출기용 박막 트랜지스터 기판.
- 제7항에 있어서,상기 누설전류 차단층은,측면이 노출된 상기 N형 반도체층, 상기 진성 반도체층 및 상기 P형 반도체층과 접하는 질산화 실리콘(SiONx)층; 및상기 질산화 실리콘층 상부에 형성된 질화 실리콘(SiNx)층을 포함하는 것을 특징으로 하는 엑스레이 검출기용 박막 트랜지스터 기판.
- 매트릭스 형상으로 배열된 다수의 화소 영역을 갖는 기판의 각 화소 영역에 스위칭 소자를 형성하는 단계;상기 스위칭 소자를 커버하도록 상기 기판 상부 절연층을 형성하는 단계;상기 절연층을 식각하여 상기 스위칭 소자의 소오스 전극 및 드레인 전극의 일부를 노출시키는 비아홀을 형성하는 단계;상기 절연층 상부에 금속층을 형성하는 단계;상기 금속층을 패터닝하여 상기 소오스 전극과 전기적으로 연결된 데이터 라인 및 상기 드레인 전극과 전기적으로 연결된 하부전극을 형성하는 단계;상기 데이터 라인 및 하부전극이 형성된 기판 상부에 N형 반도체층을 형성하는 단계;상기 N형 반도체층 상부에 진성 반도체층을 형성하는 단계;상기 진성 반도체층 상부에 P형 반도체층을 형성하는 단계;상기 P형 반도체층 상부에 투명도전층을 형성하는 단계; 및상기 화소 영역의 경계부에 형성된 상기 투명도전층, 상기 P형 반도체층, 상기 진성 반도체층, 상기 N형 반도체층을 제거하는 단계를 포함하는 엑스레이 검출기용 박막 트랜지스터 기판 제조방법.
- 제9항에 있어서,상기 진성 실리콘층을 형성하는 단계는,서로 교대로 배치된 복수의 정전압 전극들과 복수의 부전압 전극들을 포함하는 분할전극 어셈블리를 구비한 플라즈마 화학기상증착 장치에서 진행되는 것을 특징으로 하는 엑스레이 검출기용 박막 트랜지스터 기판의 제조 방법.
- 제9항에 있어서,상기 화소 영역의 경계부에 형성된 상기 투명도전층, 상기 P형 반도체층, 상기 진성 반도체층, 상기 N형 반도체층을 제거하는 단계는, 상기 화소 영역 경계부 에 레이저를 조사하는 단계를 포함하는 것을 특징으로 하는 엑스레이 검출기용 박막 트랜지스터 기판 제조방법.
- 제11항에 있어서,상기 화소 영역의 경계부에 형성된 상기 투명도전층, 상기 P형 반도체층, 상기 진성 반도체층, 상기 N형 반도체층을 제거하는 단계는, 레이저를 조사한 후, 노출된 측면을 식각액으로 식각하는 단계를 더 포함하는 것을 특징으로 하는 엑스레이 검출기용 박막 트랜지스터 기판 제조방법.
- 제12항에 있어서,상기 식각액은 플루오르화 수소(Hydrogen Fluoride, HF)를 포함하는 것을 특징으로 하는 엑스레이 검출기용 박막 트랜지스터 기판 제조방법.
- 제9항에 있어서,질산화 실리콘(SiONx)층을 형성하여, 상기 화소 영역의 경계부를 통해서 노출된 상기 P형 반도체층, 상기 진성 반도체층 및 상기 N형 반도체층을 커버하는 단계를 더 포함하는 것을 특징으로 하는 엑스레이 검출기용 박막 트랜지스터 기판 제조방법.
- 제14에 있어서,상기 질화 실리콘(SiNx)층을 상기 질산화 실리콘층 상부에 형성하는 단계를 더 포함하는 것을 특징으로 하는 엑스레이 검출기용 박막 트랜지스터 기판 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020090001829A KR20100082498A (ko) | 2009-01-09 | 2009-01-09 | 엑스레이 검출기를 위한 박막 트랜지스터 기판 및 이의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020090001829A KR20100082498A (ko) | 2009-01-09 | 2009-01-09 | 엑스레이 검출기를 위한 박막 트랜지스터 기판 및 이의 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20100082498A true KR20100082498A (ko) | 2010-07-19 |
Family
ID=42642566
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020090001829A KR20100082498A (ko) | 2009-01-09 | 2009-01-09 | 엑스레이 검출기를 위한 박막 트랜지스터 기판 및 이의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20100082498A (ko) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105789365A (zh) * | 2014-12-22 | 2016-07-20 | 中国科学院微电子研究所 | 半导体器件 |
| CN109427837A (zh) * | 2017-09-05 | 2019-03-05 | 乐金显示有限公司 | 用于数字x射线检测器的阵列基板及其制造方法 |
| CN111081724A (zh) * | 2018-10-18 | 2020-04-28 | 乐金显示有限公司 | 薄膜晶体管阵列基板和包含其的数字x射线检测器 |
| KR20200043793A (ko) * | 2018-10-18 | 2020-04-28 | 엘지디스플레이 주식회사 | 고해상도 디지털 엑스레이 검출기용 박막 트랜지스터 어레이 기판 및 이를 포함하는 고해상도 디지털 엑스레이 검출기 |
| CN112992943A (zh) * | 2019-12-13 | 2021-06-18 | 乐金显示有限公司 | 薄膜晶体管阵列基板及其制造方法和数字x射线探测器装置 |
| US11296170B2 (en) | 2019-11-27 | 2022-04-05 | Samsung Electronics Co., Ltd. | Display panels and display devices |
-
2009
- 2009-01-09 KR KR1020090001829A patent/KR20100082498A/ko active IP Right Grant
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105789365A (zh) * | 2014-12-22 | 2016-07-20 | 中国科学院微电子研究所 | 半导体器件 |
| CN109427837A (zh) * | 2017-09-05 | 2019-03-05 | 乐金显示有限公司 | 用于数字x射线检测器的阵列基板及其制造方法 |
| KR20190026311A (ko) * | 2017-09-05 | 2019-03-13 | 엘지디스플레이 주식회사 | 엑스레이 검출기용 어레이 기판과 이를 포함하는 엑스레이 검출기 및 그 제조 방법 |
| CN111081724A (zh) * | 2018-10-18 | 2020-04-28 | 乐金显示有限公司 | 薄膜晶体管阵列基板和包含其的数字x射线检测器 |
| KR20200043793A (ko) * | 2018-10-18 | 2020-04-28 | 엘지디스플레이 주식회사 | 고해상도 디지털 엑스레이 검출기용 박막 트랜지스터 어레이 기판 및 이를 포함하는 고해상도 디지털 엑스레이 검출기 |
| CN111081715A (zh) * | 2018-10-18 | 2020-04-28 | 乐金显示有限公司 | 薄膜晶体管阵列基板和包括其的数字x射线检测器 |
| CN111081715B (zh) * | 2018-10-18 | 2024-03-22 | 乐金显示有限公司 | 薄膜晶体管阵列基板和包括其的数字x射线检测器 |
| CN111081724B (zh) * | 2018-10-18 | 2024-05-14 | 乐金显示有限公司 | 薄膜晶体管阵列基板和包含其的数字x射线检测器 |
| US11296170B2 (en) | 2019-11-27 | 2022-04-05 | Samsung Electronics Co., Ltd. | Display panels and display devices |
| CN112992943A (zh) * | 2019-12-13 | 2021-06-18 | 乐金显示有限公司 | 薄膜晶体管阵列基板及其制造方法和数字x射线探测器装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110444553B (zh) | 感光装置及其制造方法、探测基板和阵列基板 | |
| US10475824B2 (en) | Display panel, its manufacturing method, and display device | |
| JP4484440B2 (ja) | 撮像アレイ及びその製造方法 | |
| KR20100082498A (ko) | 엑스레이 검출기를 위한 박막 트랜지스터 기판 및 이의 제조방법 | |
| CN110137084B (zh) | 薄膜晶体管及其制备方法、电子装置基板及电子装置 | |
| US20150179686A1 (en) | Method of manufacturing a tft-lcd array substrate | |
| US6777685B2 (en) | Imaging array and methods for fabricating same | |
| US20150104910A1 (en) | Tft flat sensor and manufacturing method therefor | |
| JP4600964B2 (ja) | ゲーテッドフォトダイオードを有する固体イメージャ及びその製造方法 | |
| KR20190026312A (ko) | 엑스레이 검출기용 어레이 기판과 이를 포함하는 엑스레이 검출기 및 그 제조 방법 | |
| US20130306873A1 (en) | Radiation detecting panel | |
| KR20120075048A (ko) | 박막 트랜지스터 기판 및 이의 제조 방법 | |
| WO2018025820A1 (ja) | 撮像パネル及びその製造方法 | |
| US20150171135A1 (en) | Radiation detecting panel | |
| JP2004006781A (ja) | 撮影アレイ及びその製造方法 | |
| KR101674207B1 (ko) | 엑스레이 검출기 | |
| US20050082492A1 (en) | Image detector with tandem-gate TFT | |
| US7161640B2 (en) | Shield junction thin film transistor structure | |
| US9935152B2 (en) | X-ray detector having improved noise performance | |
| KR101109579B1 (ko) | 엑스레이 검출기용 박막 트랜지스터 기판 및 이의 제조 방법 | |
| CN112582342A (zh) | 阵列基板的制作方法 | |
| JP7466624B2 (ja) | 光検出装置 | |
| US20010022361A1 (en) | Thin film transistor, and manufacturing method thereof | |
| JP2011066280A (ja) | 光マトリックスデバイスの製造方法 | |
| CN210073850U (zh) | 阵列基板及显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| NORF | Unpaid initial registration fee |