CN109087928B - 光电探测基板及其制备方法、光电探测装置 - Google Patents

光电探测基板及其制备方法、光电探测装置 Download PDF

Info

Publication number
CN109087928B
CN109087928B CN201810931892.5A CN201810931892A CN109087928B CN 109087928 B CN109087928 B CN 109087928B CN 201810931892 A CN201810931892 A CN 201810931892A CN 109087928 B CN109087928 B CN 109087928B
Authority
CN
China
Prior art keywords
layer
electrode
thin film
film transistor
doping
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810931892.5A
Other languages
English (en)
Other versions
CN109087928A (zh
Inventor
黄睿
杨昕
周天民
吴慧利
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201810931892.5A priority Critical patent/CN109087928B/zh
Publication of CN109087928A publication Critical patent/CN109087928A/zh
Priority to US16/542,441 priority patent/US10868060B2/en
Application granted granted Critical
Publication of CN109087928B publication Critical patent/CN109087928B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14616—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor characterised by the channel of the transistor, e.g. channel having a doping gradient
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14658—X-ray, gamma-ray or corpuscular radiation imagers
    • H01L27/14659—Direct radiation imagers structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14658—X-ray, gamma-ray or corpuscular radiation imagers
    • H01L27/14663—Indirect radiation imagers, e.g. using luminescent members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14692—Thin film technologies, e.g. amorphous, poly, micro- or nanocrystalline silicon

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Nanotechnology (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本发明提供了一种光电探测基板及其制造方法、光电探测装置。光电探测基板包括共面结构的薄膜晶体管和光电二极管，所述薄膜晶体管为垂直沟道结构。本发明通过将垂直沟道结构的薄膜晶体管和光电二极管构成共面结构，有效减小了光电探测基板的整体厚度，减少了由应力引起的基板形变，避免了基板形变带来的损伤，提高了产品良品率。同时，由于采用共面结构，因而薄膜晶体管和光电二极管可以同步制备，减少了构图工艺次数，简化了制备流程，降低了生产成本。此外，由于垂直沟道结构薄膜晶体管占用面积小，能够使得光电二极管的感光面积得以增加，因而可以提高探测效率，提高产品分辨率。

Description

光电探测基板及其制备方法、光电探测装置
技术领域
本发明涉及探测技术领域，具体涉及一种光电探测基板及其制备方法、光电探测装置。
背景技术
光电探测广泛应用于医疗、安全、无损检测等领域，在国计民生中日益发挥着重要作用，例如，近期出现的X射线数字照相(Digital Radio Graphy)技术，在医疗影像检测、工业生产安全检测、天文探测、高能离子检测、环境安全探测等领域得到广泛应用。X射线数字照相技术可分为直接转换型(Direct DR)和间接转换型(Indirect DR)，由于间接转换型X射线数字照相技术具有开发成熟、成本相对低、器件稳定性好等优势，因此得到了广泛的研究。
间接转换型X射线数字照相装置的主体结构包括光电探测基板和闪烁层，光电探测基板包括薄膜晶体管(Thin Film Transistor，TFT)和光电二极管(Photo Diode，PD)，在X射线照射下，闪烁层(与荧光体层)将X射线光子转换为可见光，光电二极管将可见光转换为电信号，薄膜晶体管读取电信号并将电信号输出得到显示图像。
目前，现有光电探测基板通常将光电二极管构建在薄膜晶体管之上，以增加光电二极管的感光面积，提高探测效率。但经本申请发明人研究发现，光电二极管设置在薄膜晶体管之上的布局使得整体结构较厚，受应力影响易发生基板形变，导致膜层受损，造成良品率较低。此外，薄膜晶体管和光电二极管的叠层结构需要依次制备薄膜晶体管和光电二极管，构图工艺次数多，制备流程复杂繁琐，生产成本较高。
发明内容
本发明实施例所要解决的技术问题是，提供一种光电探测基板及其制备方法、光电探测装置，以克服现有结构存在良品率较低和生产成本较高等缺陷。
为了解决上述技术问题，本发明实施例提供了一种光电探测基板，包括共面结构的薄膜晶体管和光电二极管，所述薄膜晶体管为垂直沟道结构。
可选地，所述薄膜晶体管包括栅电极、有源层、第一电极和第二电极；所述光电二极管包括第一掺杂层、吸收层和第二掺杂层；所述薄膜晶体管的有源层与所述光电二极管的吸收层同层设置，且通过一次构图工艺形成。
可选地，所述光电二极管还包括与所述第一掺杂层连接的下电极、与所述第二掺杂层连接的上电极以及与所述上电极连接的电极引线；所述光电二极管的下电极与所述薄膜晶体管的第一电极同层设置，且通过一次构图工艺形成；所述光电二极管的电极引线与所述薄膜晶体管的第二电极同层设置，且通过一次构图工艺形成。
可选地，所述薄膜晶体管还包括在所述第一电极与有源层之间建立连接的第一接触层和在所述第二电极与有源层之间建立连接的第二接触层；所述薄膜晶体管的第二接触层与所述光电二极管的第二掺杂层同层设置，且通过一次构图工艺形成；所述薄膜晶体管的第一电极和所述光电二极管的下电极通过所述第一接触层连接。
可选地，所述第一电极包括漏电极，第二电极包括源电极，所述第一掺杂层包括P型掺杂半导体，第二掺杂层包括N型掺杂半导体。
可选地，所述薄膜晶体管包括：
基底；
设置在所述基底上的第一接触层；
设置在所述基底上且与所述第一接触层连接的第一电极，所述第一电极与光电二极管的下电极同层设置，且通过所述第一接触层连接；
覆盖所述第一接触层和第一电极的第一绝缘层，其上开设有暴露出所述第一接触层的第二过孔；
设置在所述第一绝缘层上的有源层，所述有源层通过所述第二过孔与第一接触层连接，所述有源层与光电二极管的吸收层同层设置；
设置在所述有源层上的第二接触层，所述第二接触层与光电二极管的第二掺杂层同层设置；
覆盖所述有源层和第二接触层的第二绝缘层；
设置在所述第二绝缘层上的栅电极，所述栅电极位于有源层的侧壁位置；
覆盖所述栅电极的第三绝缘层，其上开设有暴露出所述第二接触层的第三过孔；
设置在所述第三绝缘层上的第二电极，所述第二电极通过所述第三过孔与第二接触层连接，所述第二电极与光电二极管的电极引线同层设置；
覆盖所述第二电极的第四绝缘层。
可选地，所述光电二极管包括：
基底；
设置在所述基底上且与薄膜晶体管的第一接触层连接的下电极，所述下电极与薄膜晶体管的第一电极同层设置；
覆盖所述下电极的第一绝缘层，其上开设有暴露出所述下电极的第一过孔；
设置在所述第一绝缘层上的第一掺杂层，所述第一掺杂层通过所述第一过孔与下电极连接；
设置在所述第一掺杂层上的吸收层，所述吸收层与薄膜晶体管的有源层同层设置；
设置在所述吸收层上的第二掺杂层，所述第二掺杂层与薄膜晶体管的第二接触层同层设置；
设置在所述第二掺杂层上的上电极，所述上电极在基底上的正投影小于所述吸收层在基底上的正投影，且位于所述吸收层在基底上的正投影范围内；
覆盖所述上电极、第二掺杂层、吸收层和第一掺杂层的第二绝缘层；
覆盖所述第二绝缘层的第三绝缘层，其上开设有暴露出所述上电极的第四过孔；
设置在所述第三绝缘层上的电极引线，所述电极引线通过所述第四过孔与上电极连接，所述电极引线与薄膜晶体管的第二电极同层设置；
覆盖所述电极引线的第四绝缘层。
可选地，所述共面结构的薄膜晶体管和光电二极管包括：
基底；
设置在所述基底上的第一接触层；
设置在所述基底上且分别与所述第一接触层连接的第一电极和下电极；
覆盖所述第一电极、下电极和第一接触层的第一绝缘层，其上开设有暴露出所述下电极的第一过孔和暴露出所述第一接触层的第二过孔；
设置在所述第一绝缘层上的第一掺杂层，所述第一掺杂层通过所述第一过孔与下电极连接；
设置在所述第一绝缘层上的有源层和设置在所述第一掺杂层上的吸收层，所述有源层通过所述第二过孔与第一接触层连接；
设置在所述有源层上的第二接触层和设置在所述吸收层上的第二掺杂层；
设置在所述第二掺杂层上的上电极，所述上电极在基底上的正投影小于所述吸收层在基底上的正投影，且位于所述吸收层在基底上的正投影范围内；
覆盖所述有源层、第二接触层、上电极、第二掺杂层、吸收层和第一掺杂层的第二绝缘层；
设置在所述第二绝缘层上的栅电极，所述栅电极位于有源层的侧壁位置；
覆盖所述栅电极的第三绝缘层，其上开设有暴露出所述第二接触层的第三过孔和暴露出所述上电极的第四过孔；
设置在所述第三绝缘层上的第二电极和电极引线，所述第二电极通过所述第三过孔与第二接触层连接，所述电极引线通过所述第四过孔与上电极连接；
覆盖所述第二电极和电极引线的第四绝缘层。
本发明实施例还提供了一种光电探测装置，包括上述的光电探测基板。
本发明实施例还提供了一种光电探测基板的制备方法，包括：
在基底上通过同一次制备过程形成共面结构的薄膜晶体管和光电二极管，所述薄膜晶体管为垂直沟道结构。
可选地，在基底上通过同一次制备过程形成共面结构的薄膜晶体管和光电二极管，包括：
在基底上形成薄膜晶体管的第一接触层和第一电极，以及光电二极管的下电极和第一掺杂层，所述第一电极和下电极同层设置且通过一次构图工艺形成；
形成薄膜晶体管的有源层和第二接触层，以及光电二极管的吸收层、第二掺杂层和上电极，所述有源层和吸收层同层设置且通过一次构图工艺形成；
形成薄膜晶体管的栅电极和第二电极，以及光电二极管的电极引线，所述第二电极和电极引线同层设置且通过一次构图工艺形成。
可选地，在基底上形成薄膜晶体管的第一接触层和第一电极，以及光电二极管的下电极和第一掺杂层，包括：
在基底上形成第一接触层；
形成第一电极和下电极，所述第一电极和下电极相互邻近的一端分别与所述第一接触层连接；
形成覆盖所述第一电极和下电极的第一绝缘层，其上开设有暴露出所述下电极的第一过孔；
在所述第一绝缘层上形成第一掺杂层，所述第一掺杂层通过所述第一过孔与所述下电极连接。
可选地，形成薄膜晶体管的有源层和第二接触层，以及光电二极管的吸收层、第二掺杂层和上电极，包括：
在所述第一绝缘层上形成暴露出所述第一接触层的第二过孔；
通过构图工艺形成薄膜晶体管的有源层和第二接触层，以及光电二极管的吸收层、第二掺杂层和上电极；所述有源层通过所述第二过孔与第一接触层连接，第二接触层设置在有源层上，所述吸收层设置在第一掺杂层上，所述第二掺杂层设置在吸收层上，所述上电极设置在第二掺杂层上。
可选地，通过构图工艺形成薄膜晶体管的有源层和第二接触层，以及光电二极管的吸收层、第二掺杂层和上电极，包括：
依次沉积本征层薄膜、第二掺杂层薄膜和透明导电薄膜；
通过第一次构图工艺对所述本征层薄膜、第二掺杂层薄膜和透明导电薄膜进行构图，形成薄膜晶体管的有源层和第二接触层，以及光电二极管的吸收层和第二掺杂层，所述有源层通过所述第二过孔与第一接触层连接，第二接触层设置在有源层上，所述吸收层设置在第一掺杂层上，所述第二掺杂层设置在吸收层上，所述第二接触层和第二掺杂层上覆盖透明导电薄膜；
通过第二次构图工艺对覆盖第二接触层和第二掺杂层的透明导电薄膜进行构图，去除第二接触层上的透明导电薄膜，使得第二掺杂层上的透明导电薄膜向内缩进，在第二掺杂层上形成上电极。
可选地，形成薄膜晶体管的栅电极和第二电极，以及光电二极管的电极引线，包括：
依次沉积绝缘层薄膜和金属薄膜，通过构图工艺形成第二绝缘层和栅电极，所述栅电极位于所述有源层的侧壁位置；
形成覆盖所述栅电极的第三绝缘层，所述第三绝缘层上开设有暴露出所述第二接触层的第三过孔和暴露出所述上电极的第四过孔；
在所述第三绝缘层上形成第二电极和电极引线，所述第二电极通过所述第三过孔与第二接触层连接，所述电极引线通过所述第四过孔与上电极连接。
本发明实施例提供了一种光电探测基板及其制备方法、光电探测装置，通过将垂直沟道结构的薄膜晶体管和光电二极管构成共面结构，有效减小了光电探测基板的整体厚度，减少了由应力引起的基板形变，避免了基板形变带来的损伤，提高了产品良率。同时，由于采用共面结构，因而薄膜晶体管和光电二极管可以同步制备，减少了构图工艺次数，简化了制备流程，降低了生产成本。此外，由于垂直沟道结构薄膜晶体管占用面积小，能够使得光电二极管的感光面积得以增加，因而可以提高探测效率，提高产品分辨率。本发明实施例光电探测基板可以作为X射线数字照相装置、指纹识别装置或图像识别装置的基板，具有广泛的应用前景。
当然，实施本发明的任一产品或方法并不一定需要同时达到以上所述的所有优点。本发明的其它特征和优点将在随后的说明书实施例中阐述，并且，部分地从说明书实施例中变得显而易见，或者通过实施本发明而了解。本发明实施例的目的和其他优点可通过在说明书、权利要求书以及附图中所特别指出的结构来实现和获得。
附图说明
附图用来提供对本发明技术方案的进一步理解，并且构成说明书的一部分，与本申请的实施例一起用于解释本发明的技术方案，并不构成对本发明技术方案的限制。附图中各部件的形状和大小不反映真实比例，目的只是示意说明本发明内容。
图1为本发明实施例光电探测基板的结构示意图；
图2为本发明形成第一接触层图案后的示意图；
图3为本发明形成第一电极和下电极图案后的示意图；
图4为本发明形成开设有第一过孔的第一绝缘层图案后的示意图；
图5为本发明形成第一掺杂层图案后的示意图；
图6为本发明形成第一绝缘层上的第二过孔图案后的示意图；
图7为本发明形成有源层和吸收层图案后的示意图；
图8为本发明形成上电极图案后的示意图；
图9为本发明形成栅电极图案后的示意图；
图10为本发明形成第三绝缘层图案后的示意图；
图11为本发明形成第二电极和电极引线图案后的示意图。
附图标记说明:
10—基底； 11—第一接触层； 12—第一电极；
13—第一绝缘层； 14—有源层； 15—第二接触层；
16—第二绝缘层； 17—栅电极； 18—第三绝缘层；
19—第二电极； 20—第四绝缘层； 21—下电极；
22—第一掺杂层； 23—吸收层； 24—第二掺杂层；
25—上电极； 26—电极引线。
具体实施方式
下面结合附图和实施例对本发明的具体实施方式作进一步详细描述。以下实施例用于说明本发明，但不用来限制本发明的范围。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互任意组合。
为了克服现有薄膜晶体管和光电二极管叠层结构存在良品率较低和生产成本较高等缺陷，本发明实施例提供了一种光电探测基板，光电探测基板的主体结构包括共面结构的薄膜晶体管和光电二极管，薄膜晶体管为垂直沟道结构。本发明实施例中，薄膜晶体管和光电二极管为共面结构是指薄膜晶体管和光电二极管两者并列设置，形成处于同一水平面上的结构，该水平面是平行于基板的平面。垂直沟道结构的薄膜晶体管是指源电极和漏电极分别设置在有源层的上方和下方，即沿远离基底表面的方向，漏电极、有源层和源电极依次叠设。
本实施例所提供的光电探测基板，通过将垂直沟道结构的薄膜晶体管和光电二极管构成共面结构，有效减小了光电探测基板的整体厚度，减少了由应力引起的基板形变，避免了基板形变带来的损伤，提高了产品良品率。同时，由于采用共面结构，因而薄膜晶体管和光电二极管可以同步制备，减少了构图工艺次数，简化了制备流程，降低了生产成本。此外，由于垂直沟道结构薄膜晶体管占用面积小，能够使得光电二极管的感光面积得以增加，因而可以提高探测效率，提高产品分辨率。本发明实施例光电探测基板既可以作为X射线数字照相装置的基板，也可以作为指纹识别装置的基板，还可以作为图像识别装置的基板，具有广泛的应用前景。
图1为本发明实施例光电探测基板的结构示意图。如图1所示，光电探测基板的结构包括在基底10上同步制备形成共面结构的垂直沟道薄膜晶体管和光电二极管，薄膜晶体管包括栅电极17、有源层14、第一电极12和第二电极19，光电二极管包括下电极21、上电极25、第一掺杂层22、第二掺杂层24以及介于两者之间的吸收层(也称本征层)23，薄膜晶体管的第一电极12与光电二极管的下电极21电连接。
进一步地，薄膜晶体管还包括第一接触层11和第二接触层15，第一接触层11设置在有源层14的下方，用于建立第一电极12与有源层14之间的连接，第二接触层15设置在有源层14的上方，用于建立第二电极19与有源层14之间的连接。光电二极管还包括电极引线26，电极引线26与上电极25连接，上电极25与第二掺杂层24连接，下电极21与第一掺杂层22连接。
如图1所示，同步制备的薄膜晶体管和光电二极管中，薄膜晶体管的第一电极12与光电二极管的下电极21同层设置，且通过一次构图工艺形成，同时通过第一接触层11建立电连接。薄膜晶体管的有源层14与光电二极管的吸收层23同层设置，且通过一次构图工艺形成。薄膜晶体管的第二接触层15与光电二极管的第二掺杂层24同层设置，且通过一次构图工艺形成。薄膜晶体管的第二电极19与光电二极管的电极引线26同层设置，且通过一次构图工艺形成。
下面分别从薄膜晶体管和光电二极管的角度详细说明两者的结构。
如图1所示，薄膜晶体管包括：
基底10；
设置在基底10上的第一接触层11；
设置在基底10上且一端与第一接触层11连接的第一电极12；
覆盖第一接触层11和第一电极12的第一绝缘层13，其上开设有暴露出第一接触层11的第二过孔；
设置在第一绝缘层13上的有源层14，有源层14通过第二过孔与第一接触层11连接；
设置在有源层14上的第二接触层15；
覆盖有源层14和第二接触层15的第二绝缘层16；
设置在第二绝缘层16上的栅电极17，栅电极17位于有源层14的侧壁位置；
覆盖栅电极17的第三绝缘层18，其上开设有暴露出第二接触层15的第三过孔；
设置在第三绝缘层18上的第二电极19，第二电极19通过第三过孔与第二接触层15连接；
覆盖第二电极19的第四绝缘层20。
其中，第一接触层11、有源层14和第二接触层15依次叠设，第一电极12通过第一接触层11与有源层14连接，第二电极19通过第二接触层15与有源层14连接，栅电极17设置在有源层14两侧的侧壁上，形成垂直沟道结构的薄膜晶体管。本发明实施例中，第一电极12为漏电极，第二电极19为源电极，第一接触层11和第二接触层15为N型掺杂半导体。实际实施时，也可以是第一电极为源电极、第二电极为漏电极，第一接触层11和第二接触层15也可以采用P型掺杂半导体，半导体可以是非晶硅或多晶硅。
如图1所示，光电二极管包括：
基底10；
设置在基底10上的下电极21，下电极21的一端与第一接触层11连接；
覆盖下电极21的第一绝缘层13，其上开设有暴露出下电极21的第一过孔；
设置在第一绝缘层13上的第一掺杂层22，第一掺杂层22通过第一过孔与下电极21连接；
设置在第一掺杂层22上的吸收层23；
设置在吸收层23上的第二掺杂层24；
设置在第二掺杂层24上的上电极25；
覆盖上电极25、第二掺杂层24、吸收层23和第一掺杂层22的第二绝缘层16；
覆盖第二绝缘层16的第三绝缘层18，其上开设有暴露出上电极25的第四过孔；
设置在第三绝缘层18上的电极引线26，电极引线26通过第四过孔与上电极25连接；
覆盖电极引线26的第四绝缘层20。
其中，第一掺杂层22、吸收层23和第二掺杂层24依次叠设，下电极21与第一掺杂层22连接，上电极25与第二掺杂层24连接，形成光电二极管。同时，下电极21通过第一接触层11与薄膜晶体管的第一电极12连接，实现薄膜晶体管与光电二极管连接，使光电二极管得到的感测信号通过薄膜晶体管输出到外部数据处理电路。设置在第二掺杂层24上的上电极25为缩进状，即上电极25在基底10上的正投影小于吸收层23在基底10上的正投影，且位于吸收层23在基底10上的正投影范围内。本发明实施例中，第一掺杂层22为P型掺杂半导体，第二掺杂层24为N型掺杂半导体。实际实施时，也可以是第一掺杂层22为N型掺杂半导体、第二掺杂层24为P型掺杂半导体，半导体可以是非晶硅或多晶硅。
如图1所示，共面结构的垂直沟道薄膜晶体管和光电二极管包括：
基底10；
设置在基底10上的第一接触层11；
设置在基底10上且分别与第一接触层11连接的第一电极12和下电极21；
覆盖第一接触层11、第一电极12和下电极21的第一绝缘层13，其上开设有暴露出下电极21的第一过孔和暴露出第一接触层11的第二过孔；
设置在第一绝缘层13上的第一掺杂层22，第一掺杂层22通过第一过孔与下电极21连接；
设置在第一绝缘层13上的有源层14和设置在第一掺杂层22上的吸收层23，有源层14通过第二过孔与第一接触层11连接；
设置在有源层14上的第二接触层15和设置在吸收层23上的第二掺杂层24；
设置在第二掺杂层24上的上电极25，上电极25在基底上的正投影小于吸收层23在基底上的正投影，且位于吸收层23在基底上的正投影范围内；
覆盖有源层14、第二接触层15、上电极25、第二掺杂层24、吸收层23和第一掺杂层22的第二绝缘层16；
设置在第二绝缘层16上的栅电极17，栅电极17位于有源层14的侧壁位置；
覆盖栅电极17的第三绝缘层18，其上开设有暴露出第二接触层15的第三过孔和暴露出上电极25的第四过孔；
设置在第三绝缘层18上的第二电极19和电极引线26，第二电极19通过第三过孔与第二接触层15连接，电极引线26通过第四过孔与上电极25连接；
覆盖第二电极19和电极引线26的第四绝缘层20。
本发明实施例共面结构的薄膜晶体管和光电二极管中，薄膜晶体管的第一电极12与光电二极管的下电极21同层设置，且通过同一次构图工艺形成；薄膜晶体管的有源层14与光电二极管的吸收层23同层设置，且通过同一次构图工艺形成；薄膜晶体管的第二接触层15与光电二极管的第二掺杂层24同层设置，且通过同一次构图工艺形成；薄膜晶体管的第二电极19与光电二极管的电极引线26同层设置，且通过同一次构图工艺形成；第三绝缘层18的第三过孔和第四过孔通过同一次构图工艺形成。这样，在制备薄膜晶体管时同时制备了光电二极管，在基底上形成了共面结构的薄膜晶体管和光电二极管，薄膜晶体管为垂直沟道结构。
由于薄膜晶体管的第二接触层15与光电二极管的第二掺杂层24同层设置，且通过同一次构图工艺形成，因此第二接触层15和第二掺杂层24材料相同，当第二接触层15和第二掺杂层24采用N型掺杂半导体时，第一掺杂层22采用P型掺杂半导体，第一接触层11采用N型掺杂半导体。当然，如果第二接触层15和第二掺杂层24采用P型掺杂半导体时，那么第一掺杂层22则采用N型掺杂半导体，第一接触层11采用P型掺杂半导体。
下面通过光电探测基板的制备过程进一步说明本发明实施例的技术方案。本发明实施例中所说的“构图工艺”包括沉积膜层、涂覆光刻胶、掩模曝光、显影、刻蚀、剥离光刻胶等处理，是相关技术中成熟的制备工艺。沉积可采用溅射、蒸镀、化学气相沉积等已知工艺，涂覆可采用已知的涂覆工艺，刻蚀可采用已知的方法，在此不做具体的限定。
首先，形成第一接触层图案。形成第一接触层图案包括：在基底上沉积接触层薄膜，在接触层薄膜上涂覆一层光刻胶，采用单色调掩膜版对光刻胶进行曝光并显影，在第一接触层图案位置形成未曝光区域，保留光刻胶，在其它位置形成完全曝光区域，无光刻胶，暴露出接触层薄膜；对完全曝光区域暴露出接触层薄膜进行刻蚀并剥离剩余的光刻胶，在基底10上形成薄膜晶体管的第一接触层11图案，如图2所示。其中，基底可以采用玻璃基底、石英基底、硅片以及PI塑料基板等，沉积接触层薄膜可以采用直接沉积非晶硅掺杂材料或多晶硅掺杂材料的方式，也可以采用先沉积非晶硅薄膜或多晶硅薄膜后通过经过离子注入处理形成接触层薄膜的方式。本实施例中，接触层薄膜采用N型掺杂非晶硅(又称为欧姆接触层)，直接沉积后构图形成N型掺杂非晶硅的第一接触层11，第一接触层11用于建立薄膜晶体管中有源层与第一电极之间的连接，同时建立薄膜晶体管与光电二极管的连接。
随后，形成第一电极和下电极图案。形成第一电极和下电极图案包括：在形成前述图案的基底上沉积金属薄膜，在金属薄膜上涂覆一层光刻胶，采用单色调掩膜版对光刻胶进行曝光并显影，在第一电极和下电极图案位置形成未曝光区域，保留光刻胶，在其它位置形成完全曝光区域，无光刻胶，暴露出金属薄膜；对完全曝光区域暴露出金属薄膜进行刻蚀并剥离剩余的光刻胶，在基底10上形成薄膜晶体管的第一电极12和光电二极管的下电极21图案，第一电极12邻近下电极21的一端设置在第一接触层11上，下电极21邻近第一电极12的一端也设置在第一接触层11，使第一电极12和下电极21均与第一接触层11连接，如图3所示。其中，金属薄膜可以采用银Ag、钼Mo、铝Al、铜Cu等金属中的一种，或多种金属的复合层结构。本实施例中，第一电极12为薄膜晶体管的漏电极。
随后，形成开设有第一过孔的第一绝缘层图案。形成开设有第一过孔的第一绝缘层图案包括：在形成前述图案的基底上沉积沉积绝缘层薄膜，在绝缘层薄膜上涂覆一层光刻胶，采用单色调掩膜版对光刻胶进行曝光并显影，在第一过孔图案位置形成完全曝光区域，光刻胶被去除，在其它位置形成形成未曝光区域，保留光刻胶；对完全曝光区域暴露出的绝缘层薄膜进行刻蚀并剥离剩余的光刻胶，形成开设有第一过孔K1的第一绝缘层13图案，第一过孔K1位于下电极21所在位置，第一过孔K1内的绝缘层薄膜被刻蚀掉，暴露出下电极21的表面，如图4所示。其中，第一绝缘层可以采用氮化硅SiNx、氧化硅SiOx或氮氧化硅SiOxNx，也可以采用SiNx/SiOx、SiNx/SiOxNx、SiOxNx/SiOx或SiNx/SiOx/SiOxNx的复合薄膜。
随后，形成第一掺杂层图案。形成第一掺杂层图案包括：在形成前述图案的基底上沉积第一掺杂层薄膜，通过构图工艺对第一掺杂层薄膜进行构图，在第一绝缘层13上形成光电二极管的第一掺杂层22图案，第一掺杂层22通过第一过孔K1与下电极21连接，如图5所示。其中，沉积第一接触层薄膜可以采用直接沉积非晶硅掺杂材料或多晶硅掺杂材料的方式，也可以采用先沉积非晶硅薄膜或多晶硅薄膜后通过经过离子注入处理形成掺杂层薄膜的方式。本实施例中，第一掺杂层薄膜采用P型掺杂非晶硅，直接沉积构后构图形成P型掺杂非晶硅的第一掺杂层22。
随后，形成第一绝缘层上的第二过孔图案。形成第一绝缘层上的第二过孔图案包括：在形成前述图案的基底上涂覆一层光刻胶，通过构图工艺对第一绝缘层13进行构图，在第一绝缘层13上形成第二过孔K2图案，第二过孔K2位于第一电极12和下电极21之间的第一接触层11所在位置，第二过孔K2内的第一绝缘层13被刻蚀掉，暴露出第一接触层11的表面，如图6所示。
随后，形成有源层和吸收层图案。形成有源层和吸收层图案包括：在形成前述图案的基底上依次沉积本征层薄膜、第二掺杂层薄膜和透明导电薄膜，在透明导电薄膜上涂覆一层光刻胶，通过构图工艺对本征层薄膜、第二掺杂层薄膜和透明导电薄膜进行构图，形成薄膜晶体管的有源层14图案和光电二极管的吸收层23图案；有源层14通过第二过孔K2与第一接触层11连接，有源层14上方形成薄膜晶体管的第二接触层15，第二接触层15上方覆盖透明导电薄膜；吸收层23位于第一掺杂层22的上方，吸收层23上方形成光电二极管的第二掺杂层24，第二掺杂层24上方覆盖透明导电薄膜，如图7所示。其中，本次构图工艺可以采用先进行透明导电薄膜的图形化，然后以图形化的透明导电薄膜为硬掩膜(Hard Mask)刻蚀本征层薄膜和第二掺杂层薄膜，形成有源层和吸收层图案。其中，本征层薄膜可以采用非晶硅或多晶硅，第二掺杂层薄膜采用非晶硅掺杂材料或多晶硅掺杂材料，透明导电薄膜可以采用氧化铟锡ITO或氧化铟锌IZO。本实施例中，本征层薄膜采用非晶硅，形成非晶硅有源层14和非晶硅吸收层23，第二掺杂层薄膜采用N型掺杂非晶硅，形成N型掺杂非晶硅的第二接触层15和N型掺杂非晶硅的第二掺杂层24。这样，薄膜晶体管的有源层14和光电二极管的吸收层23同层设置，薄膜晶体管的第二接触层15和光电二极管的第二掺杂层24同层设置，且通过一次构图工艺形成，P型掺杂的非晶硅第一掺杂层22、吸收层23和N型掺杂非晶硅的第二接触层15构成光电二极管，N型掺杂非晶硅的第一接触层11、有源层14和N型掺杂非晶硅的第二接触层15构成薄膜晶体管的有源区域。
随后，形成上电极图案。形成上电极图案包括：在形成前述图案的基底上涂覆一层光刻胶，通过构图工艺对覆盖第二接触层15和第二掺杂层24的透明导电薄膜进行构图，去除第二接触层15上方覆盖透明导电薄膜，使得第二掺杂层24上方覆盖透明导电薄膜的两侧向内缩进，在第二掺杂层24上方形成光电二极管的上电极25图案，如图8所示。本实施例中，上电极25向内缩进是用于与第一绝缘层13配合避免侧壁位置漏电。上电极25向内缩进是指，上电极25在基底上的正投影小于吸收层在基底上的正投影，且上电极25在基底上的正投影位于吸收层在基底上的正投影的范围内。上电极的宽度小于吸收层的宽度，在上电极与下电极形成电场时，会使得吸收层的两个侧壁位置的电场强度较小，因而吸收层两个侧壁位置的漏电量会较小，同时第一绝缘层覆盖吸收层的两个侧壁，因而可以避免侧壁漏电。这样，形成了下电极21和上电极25与光电二极管连接的结构。
随后，形成栅电极图案。形成栅电极图案包括：在形成前述图案的基底上依次沉积绝缘层薄膜和金属薄膜，通过构图工艺对金属薄膜进行构图，形成第二绝缘层16和栅电极17图案，第二绝缘层16覆盖薄膜晶体管的有源层14和第二接触层15、覆盖光电二极管的吸收层23、第二掺杂层24和上电极25，栅电极17形成在第二绝缘层16上，位于有源层14的侧壁位置，如图9所示。其中，第二绝缘层可以采用SiNx、SiOx或SiOxNx，也可以采用SiNx/SiOx、SiNx/SiOxNx、SiOxNx/SiOx或SiNx/SiOx/SiOxNx的复合薄膜。栅电极可以采用银Ag、钼Mo、铝Al、铜Cu等金属中的一种，或多种金属的复合层结构。
随后，形成开设有第三过孔和第四过孔的第三绝缘层图案。形成开设有第三过孔和第四过孔的第三绝缘层图案包括：在形成前述图案的基底上沉积绝缘层薄膜，在绝缘层薄膜上涂覆一层光刻胶，通过构图工艺对绝缘层薄膜和第二绝缘层16进行构图，形成开设有第三过孔K3和第四过孔K4的第三绝缘层18图案，第三过孔K3位于第二接触层15所在位置，第三过孔K3内的第三绝缘层18和第二绝缘层16被刻蚀掉，暴露出第二接触层15的表面，第四过孔K4位于上电极25所在位置，第四过孔K4内的第三绝缘层18和第二绝缘层16被刻蚀掉，暴露出上电极25的表面，如图10所示。其中，第三绝缘层可以采用树脂材料，起到平坦化的作用。
随后，形成第二电极和电极引线图案。形成第二电极和电极引线图案包括：在形成前述图案的基底上沉积金属薄膜，通过构图工艺对金属薄膜进行构图，形成薄膜晶体管的第二电极19和光电二极管的电极引线26图案，第二电极19通过第三过孔K3与第二接触层15连接，电极引线26通过第四过孔K4与上电极25连接，如图11所示。其中，第二电极和电极引线采用银Ag、钼Mo、铝Al、铜Cu等金属中的一种，或多种金属的复合层结构。本实施例中，第二电极19为薄膜晶体管的源电极。
后续工艺包括沉积覆盖第二电极19和电极引线26的第四绝缘层20等步骤，完成本发明共面结构的光电探测基板的制备。当光电探测基板作为X射线数字照相装置的基板时，后续工艺还包括形成闪烁层和封装层等结构，成闪烁层和封装层等结构以及制备手段与相关技术的相同，这里不再赘述。
通过前述说明可以看出，本发明实施例通过薄膜晶体管的第一电极与光电二极管的下电极同层设置且通过同一次构图工艺形成、薄膜晶体管的有源层与光电二极管的吸收层同层设置且通过同一次构图工艺形成、薄膜晶体管的第二接触层与光电二极管的第二掺杂层同层设置且通过同一次构图工艺形成、薄膜晶体管的第二电极与光电二极管的电极引线同层设置且通过同一次构图工艺形成，实现了共面结构的垂直薄膜晶体管和光电二极管的同时制备。与现有薄膜晶体管和光电二极管叠层结构的方案相比，本发明实施例光电探测基板最大限度地减小了整体厚度，减少了由应力引起的基板形变，避免了基板形变带来的损伤，提高了产品良率。同时，现有方案需要12～13次构图工艺，而本发明实施例结构明显减少了构图工艺次数，简化了制备流程，降低了生产成本。进一步地，由于薄膜晶体管采用垂直沟道结构，薄膜晶体管占用面积仅仅是水平沟道结构薄膜晶体管占用面积的40％～50％，因此可以最大限度地增加光电二极管的感光面积，提高了信号量，有效提高了探测效率和产品分辨率。此外，垂直沟道结构薄膜晶体管结构，也有利于提高制备中的对位精度，有利于提高产品质量。
本发明实施例所提出的光电探测基板，在实现同时制备薄膜晶体管和光电二极管的同时，还实现了提高薄膜晶体管和光电二极管工作性能的结构优化。其中，通过设置第一电极与下电极同层结构，可以避免第一电极与第二电极正对，因而可以减小薄膜晶体管整体漏电流。同时，设置有源层通过第二过孔与第一接触层连接，可以利用第二过孔减少薄膜晶体管侧壁漏电流。进一步地，设置第一掺杂层通过第一过孔与下电极连接，可以利用第一过孔减少光电二极管侧壁漏电流，结合上电极向内缩进结构，最大限度地减少了光电二极管整体漏电流。
从光电探测基板平面结构来说，光电探测基板包括形成在基底上的多条栅线和多条信号线，各行栅线与各列信号线垂直相交，在基底上形成矩阵排列的多个像素区域，每个像素区域设置有垂直沟道结构的薄膜晶体管和光电二极管。栅线与薄膜晶体管的栅电极连接，用于向对应的薄膜晶体管提供扫描信号，响应于栅线扫描信号，薄膜晶体管导通，从而将来自光电二极管的感测信号发送到信号线，信号线将感测信号输出到外部数据处理电路。
需要说明的是，前述说明仅仅是制备光电探测基板的一种实例，本发明在此不做具体限定。实际实施时，制备过程可以根据实际需要进行调整。例如，图7和图8的制备过程，也可以通过采用灰色调掩膜版的一次构图工艺实现。
基于本发明的技术构思，本发明实施例还提供了一种光电探测基板的制备方法。光电探测基板的制备方法包括：
在基底上通过同一次制备过程形成共面结构的薄膜晶体管和光电二极管，所述薄膜晶体管为垂直沟道结构。
其中，在基底上通过同一次制备过程形成共面结构的薄膜晶体管和光电二极管，包括：
S1、在基底上形成薄膜晶体管的第一接触层和第一电极，以及光电二极管的下电极和第一掺杂层，所述第一电极和下电极同层设置且通过一次构图工艺形成；
S2、形成薄膜晶体管的有源层和第二接触层，以及光电二极管的吸收层、第二掺杂层和上电极；所述有源层和吸收层同层设置且通过一次构图工艺形成；
S3、形成薄膜晶体管的栅电极和第二电极，以及光电二极管的电极引线，所述第二电极和电极引线同层设置且通过一次构图工艺形成。
其中，步骤S1包括：
S11、在基底上形成第一接触层；
S12、形成第一电极和下电极，所述第一电极和下电极相互邻近的一端分别与所述第一接触层连接；
S13、形成覆盖所述第一电极和下电极的第一绝缘层，其上开设有暴露出所述下电极的第一过孔；
S14、在所述第一绝缘层上形成第一掺杂层，所述第一掺杂层通过所述第一过孔与所述下电极连接。
其中，步骤S2包括：
S21、在所述第一绝缘层上形成暴露出所述第一接触层的第二过孔；
S22、通过构图工艺形成薄膜晶体管的有源层和第二接触层，以及光电二极管的吸收层、第二掺杂层和上电极；所述有源层通过所述第二过孔与第一接触层连接，第二接触层设置在有源层上，所述吸收层设置在第一掺杂层上，所述第二掺杂层设置在吸收层上，所述上电极设置在第二掺杂层上。
其中，步骤S22包括：
S221、依次沉积本征层薄膜、第二掺杂层薄膜和透明导电薄膜；
S222、通过第一次构图工艺对所述本征层薄膜、第二掺杂层薄膜和透明导电薄膜进行构图，形成薄膜晶体管的有源层和第二接触层，以及光电二极管的吸收层和第二掺杂层，所述有源层通过所述第二过孔与第一接触层连接，第二接触层设置在有源层上，所述吸收层设置在第一掺杂层上，所述第二掺杂层设置在吸收层上，所述第二接触层和第二掺杂层上覆盖透明导电薄膜；
S223、通过第二次构图工艺对覆盖第二接触层和第二掺杂层的透明导电薄膜进行构图，去除第二接触层上的透明导电薄膜，使得第二掺杂层上的透明导电薄膜向内缩进，在第二掺杂层上形成上电极。
其中，步骤S3包括：
S31、依次沉积绝缘层薄膜和金属薄膜，通过构图工艺形成第二绝缘层和栅电极，所述栅电极位于所述有源层的侧壁位置；
S32、形成覆盖所述栅电极的第三绝缘层，所述第三绝缘层上开设有暴露出所述第二接触层的第三过孔和暴露出所述上电极的第四过孔；
S33、在所述第三绝缘层上形成第二电极和电极引线，所述第二电极通过所述第三过孔与第二接触层连接，所述电极引线通过所述第四过孔与上电极连接。
其中，还包括形成第四绝缘层，所述第四绝缘层覆盖所述第二电极和电极引线。
实际实施时，当光电探测基板作为X射线数字照相装置的基板时，后续工艺还包括形成闪烁层和封装层等步骤。
本发明实施例光电探测基板的制备方法的具体内容，已在前述光电探测基板制备过程详细介绍，这里不再赘述。
本发明实施例所提供的光电探测基板的制备方法，通过薄膜晶体管的第一电极与光电二极管的下电极在同一次构图工艺形成、薄膜晶体管的有源层与光电二极管的吸收层在同一次构图工艺形成、薄膜晶体管的第二接触层与光电二极管的第二掺杂层在同一次构图工艺形成、薄膜晶体管的第二电极与光电二极管的电极引线在同一次构图工艺形成，实现了共面结构的垂直薄膜晶体管和光电二极管的同时制备。与需要12～13次构图工艺的现有制备方法相比，本发明实施例明显减少了构图工艺次数，简化了制备流程，降低了生产成本，提高了制备中的对位精度，提高了产品质量。同时，所制备的光电探测基板最大限度地减小了整体厚度，减少了由应力引起的基板形变，避免了基板形变带来的损伤，提高了产品良率。由于所制备的薄膜晶体管采用垂直沟道结构，薄膜晶体管占用面积仅仅是水平沟道结构薄膜晶体管占用面积的40％～50％，因此可以最大限度地增加光电二极管的感光面积，可以提高信号量，有效提高了分辨率。
基于同一发明构思，本发明实施例还提供了一种光电探测装置，包括上述光电探测基板。光电探测装置可以是X射线数字照相装置，也可以是指纹识别装置，还可以是图像识别装置等。当光电探测装置是X射线数字照相装置时，该光电探测装置可以应用于医疗检查中，光电探测装置所检测的信号传输至控制装置(如计算机)中，控制装置将信号转换为图像信号，并控制显示装置进行显示相应的图像，从而直观地看出X射线的分布。
在本发明实施例的描述中，需要理解的是，术语“中部”、“上”、“下”、“前”、“后”、“竖直”、“水平”、“顶”、“底”“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
在本发明实施例的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
虽然本发明所揭露的实施方式如上，但所述的内容仅为便于理解本发明而采用的实施方式，并非用以限定本发明。任何本发明所属领域内的技术人员，在不脱离本发明所揭露的精神和范围的前提下，可以在实施的形式及细节上进行任何的修改与变化，但本发明的专利保护范围，仍须以所附的权利要求书所界定的范围为准。

Claims (12)

1.一种光电探测基板，其特征在于，包括共面结构的薄膜晶体管和光电二极管，所述薄膜晶体管为垂直沟道结构；
所述薄膜晶体管包括第一接触层、第一电极、有源层、第二接触层、栅电极和第二电极，所述第一接触层、有源层和第二接触层依次叠设，所述第一电极通过第一接触层与有源层连接，第二电极通过第二接触层与有源层连接，所述栅电极设置在有源层两侧的侧壁上；
所述光电二极管包括下电极、第一掺杂层、吸收层、第二掺杂层、上电极和电极引线，所述第一掺杂层、吸收层和第二掺杂层依次叠设，所述下电极与第一掺杂层连接，所述上电极与第二掺杂层连接；
所述第一电极和下电极同层设置且通过一次构图工艺形成，所述薄膜晶体管的有源层与所述光电二极管的吸收层同层设置，且通过一次构图工艺形成，所述第二电极和电极引线同层设置且通过一次构图工艺形成。
2.根据权利要求1所述的光电探测基板，其特征在于，所述薄膜晶体管还包括在所述第一电极与有源层之间建立连接的第一接触层和在所述第二电极与有源层之间建立连接的第二接触层；所述薄膜晶体管的第二接触层与所述光电二极管的第二掺杂层同层设置，且通过一次构图工艺形成；所述薄膜晶体管的第一电极和所述光电二极管的下电极通过所述第一接触层连接。
3.根据权利要求1所述的光电探测基板，其特征在于，所述第一电极包括漏电极，第二电极包括源电极，所述第一掺杂层包括P型掺杂半导体，第二掺杂层包括N型掺杂半导体。
4.根据权利要求1～3任一所述的光电探测基板，其特征在于，所述薄膜晶体管包括：
基底；
设置在所述基底上的第一接触层；
设置在所述基底上且与所述第一接触层连接的第一电极，所述第一电极与光电二极管的下电极同层设置，且通过所述第一接触层连接；
覆盖所述第一接触层和第一电极的第一绝缘层，其上开设有暴露出所述第一接触层的第二过孔；
设置在所述第一绝缘层上的有源层，所述有源层通过所述第二过孔与第一接触层连接，所述有源层与光电二极管的吸收层同层设置；
设置在所述有源层上的第二接触层，所述第二接触层与光电二极管的第二掺杂层同层设置；
覆盖所述有源层和第二接触层的第二绝缘层；
设置在所述第二绝缘层上的栅电极，所述栅电极位于有源层的侧壁位置；
覆盖所述栅电极的第三绝缘层，其上开设有暴露出所述第二接触层的第三过孔；
设置在所述第三绝缘层上的第二电极，所述第二电极通过所述第三过孔与第二接触层连接，所述第二电极与光电二极管的电极引线同层设置；
覆盖所述第二电极的第四绝缘层。
5.根据权利要求1～3任一所述的光电探测基板，其特征在于，所述光电二极管包括：
基底；
设置在所述基底上且与薄膜晶体管的第一接触层连接的下电极，所述下电极与薄膜晶体管的第一电极同层设置；
覆盖所述下电极的第一绝缘层，其上开设有暴露出所述下电极的第一过孔；
设置在所述第一绝缘层上的第一掺杂层，所述第一掺杂层通过所述第一过孔与下电极连接；
设置在所述第一掺杂层上的吸收层，所述吸收层与薄膜晶体管的有源层同层设置；
设置在所述吸收层上的第二掺杂层，所述第二掺杂层与薄膜晶体管的第二接触层同层设置；
设置在所述第二掺杂层上的上电极，所述上电极在基底上的正投影小于所述吸收层在基底上的正投影，且位于所述吸收层在基底上的正投影范围内；
覆盖所述上电极、第二掺杂层、吸收层和第一掺杂层的第二绝缘层；
覆盖所述第二绝缘层的第三绝缘层，其上开设有暴露出所述上电极的第四过孔；
设置在所述第三绝缘层上的电极引线，所述电极引线通过所述第四过孔与上电极连接，所述电极引线与薄膜晶体管的第二电极同层设置；
覆盖所述电极引线的第四绝缘层。
6.根据权利要求1～3任一所述的光电探测基板，其特征在于，所述共面结构的薄膜晶体管和光电二极管包括：
基底；
设置在所述基底上的第一接触层；
设置在所述基底上且分别与所述第一接触层连接的第一电极和下电极；
覆盖所述第一电极、下电极和第一接触层的第一绝缘层，其上开设有暴露出所述下电极的第一过孔和暴露出所述第一接触层的第二过孔；
设置在所述第一绝缘层上的第一掺杂层，所述第一掺杂层通过所述第一过孔与下电极连接；
设置在所述第一绝缘层上的有源层和设置在所述第一掺杂层上的吸收层，所述有源层通过所述第二过孔与第一接触层连接；
设置在所述有源层上的第二接触层和设置在所述吸收层上的第二掺杂层；
设置在所述第二掺杂层上的上电极，所述上电极在基底上的正投影小于所述吸收层在基底上的正投影，且位于所述吸收层在基底上的正投影范围内；
覆盖所述有源层、第二接触层、上电极、第二掺杂层、吸收层和第一掺杂层的第二绝缘层；
设置在所述第二绝缘层上的栅电极，所述栅电极位于有源层的侧壁位置；
覆盖所述栅电极的第三绝缘层，其上开设有暴露出所述第二接触层的第三过孔和暴露出所述上电极的第四过孔；
设置在所述第三绝缘层上的第二电极和电极引线，所述第二电极通过所述第三过孔与第二接触层连接，所述电极引线通过所述第四过孔与上电极连接；
覆盖所述第二电极和电极引线的第四绝缘层。
7.一种光电探测装置，其特征在于，包括如权利要求1～6任一所述的光电探测基板。
8.一种光电探测基板的制备方法，其特征在于，包括：
在基底上通过同一次制备过程形成共面结构的薄膜晶体管和光电二极管，所述薄膜晶体管为垂直沟道结构，包括：
在基底上形成薄膜晶体管的第一接触层和第一电极，以及光电二极管的下电极和第一掺杂层，所述第一电极和下电极同层设置且通过一次构图工艺形成；
形成薄膜晶体管的有源层和第二接触层，以及光电二极管的吸收层、第二掺杂层和上电极，所述有源层和吸收层同层设置且通过一次构图工艺形成；
形成薄膜晶体管的栅电极和第二电极，以及光电二极管的电极引线，所述栅电极设置在有源层两侧的侧壁上，所述第二电极和电极引线同层设置且通过一次构图工艺形成；
所述第一接触层、有源层和第二接触层依次叠设，所述第一电极通过第一接触层与有源层连接，第二电极通过第二接触层与有源层连接，栅电极设置在有源层两侧的侧壁上；所述第一掺杂层、吸收层和第二掺杂层依次叠设，所述下电极与第一掺杂层连接，所述上电极与第二掺杂层连接。
9.根据权利要求8所述的制备方法，其特征在于，在基底上形成薄膜晶体管的第一接触层和第一电极，以及光电二极管的下电极和第一掺杂层，包括：
在基底上形成第一接触层；
形成第一电极和下电极，所述第一电极和下电极相互邻近的一端分别与所述第一接触层连接；
形成覆盖所述第一电极和下电极的第一绝缘层，其上开设有暴露出所述下电极的第一过孔；
在所述第一绝缘层上形成第一掺杂层，所述第一掺杂层通过所述第一过孔与所述下电极连接。
10.根据权利要求9所述的制备方法，其特征在于，形成薄膜晶体管的有源层和第二接触层，以及光电二极管的吸收层、第二掺杂层和上电极，包括：
在所述第一绝缘层上形成暴露出所述第一接触层的第二过孔；
通过构图工艺形成薄膜晶体管的有源层和第二接触层，以及光电二极管的吸收层、第二掺杂层和上电极；所述有源层通过所述第二过孔与第一接触层连接，第二接触层设置在有源层上，所述吸收层设置在第一掺杂层上，所述第二掺杂层设置在吸收层上，所述上电极设置在第二掺杂层上。
11.根据权利要求10所述的制备方法，其特征在于，通过构图工艺形成薄膜晶体管的有源层和第二接触层，以及光电二极管的吸收层、第二掺杂层和上电极，包括：
依次沉积本征层薄膜、第二掺杂层薄膜和透明导电薄膜；
通过第一次构图工艺对所述本征层薄膜、第二掺杂层薄膜和透明导电薄膜进行构图，形成薄膜晶体管的有源层和第二接触层，以及光电二极管的吸收层和第二掺杂层，所述有源层通过所述第二过孔与第一接触层连接，第二接触层设置在有源层上，所述吸收层设置在第一掺杂层上，所述第二掺杂层设置在吸收层上，所述第二接触层和第二掺杂层上覆盖透明导电薄膜；
通过第二次构图工艺对覆盖第二接触层和第二掺杂层的透明导电薄膜进行构图，去除第二接触层上的透明导电薄膜，使得第二掺杂层上的透明导电薄膜向内缩进，在第二掺杂层上形成上电极。
12.根据权利要求10所述的制备方法，其特征在于，形成薄膜晶体管的栅电极和第二电极，以及光电二极管的电极引线，包括：
依次沉积绝缘层薄膜和金属薄膜，通过构图工艺形成第二绝缘层和栅电极，所述栅电极位于所述有源层的侧壁位置；
形成覆盖所述栅电极的第三绝缘层，所述第三绝缘层上开设有暴露出所述第二接触层的第三过孔和暴露出所述上电极的第四过孔；
在所述第三绝缘层上形成第二电极和电极引线，所述第二电极通过所述第三过孔与第二接触层连接，所述电极引线通过所述第四过孔与上电极连接。
CN201810931892.5A 2018-08-16 2018-08-16 光电探测基板及其制备方法、光电探测装置 Active CN109087928B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201810931892.5A CN109087928B (zh) 2018-08-16 2018-08-16 光电探测基板及其制备方法、光电探测装置
US16/542,441 US10868060B2 (en) 2018-08-16 2019-08-16 Photoelectric detection substrate, method for fabricating the same, and photoelectric detection device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810931892.5A CN109087928B (zh) 2018-08-16 2018-08-16 光电探测基板及其制备方法、光电探测装置

Publications (2)

Publication Number Publication Date
CN109087928A CN109087928A (zh) 2018-12-25
CN109087928B true CN109087928B (zh) 2021-01-26

Family

ID=64793636

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810931892.5A Active CN109087928B (zh) 2018-08-16 2018-08-16 光电探测基板及其制备方法、光电探测装置

Country Status (2)

Country Link
US (1) US10868060B2 (zh)
CN (1) CN109087928B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111599870A (zh) * 2020-05-29 2020-08-28 京东方科技集团股份有限公司 一种薄膜晶体管开关及其制备方法、阵列基板和显示面板
CN113540141A (zh) * 2021-07-20 2021-10-22 北京京东方传感技术有限公司 一种平板探测器像素结构及其制作方法
CN113571536B (zh) * 2021-07-26 2024-05-07 京东方科技集团股份有限公司 一种光电子集成基板及其制作方法、光电子集成电路
WO2023230751A1 (zh) * 2022-05-30 2023-12-07 京东方科技集团股份有限公司 射线探测器及制备方法、电子设备
TWI829302B (zh) * 2022-08-25 2024-01-11 睿生光電股份有限公司 電子裝置以及電子裝置的製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050001936A (ko) * 2003-06-28 2005-01-07 엘지.필립스 엘시디 주식회사 박막 트랜지스터 및 그 제조 방법과 이를 이용한 박막트랜지스터 어레이 기판 및 그 제조 방법
CN101388405A (zh) * 2007-09-14 2009-03-18 三星Sdi株式会社 发光显示装置及其制造方法
CN102751302A (zh) * 2012-07-09 2012-10-24 上海奕瑞影像科技有限公司 微晶硅薄膜探测器制备方法及其应用
CN106960881A (zh) * 2017-05-17 2017-07-18 京东方科技集团股份有限公司 薄膜晶体管及其制备方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170236855A1 (en) * 2014-08-05 2017-08-17 Sharp Kabushiki Kaisha Method of producing imaging panel, imaging panel, and x-ray imaging device
JP2016042557A (ja) * 2014-08-19 2016-03-31 ソニー株式会社 固体撮像素子および電子機器
US9941324B2 (en) * 2015-04-28 2018-04-10 Nlt Technologies, Ltd. Semiconductor device, method of manufacturing semiconductor device, photodiode array, and imaging apparatus
JP2017152656A (ja) * 2016-02-26 2017-08-31 Ｔｉａｎｍａ Ｊａｐａｎ株式会社 イメージセンサおよびその製造方法
KR102632460B1 (ko) * 2016-12-28 2024-01-31 삼성전자주식회사 반도체 장치 및 그 제조 방법
KR102461817B1 (ko) * 2017-09-05 2022-10-31 엘지디스플레이 주식회사 엑스레이 검출기용 어레이 기판과 이를 포함하는 엑스레이 검출기 및 그 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050001936A (ko) * 2003-06-28 2005-01-07 엘지.필립스 엘시디 주식회사 박막 트랜지스터 및 그 제조 방법과 이를 이용한 박막트랜지스터 어레이 기판 및 그 제조 방법
CN101388405A (zh) * 2007-09-14 2009-03-18 三星Sdi株式会社 发光显示装置及其制造方法
CN102751302A (zh) * 2012-07-09 2012-10-24 上海奕瑞影像科技有限公司 微晶硅薄膜探测器制备方法及其应用
CN106960881A (zh) * 2017-05-17 2017-07-18 京东方科技集团股份有限公司 薄膜晶体管及其制备方法

Also Published As

Publication number Publication date
US10868060B2 (en) 2020-12-15
US20200058691A1 (en) 2020-02-20
CN109087928A (zh) 2018-12-25

Similar Documents

Publication Publication Date Title
CN109087928B (zh) 光电探测基板及其制备方法、光电探测装置
US10475824B2 (en) Display panel, its manufacturing method, and display device
CN103474474B (zh) Tft及其制作方法、阵列基板及其制作方法、x射线探测器
US8183769B2 (en) Organic electroluminescent display unit and method for fabricating the same
EP2879178B1 (en) Sensor and manufacturing method therefor
US20160380019A1 (en) Array substrate of x-ray sensor and method for manufacturing the same
CN102629613B (zh) 一种x射线传感器的制作方法
CN113113475A (zh) 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置
CN113594213A (zh) 显示面板及显示装置
CN210325749U (zh) 一种阵列基板及显示面板
CN113687548B (zh) 阵列基板及其制作方法、以及显示面板
CN112002636A (zh) 阵列基板、其制备方法以及显示面板
CN101494256B (zh) X射线感测器及其制作方法
WO2020052333A1 (zh) 有源矩阵有机发光二极管背板及其制造方法、显示面板
WO2014015604A1 (zh) 传感器及其制造方法
US20140077212A1 (en) Sensor and method for manufacturing the same
WO2021097995A1 (zh) 一种阵列基板及其制备方法
US8900909B2 (en) Manufacture method of sensor
US9773938B2 (en) Manufacturing method of an amorphous-silicon flat-panel X-ray sensor
CN111223818B (zh) 像素驱动电路及其制作方法
CN112420760B (zh) 光感应阵列基板及其制备方法、显示器
CN115000091A (zh) 一种显示面板的制备方法及显示面板
WO2023102974A1 (zh) 一种显示面板及显示面板制作方法
KR20150064856A (ko) 표시 기판 및 이의 제조 방법
WO2023000352A1 (zh) 显示面板及其制备方法、显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant