WO2014015604A1 - 传感器及其制造方法 - Google Patents

传感器及其制造方法 Download PDF

Info

Publication number
WO2014015604A1
WO2014015604A1 PCT/CN2012/085698 CN2012085698W WO2014015604A1 WO 2014015604 A1 WO2014015604 A1 WO 2014015604A1 CN 2012085698 W CN2012085698 W CN 2012085698W WO 2014015604 A1 WO2014015604 A1 WO 2014015604A1
Authority
WO
WIPO (PCT)
Prior art keywords
pattern
layer
electrode
ohmic
source
Prior art date
Application number
PCT/CN2012/085698
Other languages
English (en)
French (fr)
Inventor
徐少颖
谢振宇
陈旭
Original Assignee
北京京东方光电科技有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 北京京东方光电科技有限公司 filed Critical 北京京东方光电科技有限公司
Publication of WO2014015604A1 publication Critical patent/WO2014015604A1/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14692—Thin film technologies, e.g. amorphous, poly, micro- or nanocrystalline silicon

Definitions

  • Embodiments of the present invention relate to a sensor and a method of fabricating the same. Background technique
  • CT computed tomography
  • the sensor 12 includes a plurality of scan lines 15, a plurality of data lines 16, and a plurality of sensing units, each of which includes a photodiode 13 and a field effect transistor ( Field Effect Transistor (FET) 14, the gate of the field effect transistor 14 is connected to a corresponding scan line 15 in the sensor 12, the drain of the field effect transistor 14 and the corresponding data line in the sensor 12 (Data Line) 16
  • FET Field Effect Transistor
  • the photodiode 13 is connected to the source of the field effect transistor 14.
  • One end of these data lines 16 is connected to the data readout circuit 18 via a connection pin 17.
  • the above sensor operates on the principle that the sensor 12 applies a drive scan signal through the scan line 15 to control the switching state of the field effect transistor 14 of each sense unit.
  • the photocurrent signal generated by the photodiode 13 is sequentially output through the data line 16 connected to the field effect transistor 14 and the data readout circuit 18, by controlling the timing of the signal on the scan line 15 and the data line 16.
  • the collecting function of the photocurrent signal is realized, that is, the control effect of the photocurrent signal generation generated by the photodiode 13 is realized by controlling the switching state of the FET 14.
  • the senor usually adopts a thin film transistor (TFT) flat plate structure, and the sensor may have multiple layers in a cross section.
  • each sensing unit includes: a substrate, a gate layer, a gate insulating layer, Active layer, source and drain layers, passivation layer, PIN junction and transparent electrode window layer of PIN photosensor, and bias line layer and light barrier layer.
  • TFT thin film transistor
  • each sensing unit includes: a substrate, a gate layer, a gate insulating layer, Active layer, source and drain layers, passivation layer, PIN junction and transparent electrode window layer of PIN photosensor, and bias line layer and light barrier layer.
  • the specific layers on the cross-section are not exactly the same due to the difference in specific structures.
  • Each layer of the sensor is typically formed by a patterning process, and each patterning process typically includes steps such as masking, exposure, development, etching, and stripping. That is, in order to achieve multiple sensors Layers require multiple patterning processes.
  • the above-mentioned sensor having a plurality of layers usually requires 9 to 11 patterning processes at the time of manufacture, so that 9 to 11 mask masks are required correspondingly, thereby making the manufacturing cost of the sensor high, and the manufacturing process is relatively high. Complex, and the production capacity is difficult to upgrade. Summary of the invention
  • a sensor comprising: a substrate substrate, a set of gate lines and a set of data lines arranged in a cross, an array defined by the set of gate lines and a set of data lines a plurality of sensing units arranged in a row, and a set of bias lines extending through the sensing unit, each sensing unit comprising at least one sensing subunit composed of a thin film transistor device and a photodiode sensor device, wherein
  • the thin film transistor device includes: a gate electrode over the substrate substrate and connected to an adjacent gate line; a gate insulating layer over the gate and covering the substrate substrate; An active layer above the gate insulating layer, above the gate; an ohmic layer over the active layer; a source and a drain over the ohmic layer and oppositely forming a channel, a drain connected to the adjacent data line; and a passivation protective layer covering the channel;
  • the photodiode sensor device includes: a receiving electrode coupled to the source, a photodiode over the receiving electrode, a transparent electrode over the photodiode, and a bias voltage over the transparent electrode
  • the bias electrode is connected to an adjacent bias line.
  • a method of manufacturing a sensor comprising: forming a pattern of a gate line on a substrate substrate, a pattern of a gate electrode connected to the gate line; forming a gate covering the substrate substrate a pattern of an active layer above the gate insulating layer, above the gate, a pattern of an ohmic layer over the active layer, over the ohmic layer and opposite a pattern of a source and a drain forming a channel, a pattern of a receiving electrode connected to the source, a pattern of a data line connected to the drain, and a pattern of a passivation protective layer covering the channel ;
  • the thin film transistor device of the sensor according to the embodiment of the invention is of a bottom gate type, which reduces the use of the reticle during manufacturing, reduces the manufacturing cost, simplifies the production process, and greatly improves the equipment throughput and compared with the prior art. The yield of the product.
  • FIG. 1 is a schematic perspective view of a conventional sensor
  • FIG. 2 is a top plan view of one of the sensing units of the sensor according to the embodiment of the present invention.
  • FIG. 3 is a plan view of a plurality of sensing units arranged in an array of sensors according to an embodiment of the present invention
  • FIG. 4a is a cross-sectional view of the sensing unit of Example 1 taken along line A-A of FIG. 2;
  • Figure 4b is a cross-sectional view of the sensing unit of Example 1 taken along line B-B of Figure 2;
  • Figure 5a is a cross-sectional view of the sensing unit of Example 2 taken along line A-A of Figure 2;
  • Figure 5b is a cross-sectional view of the sensing unit of Example 2 taken along line B-B of Figure 2;
  • Figure 6a is a cross-sectional view of the sensing unit of Example 3-6 taken along line A-A of Figure 2
  • Figure 6b is a cross-sectional view of the sensing unit of Example 3-6 taken along line B-B of Figure 2
  • the senor may be an X-ray sensor or other type of sensor, such as a sensor that transmits by photoelectric conversion.
  • a sensor that transmits by photoelectric conversion may be formed identically.
  • the embodiment of the present invention provides a sensor and a manufacturing method thereof.
  • FIG. 2 shows a top view of one of the sensing units of the sensor in accordance with one embodiment of the present invention.
  • 4a and 4b are cross-sectional views of the sensing unit of Fig. 2 taken along lines AA, BB, and BB.
  • the sensor comprises: a substrate substrate 32, a set of gate lines 30 and a set of data lines 31 arranged in a cross, a set of gate lines 30 and a set of data.
  • the thin film transistor device includes: a gate electrode 38 over the substrate substrate 32 and connected to the adjacent gate line 30; a gate insulating layer 37 over the gate electrode 38 and covering the substrate; and the gate insulating layer 37 Above, an active layer 36 over the gate 38; an ohmic layer 35 over the active layer 36; a source 33 and a drain 34 overlying the ohmic layer 35 and oppositely forming a channel, the drain The pole 34 is connected to the adjacent data line 31; and the passivation protective layer 53 covering the channel;
  • the photodiode sensor device includes: a receiving electrode 39 connected to the source 33, a photodiode 40 above the receiving electrode 39, a transparent electrode 41 above the photodiode 40, and a bias voltage over the transparent electrode 41.
  • the electrode 42a, the bias electrode 42a is connected to an adjacent bias line 42b.
  • the base substrate 32 may be a substrate of a glass substrate, a plastic substrate or other materials; the gate line 30, the gate 38, the data line 31, the source 33, the drain 34, and the receiving electrode. 39.
  • the bias electrode 42a, the bias line 42b and the light-blocking strip 52 mentioned hereinafter may be the same material, for example, an aluminum-niobium alloy (AlNd).
  • AlNd aluminum-niobium alloy
  • the thickness of these single or composite films is, for example, between 150 nm and 450 nm.
  • the material of the ohmic layer 35 may be a doped semiconductor (n+a-Si); the material of the active layer 36 may be a semiconductor material, such as amorphous silicon (a-Si), and the thickness is, for example,
  • the material of the gate insulating layer 37 may be silicon nitride, and the thickness is, for example, between 300 nm and 500 nm;
  • the passivation protective layer 53 may be made of silicon nitride or the like, and may be the same as the following A passivation layer 43 and a second passivation layer 57 are made of the same material.
  • the passivation protection layer 53 can cover the source 33, the drain 34, and the channel. As shown in Fig. 6a, in one embodiment, the passivation protective layer 53 may also cover only the channel.
  • the transparent electrode 41 can be made of, for example, indium tin oxide (ITO). Or a transparent conductive material such as indium oxide (IZO).
  • the photodiode is preferably a PIN type photodiode, comprising: an N-type semiconductor (n+a-Si) 40a located above the receiving electrode 39, and an I-type semiconductor located above the N-type semiconductor 40a ( a-Si) 40b, and a P-type semiconductor (p+a-Si) 40c over the I-type semiconductor 40b.
  • the PIN type photodiode has the advantages of small junction capacitance, short transit time, and high sensitivity. however, in other embodiments of the invention, the photodiode may also utilize other types of photodiodes such as MIS type photodiodes.
  • the set of gate lines 30 includes two single gate lines 30a, and a plurality of sets of double gate lines 30b between the two single gate lines 30a (the adjacent two double gate lines 30b constitute one Group).
  • Each of the sensing units includes two sensing subunits, each of which includes a thin film transistor device 50 and a photodiode device 51.
  • the thin film transistor devices 50 of the two sensing sub-units are diagonally distributed, and the gate of the thin film transistor device 50 is connected to one of the adjacent single gate lines 30a or the adjacent double gate lines 30b.
  • both the gate line and the data line are arranged in a single line, and there is only one sensing unit in a region defined by two adjacent gate lines and two adjacent ones, and the sensing unit includes a thin film transistor
  • the device and a photodiode sensor device comprise only one sensing subunit. Therefore, compared with the conventional sensor, the arrangement of the double gate lines in the embodiment of the present invention doubles the total number of gate lines, but the number of data lines is reduced to half, and the cost of the gate line driving equipment is lower than the data. The cost of the line drive device, therefore, the use of this structure can further reduce the cost of the sensor.
  • the bias line 42b is located between the two sensing subunits of the sensing unit, and is cross-connected with the bias electrodes 42a of the two sensing subunits.
  • the cross-shaped compared to the conventional "in-line” bias line, improves the uniformity of the voltage between the bias electrode and the transparent electrode.
  • the senor may further include: a first passivation layer 43 on the thin film transistor device and the transparent electrode 41, the first passivation layer 43 not covering the bias Pressure electrode 42a and bias line 42b;
  • a light blocking strip located above the first passivation layer 43 and located above the source 33, the drain 34 and the channel
  • a second passivation layer 57 is disposed over the light barrier strip 52 and covers the substrate.
  • the second passivation layer 57 has a signal guiding region via (located at the periphery of the substrate, and thus is not shown).
  • the materials of the data line 31, the source 33, the drain 34, and the receiving electrode 39 are preferably the same; the materials of the light blocking strip 52, the bias electrode 42a, and the bias line 42b are preferably the same.
  • the first passivation layer 43 and the second passivation layer 57 may be made of an inorganic insulating film (for example, silicon nitride or the like) or an organic insulating film (for example, a photosensitive resin material or a non-photosensitive resin material, etc.), and the thickness is, for example, 150 nm to 1500. Between the nanometers. As shown in FIG.
  • the sensor may further include, under each of the data lines 31 and the receiving electrodes 39 of each of the photodiode sensing devices, sequentially located above the gate insulating layer 37.
  • Source material layer 55 and ohmic material layer 56 are respectively made of the same material as the active layer 36 and the ohmic layer 35.
  • the purpose of the structural design is to reduce the number of patterning processes, and the active material layer 55 and the ohmic material layer 56 are in the sensor. Did not play a practical role.
  • the thin film transistor device of the sensor is of a bottom gate type.
  • the structure can reduce the number of masks used in the manufacturing process, reduce the manufacturing cost, simplify the production process, and greatly improve the manufacturing process. Equipment capacity and product yield.
  • a method for manufacturing a sensor includes:
  • Step 101 forming a pattern of the gate line 30 on the base substrate 32, and a pattern of the gate 38 connected to the gate line 30;
  • Step 102 forming a gate insulating layer 37 covering the substrate, and a pattern of the active layer 36 over the gate insulating layer 37 and over the gate 38, a pattern of the ohmic layer 35 over the active layer 36, located at The pattern of the source 33 and the drain 34 of the channel, the pattern of the receiving electrode 39 connected to the source 33, the pattern of the data line 31 connected to the drain 34, and the groove are formed on the ohmic layer 35 oppositely. a pattern of the passivation protective layer 53 of the track;
  • Step 103 forming a pattern of the photodiode 40 on the receiving electrode 39, and a pattern of the transparent electrode 41 above the photodiode 40;
  • Step 104 forming a pattern of the first passivation layer 43, the first passivation layer 43 not covering the region i or forming the bias electrode 42a and the bias line 42b;
  • Step 105 forming a pattern of the bias electrode 42a on the transparent electrode 41, a pattern of the bias line 42b connected to the bias electrode 42a, and a first passivation layer 43, the source 33, the drain The pattern of the pole 34 and the light blocking strip 52 above the channel.
  • the method of the embodiment may further include:
  • Step 106 forming a pattern of a second passivation layer 57 covering the substrate, the second passivation layer 57 having a signal guiding region via.
  • step 101, step 103 to step 106 are each formed by one patterning process, and the patterning process includes substrate cleaning, film formation, photoresist coating, exposure, and display. Shadow, etching, photoresist removal and other steps.
  • Substrate cleaning includes cleaning with deionized water, organic cleaning solution, and the like.
  • the film forming process is used to form a structural layer to be patterned. For example, for a metal layer, a film is formed by physical vapor deposition (for example, magnetron sputtering), and a pattern is formed by wet etching. For a non-metal layer, a film is formed by chemical vapor deposition, and dried. Etching forms a pattern.
  • the composition process in the following steps is not described here.
  • step 102 may include multiple patterning processes. According to the number of patterning processes, the number of masks used in the manufacturing process of the entire sensor is also different. For further details. Other steps in the method of the following examples can be referred to the above steps 101, 103 106 unless otherwise described.
  • step 102 includes:
  • a passivation protective layer material is deposited, and a pattern of the passivation protective layer 53 covering the source 33, the drain 34, and the trench is formed by one patterning process.
  • step 102 includes:
  • a gate insulating layer, an active semiconductor layer, and an ohmic semiconductor layer are sequentially deposited, and a pattern of the active layer 36 and a pattern of the ohmic layer 35 are formed by one patterning process;
  • a passivation protective layer material is deposited, and a pattern of the passivation protective layer 53 covering the source 33, the drain 34, and the channel is formed by one patterning process.
  • step 102 includes: sequentially depositing a gate insulating layer and an active semiconductor layer, and forming a pattern of the active layer 36 by one patterning process;
  • An ohmic semiconductor layer is deposited, a pattern of the ohmic layer 35 is formed by one patterning process; a data line material layer is deposited, a pattern of the source 33 and the drain 34, a pattern of the receiving electrode 39, and a pattern of the data line 31 are formed by one patterning process.
  • step 102 includes: sequentially depositing a gate insulating layer, an active semiconductor layer, and a passivation protective layer material by a gray tone or halftone patterning process. a pattern of the active layer 36 and a pattern of the passivation protective layer 53 covering the channel region, wherein the opaque region of the reticle corresponds to a region where the passivation protective layer 53 is formed, and the semi-transmissive region corresponds to the upper portion of the active layer 36.
  • An ohmic semiconductor layer is deposited, a pattern of the ohmic layer 35 is formed by one patterning process; a data line material layer is deposited, a pattern of the source 33 and the drain 34, a pattern of the receiving electrode 39, and a pattern of the data line 31 are formed by one patterning process.
  • step 102 includes: sequentially depositing a gate insulating layer and an active semiconductor layer, and forming a pattern of the active layer 36 by one patterning process;
  • An ohmic semiconductor layer and a data line material layer are sequentially deposited, and an ohmic layer is formed by one patterning process
  • step 102 includes: sequentially depositing a gate insulating layer, an active semiconductor layer, and a passivation protective layer material through a gray
  • the haze or halftone patterning process forms a pattern of the active layer 36 and a pattern of the passivation protective layer 53 covering the channel region, wherein the opaque region of the mask corresponds to the region where the passivation protective layer 53 is formed, the semi-transmissive region Correspondingly forming a non-channel region above the active layer 36;
  • the ohmic semiconductor layer and the data line material layer are sequentially deposited, and the pattern of the ohmic layer 35, the pattern of the source 33 and the drain 34, the pattern of the receiving electrode 39, and the pattern of the data line 31 are formed by one patterning process.
  • the pattern of forming the photodiode and the pattern of the transparent electrode may specifically include: sequentially depositing an N-type semiconductor layer, an I-type semiconductor layer, a P-type semiconductor layer, and a transparent electrode layer, which are formed by one patterning process.
  • the data line 31, the source 33, the drain 34, and the receiving electrode 39 are made of the same material.
  • the light blocking strip 52, the bias electrode 42a, and the bias line 42b are made of the same material.
  • the manufacturing method of the invention reduces the use of the mask, reduces the manufacturing cost, simplifies the production process, and greatly improves the equipment productivity and the product yield. .

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Nanotechnology (AREA)
  • Electromagnetism (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

提供一种传感器及其制造方法。该传感器包括：衬底基板、呈交叉排列的一组栅线（30）和一组数据线（31）、由该一组栅线（30）和一组数据线（31）界定的多个呈阵列状排布的感测单元，及贯穿感测单元的一组偏压线（42b），每个感测单元包括至少一个由薄膜晶体管器件和光电二极管传感器件组成的感测子单元，该薄膜晶体管器件的沟道上方设置有钝化保护层。本发明提供的传感器的薄膜晶体管器件为底栅型，对比于现有技术，传感器的制造工艺减少了掩模板的使用数量，降低了制造成本，简化了生产工艺，提升了设备产能及产品的良品率。

Description

传感器及其制造方法 技术领域
本发明的实施例涉及一种传感器及其制造方法。 背景技术
由于保健的需要， 各种无损伤医疗检测方法逐渐受到人们的青睐。 在诸 多的无损伤检测方法中， 计算机断层扫描技术（ CT ) 已经得到广泛的应用。 在计算机断层扫描设备中必不可缺的一个部分就是传感器。
一种传感器的基本结构如图 1所示， 该传感器 12包括多条扫描线 15、 多条数据线 16以及多个感测单元， 每个感测单元包括一个光电二极管 13和 一个场效应晶体管 (Field Effect Transistor, FET) 14, 场效应晶体管 14的栅极 与传感器 12中相应的扫描线 (Scan Line) 15连接， 场效应晶体管 14的漏极与 传感器 12中相应的数据线 (Data Line) 16连接， 光电二极管 13与场效应晶体 管 14的源极连接。这些数据线 16的一端通过连接引脚 17连接数据读出电路 18。
上述传感器的工作原理为： 传感器 12通过扫描线 15施加驱动扫描信号 来控制每个感测单元的场效应晶体管 14的开关状态。 当场效应晶体管 14被 打开时， 光电二极管 13产生的光电流信号依次通过与场效应晶体管 14连接 的数据线 16、 数据读出电路 18而输出， 通过控制扫描线 15与数据线 16上 的信号时序来实现光电流信号的釆集功能，即通过控制场效应管 14的开关状 态来实现对光电二极管 13产生的光电流信号釆集的控制作用。
目前， 传感器通常釆用薄膜晶体管（ Thin Film Transistor, TFT )平板结 构， 这种传感器在断面上可具有多层， 例如， 每个感测单元内包括： 基板、 栅极层、 栅极绝缘层、 有源层、 源极与漏极层、 钝化层、 PIN光电传感器的 PIN结和透明电极窗口层， 以及偏压线层和挡光条层等。 当然， 不同传感器 由于具体结构的差异， 在断面上的具体图层也不完全相同。
传感器的各个图层一般通过构图工艺形成， 而每一次构图工艺通常包括 掩模、 曝光、 显影、 刻蚀和剥离等步骤。 也就是说， 为了实现传感器的多个 图层， 需要釆用多次构图工艺。 例如， 上述具有多层的传感器在制造时通常 需要釆用 9至 11次构图工艺， 这样就对应的需要 9至 11张光罩掩模板， 由 此， 使传感器的制造成本较高， 制造工艺较为复杂， 且产能较难提升。 发明内容
本发明的目的是提供一种传感器及其制造方法， 用以解决现有技术中存 在的传感器的制造成本较高， 且制造工艺较为复杂， 产能较难提升的技术问 题。
根据本发明的第一方面， 提供一种传感器， 包括： 衬底基板、 呈交叉排 列的一组栅线和一组数据线、 由所述一组栅线和一组数据线所限定的呈阵列 状排布的多个感测单元， 及贯穿所述感测单元的一组偏压线， 每个感测单元 包括至少一个由薄膜晶体管器件和光电二极管传感器件组成的感测子单元， 其中，
所述薄膜晶体管器件包括： 位于所述衬底基板之上并与相邻的栅线连接 的栅极； 位于所述栅极之上并覆盖所述衬底基板的栅极绝缘层； 位于所述栅 极绝缘层之上、 栅极上方的有源层； 位于所述有源层之上的欧姆层； 位于所 述欧姆层之上并相对而置形成沟道的源极和漏极， 所述漏极与相邻的数据线 连接； 以及覆盖所述沟道的钝化保护层；
所述光电二极管传感器件包括： 与源极连接的接收电极、 位于所述接收 电极之上的光电二极管、 位于所述光电二极管之上的透明电极， 以及位于所 述透明电极之上的偏压电极， 所述偏压电极与相邻的偏压线连接。
根据本发明的第二方面， 提供一种传感器的制造方法， 包括： 在衬底基板上形成栅线的图形、 与所述栅线连接的栅极的图形； 形成覆盖所述衬底基板的栅极绝缘层， 位于所述栅极绝缘层之上、 所述 栅极上方的有源层的图形， 位于所述有源层之上的欧姆层的图形， 位于所述 欧姆层之上并相对而置形成沟道的源极和漏极的图形， 与所述源极连接的接 收电极的图形， 与所述漏极连接的数据线的图形， 以及覆盖所述沟道的钝化 保护层的图形；
形成位于所述接收电极之上的光电二极管的图形， 以及所述位于光电二 极管之上的透明电极的图形； 形成第一钝化层的图形， 所述第一钝化层未覆盖形成偏压电极和偏压线 的区域；
形成位于所述透明电极之上的偏压电极的图形、 与所述偏压电极连接的 偏压线的图形， 以及位于所述第一钝化层之上， 且源极、 漏极及沟道上方的 挡光条的图形。
根据本发明实施例的传感器的薄膜晶体管器件为底栅型， 对比于现有技 术， 其在制造时减少了掩模板的使用数量， 降低了制造成本， 简化了生产工 艺， 大大提升了设备产能及产品的良品率。 附图说明
为了更清楚地说明本发明实施例的技术方案， 下面将对实施例的附图作 笥单地介绍，显而易见地，下面描述中的附图仅仅涉及本发明的一些实施例， 而非对本发明的限制。
图 1为现有传感器的立体结构示意图；
图 2为本发明实施例的传感器的其中一个感测单元的俯视图；
图 3 为本发明实施例的传感器的呈阵列状排布的多个感测单元的俯视 图 4a为示例 1的感测单元沿图 2的 A-A， 线的截面视图；
图 4b为示例 1的感测单元沿图 2的 B-B， 线的截面视图；
图 5a为示例 2的感测单元沿图 2的 A-A， 线的截面视图；
图 5b为示例 2的感测单元沿图 2的 B-B， 线的截面视图；
图 6a为示例 3-6的感测单元沿图 2的 A-A， 线的截面视图 以及 图 6b为示例 3-6的感测单元沿图 2的 B-B， 线的截面视图
附图标记：
12-传感器 13-光电二极管 14-场效应晶体管 15-扫描线 16-数据线 17-连接引脚
18-数据读出电路 30-栅线 31-数据线
32-衬底基板 33-源极 34-漏极
35-欧姆层 36-有源层 37-栅极绝缘层
38-栅极 39-接收电极 40-光电二极管 41-透明电极 42a-偏压电极 40a-N型半导体
40b-I型半导体 40c-P型半导体 43-第一钝化层
30a-单栅线 30b-双栅线 50-薄膜晶体管器件 42b-偏压线 52-挡光条 53-钝化保护层
55-有源材料层 56-欧姆材料层 57-第二钝化层 具体实施方式
为使本发明实施例的目的、 技术方案和优点更加清楚， 下面将结合本发 明实施例的附图，对本发明实施例的技术方案进行清楚、 完整地描述。显然， 所描述的实施例是本发明的一部分实施例， 而不是全部的实施例。 基于所描 述的本发明的实施例， 本领域普通技术人员在无需创造性劳动的前提下所获 得的所有其他实施例， 都属于本发明保护的范围。
除非另作定义， 此处使用的技术术语或者科学术语应当为本发明所属领 域内具有一般技能的人士所理解的通常意义。 本发明专利申请说明书以及权 利要求书中使用的术语 "连接" 并非限定于物理的或者机械的连接， 而是可 以包括电性的连接， 不管是直接的还是间接的。 "上" 、 "下" 、 "左" 、
"右" 等仅用于表示相对位置关系， 当被描述对象的绝对位置改变后， 则该 相对位置关系也相应地改变。
在本发明以下实施例中， 传感器可以是 X射线传感器， 也可以是其他类 型的传感器， 例如通过光电转换进行传输的传感器。 在下面的描述和图示中 针对单个感测单元进行 , 其他感测单元可以同样地形成。
针对解决现有技术中存在的传感器的制造成本较高， 且制造工艺较为复 杂的技术问题， 本发明的实施例提供了一种传感器及其制造方法。
图 2示出了根据本发明一个实施例的传感器的其中一个感测单元的俯视 图。 图 4a和图 4b是图 2的感测单元沿 A-A， 线和 B-B， 线的截面图。 如图 2、 图 4a和图 4b所示， 该传感器， 包括： 衬底基板 32、 呈交叉排列的一组 栅线 30和一组数据线 31、 由所述一组栅线 30和一组数据线 31所限定的多 个呈阵列状排布的感测单元， 及贯穿所述感测单元的一组偏压线 42b, 每个 感测单元包括至少一个由薄膜晶体管器件和光电二极管传感器件组成的感测 子单元， 其中， 所述薄膜晶体管器件包括： 位于衬底基板 32之上并与相邻的栅线 30连 接的栅极 38; 位于栅极 38之上并覆盖基板的栅极绝缘层 37; 位于栅极绝缘 层 37之上、 栅极 38上方的有源层 36; 位于有源层 36之上的欧姆层 35; 位 于欧姆层 35之上并相对而置形成沟道的源极 33和漏极 34, 所述漏极 34与 相邻的数据线 31连接； 以及覆盖沟道的钝化保护层 53;
所述光电二极管传感器件包括： 与源极 33连接的接收电极 39、 位于接 收电极 39之上的光电二极管 40、位于光电二极管 40之上的透明电极 41 , 以 及位于透明电极 41之上的偏压电极 42a, 所述偏压电极 42a与相邻的偏压线 42b连接。
本发明的实施例中，所述衬底基板 32可以为玻璃基板、塑料基板或其他 材料的基板； 所述栅线 30、 栅极 38、 数据线 31、 源极 33、 漏极 34、 接收电 极 39、 偏压电极 42a、 偏压线 42b和下文中所提及的挡光条 52 (其作用是为 减少光线对沟道的影响）可以釆用相同的材质， 例如为铝钕合金 ( AlNd ) 、 铝（A1 ) 、 铜（Cu ) 、 钼（Mo ) 、 钼钨合金（MoW )或铬（Cr )的单层膜， 也可以为这些金属单质或合金材料任意组合所构成的复合膜。 这些单层或复 合膜的厚度例如在 150纳米至 450纳米之间。
本发明的实施例中， 欧姆层 35的材质可以为掺杂质半导体（n+a-Si ) ； 有源层 36 的材质可以为半导体材料， 例如非晶硅（a-Si ) , 厚度例如在 30 纳米至 250纳米之间； 栅极绝缘层 37的材质可以为氮化硅， 厚度例如在 300 纳米至 500纳米之间；钝化保护层 53可以釆用氮化硅等，可以与下文的第一 钝化层 43和第二钝化层 57釆用相同的材质。
如图 4a和图 5a所示， 在一个实施例中， 钝化保护层 53可以覆盖源极 33、 漏极 34和沟道。 如图 6a所示， 在一个实施例中， 钝化保护层 53也可以 只覆盖沟道。 当薄膜晶体管器件形成后，在刻蚀形成光电二极管 40和透明电 极 41时，钝化保护层 53可有效保护沟道不被刻蚀破坏；透明电极 41的材质 可以为诸如氧化铟锡（ITO )或氧化铟辞（IZO )等的透明导电材料。
本发明实施例中， 所述光电二极管优选为 PIN型光电二极管， 包括： 位 于接收电极 39之上的 N型半导体（n+a-Si ) 40a, 位于 N型半导体 40a之上 的 I型半导体（ a-Si )40b,以及位于 I型半导体 40b之上的 P型半导体( p+a-Si ) 40c。 PIN型光电二极管具有结电容小、渡越时间短、灵敏度高等优点。然而， 在本发明的其它实施例中，光电二极管还可以釆用诸如 MIS型光电二极管的 其他类型光电二极管。
图 3示出了根据本发明实施例的传感器的多个感测单元的俯视图。 如图 3所示， 所述一组栅线 30包括两根单栅线 30a, 以及位于两根单栅线 30a之 间的多组双栅线 30b (相邻的两根双栅线 30b构成一组） 。 所述每个感测单 元包括两个感测子单元,每个感测子单元包括一个薄膜晶体管器件 50和一个 光电二极管器件 51。 两个感测子单元的薄膜晶体管器件 50呈对角分布， 且 薄膜晶体管器件 50的栅极与相邻的单栅线 30a或者相邻的双栅线 30b中距离 较近的一根连接。 在传统的传感器中， 栅线与数据线均为单线排布， 在由相 邻两条栅线和相邻两条所限定的区域内仅有一个感测单元， 该感测单元包含 一个薄膜晶体管器件和一个光电二极管传感器件，即只包含一个感测子单元。 因此， 对比于传统的传感器， 本发明实施例中的双栅线的排布方式使得栅线 总数量增加一倍， 但数据线数量却降低至一半， 而栅线驱动设备的成本要低 于数据线驱动设备的成本， 因此， 釆用该结构可进一步降低传感器的成本。
此外， 如图 2所示， 该实施例中， 偏压线 42b位于感测单元的两个感测 子单元之间，与两个感测子单元的偏压电极 42a交叉相连，呈"十字交叉形"， 对比于传统的 "一字形" 偏压线， 该结构可提高偏压电极和透明电极之间电 压的均一性。
继续参照图 4a和图 4b, 在一个实施例中， 所述传感器还可包括： 位于薄膜晶体管器件和透明电极 41之上的第一钝化层 43 , 所述第一钝 化层 43未覆盖偏压电极 42a和偏压线 42b;
位于第一钝化层 43之上， 并位于源极 33、 漏极 34及沟道上方的挡光条
52;
位于挡光条 52之上并覆盖基板的第二钝化层 57 ,所述第二钝化层 57具 有信号引导区过孔（位于基板周边， 因此图中未示出） 。
在本发明实施例中，数据线 31、 源极 33、 漏极 34和接收电极 39的材质 优选为相同； 挡光条 52、 偏压电极 42a和偏压线 42b的材质优选为相同。 第 一钝化层 43和第二钝化层 57可以釆用无机绝缘膜 (例如氮化硅等）或有机 绝缘膜（例如感光树脂材料或者非感光树脂材料等） ， 厚度例如在 150纳米 至 1500纳米之间。 如图 4b 所示， 在一个实施例中， 所述传感器还可包括， 在每条数据线 31和每个光电二极管传感器件的接收电极 39的下方， 依次位于栅极绝缘层 37之上的有源材料层 55和欧姆材料层 56。 有源材料层 55和欧姆材料层 56 分别与有源层 36和欧姆层 35的材质相同， 该结构设计的目的是为了减少构 图工艺的次数， 有源材料层 55和欧姆材料层 56在传感器中并未起到实际作 用。
在本发明的实施例中， 传感器的薄膜晶体管器件为底栅型， 对比于现有 技术， 该结构可减少制造过程中掩模板的使用数量， 降低了制造成本， 简化 了生产工艺， 大大提升了设备产能及产品的良品率。
根据本发明的另一个实施例， 提供用于制造传感器的方法， 参照图 4并 结合图 5a、 图 5b、 图 6a、 图 6b、 图 7a和图 7b所示， 该方法， 包括：
步骤 101、 在衬底基板 32上形成栅线 30的图形、 与栅线 30连接的栅极 38的图形；
步骤 102、形成覆盖基板的栅极绝缘层 37,以及位于栅极绝缘层 37之上、 栅极 38上方的有源层 36的图形， 位于有源层 36之上的欧姆层 35的图形， 位于欧姆层 35之上并相对而置形成沟道的源极 33和漏极 34的图形，与源极 33连接的接收电极 39的图形， 与漏极 34连接的数据线 31的图形， 以及覆 盖沟道的钝化保护层 53的图形；
步骤 103、 形成位于接收电极 39之上的光电二极管 40的图形， 以及位 于光电二极管 40之上的透明电极 41的图形；
步骤 104、 形成第一钝化层 43的图形， 所述第一钝化层 43未覆盖形成 偏压电极 42a和偏压线 42b的区 i或；
步骤 105、 形成位于透明电极 41之上的偏压电极 42a的图形、 与偏压电 极 42a连接的偏压线 42b的图形， 以及位于第一钝化层 43之上， 源极 33、 漏极 34及沟道上方的挡光条 52的图形。
此外， 在步骤 105之后， 该实施例的方法还可进一步包括：
步骤 106、 形成覆盖基板的第二钝化层 57的图形， 所述第二钝化层 57 具有信号引导区过孔。
在本实施例中， 步骤 101、 步骤 103至步骤 106各自均可通过一次构图 工艺形成， 一次构图工艺依次包括基板清洗、 成膜、 光刻胶涂覆、 曝光、 显 影、 刻蚀、 光刻胶去除等步骤。 基板清洗包括使用去离子水、 有机清洗液进 行清洗等。 成膜工艺用于形成将被构图的结构层。 例如， 对于金属层通常釆 用物理气相沉积方式（例如磁控溅射法）成膜， 并通过湿法刻蚀形成图形； 而对于非金属层通常釆用化学气相沉积方式成膜，并通过干法刻蚀形成图形。 以下步骤中的构图工艺与此， 不再赘述。
在本实施例中， 根据所期望的衬底基板结构， 步骤 102可以包括多次构 图工艺， 根据构图工艺的次数不同， 整个传感器的制造工艺所用掩模板的张 数也不尽相同， 以下通过示例作进一步详细说明。 除非另作描述， 在以下示 例的方法中的其他步骤可参照以上步骤 101、 103 106。
示例 1
形成图 4a和图 4b所示的传感器（图 4a和图 4b的衬底基板只是按图 2 示出的 A-A， 线及 B-B， 线的方向被切开， 其并不代表图 2的衬底基板的剖 面图。 同样， 图 4a至图 6b也是按相同方式示出） ， 共需 7次构图工艺， 其 中步骤 102包括：
依次沉积栅极绝缘层、 有源半导体层、 欧姆半导体层、 数据线材料层； 通过一次灰色调或半色调构图工艺形成有源层 36的图形、欧姆层 35的图形、 源极 33和漏极 34的图形、 接收电极 39的图形， 以及数据线 31的图形， 其 中， 掩模板的不透光区对应形成接收电极 39、 数据线 31、 漏极 34和源极 33 的区域， 半透光区对应形成沟道的区域；
沉积钝化保护层材料， 通过一次构图工艺形成覆盖源极 33、 漏极 34和 沟道的钝化保护层 53的图形。
示例 2
形成图 5a和图 5b所示的传感器， 共需 8次构图工艺， 其中步骤 102包 括：
依次沉积栅极绝缘层、 有源半导体层和欧姆半导体层， 通过一次构图工 艺形成有源层 36的图形和欧姆层 35的图形；
沉积数据线材料层， 通过一次构图工艺形成源极 33和漏极 34的图形、 接收电极 39的图形， 以及数据线 31的图形；
沉积钝化保护层材料， 通过一次构图工艺形成覆盖源极 33、 漏极 34和 沟道的钝化保护层 53的图形。 示例 3
形成图 6a和图 6b所示的传感器， 共需 9次构图工艺， 步骤 102包括： 依次沉积栅极绝缘层和有源半导体层，通过一次构图工艺形成有源层 36 的图形；
沉积钝化保护层材料， 通过一次构图工艺形成覆盖沟道区域的钝化保护 层 53的图形；
沉积欧姆半导体层， 通过一次构图工艺形成欧姆层 35的图形； 沉积数据线材料层， 通过一次构图工艺形成源极 33和漏极 34的图形、 接收电极 39的图形， 以及数据线 31的图形。
示例 4
形成图 6a和图 6b所示的传感器， 共需 8次构图工艺， 步骤 102包括： 依次沉积栅极绝缘层、 有源半导体层和钝化保护层材料， 通过一次灰色 调或半色调构图工艺形成有源层 36的图形和覆盖沟道区域的钝化保护层 53 的图形， 其中，掩模板的不透光区对应形成钝化保护层 53的区域， 半透光区 对应形成有源层 36上方的非沟道区域；
沉积欧姆半导体层， 通过一次构图工艺形成欧姆层 35的图形； 沉积数据线材料层， 通过一次构图工艺形成源极 33和漏极 34的图形、 接收电极 39的图形， 以及数据线 31的图形。
示例 5
形成图 6a和图 6b所示的传感器， 共需 8次构图工艺， 步骤 102包括： 依次沉积栅极绝缘层和有源半导体层，通过一次构图工艺形成有源层 36 的图形；
沉积钝化保护层材料， 通过一次构图工艺形成覆盖沟道区域的钝化保护 层 53的图形；
依次沉积欧姆半导体层和数据线材料层， 通过一次构图工艺形成欧姆层
35的图形、 源极 33和漏极 34的图形、 接收电极 39的图形， 以及数据线 31 的图形。
示例 6
形成图 6a和图 6b所示的传感器， 共需 7次构图工艺， 步骤 102包括： 依次沉积栅极绝缘层、 有源半导体层和钝化保护层材料， 通过一次灰色 调或半色调构图工艺形成有源层 36的图形和覆盖沟道区域的钝化保护层 53 的图形， 其中，掩模板的不透光区对应形成钝化保护层 53的区域， 半透光区 对应形成有源层 36上方的非沟道区域；
依次沉积欧姆半导体层和数据线材料层， 通过一次构图工艺形成欧姆层 35的图形、 源极 33和漏极 34的图形、 接收电极 39的图形， 以及数据线 31 的图形。
示例 1至示例 6中， 所述形成光电二极管的图形和透明电极的图形， 可 具体包括： 依次沉积 N型半导体层、 I型半导体层、 P型半导体层和透明电 极层， 通过一次构图工艺形成光电二极管 40a、 40b、 40c的图形和透明电极 41的图形。 在一个例子中， 所述数据线 31、 源极 33、 漏极 34和接收电极 39 的材质相同。 在另一个例子中， 所述挡光条 52、 偏压电极 42a和偏压线 42b 的材质相同。
可见， 对比于现有技术（釆用 10至 11次构图工艺） ， 本发明制造方法 减少了掩模板的使用数量， 降低了制造成本， 简化了生产工艺， 大大提升了 设备产能及产品的良品率。
以上所述仅是本发明的示范性实施方式， 而非用于限制本发明的保护范 围， 本发明的保护范围由所附的权利要求确定。

Claims

权利要求书
1、一种传感器， 包括：衬底基板、呈交叉排列的一组栅线和一组数据线、 由所述一组栅线和一组数据线所限定的呈阵列状排布的多个感测单元， 及贯 穿所述感测单元的一组偏压线， 每个感测单元包括至少一个由薄膜晶体管器 件和光电二极管传感器件组成的感测子单元， 其中，
所述薄膜晶体管器件包括： 位于所述衬底基板之上并与相邻的栅线连接 的栅极； 位于所述栅极之上并覆盖所述衬底基板的栅极绝缘层； 位于所述栅 极绝缘层之上、 栅极上方的有源层； 位于所述有源层之上的欧姆层； 位于所 述欧姆层之上并相对而置形成沟道的源极和漏极， 所述漏极与相邻的数据线 连接； 以及覆盖所述沟道的钝化保护层；
所述光电二极管传感器件包括： 与源极连接的接收电极、 位于所述接收 电极之上的光电二极管、 位于所述光电二极管之上的透明电极， 以及位于所 述透明电极之上的偏压电极， 所述偏压电极与相邻的偏压线连接。
2、 如权利要求 1所述的传感器， 其中， 所述一组栅线包括两根单栅线， 以及位于两根单栅线之间的多组双栅线，
所述每个感测单元包括两个感测子单元， 两个感测子单元的薄膜晶体管 器件呈对角分布， 且薄膜晶体管器件的栅极与相邻的单栅线或者相邻的双栅 线中距离较近的一根连接。
3、如权利要求 2所述的传感器， 其中， 所述偏压线位于感测单元的两个 感测子单元之间 , 与两个感测子单元的偏压电极交叉相连。
4、 如权利要求 1-3 中任一项所述的传感器， 其中， 所述光电二极管为 PIN型光电二极管， 包括： 位于接收电极之上的 N型半导体， 位于 N型半导 体之上的 I型半导体， 以及位于 I型半导体之上的 P型半导体。
5、 如权利要求 1-4中任一项所述的传感器， 还包括：
位于薄膜晶体管器件和透明电极之上的第一钝化层， 所述第一钝化层未 覆盖偏压电极和偏压线；
位于第一钝化层之上， 并位于源极、 漏极及沟道上方的挡光条； 位于挡光条之上并覆盖衬底基板的第二钝化层， 所述第二钝化层具有信 号引导区过孔； 其中， 所述数据线、 源极、 漏极和接收电极的材质相同； 所述挡光条、 偏压电极和偏压线的材质相同。
6、 如权利要求 1-5中任一项所述的传感器， 还包括： 在每条数据线和每 个光电二极管传感器件的接收电极的下方， 依次位于栅极绝缘层之上的有源 材料层和欧姆材料层， 所述有源材料层与有源层的材质相同， 且所述欧姆材 料层和欧姆层的材质相同。
7、 如权利要求 1-6中任一项所述的传感器， 其中， 所述钝化保护层覆盖 源极、 漏极和沟道。
8、 一种传感器的制造方法， 包括：
在衬底基板上形成栅线的图形、 与所述栅线连接的栅极的图形； 形成覆盖所述衬底基板的栅极绝缘层， 位于所述栅极绝缘层之上、 所述 栅极上方的有源层的图形， 位于所述有源层之上的欧姆层的图形， 位于所述 欧姆层之上并相对而置形成沟道的源极和漏极的图形， 与所述源极连接的接 收电极的图形， 与所述漏极连接的数据线的图形， 以及覆盖所述沟道的钝化 保护层的图形；
形成位于所述接收电极之上的光电二极管的图形， 以及所述位于光电二 极管之上的透明电极的图形；
形成第一钝化层的图形， 所述第一钝化层未覆盖形成偏压电极和偏压线 的区域； 以及
形成位于所述透明电极之上的偏压电极的图形、 与所述偏压电极连接的 偏压线的图形， 以及位于所述第一钝化层之上， 且源极、 漏极及沟道上方的 挡光条的图形。
9、 如权利要求 8所述的制造方法， 其中， 所述形成栅极绝缘层、有源层 的图形、 欧姆层的图形、 源极和漏极的图形、 接收电极的图形、 数据线的图 形和钝化保护层的图形， 包括以下步骤：
依次沉积栅极绝缘层、 有源半导体层、 欧姆半导体层、 数据线材料层； 通过一次灰色调或半色调构图工艺形成有源层的图形、 欧姆层的图形、 源极 和漏极的图形、 接收电极的图形， 以及数据线的图形， 其中， 掩模板的不透 光区对应形成接收电极、 数据线、 漏极和源极的区域， 半透光区对应形成沟 道的区域； 沉积钝化保护层材料， 通过一次构图工艺形成覆盖源极、 漏极和沟道的 钝化保护层的图形。
10、 如权利要求 8所述的制造方法， 其中， 所述形成栅极绝缘层、 有源 层的图形、 欧姆层的图形、 源极和漏极的图形、 接收电极的图形、 数据线的 图形和钝化保护层的图形， 包括以下步骤：
依次沉积栅极绝缘层、 有源半导体层和欧姆半导体层， 通过一次构图工 艺形成有源层的图形和欧姆层的图形；
沉积数据线材料层， 通过一次构图工艺形成源极和漏极的图形、 接收电 极的图形， 以及数据线的图形；
沉积钝化保护层材料， 通过一次构图工艺形成覆盖源极、 漏极和沟道的 钝化保护层的图形。
11、 如权利要求 8所述的制造方法， 其中， 所述形成栅极绝缘层、 有源 层的图形、 欧姆层的图形、 源极和漏极的图形、 接收电极的图形、 数据线的 图形和钝化保护层的图形， 包括以下步骤：
依次沉积栅极绝缘层和有源半导体层， 通过一次构图工艺形成有源层的 图形；
沉积钝化保护层材料， 通过一次构图工艺形成覆盖沟道区域的钝化保护 层的图形；
沉积欧姆半导体层 , 通过一次构图工艺形成欧姆层的图形；
沉积数据线材料层， 通过一次构图工艺形成源极和漏极的图形、 接收电 极的图形， 以及数据线的图形。
12、 如权利要求 8所述的制造方法， 其中， 所述形成栅极绝缘层、 有源 层的图形、 欧姆层的图形、 源极和漏极的图形、 接收电极的图形、 数据线的 图形和钝化保护层的图形， 包括以下步骤：
依次沉积栅极绝缘层、 有源半导体层和钝化保护层材料， 通过一次灰色 调或半色调构图工艺形成有源层的图形和覆盖沟道区域的钝化保护层的图 形， 其中， 掩模板的不透光区对应形成钝化保护层的区域， 半透光区对应形 成有源层上方的非沟道区域；
沉积欧姆半导体层 , 通过一次构图工艺形成欧姆层的图形；
沉积数据线材料层， 通过一次构图工艺形成源极和漏极的图形、 接收电 极的图形， 以及数据线的图形。
13、 如权利要求 8所述的制造方法， 其中， 所述形成栅极绝缘层、 有源 层的图形、 欧姆层的图形、 源极和漏极的图形、 接收电极的图形、 数据线的 图形和钝化保护层的图形， 包括以下步骤：
依次沉积栅极绝缘层和有源半导体层， 通过一次构图工艺形成有源层的 图形；
沉积钝化保护层材料， 通过一次构图工艺形成覆盖沟道区域的钝化保护 层的图形；
依次沉积欧姆半导体层和数据线材料层， 通过一次构图工艺形成欧姆层 的图形、 源极和漏极的图形、 接收电极的图形， 以及数据线的图形。
14、 如权利要求 8所述的制造方法， 其中， 所述形成栅极绝缘层、 有源 层的图形、 欧姆层的图形、 源极和漏极的图形、 接收电极的图形、 数据线的 图形和钝化保护层的图形， 包括以下步骤：
依次沉积栅极绝缘层、 有源半导体层和钝化保护层材料， 通过一次灰色 调或半色调构图工艺形成有源层的图形和覆盖沟道区域的钝化保护层的图 形， 其中， 掩模板的不透光区对应形成钝化保护层的区域， 半透光区对应形 成有源层上方的非沟道区域；
依次沉积欧姆半导体层和数据线材料层， 通过一次构图工艺形成欧姆层 的图形、 源极和漏极的图形、 接收电极的图形， 以及数据线的图形。
15、如权利要求 8-14中任一项所述的制造方法，在形成偏压电极的图形、 偏压线的图形， 以及源极、 漏极和挡光条的图形之后， 进一步包括步骤： 形成覆盖基板的第二钝化层的图形， 所述第二钝化层具有信号引导区过 孔。
16、 如权利要求 8-15中任一项所述的制造方法， 其中， 所述形成光电二 极管的图形和透明电极的图形， 包括：
依次沉积 N型半导体层、 I型半导体层、 P型半导体层和透明电极层， 通过一次构图工艺形成光电二极管的图形和透明电极的图形。
17、 如权利要求 8-16中任一项所述的制造方法， 其中， 所述数据线、 源 极、 漏极和接收电极的材质相同； 所述挡光条、 偏压电极和偏压线的材质相 同。
PCT/CN2012/085698 2012-07-26 2012-11-30 传感器及其制造方法 WO2014015604A1 (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201210262848.2 2012-07-26
CN201210262848.2A CN102790065B (zh) 2012-07-26 2012-07-26 一种传感器及其制造方法

Publications (1)

Publication Number Publication Date
WO2014015604A1 true WO2014015604A1 (zh) 2014-01-30

Family

ID=47155426

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2012/085698 WO2014015604A1 (zh) 2012-07-26 2012-11-30 传感器及其制造方法

Country Status (2)

Country Link
CN (1) CN102790065B (zh)
WO (1) WO2014015604A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108321152A (zh) * 2018-04-04 2018-07-24 京东方科技集团股份有限公司 指纹识别传感器及其制备方法以及指纹识别设备
CN111106140A (zh) * 2019-12-24 2020-05-05 厦门天马微电子有限公司 传感器及其制造方法
CN113728435A (zh) * 2020-02-12 2021-11-30 京东方科技集团股份有限公司 探测基板、其制作方法及平板探测器
CN113795920A (zh) * 2020-02-28 2021-12-14 京东方科技集团股份有限公司 探测基板、其制作方法及平板探测器

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102790065B (zh) * 2012-07-26 2015-04-08 北京京东方光电科技有限公司 一种传感器及其制造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101308856A (zh) * 2007-05-14 2008-11-19 三菱电机株式会社 光传感器
US20100237250A1 (en) * 2009-03-23 2010-09-23 Mitsubishi Electric Corporation Photosensor and method of manufacturing the same
CN102157533A (zh) * 2011-01-18 2011-08-17 江苏康众数字医疗设备有限公司 具有存储电容结构的非晶硅图像传感器
JP2011159781A (ja) * 2010-02-01 2011-08-18 Epson Imaging Devices Corp 光電変換装置、エックス線撮像装置及び光電変換装置の製造方法
CN102544024A (zh) * 2010-12-29 2012-07-04 京东方科技集团股份有限公司 一种tft探测基板及其制作方法、x射线探测器
CN102790065A (zh) * 2012-07-26 2012-11-21 北京京东方光电科技有限公司 一种传感器及其制造方法
CN102790063A (zh) * 2012-07-26 2012-11-21 北京京东方光电科技有限公司 一种传感器及其制造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020069414A (ko) * 2001-02-26 2002-09-04 삼성전자 주식회사 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
JP4743269B2 (ja) * 2008-04-23 2011-08-10 エプソンイメージングデバイス株式会社 固体撮像装置
CN101807549B (zh) * 2009-02-18 2013-02-13 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101308856A (zh) * 2007-05-14 2008-11-19 三菱电机株式会社 光传感器
US20100237250A1 (en) * 2009-03-23 2010-09-23 Mitsubishi Electric Corporation Photosensor and method of manufacturing the same
JP2011159781A (ja) * 2010-02-01 2011-08-18 Epson Imaging Devices Corp 光電変換装置、エックス線撮像装置及び光電変換装置の製造方法
CN102544024A (zh) * 2010-12-29 2012-07-04 京东方科技集团股份有限公司 一种tft探测基板及其制作方法、x射线探测器
CN102157533A (zh) * 2011-01-18 2011-08-17 江苏康众数字医疗设备有限公司 具有存储电容结构的非晶硅图像传感器
CN102790065A (zh) * 2012-07-26 2012-11-21 北京京东方光电科技有限公司 一种传感器及其制造方法
CN102790063A (zh) * 2012-07-26 2012-11-21 北京京东方光电科技有限公司 一种传感器及其制造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108321152A (zh) * 2018-04-04 2018-07-24 京东方科技集团股份有限公司 指纹识别传感器及其制备方法以及指纹识别设备
CN111106140A (zh) * 2019-12-24 2020-05-05 厦门天马微电子有限公司 传感器及其制造方法
CN113728435A (zh) * 2020-02-12 2021-11-30 京东方科技集团股份有限公司 探测基板、其制作方法及平板探测器
CN113728435B (zh) * 2020-02-12 2024-03-19 京东方科技集团股份有限公司 探测基板、其制作方法及平板探测器
CN113795920A (zh) * 2020-02-28 2021-12-14 京东方科技集团股份有限公司 探测基板、其制作方法及平板探测器
CN113795920B (zh) * 2020-02-28 2024-03-19 京东方科技集团股份有限公司 探测基板、其制作方法及平板探测器

Also Published As

Publication number Publication date
CN102790065B (zh) 2015-04-08
CN102790065A (zh) 2012-11-21

Similar Documents

Publication Publication Date Title
WO2014015607A1 (zh) 传感器及其制造方法
WO2014015598A1 (zh) 传感器及其制造方法
WO2015070665A1 (zh) X射线传感器的阵列基板及其制造方法
WO2014015593A1 (zh) 传感器及其制造方法
WO2014015589A1 (zh) 传感器的制造方法
WO2014015604A1 (zh) 传感器及其制造方法
WO2014015592A1 (zh) 传感器及其制造方法
WO2014015603A1 (zh) 传感器及其制造方法
WO2014015581A1 (zh) 传感器及其制造方法
WO2014015601A1 (zh) 传感器及其制造方法
US9773938B2 (en) Manufacturing method of an amorphous-silicon flat-panel X-ray sensor
WO2014015588A1 (zh) 传感器及其制造方法
WO2014015582A1 (zh) 传感器的制造方法
KR101530143B1 (ko) 센서 제조 방법

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12881789

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 12881789

Country of ref document: EP

Kind code of ref document: A1