CN113540141A - 一种平板探测器像素结构及其制作方法 - Google Patents

一种平板探测器像素结构及其制作方法 Download PDF

Info

Publication number
CN113540141A
CN113540141A CN202110820201.6A CN202110820201A CN113540141A CN 113540141 A CN113540141 A CN 113540141A CN 202110820201 A CN202110820201 A CN 202110820201A CN 113540141 A CN113540141 A CN 113540141A
Authority
CN
China
Prior art keywords
layer
film layer
pin film
electrode layer
pin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110820201.6A
Other languages
English (en)
Inventor
王振宇
周琳
丁志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Beijing BOE Sensor Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Beijing BOE Sensor Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Beijing BOE Sensor Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN202110820201.6A priority Critical patent/CN113540141A/zh
Publication of CN113540141A publication Critical patent/CN113540141A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14605—Structural or functional details relating to the position of the pixel elements, e.g. smaller pixel elements in the center of the imager compared to pixel elements at the periphery
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Measurement Of Radiation (AREA)

Abstract

本发明公开了本发明实施例提供的一种平板探测器像素结构，包括：PIN膜层；底电极层，设置在PIN膜层的一侧；隔离结构，设置PIN膜层上远离底电极层的一侧；顶电极层，设置在隔离结构上远离PIN膜层的一侧，且顶电极层的中部与PIN膜层连接；顶电极层的边缘在PIN膜层上的正投影被隔离结构覆盖。本发明中的隔离结构可将顶电极层的边缘与PIN膜层的边缘和侧壁进行隔离和绝缘，可有效的消除顶电极层对PIN膜层侧壁的放电作用；并且，当负偏压增加时，隔离结构可以有效防止电流直接富集在顶电极层金属边缘时出现放电现象，有效减少了PIN膜层侧壁漏流，使得平板探测器像素能够稳定的工作在较高负偏压条件下。

Description

一种平板探测器像素结构及其制作方法
技术领域
本发明涉及半导体器件技术领域，尤其涉及一种平板探测器像素结构及其制作方法。
背景技术
目前，平板探测器广泛的应用于医疗成像、工业无损探伤以及安检安防等领域，尺寸可达数十厘米，像素基板可由数百万乃至数千万个像素单元电路所组成。在不同的应用领域，对平板探测器的性能往往会提出不同的要求。例如，在一些应用场景中，需要平板探测器工作在较高的负偏压下的需求。虽然，目前存在一些产品能够在负偏压下进行工作，但是工作性能不够稳定；随着负偏压的增大，会导致平板探测器像素漏电流激增。
因此，目前的平板探测器像素难以在较高的负偏压下进行稳定的工作。
发明内容
本申请实施例通过提供一种平板探测器像素结构及其制作方法，可使平板探测器像素能够稳定的工作在较高负偏压条件下。
第一方面，本申请通过本申请的一实施例提供如下技术方案：
一种平板探测器像素结构，包括：
PIN膜层；底电极层，设置在所述PIN膜层的一侧；隔离结构，设置所述PIN膜层上远离所述底电极层的一侧；顶电极层，设置在所述隔离结构上远离所述PIN膜层的一侧，且所述顶电极层的中部与所述PIN膜层连接；所述顶电极层的边缘在所述PIN膜层上的正投影被所述隔离结构覆盖。
可选的，所述隔离结构包括第一隔离部和第二隔离部；所述第一隔离部中部设置有镂空结构；所述顶电极层的中部经过所述镂空结构与所述PIN膜层连接。
可选的，所述第一隔离部设置在所述PIN膜层上远离所述底电极层的一侧，所述第二隔离部包覆在所述PIN膜层的侧壁。
可选的，还包括：
绝缘填充层，所述PIN膜层为图形化的膜层，所述绝缘填充层作为所述PIN膜层的图形化填充介质；所述第一隔离部设置在所述PIN膜层上远离所述底电极层的一侧，所述第二隔离部设置在所述绝缘填充层上远离所述底电极层的一侧。
可选的，所述隔离结构由所述PIN膜层氧化形成，且所述隔离结构位于所述PIN膜层上部靠近边缘的位置。
可选的，所述隔离结构的边缘与所述PIN膜层的边缘对齐。
第二方面，基于同一发明构思，本申请通过本申请的一实施例，提供如下技术方案：
一种平板探测器像素结构的制作方法，用于制作上述第一方面中任一所述平板探测器像素结构，所述制作方法包括：
制作TFT层，并在所述TFT层上方形成底电极层；在所述底电极层上方形成PIN膜层；在PIN膜层上形成隔离结构；在所述隔离结构上形成与所述PIN膜层连接的顶电极层；所述顶电极层的中部与所述PIN膜层连接；形成的所述顶电极层的边缘在所述PIN膜层上的正投影被所述隔离结构覆盖。
可选的，所述在PIN膜层上形成隔离结构，包括：
在所述PIN膜层上形成包覆所述PIN膜层的钝化层；在所述PIN膜层的钝化层上形成镂空结构；其中，所述PIN膜层上方剩余的钝化层构成所述隔离结构。
可选的，所述在PIN膜层上形成隔离结构，包括：
在所述TFT层上方形成图形化的绝缘填充层，以作为图形化的PIN膜层的图形化填充介质；在所述绝缘填充层和所述PIN膜层上形成钝化层；在所述PIN膜层上方的钝化层形成镂空结构；其中，所述PIN膜层上方剩余的钝化层构成所述隔离结构。
可选的，所述在PIN膜层上形成隔离结构，包括：
氧化所述PIN膜层上部靠近边缘的位置，形成所述隔离结构。
可选的，所述氧化所述PIN膜层上部靠近边缘的位置，形成所述隔离结构，包括：
氧化所述PIN膜层的上部靠近边缘的位置至所述PIN膜层的边缘，形成所述隔离结构。
第三方面，基于同一发明构思，本申请通过本申请的一实施例，提供如下技术方案：
一种平板探测器，包括：上述第一方面中任一所述的平板探测器像素结构。
第四方面，基于同一发明构思，本申请通过本申请的一实施例，提供如下技术方案：
一种摄像系统，包括：上述第三方面中所述的平板探测器。
本申请实施例中提供的一个或多个技术方案，至少具有如下技术效果或优点：
本发明实施例提供的一种平板探测器像素结构，包括：PIN膜层；底电极层，设置在PIN膜层的一侧；隔离结构，设置PIN膜层上远离底电极层的一侧；顶电极层，设置在隔离结构上远离PIN膜层的一侧，且顶电极层的中部与PIN膜层连接；顶电极层的边缘在PIN膜层上的正投影被隔离结构覆盖。上述隔离结构可将顶电极层的边缘与PIN膜层的边缘和侧壁进行隔离和绝缘，可有效的消除顶电极层对PIN膜层侧壁的放电作用；并且，当负偏压增加时，顶电极层富集的电子将被导入PIN膜层的内部，避免了顶电极层边缘对PIN膜层的边缘放电，有效减少了PIN膜层侧壁表面漏流，使得平板探测器像素能够稳定的工作在较高负偏压条件下。
本发明实施例提供的一种平板探测器像素结构的制作方法，包括：制作TFT层，并在TFT层上方形成底电极层；在底电极层上方形成PIN膜层；在PIN膜层上形成隔离结构；顶电极层的中部与PIN膜层连接；形成的顶电极层的边缘在PIN膜层上的正投影被隔离结构覆盖。在上述的制作方法中，可不必对顶电极层进行缩进刻蚀，保证了顶电极层边缘质量，进一步的避免顶电极层发生尖端放电效应；使得平板探测器像素能够稳定的工作在较高负偏压条件下。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例中平板探测器像素结构的第一种实现方式的结构示意图；
图2为本发明实施例中平板探测器像素结构中形成第一钝化层的结构示意图；
图3为本发明实施例中平板探测器像素结构中形成底电极层的结构示意图；
图4为本发明实施例中平板探测器像素结构中形成PIN膜层的结构示意图；
图5为基于图1的实现方式的平板探测器像素结构中形成第二钝化层的结构示意图；
图6为基于图1的实现方式的平板探测器像素结构中形成顶电极层和隔离结构的结构示意图；
图7为本发明实施例中平板探测器像素结构的第二种实现方式的结构示意图；
图8为本发明实施例中平板探测器像素结构的第三种实现方式中一具体结构示意图；
图9为本发明实施例中平板探测器像素结构的第三种实现方式的一俯视结构示意图；
图10为本发明实施例中平板探测器像素结构的第三种实现方式中另一具体结构示意图；
图11为本发明实施例中平板探测器像素结构的第三种实现方式的另一俯视结构示意图。
附图标记：10-TFT膜层；11-基板；12-栅极；13-栅绝缘层；14-有源层；15-晶体管电极层；201-第一钝化层；202-第二钝化层；203-第三钝化层；204-第四钝化层；205-第五钝化层；21-底电极层；22-PIN膜层；31-隔离结构；41-顶电极层；51-中间绝缘层；61-金属线；311-隔离结构；71-绝缘填充层。
具体实施方式
以下，将参照附图来描述本公开的实施例。但是应该理解，这些描述只是示例性的，而并非要限制本公开的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本公开的概念。
在附图中示出了根据本公开实施例的各种结构示意图。这些图并非是按比例绘制的，其中为了清楚表达的目的，放大了某些细节，并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的，实际中可能由于制造公差或技术限制而有所偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。
在本公开的上下文中，当将一层/元件称作位于另一层/元件“上”时，该层/元件可以直接位于该另一层/元件上，或者它们之间可以存在居中层/元件。另外，如果在一种朝向中一层/元件位于另一层/元件“上”，那么当调转朝向时，该层/元件可以位于该另一层/元件“下”。
在本发明实施例的平板探测器像素结构可应用于平板探测器中，例如应用于CCD(Charge Coupled Device电荷耦合器件)摄像系统、CMOS(Complementary Metal OxideSemiconductor，互补金属氧化物半导体)摄像系统等等。目前的平板器探测结构在PIN(Positive-Intrisic-Negative，P型-本征-N型半导体)膜层制作时，通常是在制作完成的金属底电极上直接沉积PIN膜层和顶电极后，通过多次刻蚀，形成像素结构，完成PIN光敏器件的制作。这种方案的其主要优势就是降低光掩膜(Mask)成本，因此目前在行业内被广泛使用。
但是，经研究人员分析发现，现有技术中的多步刻蚀方案形成的顶电极面积和PIN膜层的面积相同时，PIN膜层的边缘将会与顶电极的边缘对齐；此时，PIN膜层侧壁的漏电流将会激增。针对此，在刻蚀时，可将形成的顶电极面积小于PIN膜层的面积，这样可有效的适应较低的负偏压或中等负偏压条件下工作，获得较低的漏电流。例如，小于-10V时，像素漏电流小于5fA，可有效满足客户需求。若负偏压进一步加大之后，顶电极的金属边缘将会出现电子富集，容易发生尖端放电效应。顶电极放电效应产生的电流将会流入PIN膜层的侧壁表面，导致PIN漏流激增。不仅如此，现有技术方案中，在对应刻蚀形成顶电极的时候，也会针对顶电极的边缘进行缩进刻蚀，以使顶电极的边缘小于PIN膜层的面积；也即顶电极的边缘位于PIN膜层的边缘内侧，该刻蚀过程容易影响顶电极边缘质量，也易引起尖端放电效应。
基于上述的分析所得出的技术问题及其原因，在本发明实施例中提出一种平板探测器像素结构及其制作方法，以改善或克服现有技术方案中的结构和制作方法所存在的缺陷。本发明的平板探测器像素结构及其制作方法对上述问题进行改善或解决的具体过程及原理将在下面各个实施例中进行分别阐述。
请参阅图1，在本发明的一实施例中提供了一种平板探测器像素结构，该像素结构包括TFT(Thin Film Transistor，是薄膜晶体管)膜层10，底电极层21，PIN膜层22，隔离结构31以及顶电极层41等。
下面在对平板探测器像素结构进行说明的同时，也对平板探测器像素结构的制作方法进行说明，以便于理解。
具体的，TFT膜层10由下至上可依次由基板11、栅极(Gate)12、栅绝缘层(GateInsulator，GI)13、有源层(Active)14和晶体管电极层15。其中，基板11可采用玻璃基板，或其他绝缘层衬底；栅绝缘层13可采用SiNx、SiOx、SiNx、SiNxOy等无机绝缘材料，也可采用如有机树脂等有机绝缘材料或其它适合的绝缘材料；有源层14可采用氧化物半导体、有机半导体、非晶硅、或多晶硅等，不作限制。晶体管电极层15包括第一电极和第二电极，例如，第一电极可为源极，第二电极可为漏极。
TFT膜层10的制作过程中可采用常规的沉积、刻蚀、蒸镀等现有制作工艺。例如，提供一基板11；首先，在基板11上通过沉积工艺和刻蚀工艺形成栅极图形；然后，在栅极图形上沉积覆盖一层栅绝缘层13；接着，在栅绝缘层13上方形成图形化的有源层14；最后，在有源层14上方形成金属层，对金属层进行刻蚀从而形成包括第一电极和第二电极的晶体管电极层15。由于，后续制作过程还需要再TFT膜层10上方形成金属电极，也即底电极层21。因此，还可在晶体管电极层15上方形成一层钝化层，如图2所示。为了便于描述，在本实施例中该位置的钝化层记为第一钝化层201。
底电极层21，设置在第一钝化层201上，并且与晶体管电极层15的第二电极连接。为了实现底电极层21与第二电极的连接，在制作时，可在第一钝化层201上刻蚀一开口至第二电极。然后，在第一钝化层201上沉积形成底电极层21，以使底电极层21连接至第二电极，即形成欧姆接触，如图3所示。
PIN膜层22，设置在底电极层21上方，即PIN膜层22位于底电极层21的远离TFT膜层10的一侧。具体的，该PIN膜层22由下至上依次包括N型半导体层，本征半导体层和P型半导体层。在制作时，可通过乘积和刻蚀的方式在底电极层21上方形成。具体的，可在底电极层21上方依次沉积N型半导体层，本征半导体层和P型半导体层；然后，覆盖图形化掩膜后进行刻蚀，形成图形化的PIN膜层22，如图4所示。
需要说明的是，在本实施例中TFT层、底电极层21以及PIN膜层22的结构以及制作方法，仅为示例性的一种。在一些实现方式中，还可采用现有技术中的其他实现方式进行替代，本实施例中不再赘述。
隔离结构31，设置所述PIN膜层22上，即位于PIN膜层22上远离底电极层21的一侧。
顶电极层41，设置在隔离结构31上方，即位于隔离结构31上远离PIN膜层22的一侧，且顶电极层41的中部与经过隔离结构31与PIN膜层22连接；顶电极层41的边缘在PIN膜层22上的正投影被隔离结构31覆盖，也即顶电极层41的边缘正下方为隔离结构31。需要说明书的是，顶电极层41具有上、下表面和侧壁，顶电极层41的边缘可理解为顶电极层的侧壁。本实施例中，形成的顶电极层41形如帽状。另外，顶电极层41可为铟锡氧化物(IndiumTin Oxide，ITO)形成。
对应的，隔离结构31和顶电极层41的制作方法为：在PIN膜层22上形成隔离结构31；然后，在隔离结构31上形成穿过隔离结构31连接PIN膜层22的顶电极层41，具体的，顶电极层41的中部与PIN膜层22连接；形成的顶电极层41的边缘在PIN膜层22上的正投影被隔离结构31覆盖。也即，顶电极层41将隔离结构31的镂空结构填充，并且覆盖在隔离结构31上，顶电极层41的边缘不超出隔离结构31的边缘，从而保证隔离结构31对顶电极层41和PIN膜层22的边缘形成有效绝缘隔离。顶电极层41在PIN膜层22上的正投影可完全将该镂空结构覆盖。
上述隔离结构31可将顶电极层41的边缘与PIN膜层22的边缘和侧壁进行隔离和绝缘，可有效的消除顶电极层41对PIN膜层22侧壁的放电作用；并且，当负偏压增加时，顶电极层41富集的电子将被导入PIN膜层22的内部，避免了顶电极层41的边缘发生放电，有效减少了PIN膜层22侧壁表面漏流，使得平板探测器像素能够稳定的工作在较高负偏压条件下。不仅如此，在上述的制作工艺中，可不必对顶电极层41进行缩进刻蚀，保证了顶电极层41边缘质量，进一步的避免顶电极层41发生尖端放电效应。
本实施例中，实现顶电极层41和PIN膜层22的隔离的第一种实现方式可为：
该隔离结构31为设置在PIN膜层22上的钝化层，为了与前述第一钝化层201进行区分，本实施例中记该位置的钝化层为第二钝化层202。该第二钝化层202可包括第一隔离部311a和第二隔离部311a，第一隔离部311a设置在PIN膜层上远离底电极层的一侧，第二隔离部312a包覆在PIN膜层的侧壁。也即，在第二钝化层202的第一隔离部311a中部上开设有镂空结构；顶电极层41经过该镂空结构与PIN膜层22连接，顶电极层41与PIN膜层22之间形成欧姆接触。
对应的，该第一种实现方式时，其制作方法为：
首先，制作形成PIN膜层22之后，可在PIN膜层22上形成包覆PIN膜层22的第二钝化层202；由于PIN膜层22为图形化的膜层，形成的第二钝化层202可将PIN膜层22完全包覆。然后，通过刻蚀等方式在PIN膜层22上方的第二钝化层202上形成镂空结构，如图5所示。其中，PIN膜层22上方剩余的第二钝化层202构成隔离结构31。再接着，继续在PIN膜层22上方的镂空结构与隔离结构31上形成顶电极层41，如图1和图6所示。
本实施例中，实现顶电极层41和PIN膜层22的隔离的第二种实现方式可为：
该平板探测器像素结构，还包括：绝缘填充层71，由于PIN膜层22为图形化的膜层，所以绝缘填充层71可作为PIN膜层22的图形化填充介质。较优的，该绝缘填充层71可与PIN膜层22的上侧面对齐，保证像素结构的一致性。此时，第二钝化层202可设置在绝缘填充层71与PIN膜层22上；具体的，该第二钝化层202可包括第一隔离部311b和第二隔离部311b；第二钝化层202的第一隔离部311b设置在PIN膜层上远离底电极层的一侧，第二钝化层202的第二隔离部312b设置在绝缘填充层上远离底电极层的一侧。与上述第一种实现方式相同的，在第二钝化层202的第一隔离部311b上开设有镂空结构；顶电极层41的中部穿过该镂空结构与PIN膜层22连接，顶电极层41与PIN膜层22之间形成欧姆接触，如图7所示。该绝缘填充层71可为SiNx、SiOx、SiNxOy等无机材料，也可为绝缘树脂等有机绝缘材料。
该种实现结构由于在形成PIN膜层22结构之后，紧接着形成绝缘填充层71可将PIN膜层22完全进行包裹，形成绝缘，进一步的降低了顶电极层41的放电影响。不仅如此，对顶电极层41制作时的控制要求也显著降低，如，顶电极层41的大小可小于PIN膜层22的上表面，也可等于PIN膜层22的上表面，还可稍大于PIN膜层22的上表面。
对应的，该第二种实现方式时，其制作方法为：
首先，制作形成PIN膜层22之后，在TFT层上方形成图形化的绝缘填充层71，以作为图形化的PIN膜层22的图形化填充介质；然后，在绝缘填充层71和PIN膜层22上形成第二钝化层202；最后，在PIN膜层22上方的钝化层形成镂空结构，PIN膜层22上方剩余的钝化层构成隔离结构31，如图7所示。该种制作方法中PIN膜层22和绝缘填充层71的层高难以控制，工艺难度稍大于上述第一种实现方式。
本实施例中，实现顶电极层41和PIN膜层22的隔离的第三种实现方式可为：
该隔离结构311可由PIN膜层22氧化形成，且隔离结构311位于PIN膜层22上部靠近边缘的位置，如图8和图9所示。并且，可将该隔离结构311的边缘与PIN膜层22的边缘对齐，如图10和图11所示，降低在制作过程中顶电极层41与隔离结构311的对位难度。
对应的，该第三种实现方式时，其制作方法为：
在制作形成PIN膜层22之后，可氧化PIN膜层22上部靠近边缘的位置，形成隔离结构311。氧化时，可采用现有的局部氧化工艺实现。该实现方式中的制作方法相对于第一、第二种实现方式而言，可进一步的减少刻蚀工艺步骤。进一步的，为了降低制作顶电极层41时，其与隔离结构311的对位难度，在执行局部氧化工艺步骤时，可氧化PIN膜层22的上部靠近边缘的位置至PIN膜层22的边缘，形成隔离结构311，氧化形成的隔离结构311为环状。
此外，本实施例中的平板探测器像素结构，由下至上还包括第三钝化层203，中间绝缘层51，第四钝化层204，金属线61和第五钝化层205。其中，金属线61位于第五钝化层205和顶电极层41之间，金属线61穿过第四钝化层204、中间绝缘层51和第三钝化层203与顶电极层41连接，形成欧姆接触。金属线61可作为偏压线，中间绝缘层51可为绝缘树脂等。
在制作时，可在顶电极层41上形成第三钝化层203；接着，在第三钝化层203上形成中间绝缘层51；接着，刻蚀顶电极层41上方的中间绝缘层51和第三钝化层203至顶电极层41，然后在顶电极层41和中间绝缘层51上方形成第四钝化层204；刻蚀第四钝化层204至顶电极层41，在刻蚀的孔内形成金属线61；之后，在金属线61上方形成中间绝缘层51，最后，在孔中的中间绝缘层51上方以及第四钝化层204上方形成第五钝化层205；最终完成平板探测器像素结构的制作。
需要说明书的是，本实施例中各个钝化层以及各个绝缘层，可采用的材料包括但不限于以下的一种或多种：SiNx、SiOx、SiNxOy等无机绝缘材料；有机树脂等有机绝缘材料；或其它适合的材料。本实施例中各个电极层以及金属线61，可采用的材料包括但不限于以下的一种或多种：钼、铬、铜、铝及铝铌、铝钕合金等等。
综上所述，本发明实施例提供的一种平板探测器像素结构，包括：PIN膜层；底电极层，设置在PIN膜层的一侧；隔离结构，设置PIN膜层上远离底电极层的一侧；顶电极层，设置在隔离结构上远离PIN膜层的一侧，且顶电极层的中部与PIN膜层连接；顶电极层的边缘在PIN膜层上的正投影被隔离结构覆盖。上述隔离结构可将顶电极层的边缘与PIN膜层的边缘和侧壁进行隔离和绝缘，可有效的消除顶电极层对PIN膜层侧壁的放电作用；并且，当负偏压增加时，顶电极层富集的电子将被导入PIN膜层的内部，有效避免了顶电极层边缘对PIN膜层的边缘放电，减少了PIN膜层侧壁表面漏流，使得平板探测器像素能够稳定的工作在较高负偏压条件下。不仅如此，在上述平板探测器像素结构的制作方法中，可不必对顶电极层进行缩进刻蚀，保证了顶电极层边缘质量，进一步的避免顶电极层发生尖端放电效应。
此外，基于同一发明构思在本发明的其他实施例中还提供了一种平板探测器和一种摄像系统。其中平板探测器包括：上述实施例中任一所述的平板探测器像素结构。摄像系统，包括前述的平板探测器。
由于本实施例所介绍的平板探测器和摄像系统是基于平板探测器像素结构组成，故而基于本申请实施例中所介绍的平板探测器像素结构，本领域所属技术人员能够了解本实施例的平板探测器和摄像系统的具体实施方式以及其各种变化形式，所以在此对于该平板探测器和摄像系统所具备的有益效果及其实现原理，不再赘述，可参考前述关于平板探测器像素结构的实施例。
在以上的描述中，对于各层的构图、刻蚀等技术细节并没有做出详细的说明。但是本领域技术人员应当理解，可以通过各种技术手段，来形成所需形状的层、区域等。另外，为了形成同一结构，本领域技术人员还可以设计出与以上描述的方法并不完全相同的方法。另外，尽管在以上分别描述了各实施例，但是这并不意味着各个实施例中的措施不能有利地结合使用。
尽管已描述了本发明的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (13)

1.一种平板探测器像素结构，其特征在于，包括：
PIN膜层；
底电极层，设置在所述PIN膜层的一侧；
隔离结构，设置所述PIN膜层上远离所述底电极层的一侧；
顶电极层，设置在所述隔离结构上远离所述PIN膜层的一侧，且所述顶电极层的中部与所述PIN膜层连接；所述顶电极层的边缘在所述PIN膜层上的正投影被所述隔离结构覆盖。
2.如权利要求1所述的平板探测器像素结构，其特征在于，所述隔离结构包括第一隔离部和第二隔离部；所述第一隔离部中部设置有镂空结构；所述顶电极层的中部经过所述镂空结构与所述PIN膜层连接。
3.如权利要求2所述的平板探测器像素结构，其特征在于，所述第一隔离部设置在所述PIN膜层上远离所述底电极层的一侧，所述第二隔离部包覆在所述PIN膜层的侧壁。
4.如权利要求2所述的平板探测器像素结构，其特征在于，还包括：
绝缘填充层，所述PIN膜层为图形化的膜层，所述绝缘填充层作为所述PIN膜层的图形化填充介质；
所述第一隔离部设置在所述PIN膜层上远离所述底电极层的一侧，所述第二隔离部设置在所述绝缘填充层上远离所述底电极层的一侧。
5.如权利要求1所述的平板探测器像素结构，其特征在于，所述隔离结构由所述PIN膜层氧化形成，且所述隔离结构位于所述PIN膜层上部靠近边缘的位置。
6.如权利要求5所述的平板探测器像素结构，其特征在于，所述隔离结构的边缘与所述PIN膜层的边缘对齐。
7.一种平板探测器像素结构的制作方法，其特征在于，用于制作权利要求1-6中任一所述平板探测器像素结构，所述制作方法包括：
制作TFT层，并在所述TFT层上方形成底电极层；
在所述底电极层上方形成PIN膜层；
在PIN膜层上形成隔离结构；
在所述隔离结构上形成与所述PIN膜层连接的顶电极层；所述顶电极层的中部与所述PIN膜层连接；形成的所述顶电极层的边缘在所述PIN膜层上的正投影被所述隔离结构覆盖。
8.如权利要求7所述的制作方法，其特征在于，所述在PIN膜层上形成隔离结构，包括：
在所述PIN膜层上形成包覆所述PIN膜层的钝化层；
在所述PIN膜层的钝化层上形成镂空结构；其中，所述PIN膜层上方剩余的钝化层构成所述隔离结构。
9.如权利要求7所述的制作方法，其特征在于，所述在PIN膜层上形成隔离结构，包括：
在所述TFT层上方形成图形化的绝缘填充层，以作为图形化的PIN膜层的图形化填充介质；
在所述绝缘填充层和所述PIN膜层上形成钝化层；
在所述PIN膜层上方的钝化层形成镂空结构；其中，所述PIN膜层上方剩余的钝化层构成所述隔离结构。
10.如权利要求7所述的制作方法，其特征在于，所述在PIN膜层上形成隔离结构，包括：
氧化所述PIN膜层上部靠近边缘的位置，形成所述隔离结构。
11.如权利要求10所述的制作方法，其特征在于，所述氧化所述PIN膜层上部靠近边缘的位置，形成所述隔离结构，包括：
氧化所述PIN膜层的上部靠近边缘的位置至所述PIN膜层的边缘，形成所述隔离结构。
12.一种平板探测器，其特征在于，包括：权利要求1-6中任一所述的平板探测器像素结构。
13.一种摄像系统，其特征在于，包括：权利要求12所述的平板探测器。
CN202110820201.6A 2021-07-20 2021-07-20 一种平板探测器像素结构及其制作方法 Pending CN113540141A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110820201.6A CN113540141A (zh) 2021-07-20 2021-07-20 一种平板探测器像素结构及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110820201.6A CN113540141A (zh) 2021-07-20 2021-07-20 一种平板探测器像素结构及其制作方法

Publications (1)

Publication Number Publication Date
CN113540141A true CN113540141A (zh) 2021-10-22

Family

ID=78129024

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110820201.6A Pending CN113540141A (zh) 2021-07-20 2021-07-20 一种平板探测器像素结构及其制作方法

Country Status (1)

Country Link
CN (1) CN113540141A (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080302969A1 (en) * 2007-06-11 2008-12-11 Samsung Electronics Co., Ltd. Thin-film transistor array substrate for x-ray detector and x-ray detector having the same
JP2009117802A (ja) * 2007-09-07 2009-05-28 Dongbu Hitek Co Ltd イメージセンサー及びその製造方法
US20190198557A1 (en) * 2017-12-27 2019-06-27 Lg Display Co., Ltd. Array substrate for x-ray detector and x-ray detector including the same
US20200058691A1 (en) * 2018-08-16 2020-02-20 Boe Technology Group Co., Ltd. Photoelectric detection substrate, method for fabricating the same, and photoelectric detection device
CN111430392A (zh) * 2020-04-01 2020-07-17 合肥京东方光电科技有限公司 平板探测器及制备方法
KR20210075515A (ko) * 2019-12-13 2021-06-23 엘지디스플레이 주식회사 디지털 엑스레이 검출기용 박막 트랜지스터 어레이 기판과 엑스레이 검출기 및 그 제조 방법
CN113053935A (zh) * 2021-02-08 2021-06-29 上海奕瑞光电子科技股份有限公司 X射线平板探测器面板结构及其制备方法、平板探测器

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080302969A1 (en) * 2007-06-11 2008-12-11 Samsung Electronics Co., Ltd. Thin-film transistor array substrate for x-ray detector and x-ray detector having the same
JP2009117802A (ja) * 2007-09-07 2009-05-28 Dongbu Hitek Co Ltd イメージセンサー及びその製造方法
US20190198557A1 (en) * 2017-12-27 2019-06-27 Lg Display Co., Ltd. Array substrate for x-ray detector and x-ray detector including the same
US20200058691A1 (en) * 2018-08-16 2020-02-20 Boe Technology Group Co., Ltd. Photoelectric detection substrate, method for fabricating the same, and photoelectric detection device
KR20210075515A (ko) * 2019-12-13 2021-06-23 엘지디스플레이 주식회사 디지털 엑스레이 검출기용 박막 트랜지스터 어레이 기판과 엑스레이 검출기 및 그 제조 방법
CN111430392A (zh) * 2020-04-01 2020-07-17 合肥京东方光电科技有限公司 平板探测器及制备方法
CN113053935A (zh) * 2021-02-08 2021-06-29 上海奕瑞光电子科技股份有限公司 X射线平板探测器面板结构及其制备方法、平板探测器

Similar Documents

Publication Publication Date Title
US8497147B2 (en) Array substrate and method of fabricating the same
US20100044708A1 (en) Thin film transistor, pixel structure and fabrication methods thereof
WO2016026246A1 (zh) 薄膜晶体管及其制备方法、阵列基板及其制备方法和显示装置
US11522090B2 (en) Flat panel detection substrate, fabricating method thereof and flat panel detector
US10290661B2 (en) Thin film transistor and method of fabricating the same, array substrate and display apparatus
WO2016000342A1 (zh) 阵列基板及其制作方法、显示装置
US11081587B2 (en) Thin film transistor and method for manufacturing the same, display panel and method for manufacturing the same
CN108807547B (zh) 薄膜晶体管及其制备方法、阵列基板及其制备方法
US20130200404A1 (en) Thin film transistor display panel and method of manufacturing the same
TWI572020B (zh) 陣列基板以及其製作方法
WO2018209761A1 (zh) 阵列基板及其制造方法、液晶显示面板
US20240049539A1 (en) Display substrate, method for fabricating the same, and display panel
TW201729402A (zh) 畫素結構與其製造方法
US10361261B2 (en) Manufacturing method of TFT substrate, TFT substrate, and OLED display panel
CN111048592B (zh) 一种薄膜场效应晶体管结构及制作方法
WO2017028493A1 (zh) 薄膜晶体管及其制作方法、显示器件
CN112002636A (zh) 阵列基板、其制备方法以及显示面板
KR102152846B1 (ko) 유기전계 발광소자 및 이의 제조 방법
WO2016026207A1 (zh) 阵列基板及其制作方法和显示装置
CN113687548B (zh) 阵列基板及其制作方法、以及显示面板
CN111584423B (zh) 阵列基板及其制备方法和显示装置
US11424337B2 (en) Array substrate, manufacturing method thereof, and display panel
US11289605B2 (en) Thin film transistor substrate and manufacturing method thereof
US10497724B2 (en) Manufacturing method of a thin film transistor and manufacturing method of an array substrate
CN113540141A (zh) 一种平板探测器像素结构及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination