KR20210075515A - 디지털 엑스레이 검출기용 박막 트랜지스터 어레이 기판과 엑스레이 검출기 및 그 제조 방법 - Google Patents

디지털 엑스레이 검출기용 박막 트랜지스터 어레이 기판과 엑스레이 검출기 및 그 제조 방법 Download PDF

Info

Publication number
KR20210075515A
KR20210075515A KR1020190166692A KR20190166692A KR20210075515A KR 20210075515 A KR20210075515 A KR 20210075515A KR 1020190166692 A KR1020190166692 A KR 1020190166692A KR 20190166692 A KR20190166692 A KR 20190166692A KR 20210075515 A KR20210075515 A KR 20210075515A
Authority
KR
South Korea
Prior art keywords
layer
leakage current
digital
thin film
ray detector
Prior art date
Application number
KR1020190166692A
Other languages
English (en)
Inventor
공민석
강문수
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020190166692A priority Critical patent/KR20210075515A/ko
Priority to CN202011371850.4A priority patent/CN112992943A/zh
Priority to US17/112,449 priority patent/US11769783B2/en
Publication of KR20210075515A publication Critical patent/KR20210075515A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14658—X-ray, gamma-ray or corpuscular radiation imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14658—X-ray, gamma-ray or corpuscular radiation imagers
    • H01L27/14663—Indirect radiation imagers, e.g. using luminescent members
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01T—MEASUREMENT OF NUCLEAR OR X-RADIATION
    • G01T1/00—Measuring X-radiation, gamma radiation, corpuscular radiation, or cosmic radiation
    • G01T1/16—Measuring radiation intensity
    • G01T1/20—Measuring radiation intensity with scintillation detectors
    • G01T1/2018—Scintillation-photodiode combinations
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01T—MEASUREMENT OF NUCLEAR OR X-RADIATION
    • G01T1/00—Measuring X-radiation, gamma radiation, corpuscular radiation, or cosmic radiation
    • G01T1/16—Measuring radiation intensity
    • G01T1/24—Measuring radiation intensity with semiconductor detectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14665—Imagers using a photoconductor layer
    • H01L27/14676—X-ray, gamma-ray or corpuscular radiation imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14692—Thin film technologies, e.g. amorphous, poly, micro- or nanocrystalline silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/085—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors the device being sensitive to very short wavelength, e.g. X-ray, Gamma-rays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by at least one potential-jump barrier or surface barrier, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier or surface barrier
    • H01L31/105—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier or surface barrier the potential barrier being of the PIN type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by at least one potential-jump barrier or surface barrier, e.g. phototransistors
    • H01L31/115—Devices sensitive to very short wavelength, e.g. X-rays, gamma-rays or corpuscular radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements

Abstract

본 발명은 PIN 다이오드의 누설 전류를 최소화할 수 있는 디지털 엑스레이 검출기용 박막 트랜지스터 어레이 기판과 디지털 엑스레이 검출기 및 그 제조 방법을 제공한다.
이를 위하여 PIN 다이오드의 PIN 층의 측면을 접촉하여 덮는 누설 전류 차폐층을 형성함으로써, PIN층과 절연층과의 접촉을 최대한 차단함으로써 PIN 다이오드의 누설 전류 발생을 최소화할 수 있다.
또한 본 발명에 따르면 PIN 다이오드의 누설 전류 발생을 최소화하여 리드아웃 라인의 검출력을 향상시킴으로써, 양자검출효율(Detective Quantum Efficiency : DQE)과 신호대잡음비(Signal to noise ratio : SNR) 등의 특성을 향상시킬 수 있어 디지털 엑스레이 검출기의 화질을 향상시킬 수 있다.

Description

디지털 엑스레이 검출기용 박막 트랜지스터 어레이 기판과 엑스레이 검출기 및 그 제조 방법{THIN FILM TRANSISTOR ARRAY SUBSTRATE FOR DIGITAL X-RAY DETECTOR AND THE DIGITAL X-RAY DETECTOR INCLUDING THE SAME AND MANUFACTURING METHOD THEREOF}
본 발명은 PIN 다이오드의 누설 전류를 최소화할 수 있는 디지털 엑스레이 검출기용 박막 트랜지스터 어레이 기판과 디지털 엑스레이 검출기 및 그 제조 방법에 대한 것이다.
엑스레이(X-ray)는 단파장이기 때문에 피사체를 쉽게 투과할 수 있다. 엑스레이의 투과량은 피사체 내부의 밀도에 따라 결정된다. 따라서 피사체를 투과한 엑스레이의 투과량을 검출함으로써 피사체의 내부 구조를 관측할 수 있다.
의학용으로 사용되고 있는 엑스레이 검사방법 중 하나로 필름인화방식이 있다. 하지만 필름인화방식의 경우 필름 촬영 후 인화 과정을 거쳐야 결과물을 확인할 수 있기 때문에, 결과물을 확인하기까지 많은 시간이 소요된다. 특히 필름인화방식의 경우 인화된 필름의 보관 및 보존에 있어서 많은 어려움이 있다.
이에 따라 최근에는 박막 트랜지스터(Thin Film Transistor)를 이용한 디지털 엑스레이 검출기(Digital X-ray Detector; DXD)가 개발되어 의학용으로 많이 사용되고 있다.
디지털 엑스레이 검출기는 피사체를 투과한 엑스레이의 투과량을 검출하여, 물체의 내부 상태를 디스플레이를 통해 외부로 표시하는 장치를 말한다.
따라서 디지털 엑스레이 검출기는 별도의 필름과 인화지를 사용하지 않고도 피사체의 내부 구조를 표시할 수 있고, 엑스레이 촬영 즉시 실시간으로 결과를 확인할 수 있는 장점이 있다.
디지털 엑스레이 검출기는 디지털 엑스레이 검출 패널 내부의 전류를 탐지하여 영상으로 구현하는 방식으로, 엑스레이를 광으로 변환하는 신틸레이터층, 광에 반응하는 포토(Photo) PIN 다이오드와 이를 구동시키는 구동 박막 트랜지스터 등과 같은 각종 소자를 포함한다.
디지털 엑스레이 검출기에 조사된 엑스레이는 신틸레이터층에서 가시광선 영역의 광으로 변환된다. 가시광선 영역의 광은 PIN 다이오드의 PIN 층에서 전자 신호로 변환이 된다.
구체적으로 PIN 다이오드에서 변환된 전자 신호는 리드아웃 라인을 통해서 리드아웃 회로부에 전달되게 된다.
이 경우 PIN 층의 측면을 통해서 전류가 누설될 수 있는데, 이렇게 누설 전류가 발생하는 경우 리드아웃 라인의 검출력이 떨어지게 되어 디지털 엑스레이 검출기의 영상 품질을 떨어뜨리게 된다.
이에 본 발명의 발명자들은 PIN 다이오드의 누설 전류를 최소화할 수 있는 디지털 엑스레이 검출기용 박막 트랜지스터 어레이 기판과 디지털 엑스레이 검출기 및 그 제조 방법을 발명하였다.
본 발명의 목적은 PIN 다이오드의 누설 전류 발생을 최소화할 수 있는 엑스레이 검출기용 박막 트랜지스터 어레이 기판과 디지털 엑스레이 검출기 및 그 제조 방법을 제공하는 것이다.
또한 본 발명의 목적은 리드아웃 라인의 검출력을 향상시켜 디지털 엑스레이 검출기의 성능을 향상시킬 수 있는 엑스레이 검출기용 박막 트랜지스터 어레이 기판과 디지털 엑스레이 검출기 및 그 제조 방법을 제공하는 것이다.
본 발명의 목적들은 이상에서 언급한 목적으로 제한되지 않으며, 언급되지 않은 본 발명의 다른 목적 및 장점들은 하기의 설명에 의해서 이해될 수 있고, 본 발명의 실시예에 의해 보다 분명하게 이해될 것이다. 또한, 본 발명의 목적 및 장점들은 특허 청구 범위에 나타낸 수단 및 그 조합에 의해 실현될 수 있음을 쉽게 알 수 있을 것이다.
본 발명의 일 실시예에 따른 PIN 다이오드의 누설 전류 발생을 최소화하고 리드아웃 라인의 검출력을 향상시킬 수 있는 엑스레이 검출기용 박막 트랜지스터 어레이 기판과 디지털 엑스레이 검출기 및 그 제조 방법이 제공된다.
본 발명의 일 실시예에 따르면 디지털 엑스레이 검출기용 박막 트랜지스터 어레이 기판 및 디지털 엑스레이 검출기는 베이스 기판, 베이스 기판 상에 있는 구동 박막 트랜지스터, 구동 박막 트랜지스터와 연결되고, 하부 전극, PIN 층 및 상부 전극을 포함하는 PIN 다이오드 및 PIN 층의 측면을 덮되, PIN 층과 접촉하도록 배치된 하나 이상의 누설 전류 차폐층을 포함한다.
이 경우 복수의 누설 전류 차폐층은 서로 이격되도록 배치될 수 있으며, 누설 전류 차폐층은 PIN 층의 측면 둘레를 따라 하나로 이어지도록 배치될 수 있다.
또한 누설 전류 차폐층은 하부 전극과 접촉할 수 있지만, 상부 전극과는 접촉하지 않을 수 있다.
누설 전류 차폐층은 금속 재질을 포함하되, 상부 전극과 다른 재질을 가질 수 있으며, 누설 전류 차폐층의 일면은 PIN 층과 접촉하고, 누설 전류 차폐층의 타면은 절연층과 접촉할 수 있다.
또한 본 발명의 일 실시예에 따른 디지털 엑스레이 검출기용 박막 트랜지스터 어레이 기판의 제조 방법은 베이스 기판 상에 구동 박막 트랜지스터를 형성하는 단계, 구동 박막 트랜지스터와 전기적으로 연결되는 하부 전극을 형성하는 단계, 하부 전극 상에 PIN 층과 상부 전극을 형성하는 단계, PIN 층과 접촉하여 PIN 층의 측면을 덮는 누설 전류 차폐층을 형성하는 단계 및 상부 전극 상에 바이어스 전극을 형성하는 단계를 포함한다.
본 발명에 따르면 PIN 다이오드의 PIN 층의 측면을 접촉하여 덮는 누설 전류 차폐층을 형성함으로써, PIN층과 절연층과의 접촉을 최대한 차단함으로써 PIN 다이오드의 누설 전류 발생을 최소화할 수 있다.
또한 본 발명에 따르면 PIN 다이오드의 누설 전류 발생을 최소화하여 리드아웃 라인의 검출력을 향상시킴으로써, 양자검출효율(Detective Quantum Efficiency : DQE)과 신호대잡음비(Signal to noise ratio : SNR) 등과 같은 특성을 향상시킬 수 있어 디지털 엑스레이 검출기의 화질과 같은 성능을 향상시킬 수 있다.
상술한 효과와 더불어 본 발명의 구체적인 효과는 이하 발명을 실시하기 위한 구체적인 사항을 설명하면서 함께 기술한다.
도 1은 디지털 엑스레이 검출기를 개략적으로 설명하기 위한 블록도이다.
도 2는 본 발명의 일 실시예에 따른 디지털 엑스레이 검출기의 일부 영역에 대한 평면도이다.
도 2는 본 발명의 다른 일 실시예에 따른 디지털 엑스레이 검출기의 일부 영역에 대한 평면도이다.
도 4는 본 발명의 일 실시예에 따른 디지털 엑스레이 검출기의 I-I' 영역에 대한 단면도이다.
도 5는 본 발명의 다른 일 실시예에 따른 디지털 엑스레이 검출기의 I-I' 영역에 대한 단면도이다.
도 6(a) 내지 도 6(f)는 본 발명의 일 실시예에 따른 디지털 엑스레이 검출기의 제조 방법에 대한 공정도이다.
도 7(a)와 도 7(b)는 각각 누설 전류 차폐층이 없는 비교예와 누설 전류 차폐층이 있는 실시예에 대한 누설 전류를 측정한 엑스레이 이미지이다.
전술한 목적, 특징 및 장점은 첨부된 도면을 참조하여 상세하게 후술되며, 이에 따라 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 것이다. 본 발명을 설명함에 있어서 본 발명과 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 상세한 설명을 생략한다. 이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예를 상세히 설명하기로 한다. 도면에서 동일한 참조부호는 동일 또는 유사한 구성요소를 가리키는 것으로 사용된다.
이하에서 구성요소의 "상부 (또는 하부)" 또는 구성요소의 "상 (또는 하)"에 임의의 구성이 배치된다는 것은, 임의의 구성이 상기 구성요소의 상면 (또는 하면)에 접하여 배치되는 것뿐만 아니라, 상기 구성요소와 상기 구성요소 상에 (또는 하에) 배치된 임의의 구성 사이에 다른 구성이 개재될 수 있음을 의미할 수 있다.
또한 어떤 구성요소가 다른 구성요소에 "연결", "결합" 또는 "접속"된다고 기재된 경우, 상기 구성요소들은 서로 직접적으로 연결되거나 또는 접속될 수 있지만, 각 구성요소 사이에 다른 구성요소가 "개재"되거나, 각 구성요소가 다른 구성요소를 통해 "연결", "결합" 또는 "접속"될 수도 있는 것으로 이해되어야 할 것이다.
이하에서는, 본 발명의 몇몇 실시예에 따른 디지털 엑스레이 검출기용 박막 트랜지스터 어레이 기판 및 이를 포함하는 디지털 엑스레이 검출기를 설명하도록 한다.
도 1은 디지털 엑스레이 검출기를 개략적으로 설명하기 위한 블록도이다. 디지털 엑스레이 검출기는 박막 트랜지스터 어레이(110), 게이트 구동부(120), 바이어스 공급부(130), 리드아웃 회로(Readout IC)부(140) 및 타이밍 제어부(150)를 포함할 수 있다.
박막 트랜지스터 어레이(110)는 일 방향으로 배열된 복수의 게이트 라인들(Gate Line, GL)과 게이트 라인들(GL)과 직교하도록 일 방향으로 배열된 복수의 리드아웃 라인들(Readout Line, RL)에 의해 정의된 복수의 셀 영역을 포함할 수 있다.
셀 영역들은 매트릭스 형태로 배열되고, 각각의 셀 영역은 광 감지 화소들(Pixel, P)이 형성된 화소 영역을 포함할 수 있다. 박막 트랜지스터 어레이(110)는 엑스레이 소스(X-ray Source)로부터 방출된 엑스레이를 감지하고, 감지된 엑스레이를 광전 변환하여 전기적인 검출 신호로 출력할 수 있다.
각각의 광 감지 화소는 신틸레이터(Scintillator)에 의해 엑스레이로부터 변환된 가시광선 영역의 광을 전자 신호로 변환하여 출력하는 PIN 다이오드(PIN Diode)와, PIN 다이오드로부터 출력된 검출 신호를 리드아웃 회로부(140)에 전달하는 박막 트랜지스터(Thin Film Transistor, TFT)를 각각 포함할 수 있다. PIN 다이오드의 일측은 박막 트랜지스터와 연결되고 타측은 바이어스 라인(Bias Line, BL)에 연결될 수 있다.
박막 트랜지스터의 게이트 전극은 스캔 신호를 전달하는 게이트 라인(GL)에 연결되고, 소스/드레인 전극은 각각 PIN 다이오드와 PIN 다이오드로부터 출력된 검출 신호를 전달하는 리드아웃 라인(RL)에 연결될 수 있다. 바이어스 라인(BL)은 리드아웃 라인(RL)과 서로 평행하게 배열될 수 있다.
게이트 구동부(120)는 게이트 라인(GL)들을 통해 광 감지 화소들의 박막 트랜지스터에 게이트 신호들을 순차적으로 인가할 수 있다. 광 감지 화소들의 박막 트랜지스터들은 게이트 온 전압 레벨을 갖는 게이트 신호에 응답하여 턴-온(Turn-On) 될 수 있다.
바이어스 공급부(130)는 바이어스 라인들(BL)을 통해 광 감지 화소들에 구동 전압을 인가할 수 있다. 바이어스 공급부(130)는 PIN 다이오드에 리버스 바이어스(Reverse Bias) 또는 포워드 바이어스(Forward Bias)를 선택적으로 인가할 수 있다.
리드아웃 회로부(140)는 게이트 구동부의 게이트 신호에 응답하여 턴-온된 박막 트랜지스터로부터 전달되는 검출 신호를 리드아웃할 수 있다. 즉 PIN 다이오드로부터 출력된 검출 신호는 박막 트랜지스터와 리드아웃 라인(RL)을 통해 리드아웃 회로부(140)로 입력될 수 있다.
리드아웃 회로부(140)는 오프셋 이미지를 리드아웃하는 오프셋 리드아웃 구간과, 엑스레이 노광 후의 검출 신호를 리드아웃하는 엑스레이 리드아웃 구간에 광 감지 화소들로부터 출력되는 검출신호를 리드아웃할 수 있다.
리드아웃 회로부(140)는 신호 검출부 및 멀티플렉서 등을 포함할 수 있다. 신호 검출부에는 리드아웃 라인들(RL)과 일대일 대응하는 복수의 증폭 회로부를 포함하고, 각 증폭 회로부는 증폭기, 커패시터 및 리셋 소자 등이 포함될 수 있다.
타이밍 제어부(150)는 개시신호 및 클럭신호 등을 생성하여 게이트 구동부(120)에 공급함으로써, 게이트 구동부(120)의 동작을 제어할 수 있다. 또한 타이밍 제어부(150)는 리드아웃 제어신호 및 리드아웃 클럭신호 등을 생성하여 리드아웃 회로부(140)에 공급함으로써, 리드아웃 회로부(140)의 동작을 제어할 수 있다.
이하에서는 도 2 내지 도 5를 참고하여 본 발명의 일 실시예에 따른 디지털 엑스레이 검출기용 박막 트랜지스터 기판 및 이를 포함하는 디지털 엑스레이 검출기에 대해서 자세히 설명하도록 한다.
먼저 본 발명의 일 실시예에 따른 디지털 엑스레이 검출기(200)는 베이스 기판(210)을 포함한다.
베이스 기판(210)은 유리 재질의 기판을 사용할 수 있지만 이에 한정되는 것은 아니며, 플렉서블(Flexible) 디지털 엑스레이 검출기에 적용되는 경우 유연성 성질을 갖는 폴리이미드(Polyimide) 재질의 기판을 사용할 수도 있다.
베이스 기판(210)에는 서로 직교하도록 교차하는 복수의 게이트 라인(223)과 복수의 리드아웃 라인(225)에 의해서 복수의 셀 영역이 정의된다. 각각의 셀 영역에는 화소(P)가 대응됨으로써 복수의 화소 영역이 정의된다. 게이트 라인(223)과 리드아웃 라인(225)에 대응되는 영역은 화소 영역들 간의 경계 영역으로 정의될 수 있다.
하나의 화소 당 각각의 박막 트랜지스터(220)와 PIN 다이오드(230)가 대응되도록 배치되어, 복수의 화소 영역을 갖는 어레이 기판에는 복수의 박막 트랜지스터(220)와 복수의 PIN 다이오드(230)가 형성될 수 있다. 이하에서는 하나의 화소에 대응되는 박막 트랜지스터(220)와 PIN 다이오드(230)를 기준으로 설명을 하도록 하며, 특별한 설명이 없는 한 인접한 화소에도 동일하게 적용될 수 있다.
베이스 기판(210) 상에는 제1 전극(225a), 제2 전극(225b), 게이트 전극(223a) 및 액티브층(221)을 포함하는 박막 트랜지스터(220)가 형성된다.
베이스 기판(210)과 박막 트랜지스터(220) 사이에는 버퍼층(211)이 형성될 수 있다. 이 경우 버퍼층(211)은 실리콘 산화막(SiOx) 또는 실리콘 질화막(SiNx)의 무기물로 이루어질 수 있으며, 다층의 멀티 버퍼층으로 형성될 수도 있다.
베이스 기판(210) 상에는 액티브층(221)이 형성된다. 액티브층(221)은 IGZO(Indium Gallium Zinc Oxide)와 같은 산화물(Oxide) 반도체 물질로 형성될 수 있지만 이에 한정되는 것은 아니며, 저온 폴리 실리콘(Low Temperature Polycrystalline Silicon: LTPS)이나 비정질 실리콘(a-Si)으로 형성될 수도 있다.
액티브층(221)은 일 예로 채널 영역과 채널 영역을 사이에 둔 도체화 영역들을 포함할 수 있다. 구체적으로 도체화 영역들은 제1 전극(225a)과 직접 접촉하여 연결되는 제1 도체화 영역과 제2 전극(225b)과 직접 접촉하여 연결되는 제2 도체화 영역으로 나뉠 수 있다.
액티브층(221)의 도체화 영역들은 액티브층(221)의 양 끝단 영역이 도체화됨으로써 형성될 수 있으며, 도체화 처리 방법은 건식 식각에 의한 방법, 수소 플라즈마 처리, 헬륨 플라즈마 처리 등과 같은 다양한 방법들을 사용할 수 있다.
액티브층(221) 상에는 게이트 전극(223a)이 형성되고, 액티브층(221)과 게이트 전극(223a) 사이에는 게이트 절연층(222)이 형성되어, 액티브층(221)과 게이트 전극(223a)을 서로 절연시켜 줄 수 있다.
즉 게이트 절연층(222)상에는 액티브층(221)의 채널 영역에 대응되도록 게이트 전극(223a)이 형성될 수 있다. 게이트 전극(223a)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni) 및 구리(Cu)로 이루어진 군에서 선택된 하나 또는 이들의 합금일 수 있으며, 단일층 또는 다중층으로 이루어질 수 있다.
게이트 전극(223a)은 게이트 라인(223)으로부터 연장되어 형성될 수 있으며, 게이트 라인(223)과 게이트 전극(223a)이 일치되어 게이트 전극(223a)은 게이트 라인(223) 내에 형성될 수도 있다. 이에 따라 게이트 라인(223)과 게이트 전극(223a)은 동일층에 형성될 수 있다.
무기물로 이루어진 게이트 절연층(222)은 게이트 전극(223a)에 대응되도록 형성되며, 효과적인 절연을 위하여 게이트 전극(223a)과 동일하거나 더 넓은 면적을 갖도록 형성될 수 있다.
게이트 전극(223a)과 게이트 절연층(222)은 액티브층(221)의 중심부에 대응되도록 형성될 수 있다. 이에 따라 게이트 전극(223a)에 의해서 덮이지 않고 노출되는 액티브층(221)의 영역, 즉 채널 영역 이외의 액티브층(221)의 양 끝단은 제1 도체화 영역과 제2 도체화 영역이 될 수 있다.
이 경우 제1 도체화 영역과 제2 도체화 영역은 각각 드레인(Drain) 영역과 소스(Source) 영역이 될 수 있다.
액티브층(221)의 소스 영역은 드레인 영역보다 PIN 다이오드(230)와 가까운 곳에 배치될 수 있지만, 이에 한정되는 것은 아니며 소스 영역과 드레인 영역의 위치는 서로 바뀔 수도 있다.
게이트 전극(223a) 상에는 베이스 기판(210)을 덮도록 무기물로 이루어진 층간 절연층(224)이 형성될 수 있으며, 층간 절연층(224) 상에는 제1 전극(225a)과 제2 전극(225b)이 형성될 수 있다.
제1 전극(225a)과 제2 전극(225b)은 게이트 전극(223a)을 사이에 둔 액티브층(221)의 양쪽에 각각 대응되도록 형성될 수 있다. 액티브층(221)과 제1 전극(225a) 및 제2 전극(225b)이 각각 겹쳐지는 영역에 대응하여, 층간 절연층(224)에는 제1 컨택홀(224a)과 제2 컨택홀(224b)이 각각 형성될 수 있다.
구체적으로 액티브층(221)의 드레인 영역에 대응되도록 제1 컨택홀(224a)이 형성되고, 소스 영역에 대응되도록 제2 컨택홀(224b)이 형성될 수 있다. 이에 따라 제1 전극(225a)은 제1 컨택홀(224a)을 통해 액티브층(221)의 드레인 영역과 연결되며, 제2 전극(225b)은 제2 컨택홀(224b)을 통해 액티브층(221)의 소스 영역과 연결될 수 있다.
이에 따라 드레인 영역에 연결되는 제1 전극(225a)은 드레인 전극이 되고, 소스 영역과 연결되는 제2 전극(225b)는 소스 전극이 될 수 있다.
제1 전극(225a)과 제2 전극(225b)은 리드아웃 라인(225)으로부터 연장되어 형성될 수 있으며, 리드아웃 라인(225)과 동일한 층에 형성될 수 있다.
리드아웃 라인(225)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni) 및 구리(Cu)로 이루어진 군에서 선택된 하나 또는 이들의 합금으로 이루어질 수 있지만 이에 한정되는 것은 아니다.
박막 트랜지스터(220) 상에는 제1 패시베이션층(226)이 베이스 기판 전면을 덮도록 형성될 수 있다. 제1 패시베이션층(226)은 실리콘 산화막(SiOx) 또는 실리콘 질화막(SiNx)과 같은 무기물로 이루어질 수 있으나 이에 한정되는 것은 아니다. 제1 패시베이션층(226)은 하부의 박막 트랜지스터(220), 특히 액티브층(221)을 보호하는 역할을 할 수 있다.
제1 패시베이션층(226) 상에는 PIN 다이오드(230)가 형성되어 하부의 박막 트랜지스터(220)와 연결된다. PIN 다이오드(230)는 화소 영역에 배치될 수 있다.
PIN 다이오드(230)는 박막 트랜지스터(220)와 연결되는 하부 전극(231), 하부 전극(231) 상에 있는 PIN 층(232) 및 PIN 층(232) 상에 있는 상부 전극(233)을 포함할 수 있다.
하부 전극(231)은 PIN 다이오드(230)에 있어서 화소 전극의 역할을 할 수 있다. 하부 전극(231)은 PIN 다이오드(230)의 특성에 따라 몰리브덴(Mo)과 같은 불투명한 금속이나 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), ZnO(Zinc Oxide)와 같은 투명한 산화물 중 하나 이상의 물질로 이루어질 수 있다.
하부 전극(231)은 제1 패시베이션층(226)의 컨택홀인 제3 컨택홀(226a)을 통해 박막 트랜지스터(220)의 제2 전극(225b)과 접촉하도록 연결되어, 박막 트랜지스터(220)는 PIN 다이오드(230)와 연결될 수 있다.
하부 전극(231) 상에는 신틸레이터(Scintillator)를 통해 엑스레이에서 변환된 가시광을 전기적인 신호로 변환하는 PIN 층(232)이 형성될 수 있다.
PIN 층(232)은 n형 불순물이 포함된 n형 반도체층(232n), 진성(Intrinsic) 반도체층(232i) 및 p형 불순물이 포함된 p형 반도체층(232p)이 하부 전극(231)에서부터 차례대로 적층되어 형성될 수 있다
진성 반도체층은 n형 반도체층 및 p형 반도체층보다 상대적으로 두껍게 형성될 수 있다. PIN 층(232)은 엑스레이 소스로부터 방출된 엑스레이를 전기적인 신호로 변환할 수 있는 물질을 포함하도록 이루어지며, 예를 들어 a-Se, HgI2, CdTe, PbO, PbI2, BiI3, GaAs, Ge와 같은 물질들을 포함할 수 있다.
PIN 층(232) 상에는 상부 전극(233)이 형성될 수 있다. 상부 전극(233)은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), ZnO(Zinc Oxide)와 같은 투명한 산화물 중 하나 이상의 물질로 이루어져 PIN 다이오드(230)의 필 팩터(Fill Factor)를 향상시킬 수 있다.
PIN 층(232)의 측면에는 PIN 층(232)의 측면을 덮되, PIN 층(232)과 접촉하도록 하나 이상의 누설 전류 차폐층(236)이 배치된다.
구체적으로 누설 전류 차폐층(236)은 PIN 층(232) 중에서 진성 반도체층(232i)을 직접 접촉하여 덮도록 배치됨으로써, PIN 층(232)의 진성 반도체층(232i)이 패시베이션층과 같은 절연층과 직접적으로 접촉하는 것을 최소화하여 PIN 층(232)의 측면으로부터 절연층을 통해서 빠져나가는 누설 전류의 발생을 최소화할 수 있다.
본 발명의 일 실시예로 도 2에 도시된 바와 같이 누설 전류 차폐층(236)은 복수로 구비되어 서로 이격되도록 배치될 수 있다.
예를 들어 PIN 층(232)의 둘레 전체를 감싸도록 형성되는 것이 아니라, PIN 층(232)의 모서리부에는 누설 전류 차폐층(236)이 형성되지 않고, 가장 넓은 면적을 갖는 PIN 층(232)의 4개의 측면을 감싸도록 배치됨으로써 복수의 누설 전류 차폐층(236)은 서로 이격되도록 배치될 수 있다.
PIN 층(232)의 모서리부까지 누설 전류 차폐층(236)이 모두 덮는 경우, 하프톤 마스크의 사용과 같은 추가 공정이 필요할 수 있는 바 공정의 효율성을 위하여 PIN 층(232)의 모서리부에는 누설 전류 차폐층(236)이 형성되지 않도록 할 수 있다.
한편 본 발명의 다른 일 실시예로 도 3에 도시된 바와 같이 누설 전류 차폐층(236)은 복수의 이격된 누설 전류 차폐층(236)으로 구비되는 것이 아니라, PIN 층(232)의 측면 둘레를 따라 하나로 이어지도록 배치될 수 있다.
예를 들어 PIN 층(232)의 측면 둘레를 따라 배치되어 측면에 오픈되는 영역이 없도록 누설 전류 차폐층(236)이 형성됨으로써, PIN 층(232)과 절연층이 접촉하는 영역을 최소화함으로써 PIN 층(232)의 측면으로부터 절연층을 통해서 빠져나가는 누설 전류의 발생을 더욱 최소화할 수 있다.
한편 본 발명의 일 실시예로 도 4에 도시된 바와 같이 누설 전류 차폐층(236)은 PIN 층(232)과 접촉하되, 하부 전극(231)과는 접촉하지 않을 수 있다.
이 경우 누설 전류 차폐층(236)은 PIN 층(232)의 진성 반도체층(232i)을 덮되, n형 반도체층(232n)의 적어도 일부 영역은 덮지 않음으로써 하부 전극(231)과 일정 거리 이격되도록 형성되어 하부 전극(231)과 접촉하지 않을 수 있다.
PIN 층(232)에서 누설 전류는 대부분 진성 반도체층(232i)을 통해서 발생하게 되는 바 하부 전극(231)과 직접적으로 접촉하지 않는 진성 반도체층(232i)의 측면을 덮는 경우에도 누설 전류를 효과적으로 감소시킬 수 있다.
아울러 공정 상의 마진을 고려하여 누설 전류 차폐층(236)과 하부 전극(231)을 이격되도록 형성함으로써, 누설 전류 차폐층(236)이 하부 전극(231) 및 상부 전극(233) 모두와 접촉하는 경우를 미리 예방할 수 있어 PIN 다이오드(230)의 오작동을 최소화할 수 있다.
한편 본 발명의 다른 일 실시예로 도 5에 도시된 바와 같이 누설 전류 차폐층(236)은 하부 전극(231)과 접촉할 수 있다.
이와 같이 누설 전류 차폐층(236)이 하부 전극(231)과 접촉하도록 배치됨으로써, PIN 층(232)의 측면에서 오픈 영역이 더욱 최소화되기 때문에, PIN 층(232)의 측면으로부터 절연층으로 빠져나가는 누설 전류의 발생을 더욱 최소화할 수 있다.
특히 PIN 층(232)에서 발생되는 대부분의 누설 전류는 상부 전극(233)에서 하부 전극(231)의 방향으로 빠져나가게 되는 바, 누설 전류 차폐층(236)과 하부 전극(231)을 서로 접촉하도록 배치함으로써 PIN 층(232)의 측면을 최대한 누설 전류 차폐층(236)으로 밀폐시킬 수 있어 누설 전류의 발생을 더욱 최소화할 수 있다.
누설 전류 차폐층(236)은 상부 전극(233)과 접촉하지 않도록 배치될 수 있다.
누설 전류 차폐층(236)이 상부 전극(233)과 접촉하는 경우 누설 전류 차폐층(236)이 하부 전극(231)과 상부 전극(233)을 서로 전기적으로 연결시키게 될 수 있는 바, 누설 전류 차폐층(236)은 상부 전극(233)과 접촉하지 않도록 서로 이격되어 배치되는 것이 바람직하다.
누설 전류 차폐층(236)은 누설 전류의 차폐를 효과적으로 할 수 있도록 금속 재질을 포함할 수 있으며, 이 경우 금속은 MoTi, Cu 및 ITO 중 하나 이상을 포함할 수 있다.
이 경우 누설 전류 차폐층(236)은 상부 전극(233)과 다른 재질을 갖도록 하여, 공정 상의 마진 오차로 인하여 누설 전류 차폐층(236)과 상부 전극(233)이 접촉하는 경우를 대비하여 그 영향을 최소화할 수 있도록 할 수 있다.
누설 전류 차폐층(236)의 일면은 PIN 층(232)과 직접 접촉하고, 누설 전류 차폐층(236)의 타면은 절연층과 직접 접촉할 수 있다. 도 4와 도 5에 도시된 바와 같이 누설 전류 차폐층(236)은 PIN 층(232)과 제2 패시베이션층(235) 사이에 배치되어 PIN 층(232)의 측면과 제2 패시베이션층(235)의 직접적인 접촉 면적을 최대한 감소시킬 수 있다.
PIN 다이오드(230) 상에는 제2 패시베이션층(235)이 형성될 수 있다. 제2 패시베이션층(235)은 실리콘 산화막(SiOx) 또는 실리콘 질화막(SiNx)과 같은 무기물로 이루어질 수 있으나 이에 한정되는 것은 아니다. 제2 패시베이션층(235)은 PIN 다이오드(230)의 측면까지 모두 덮도록 형성되어 PIN 다이오드(230)의 측면을 수분이나 기타 이물질로부터 보호할 수 있다.
PIN 층(232)의 측면에 누설 전류 차폐층(236)이 배치되지 않는 경우, PIN 층(232)의 측면은 외부로 노출되기 때문에 제2 패시베이션층(235)과 같은 절연층으로 외부로 노출된 PIN 층(232)의 측면을 보호하게 된다.
하지만 PIN 층(232)은 결국 실리콘(Si)을 포함하는 반도체층이기 때문에 실리콘 산화막(SiOx) 또는 실리콘 질화막(SiNx)과 같이 동일한 실리콘(Si)을 포함하는 제2 패시베이션층(235)과 같은 절연층과 직접 접촉하는 경우 접촉하는 면을 따라서 누설 전류가 발생할 수 있다.
따라서 본 발명의 일 실시예에 따른 누설 전류 차폐층(236)은 동일한 실리콘 물질을 포함하는 PIN 층(232)과 절연층과의 접촉을 최대한 차단하기 위하여, 실리콘이 포함되지 않는 금속으로 이루어진 누설 전류 차폐층(236)을 PIN 층(232)과 절연층 사이에 두고 일면과 타면이 직접 PIN 층(232) 및 절연층과 접촉하도록 함으로써 누설 전류를 효과적으로 최대한 차단할 수 있다.
제2 패시베이션층(235) 상에는 제1 평탄화층(237)이 형성되어 PIN 다이오드(230)를 포함한 베이스 기판(210) 전면을 덮도록 형성될 수 있다.
제1 평탄화층(237)은 PAC(Photo Acryl)과 같은 유기물로 이루어질 수 있으나 이에 한정되는 것은 아니다.
PIN 다이오드(230) 상의 제1 평탄화층(237) 상에는 바이어스 전극(243)이 형성될 수 있다. 바이어스 전극(243)은 제1 평탄화층(237)의 컨택홀인 제4 컨택홀(237a)을 통해서 PIN 다이오드(230)의 상부 전극(233)과 연결되어, PIN 다이오드(230)에 바이어스 전압을 인가해줄 수 있다.
바이어스 전극(243)은 리드아웃 라인(225)과 평행하게 배열된 바이어스 라인(241)으로부터 분기되어 형성될 수 있다.
바이어스 전극(243) 상에는 실리콘 산화막(SiOx) 또는 실리콘 질화막(SiNx)과 같은 무기물로 이루어진 제3 패시베이션층(244)이 형성될 수 있다.
제3 패시베이션층(244) 상에는 제2 평탄화층(245)이 베이스 기판(210) 전면을 덮도록 형성될 수 있다.
제2 평탄화층(245)은 PAC(Photo Acryl)과 같은 유기물로 이루어질 수 있으나 이에 한정되는 것은 아니다.
제2 평탄화층(245) 상에는 PIN 다이오드(230)를 덮도록 베이스 기판 상에 신틸레이터층(Scintillator layer, 250)이 형성될 수 있다.
구체적으로 신틸레이터층(250)은 박막 트랜지스터(220)와 PIN 다이오드(230) 상에 박막 트랜지스터(220)와 PIN 다이오드(230)를 덮도록 위치한다.
신틸레이터층(250)은 어레이 기판(201) 상에 직접 증착되어 형성될 수 있기 때문에, 신틸레이터층(250) 하부면의 평탄화가 필요할 수 있다. 따라서 제2 평탄화층(245)을 형성하여 신틸레이터층(250)의 하부면을 평탄화시킴으로써, 신틸레이터의 증착에 의한 신틸레이터층(250)의 형성이 용이하게 될 수 있도록 해줄 수 있다.
신틸레이터층(250)은 복수의 주상 결정상들을 갖도록 수직 방향으로 성장되어, 복수의 신틸레이터 주상 결정들이 나란히 배열되는 형태로 형성될 수 있지만 이에 한정되는 것은 아니다. 신틸레이터는 요오드화 세슘(CsI)과 같은 물질로 이루어질 수 있지만 이에 한정되는 것은 아니다.
본 발명에 따른 디지털 엑스레이 검출기(200)는 다음과 같이 작동한다.
디지털 엑스레이 검출기(200)에 조사된 엑스레이는 신틸레이터층(250)에서 가시광선 영역의 광으로 변환된다. 가시광선 영역의 광은 PIN 다이오드(230)의 PIN 층(232)에서 전자 신호로 변환이 된다.
구체적으로는 PIN 층(232)에 가시광선 영역의 광이 조사되면 진성 반도체층(232i)이 n형 반도체층(232n)과 p형 반도체층(232p)에 의해 공핍(Depletion)이 되어 내부에 전기장이 발생하게 된다. 그리고 광에 의해 생성되는 정공과 전자가 전기장에 의해 드리프트(Drift)되어 각각 p형 반도체층과 n형 반도체층에서 수집된다.
PIN 다이오드(230)는 가시광선 영역의 광을 전자 신호로 변환하여 박막 트랜지스터(220)에 전달하게 된다. 이렇게 전달된 전자 신호는 박막 트랜지스터(220)와 연결된 리드아웃 라인(225)을 거쳐서 영상 신호로 표시되게 된다.
도 6(a) 내지 도 6(f)는 본 발명의 일 실시예에 따른 디지털 엑스레이 검출기의 제조 방법에 대한 공정도이다.
본 발명의 일 실시예에 따른 디지털 엑스레이 검출기는 i) 베이스 기판(210) 상에 구동 박막 트랜지스터(220)를 형성하는 단계, ii) 구동 박막 트랜지스터(220)와 전기적으로 연결되는 하부 전극(231)을 형성하는 단계, iii) 하부 전극(231) 상에 PIN 층(232)과 상부 전극(233)을 형성하는 단계, iv) PIN 층(232)과 접촉하여 PIN 층(232)의 측면을 덮는 누설 전류 차폐층(236)을 형성하는 단계 및 v) 상부 전극(233) 상에 바이어스 전극(243)을 형성하는 단계를 포함한다.
구체적으로 도 6(a)에 도시된 바와 같이 베이스 기판(210) 상에는 버퍼층을 형성하고, 버퍼층 상에는 액티브층(221), 게이트 전극(223a), 제1 전극(225a) 및 제2 전극(225b)을 포함하는 구동 박막 트랜지스터(220)를 형성한다.
액티브층(221)과 게이트 전극(223a) 사이에는 게이트 절연층(222)을 형성하고, 액티브층(221)과 제1 전극(225a) 및 제2 전극(225b) 사이에는 층간 절연층(224)을 형성할 수 있으며, 제1 전극(225a)과 제2 전극(225b)은 각각 층간 절연층(224)의 제1 컨택홀(224a)과 제2 컨택홀(224b)을 통해서 액티브층(221)과 연결될 수 있다.
다음으로 도 6(b)와 같이 제1 전극(225a) 및 제2 전극(225b)을 덮도록 제1 패시베이션층(226)을 형성하고, 제1 패시베이션층(226)의 제3 컨택홀(226a)을 통해서 PIN 다이오드(230)의 하부 전극(231)이 제2 전극(225b)과 전기적으로 연결되도록 하부 전극(231)을 형성한다.
그리고 도 6(c)와 같이 PIN 다이오드(230)의 하부 전극(231) 상에는 n형 반도체층(232n), 진성 반도체층(232i) 및 p형 반도체층(232p)을 포함하는 PIN 층(232)과 상부 전극(233)이 적층되도록 형성한다.
이 경우 PIN 층(232)과 상부 전극(233)은 PIN 막과 상부 전극(233)막을 베이스 기판(210) 전면을 덮도록 형성한 후에 하나의 마스크를 이용한 패터닝 공정을 이용하여 형성할 수 있다.
다음으로 도 6(d)와 같이 PIN 층(232)의 측면에는 PIN 층(232)과 직접 접촉하도록 PIN 층(232)의 측면을 덮는 누설 전류 차폐층(236)을 형성한다.
이 경우 누설 전류 차폐층(236)은 도 2에 도시된 바와 같이 복수의 누설 전류 차폐층(236)이 서로 이격되도록 형성될 수 있으며, 도 3에 도시된 바와 같이 하나의 누설 전류 차폐층(236)이 PIN 층(232)의 측면 둘레를 따라 하나로 이어지도록 형성될 수 있으며, 도 4에 도시된 바와 같이 누설 전류 차폐층(236)이 하부 전극(231)과 접촉하지 않도록 형성될 수 있으며, 도 5에 도시된 바와 같이 누설 전류 차폐층(236)이 하부 전극(231)과 접촉하도록 형성될 수 있다.
그리도 도 6(e)와 같이 PIN 다이오드(230)와 누설 전류 차폐층(236)을 덮도록 제2 패시베이션층(235)을 형성하고, 베이스 기판(210) 전면에 제1 평탄화층(237)을 형성할 수 있다. 상부 전극(233) 즉, 제1 평탄화층(237) 상에 바이어스 전극(243)을 형성하고, 제1 평탄화층(237)의 제4 컨택홀(237a)을 통해서 바이어스 전극(243)과 PIN 다이오드(230)의 상부 전극(233)을 전기적으로 연결할 수 있다.
다음으로 도 6(f)와 같이 제3 패시베이션층(244)과 제2 평탄화층(245)을 형성하고, 제2 평탄화층(245) 상에 신틸레이터층(250)을 형성하여 디지털 엑스레이 검출기(200)를 형성할 수 있다.
도 7(a)와 도 7(b)는 각각 누설 전류 차폐층이 없는 비교예와 누설 전류 차폐층이 있는 실시예에 대한 누설 전류를 측정한 엑스레이 이미지이다.
구체적으로 비교예와 실시예는 PIN 층의 측면에 누설 전류 차폐층이 접촉되어 배치되었는지 유무에 있어서만 차이가 있고, 다른 구성들의 경우 동일하게 한 디지털 엑스레이 검출기를 통해서 오프(off) 상태에서의 다크 이미지(dark image)에 대한 것이다.
도 7(a)에 도시된 바와 같이 비교예의 경우 엑스레이 이미지의 선들이 뚜렷하게 구분되지 않음을 알 수 있어, 누설 전류가 다량 발생하는 것을 알 수 있다.
이에 반해 도 7(b)에 도시된 바와 같이 실시예의 경우 엑스레이 이미지의 선들이 뚜렷하게 구분되는 것을 알 수 있어, 누설 전류가 거의 발생하지 않는 것을 알 수 있다.
이와 같이 본 발명의 실시예에 따르면 PIN 다이오드의 누설 전류 발생을 최소화하여 리드아웃 라인의 검출력을 향상시킬 수 있다.
이렇게 리드아웃 라인의 검출력이 향상되는 경우 양자검출효율(Detective Quantum Efficiency : DQE)과 신호대잡음비(Signal to noise ratio : SNR) 등의 특성을 향상시킬 수 있어 결국 디지털 엑스레이 검출기의 화질과 같은 성능을 향상시킬 수 있다.
이상과 같이 본 발명의 일 실시예에 따른 디지털 엑스레이 검출기용 박막 트랜지스터 어레이 기판 및 디지털 엑스레이 검출기는 베이스 기판, 베이스 기판 상에 있는 구동 박막 트랜지스터, 구동 박막 트랜지스터와 연결되고, 하부 전극, PIN 층 및 상부 전극을 포함하는 PIN 다이오드 및 PIN 층의 측면을 덮되, PIN 층과 접촉하도록 배치된 하나 이상의 누설 전류 차폐층을 포함한다.
이 경우 복수의 누설 전류 차폐층은 서로 이격되도록 배치될 수 있으며, 누설 전류 차폐층은 PIN 층의 측면 둘레를 따라 하나로 이어지도록 배치될 수 있다.
또한 누설 전류 차폐층은 하부 전극과 접촉하지 않거나 또는 접촉할 수 있지만, 상부 전극과는 접촉하지 않을 수 있다.
누설 전류 차폐층은 금속 재질을 포함하되, 상부 전극과 다른 재질을 가질 수 있으며, 누설 전류 차폐층의 일면은 PIN 층과 접촉하고, 누설 전류 차폐층의 타면은 절연층과 접촉할 수 있다.
또한 본 발명의 일 실시예에 따른 디지털 엑스레이 검출기용 박막 트랜지스터 어레이 기판의 제조 방법은 베이스 기판 상에 구동 박막 트랜지스터를 형성하는 단계, 구동 박막 트랜지스터와 전기적으로 연결되는 하부 전극을 형성하는 단계, 하부 전극 상에 PIN 층과 상부 전극을 형성하는 단계, PIN 층과 접촉하여 PIN 층의 측면을 덮는 누설 전류 차폐층을 형성하는 단계 및 상부 전극 상에 바이어스 전극을 형성하는 단계를 포함한다.
이상과 같이 본 발명에 대해서 예시한 도면을 참조로 하여 설명하였으나, 본 명세서에 개시된 실시 예와 도면에 의해 본 발명이 한정되는 것은 아니며, 본 발명의 기술사상의 범위 내에서 통상의 기술자에 의해 다양한 변형이 이루어질 수 있음은 자명하다. 아울러 앞서 본 발명의 실시 예를 설명하면서 본 발명의 구성에 따른 작용 효과를 명시적으로 기재하여 설명하지 않았을 지라도, 해당 구성에 의해 예측 가능한 효과 또한 인정되어야 함은 당연하다.
110 : 박막 트랜지스터 어레이 120 : 게이트 구동부
130 : 바이어스 공급부 140 : 전원전압 공급부
150 : 리드아웃 회로부 160 : 타이밍 제어부
200 : 디지털 엑스레이 검출기 210 : 베이스 기판
220 : 박막 트랜지스터 221 : 액티브층
222 : 게이트 절연층 223 : 게이트 라인
223a : 게이트 전극 224 : 층간 절연층
224a : 제1 컨택홀 224b : 제2 컨택홀
225 : 데이터 라인 225a : 제1 전극
225b : 제2 전극 226 : 제1 패시베이션층
226a : 제3 컨택홀 230 : PIN 다이오드
231 : 하부 전극 232 : PIN 층
232p : p형 반도체층 232i : 진성 반도체층
232n : n형 반도체층 233: 상부 전극
235 : 제2 패시베이션층 236 : 누설 전류 차폐층
237 : 제1 평탄화층 237a: 제4 컨택홀
241 : 바이어스 라인 243 : 바이어스 전극
244 : 제3 패시베이션층 245 : 제2 평탄화층
250 : 신틸레이터층

Claims (12)

  1. 베이스 기판;
    상기 베이스 기판 상에 있는 구동 박막 트랜지스터;
    상기 구동 박막 트랜지스터와 연결되고, 하부 전극, PIN 층 및 상부 전극을 포함하는 PIN 다이오드; 및
    상기 PIN 층의 측면을 덮되, 상기 PIN 층과 접촉하도록 배치된 하나 이상의 누설 전류 차폐층; 을 포함하는 디지털 엑스레이 검출기용 박막 트랜지스터 어레이 기판.
  2. 제1항에 있어서,
    복수의 상기 누설 전류 차폐층은 서로 이격되도록 배치된 디지털 엑스레이 검출기용 박막 트랜지스터 어레이 기판.
  3. 제1항에 있어서,
    상기 누설 전류 차폐층은 상기 PIN 층의 측면 둘레를 따라 하나로 이어지도록 배치된 디지털 엑스레이 검출기용 박막 트랜지스터 어레이 기판.
  4. 제1항에 있어서,
    상기 누설 전류 차폐층은 상기 하부 전극과 접촉하지 않는 디지털 엑스레이 검출기용 박막 트랜지스터 어레이 기판.
  5. 제1항에 있어서,
    상기 누설 전류 차폐층은 상기 하부 전극과 접촉하는 디지털 엑스레이 검출기용 박막 트랜지스터 어레이 기판.
  6. 제1항에 있어서,
    상기 누설 전류 차폐층은 상기 상부 전극과 접촉하지 않는 디지털 엑스레이 검출기용 박막 트랜지스터 어레이 기판.
  7. 제1항에 있어서,
    상기 누설 전류 차폐층은 금속 재질을 포함하는 디지털 엑스레이 검출기용 박막 트랜지스터 어레이 기판.
  8. 제7항에 있어서,
    상기 금속은 MoTi, Cu 및 ITO 중 하나 이상을 포함하는 디지털 엑스레이 검출기용 박막 트랜지스터 어레이 기판.
  9. 제1항에 있어서,
    상기 누설 전류 차폐층은 상기 상부 전극과 다른 재질을 갖는 디지털 엑스레이 검출기용 박막 트랜지스터 어레이 기판.
  10. 제1항에 있어서,
    상기 누설 전류 차폐층의 일면은 상기 PIN 층과 접촉하고, 상기 누설 전류 차폐층의 타면은 절연층과 접촉하는 디지털 엑스레이 검출기용 박막 트랜지스터 어레이 기판.
  11. 제1항 내지 제10항 중 어느 한 항에 따른 디지털 엑스레이 검출기용 박막 트랜지스터 어레이 기판; 및
    상기 디지털 엑스레이 검출기용 박막 트랜지스터 어레이 기판 상에 있는 신틸레이터(Scintillator)층을 포함하는 디지털 엑스레이 검출기.
  12. 베이스 기판 상에 구동 박막 트랜지스터를 형성하는 단계;
    상기 구동 박막 트랜지스터와 전기적으로 연결되는 하부 전극을 형성하는 단계;
    상기 하부 전극 상에 PIN 층과 상부 전극을 형성하는 단계;
    상기 PIN 층과 접촉하여 상기 PIN 층의 측면을 덮는 누설 전류 차폐층을 형성하는 단계; 및
    상기 상부 전극 상에 바이어스 전극을 형성하는 단계; 를 포함하는 디지털 엑스레이 검출기용 박막 트랜지스터 어레이 기판의 제조 방법.
KR1020190166692A 2019-12-13 2019-12-13 디지털 엑스레이 검출기용 박막 트랜지스터 어레이 기판과 엑스레이 검출기 및 그 제조 방법 KR20210075515A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020190166692A KR20210075515A (ko) 2019-12-13 2019-12-13 디지털 엑스레이 검출기용 박막 트랜지스터 어레이 기판과 엑스레이 검출기 및 그 제조 방법
CN202011371850.4A CN112992943A (zh) 2019-12-13 2020-11-30 薄膜晶体管阵列基板及其制造方法和数字x射线探测器装置
US17/112,449 US11769783B2 (en) 2019-12-13 2020-12-04 Thin film transistor array substrate for digital X-ray detector device and digital X-ray detector device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190166692A KR20210075515A (ko) 2019-12-13 2019-12-13 디지털 엑스레이 검출기용 박막 트랜지스터 어레이 기판과 엑스레이 검출기 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20210075515A true KR20210075515A (ko) 2021-06-23

Family

ID=76320505

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190166692A KR20210075515A (ko) 2019-12-13 2019-12-13 디지털 엑스레이 검출기용 박막 트랜지스터 어레이 기판과 엑스레이 검출기 및 그 제조 방법

Country Status (3)

Country Link
US (1) US11769783B2 (ko)
KR (1) KR20210075515A (ko)
CN (1) CN112992943A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113540141A (zh) * 2021-07-20 2021-10-22 北京京东方传感技术有限公司 一种平板探测器像素结构及其制作方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6777685B2 (en) * 2002-04-03 2004-08-17 General Electric Company Imaging array and methods for fabricating same
US7612403B2 (en) * 2005-05-17 2009-11-03 Micron Technology, Inc. Low power non-volatile memory and gate stack
JP5253799B2 (ja) * 2007-12-17 2013-07-31 三菱電機株式会社 フォトセンサー、及びフォトセンサーの製造方法
JP5587558B2 (ja) * 2008-03-21 2014-09-10 株式会社半導体エネルギー研究所 光電変換装置
KR20100082498A (ko) * 2009-01-09 2010-07-19 주식회사 아트라임 엑스레이 검출기를 위한 박막 트랜지스터 기판 및 이의 제조방법
JP5467846B2 (ja) * 2009-11-20 2014-04-09 富士フイルム株式会社 放射線検出素子
US8384041B2 (en) * 2010-07-21 2013-02-26 Carestream Health, Inc. Digital radiographic imaging arrays with reduced noise
KR20120027708A (ko) * 2010-09-13 2012-03-22 삼성모바일디스플레이주식회사 Ｘ-선 검출기 패널
JP2013044723A (ja) * 2011-08-26 2013-03-04 Fujifilm Corp 放射線検出器、放射線検出器の製造方法、及び放射線画像撮影装置
CN102629610A (zh) * 2012-03-27 2012-08-08 北京京东方光电科技有限公司 一种x射线检测装置的阵列基板及其制造方法
KR101400282B1 (ko) * 2013-01-17 2014-05-28 실리콘 디스플레이 (주) 엑스레이용 이미지 센서 및 그의 제조 방법
CN106535768B (zh) * 2015-07-14 2022-01-11 多斯智能成像 用于数字成像系统中的辐射检测的装置
KR102619971B1 (ko) * 2016-10-24 2023-12-29 엘지디스플레이 주식회사 디지털 엑스레이 검출장치 및 그 제조방법
KR102522578B1 (ko) 2017-11-29 2023-04-14 엘지디스플레이 주식회사 디지털 엑스레이 검출기용 어레이 기판과 이를 포함하는 디지털 엑스레이 검출기
KR102630173B1 (ko) * 2017-12-27 2024-01-26 엘지디스플레이 주식회사 엑스레이검출장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113540141A (zh) * 2021-07-20 2021-10-22 北京京东方传感技术有限公司 一种平板探测器像素结构及其制作方法

Also Published As

Publication number Publication date
US20210183939A1 (en) 2021-06-17
US11769783B2 (en) 2023-09-26
CN112992943A (zh) 2021-06-18

Similar Documents

Publication Publication Date Title
US7812313B2 (en) Conversion apparatus, radiation detecting apparatus, and radiation detecting system
US11348963B2 (en) Digital x-ray detector and thin-film transistor array substrate for the same
KR102517730B1 (ko) 디지털 엑스레이 검출기 패널과 이를 포함하는 엑스레이 시스템
KR102558896B1 (ko) 엑스레이 검출기용 어레이 기판과 이를 포함하는 엑스레이 검출기
US10707251B2 (en) Array substrate for digital X-ray detector, and digital X-ray detector including the same
US11515354B2 (en) Thin film transistor array substrate for digital X-ray detector device and digital X-ray detector device including the same
CN112018136B (zh) 数字x射线检测仪、数字x射线检测装置及其制造方法
US11594569B2 (en) Thin film transistor array substrate for digital X-ray detector device and digital X-ray detector device including the same
KR102659426B1 (ko) 디지털 엑스레이 검출기
US11769783B2 (en) Thin film transistor array substrate for digital X-ray detector device and digital X-ray detector device and manufacturing method thereof
KR20210070780A (ko) 디지털 엑스레이 검출기용 박막 트랜지스터 어레이 기판과 디지털 엑스레이 검출기 및 그 제조 방법
KR20180060769A (ko) 광차단층을 구비한 디지털 엑스레이 검출장치 및 그 제조방법
KR102651991B1 (ko) 디지털 엑스레이 검출기 및 이의 제조 방법
KR102608581B1 (ko) 고해상도 디지털 엑스레이 검출기용 박막 트랜지스터 어레이 기판 및 이를 포함하는 고해상도 디지털 엑스레이 검출기
KR20220047052A (ko) 디지털 엑스레이 검출기용 박막 트랜지스터 어레이 기판과 이를 포함하는 디지털 엑스레이 검출기
KR20210080903A (ko) 디지털 엑스레이 검출기용 박막 트랜지스터 어레이 기판과 이를 포함하는엑스레이 검출기
KR20220047051A (ko) 디지털 엑스레이 검출기용 박막 트랜지스터 어레이 기판과 이를 포함하는 디지털 엑스레이 검출기
KR20210079974A (ko) Pin 다이오드와 그 제조 방법 및 이를 포함하는 디지털 엑스레이 검출기용 박막 트랜지스터 어레이 기판과 디지털 엑스레이 검출기
KR102631600B1 (ko) 디지털 엑스레이 검출기용 박막 트랜지스터 어레이 기판과 이를 포함하는 디지털 엑스레이 검출기 및 그 제조 방법
KR102662054B1 (ko) 디지털 엑스레이 검출기용 박막 트랜지스터 어레이 기판 및 이를 포함하는 디지털 엑스레이 검출기
KR101858356B1 (ko) 수소침투가 방지된 디지털 엑스레이 검출장치
KR20200137307A (ko) 디지털 엑스레이 검출기용 박막 트랜지스터 어레이 기판과 이를 포함하는 디지털 엑스레이 검출기 및 이의 제조 방법
KR20230099425A (ko) 디지털 엑스레이 검출기용 패널
KR20230010451A (ko) 디지털 엑스레이 검출기용 어레이 기판과 이를 포함하는 디지털 엑스레이 검출기 및 그 제조 방법
KR20220087891A (ko) 디지털 엑스레이 검출기용 어레이 기판과 이를 포함하는 디지털 엑스레이 검출기 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal