DE3146777A1 - Integrierte halbleiterschaltung - Google Patents

Integrierte halbleiterschaltung

Info

Publication number
DE3146777A1
DE3146777A1 DE19813146777 DE3146777A DE3146777A1 DE 3146777 A1 DE3146777 A1 DE 3146777A1 DE 19813146777 DE19813146777 DE 19813146777 DE 3146777 A DE3146777 A DE 3146777A DE 3146777 A1 DE3146777 A1 DE 3146777A1
Authority
DE
Germany
Prior art keywords
region
source
field effect
semiconductor substrate
effect transistors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19813146777
Other languages
English (en)
Inventor
Tomiji Kino Tokyo Maeda
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of DE3146777A1 publication Critical patent/DE3146777A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/316—Testing of analog circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/495—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a simple metal, e.g. W, Mo
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

3-U6777
Beschreibung
Die Erfindung betrifft eine integrierte Halbleiterschaltung, wie sie im Oberbegriff des Patentanspruches 1 näher angegeben ist.
Insbesondere betrifft- die Erfindung eine integrierte Halbleiterschaltung (im folgenden als IC bezeichnet), die als wesentliche Bestandteile Feldeffekttransistoren mit isoliertem Gate (im folgenden auch als MISFET bezeichnet) enthält. - . .
Bei integrierten Halbleiterschaltungen dieser Art werden MIS-Feldeffekttransistoren mit dergleichen Struktur wie die MIS-Feldeffekttransistoren, die den logischen Schaltkreis bilden, auf dem gleichen Chip ausgebildet um die elektrischen Charakteristika der den logischen Schaltkreis bildenden MIS-Feldeffekttransistoren untersuchen zu können. Wenn Aluminium (Al) als Elektrode für die diffundierten Source- und Drain-Gebiete verwendet wird, so kann jedoch der für die' Messung der Charakteristika vorgesehene MISFET nur hergestellt werden,indem die verschiedenen Herstellungsschritte wie zum Beispiel Oxidation, Diffusion, Aufwachsen aus der Dampfphase, Abscheiden aus'der Dampfphase, tempern usw. durchgeführt werden. Mit anderen Worten können die MISFETs, die den lo.gischen Schaltkreis bilden, erst untersucht .werden nachdem alle Herstellungsschritte für die Wafer-Behandlung ausgeführt worden sind. Daher ist die Messung der Charakteristika sehr zeitraubend,und die Rückkopplung der aus der Messung der Kenngrößen hervorgehenden Daten in die Fabrikationsbedingungeri wie zum Beispiel Ionenimplantation,
9- . ■' 3H6777
Diffusion usw. wird verzögert. In der Zwischenzeit werden voraussichtlich defekte Schaltungen, die unter dem geforderten Qualitätsniveau .liegen, vor dem endgültigen Fabrikationsschritt mit für gut befundenen Schaltungen gemischt« Zur Verständnis sei bemerkt, daß "logischer Schaltkreis" einen Schaltkreis bezeichnet, der unter Verwendung von logisch "1" und "0" eine logische Operation durchführt, speichert, überträgt und umwandelt.
Aufgabe der Erfindung ist dementsprechend, einen MIS-IC anzugeben, der mit.einer hohen Ausbeute hergestellt werden kann,indem die Messung der Kenngrößen in einer früheren Herstellungsstüfe ausgeführt werden kann. Ebenfalls ist.das Ziel der Erfindung, ein entsprechendes Herstellungsverfahren zu einem solchen MIS IC anzugeben.
Diese Aufgabe wird mit einer im Oberbegriff des Patentanspruches 1 angegebenen integrierten Schaltung gelöst, die erfindungsgemäß, nach der im kennzeichnenden Teil des Patentanspruches 1 angegebenen Weise ausgestaltet ist.
Weitere, vorteilhafte Ausgestaltungen der Erfindung sowie bevorzugte Verfahren zur Herstellung eines, solchen MIS IC sind in den.Unteransprüchen angegeben.
Im folgenden wird nun die Erfindung anhand der in den Figuren dargestellten Ausführüngsbeispiele beschrieben und näher erläutert.
Fig. 1 zeigt das lay-out eines MIS IC, der auf einer Siliziumscheibe nach Maßgabe der vorliegenden Erfindung aufgebaut ist;
Fig. 2 zeigt einen Querschnitt durch einen MISFET, der einen logischen Schaltkreis des in Fig. 1 gezeigten MIS IC bildet;
Fig. 3 zeigt eine Draufsicht auf einen MISFET, der zum Messen der Kenngrößen.für den MIS IC in Fig. 1 dient;
Fig. 4 zeigt einen Querschnitt durch den MISFET der Fig. 3, der zum. Messen der Kenngrößen dient,- entlang der Linie IV-IV1; .
die Figuren" 5A bis 51 sind Querschnitte,' anhand deren die Fabrikationsstufen für einen MISFET, der eine logische
Λ 3Η6777 . 40
Schaltung des in Fig." T dargestellten MIS IC bildet, und eines MISFET zur Messung der Kenngrößen.dargestellt werden.
Unter Bezugnahme auf die Figuren 1 bis 51 werden nun bevorzugte'Ausführungsbeispiele der vorliegenden Erfindung beschrieben. ·
Fig. 1 zeigt das lay-out-Muster für einen MIS IC, der innerhalb einer Halbleiterscheibe .(im folgenden als Silizium-Wafer. bezeichnet) aufgebaut ist..Wie dargestellt ist sind eine Anzahl von IC Gebieten innerhalb von Zonen angeorndet, in die die Halbleiterscheibe 1 durch Schneid- - linien 2 aufgeteilt ist. Innerhalb jeder einzelne dieser IC Gebiete soll dergleiche Typ yon IC gebildet werden. (Es ist aber auch möglich," unterschiedliche IGs aufzubauen) .
In diesen IC Gebiet sind logische Schaltungen, die aus MIS-Feldeffekttransistoren besteht, aufgebaut, wie zum Beispiel ein Taktimpulsgenerator (CPG) 3, eine arithmetische logische .Einheit (ALU) 4, ein'Speicher mit wahlfreiem Zugriff 5 (RAM), ein Register 6,.ein Festwertspeicher 7 (ROM) oder ähnliche Schaltkreise, und es sind MIS-Feldeffekttransistoren 8 an der Peripherie eines jeden logischen Schaltkreises ausgebildet, die zur Messung der Kenngrößen dienen. Obgleich die MIS-Feldeffekttransisotren 8 nicht an die logische Schaltung elektrisch angeschlossen sind, werden die zu ■ihrer .Herstellung notwendigen Fabrikationsschritte, wie zum Beispiel ionenimplantation oder Source-Drain-Diffusion und andere simultan mit denjenigen für die MIS-Feldeffekttransistoren der logischen Schaltung ausgeführt. Damit können die MIS-Feldef'fekttrarisistoren 8„als Verarmungstyp, Anreicherungstyp usw. ausgebildet sein.
Fig. 2 zeigt .einen Querschnitt eines MISFET, der als logischer Schaltung arbeitet. Auf" einem P-Siliziumsubstrat 10 sind ein N -Sourcegebiet 18 und ein. Draingebiet 19 ausgebildet. Wenn vor Ausbildung dieser Source- und Drain-Gebiete 18, .19 eine, flache Bordotierung in die Oberfläche des Substrates 10 mit Hilfe von Ionenimplantation erfolgt, so erhält man einen Feldeffekttransistor vom Anreicherungstyp. - ; ·
3H6777
Wird nachfolgend zu der Bordotierung mittels Ionenimplantation eine Phosphordotierung durchgeführt, so erhält man einen Verarmungs-FET. Mit dem Bezugszeichen 1t wird.ein dicker Oxidfilm aus SiO- bezeichnet, der mit einer LOCOS-Technik (lokale Oxidation von-Silizium) erzeugt wird. Mit dem Bezugszeichen 12 ist ein Gateoxidfilm bezeichnet, 13 bezeichnet ein polykristallines.Siliziumgate (im folgenden als poly-Si-Gate bezeichnet), 14 bezeichnet einen Film aus PhosphorsilikatglasSj 15 eine Leiterbahnschicht aus Aluminium für das Sourcegebiet, 16 eine Aluminiumleiterbahn für das Draingebiet, 17 eine Aluminiumleiterbahn für die Gateelektrode.
Allgemein wird unter dem Feld-SiO3-FiIm 11 ein P-Gebiet zur Verhinderung von leitenden Kanälen (als "channel stopper") gebildet, jedoch ist dies in der Fig. 2 nicht dargestellt.
Die Fig. 3 zeigt in einer Draufsicht die in Fig. 1 dargestellten MISFET 8, der zur Messung der Kenngrößen dient. Wie in Fig. 3 dargestellt ist, sind Schichten■aus polykristallinem Silizium (im folgenden als poly-Si-Schichten bezeichnet) als Zusatzelektroden jeweils mit einem. Ende mit dein Sourcegebiet 23 bzw. dem Draingebiet 24 verbunden. Die anderen Enden von jeder dieser Zusatzelektroden 25 und 26 dienen als· Anschlußflächen 2$ 29. Ein Ende des Poly-Si-Gates 27 dient ebenfalls als Anschlußfläche 30. Diese Anschlußflächen 28,29, 30 befinden.sich an Stellen, an denen die Meßnadeln plaziert
werden sollen. . -
Fig. 4 zeigt einen Querschnitt durch einen MISFET zur Messung der Kenngrößen entlang der Linie IV-IV der Fig. 3. Wie dargestellt ist, ist bei einem MISFET 8, der zur Messung der Charakteristika dient, ein Ende der Poly-Si-Schicht 25 direkt mit dem Sourcegebiet 23 verbunden,, ein Ende der Poly-Si-Schicht 26 ist direkt mit dem Draingebiet 24 verbunden. . Die Poly-Si-Schicht 25, die mit dem Sourcegebiet 23 verbunden ist, erstreckt sich über den Feld-SiO« Film 11. Die poly-Si-Schicht 26, die mit dem Draingebiet 24 verbunden ist, erstreckt sich ebenfalls über den FeId-SiO3-FiIm 11. Bei dem erwähnten, zur Messung der Kenngrößen dienenden MISFET 8 werden während des Verfahrensschrittes zur Ausbildung des Musters des poly-
.:.. -1' 7:.**r-: 3U6777
AX
Si-Gates 27 die poly-Si-Schichten 25 und 26 als Zusatzelektroden auf den Source- und Draingebieten wie auch auf dem FeId-SiO^-FiIm 11 abgeschieden und bemustert, und die Anschlußflächen 28, 29 .der Zusatzelektroden für das Source- und das Draingebiet und der Anschlußf.lache 30 für das
poly-Si-Gate 27 werden ebenfalls' ausgebildet. Dementsprechend werden anders als bei dem in Fig. 2 dargestellten FET die Zusatzelektroden und die Anschlußflächen dieses zur Messung der Kenngrößen dienenden Feldeffekttransistors 8 alle durch '10 poly-Si-Schichten gebildet.
Durch jede der Durchbrechungen 31,.32, die beim Bemustern der poly-Si-Schichten 25,26 ausgebildet sind, wird Phosphor thermisch diffundiert und zur gleichen Zeit wird von jeder der poly-Si-Schichten 25, 26 in das P-Halbleitersubstrat 1O Phosphor dotiert, wodurch entsprechend der Fig. 4' N -leitende Source^ und Draingebiete 23, 24 entstehen. In dieser „.Stufe werden die Source- und Draingebiete 18 und 19 für den den logischen Schaltkreis bildenden MISFET simultan durch Diffusion gebildet.
Gemäß der vorliegenden Erfindung kann der MIS-FET 8 die Kenngrößen der die logische Schaltung bildenden MISFETs unmittelbar nach der Bildung von den Source- und Draingebieten .23, 24 (Fig: 4) messen.
Bei dem·in Fig.. 4 dargestellten Zustand werden auch die drei Anschlüsse 28, 29 und 30 zur Durchführung der Prüfung Dioden-Nadeln plaziert. In diesem Fall wird die Schwellspannung des Inc gemessen in dem die Gatespannung verändert
Ub
ist und gleichzeitig eine vorgegebene Spannung über Source und-Drain gelegt wird. Erhält man dabei eine in einem gewünschten Bereich liegende Schwellspannung, so ist damit festgestellt", daß die vorauf gegangene ■ Ionenimplantation und die"Diffusionsbedingungen' normal und in Übereinstimmung mit den Bedingungen sind, die für einen normalen Betrieb der den logischen Schaltkreis- bildenden. MISFETs gefordert werden.
Wird jedoch eine Abweichung der Schwellspannung des MISFET 8 ■festgestellt, so müssen in Unterschied dazu die Fabrikationsbedingungen geändert.werden, insbesondere die Bedingungen
der Ionenimplantation (wie zum Beispiel die Quantität der implantierten Ionen). Diese Änderung-der Bedingungen kann leicht und genau nach Maßgabe der Größe der Schwellspannung des MISFET 8 ausgeführt werden. Damit kann der Logik-MISFET mit einer hohen Ausbeute unter korrekten Produktionsbedingungeri hergestellt werden indem die Bedingungen der • Ionenimplantation für frische Halbleiterscheiben unmittelbar nach der Messung der Charakteristik des MISFET geändert werden. Dieser MISFET 8 kann.ebenfalls für die wiederholte Untersuchung der Charakteristik der MIS-Feldeffekttransistoren des logischen Schaltkreises nach Vollendung von deren Herstellung verwendet werden. Zu diesem Zweck ist es zweckmäßig, in dem Passivationsfilm über dem MESFET ein Fenster zu öffnen. Im folgenden wird unter Bezugnahme.auf die Figuren 5A bis 51 das Verfahren zur Herstellung·der MIS-Feldeffekttransistoren, die den logischen Schaltkreis bilden, und der MIS-Feldeffekttransistoren, die zur Messung der Kenngrößen herangezogen werden, welche in den Figuren.1 bis 4 auf demselben Substrat dargestellt sind, beschrieben. ' Auf der Oberfläche eines P-Halbleitersubstrates 10 (zum Beispiel ein Siliziumsubstrat) wird entsprechend der Fig. 5A ein SiO3-FiIm 40 mit einer Dicke von etwa 80 nm
(800 8) gebildet. Darauf folgend wird ein Si3N4-FiIm 41 selektiv auf diesem SiO_-Film 40 ausgebildet, und unter Verwendung dieses Si3N4-FiIiHeS 41 als Maske wird ein Dotierstoff wie zum Beispiel Bor in die Oberfläche des P-Halbleitersubstrates unterhalb des SiO3-FiImS 40 mit Hilfe eines "Ioneniitplantationsprozesses· eindotiert. Mit· dieser Dotierung wird ein P-Gebiet 42 selektiv gebildet. Im Anschluß daran wird das Halbleitersubstrat 10 für mehrere Stunden auf etwa 1000° erhitzt, wobei der Si3N4-FiIm 41. als Maske für die selektive Ausbildung eines .dicken Feld-SiO2-Filmes auf die Oberfläche des Substrates 10 dient. Der FeId-SiO2-FiIm. 11 wird so gebildet, daß er. selektiv Teile der.Oberfläche des P-Substrates . 1.0 einschließt. Die von dem FeId-SiO3-FiIm 11 eingeschlossenen Oberflächen des. Substrates sind mit dem Bezugszeichen 55 und 56 bezeichnet. Sodann wird der Si3N4-
Film 41 durch Ätzen entfernt. Zur Einstellung der Schwellspannung werden Bor und Phosphor als Dotierstoffe selektiv in das Halbleitersubstrat unter dem Oxidfilm 40 mit Hilfe von Ionenimplantation eingebracht. Darauf folgend werden in den Oberflächenteilen des Substrates, die von dem FeId-SiO3-FiIm eingeschlossen sind, selektiv durch Brechungen-43, 44 in dem SiO3-FiIm 40 gebildet.
Entsprechend der Fig. 5E wird sodann eine mit Phosphor dotierte poly-Si-Schicht 45 auf dem SiO3-FiIm 40 und dem FeId-SiO3TFiIm 11 gebildet. Sodann werden entsprechend der Fig. 5F polykristailine Silizium Schicht 45 und der darunter liegende SiO3-FiIm 40 selektiv dur.ch Ätzen entfernt. Auf der von dem Feldoxidfilm 11 eingeschlossenen .Substratoberfläche 55 wird dann ein Gate-SiO^-Film 22 gebildet, auf diesem Film 22 wird eine Gate-poly-Si-Schicht 27 aufgebracht und poly-Si-Schichten 25, 26 werden auf' dem FeId-SiO3-FiIm 11 plaziert, wobei eines ihrer Enden in direktem Kontakt mit der Substratoberfläche 55"steht. Das andere Ende von jedem dieser poly-Si-Schichten 25., 26 hat einen Anschlußfläche 28, 29, wie.
dies.F.igi. 3 zeigt. Ein Gate-SiO2-Film 12 und eine Gate-poly-Si-Schicht .13, die auf der Schicht 12 angeordnet ist, werden dann auf der Substratoberfäche 56 ausgebildet.
Entsprechend der Darstellung in Fig. 5G wird sodann Phosphordotierstoff auf den freigelegten Substratoberflächen 55, 56 abgeschieden,.und es wird das Substrat auf etwa 1.000°C für. etwa 10 Minuten erhitzt, wobei der Phosphordotierstoff in die Substratoberfläche 55 eindiffundiert.. In diesem Fall wird kein Phosphordotierstoff in den unter dem Gate-Si03-Film 22 liegenden Teil der Substratoberflache 55 eindotiert, ebenfalls nicht in den unter dem Gate-SiO„-Film 12 liegenden Teil der"Substratoberfläche 56, weil die poly-Si-Schicht 27 für den "darunter.1 liegenden Gate-SiO -Film 22 als Maske dient und die Gate-poly-Si-Schicht 13 als Maske .
für den darunter .liegenden Gate-SiO9-Film 12 dient. Auf
+ ■
diese Weise werden N -leitende Source- und Draingebiete 23, 24 auf der freigelegten.Substratoberflache 55. gebildet, die durch die Gate-poly-Si-Schicht 27." selbst ausgerichtet sind.
3U6777
und zugleich werden N leitende Source- und"Draingebiete 18, 19, die durch die Gate-poly-Si-Schicht 13 selbst ausgerichtet sind, auf der freigelegten Substratoberflache 56 ausgebildet.
Bei der erwähnten Diffusion des Phosphordotierstoffes diffundiert dieser von' den poly-Si-Schichten 25, 26 in die Substratoberfläche, wobei N -Gebiete gebildet werden, die mit den zuvor erwähnten Source- und Draingebieten 23, 24 verbunden sind. Innerhalb des ersten; von dem dicken FeId-
10SiO3-FiIm 11 umgebenen Gebiet wird auf dieser Weise der MISFET 8 zur Messung der Kenngrößen gebildet,, der aus der Gate-poly-Si-Schicht 27, den Source- und Draingebieten 23, 27, der poly-Si-Schicht 25 und der poly-Si-Schicht 26 besteht= Innerhalb des zweiten, von dem FeId-SiO3-FiIm 11 umgebenen Gebietes wird andererseits ein MISFET für die logische Schaltung gebildet, der aus der Gate-poly-Si-Schicht 13 und den Source- und Draingebieten 1&, 19 besteht.
Sodann wird, wie in der Fig. 5H dargestellt ist, ein Phosphorsilikatgrassfilm 14 (im folgenden als.PSG-FiIm bezeichnet) als Schützfilm auf jeder der poly-Si-Schichten 27, 13, den poly-Si-Schichten 25, 26, dem Feld-SiO"„-Film 11 und den Source- und Draingebieten abgeschieden. Der PSG-FiIm 14 auf dem Source-.und dem Draingebiet 18, bzw. 19 des MISFET zur Bildung des logischen Schaltkreises wird selektiv durch Ätzen entfernt und es werden Kontaktlöcher 46, 47 gebildet. Entsprechend der Fig. 51 wird Aluminium (Al) aufgedammt so daß wenigstens die Kontaktlöcher- 46, 47 zugedeckt werden, und diese Aluminiumschicht, wird mit einem Muster vorgesehener .Größe und Gestalt mit Hilfe einer Photolacktechnik . versehen.
Auf diese Weise werden Source- und Drain-Elektroden 15, 16 des MISFET gebildet, der für den logischen Schaltkreis bestimmt ist.
Entsprechend der vorliegenden Erfindung .wird der MISFET 8, der zur Messung der Kenngrößen.dient, in einer Zwischenstufe der Herstellung verwendet,.bevor die Herstellung vervollständigt ist. Werden einige Kenngrößen als fehlerhaft, festgestellt, so werden nachfolgende Verfahrensschritte
beendet und der Ionenimplantationsschritt -oder ein ähnlicher Schritt in den vorausgehenden Verfahrensstufen wird berichtigt, so daß man vorgegebene Herstellungsbedingungen erhält. Dementsprechend können die Kenngrößen in einer früheren Ver~ fahrensstufe überprüft werden und es kann verhindert werden, daß fehlerhafte· Schaltungen einem späteren Fabrikationsschritt zugeführt werden. Damit kann die Ausbeute der Herstellung der logischen Schaltkreise um ein Beträchtliches erhöht werden und ebenfalls kann die Herstellungszeit verkürzt werden.
Bei der Fig. 4 kann zusätzlich vorgesehen sein, die Kontaktlöcher für das Source- und das Draingebiet 23.bzw. 24 nur zusammen mit den.poly-Si-Schichten 25 bzw. 26 auszubilden. Damit kann die Fläche von dem Source- und dem Draingebiet reduziert werden, so daß die für den zur Messung der Kenngrößen dienenden.MISFET 8 notwendige Fläche, die nach der Vervollständigung der logischen Schaltung als ungenutzte Eläche zurück bleibt, reduziert werden.
■ Die Erfindung ist nicht auf das bislang beschriebene Ausführungsbeispiel·.beschränkt. Sie kann auch auf das folgende Ausführungsbeispiel angewendet werden.
Neben der in Fig. 2 dargestellten Struktur kann ein MISFET., der für den logischen Schaltkreis vorgesehen ist, beispielsweise eine Al-Struktur aufweisen.
Ebenfalls ist es möglich, ein direktes Kontaktsystem einzusetzen, bei dem die in Fig. 4 dargestellte poly-Si-Schicht als Leiterbahnelektröde dient.
An Stelle der poly-Si-Schichten 25, 26 des MISFET zur Messung der Kenngrößen ist es ebenfalls möglich, die Zusatzelektroden aus einer Schicht von anderen Materialien zu bilden, die elektrisch leitfähig und über die zur Bildung von Source-' und Draingebieten notwendige Zeit beständig gegen eine Temperatur . (Diffusionstemperatur) sind.. Besondere Beispiele für solche Materialien sind Metalle mit einem hohen Schmelzpunkt um -1.000 C oder höher, zum Beispiel Molybdän, Wolfram, Titan, ■ Tantal oder ähnliche Metalle.. Die Zusatzelektroden werden vorzugsweise in einer Zwischenstufe während der Herstellung der MISFETs verwendet, so daß es eine wichtige
3H6777
Forderung ist, daß die Materialien hitzebeständig und elektrisch leitend sind. Weiterhin.kann naturlich der Halbleitertyp der genannten Halbleitergebiete gewechselt werden. Neben der Herstellungsmethode, die in den Figuren 5A bis 51 dargestellt ist, kann auch folgende Herstellungsmethode ausgeführt werden. ■ ·
(1) Bei Fig. 5C kann nach der Herstellung des dicken Feld-SiO2-Filmes 11 der von dem FeId^-SiO2-FiIm 11 eingeschlossene, auf der Substratoberfläche 55 und 56 befindliche SiO„ -Film 40 entfernt werden und ein frischer SiO3-FiIm
kann auf den Substratoberflächen 55. und 56 gebildet.werden.
(2) Bei den Figuren 5F und 5G kann nach dem selektiven Entfernen der poly-Si-Schicht 45 der unter dieser poly-Si-Schicht 45 befindliche SiO3-FiIm 40 verbleiben, also nicht entfernt werden. Die Sourcegebiete 23, 18 und die Draingebiete 24, 19 können darin auf den Substratoberflächen 55, 56 gebildet werden indem aus dem darüber liegenden SiO3-FiIm 40 durch einen..IQnenimplantationsprozeß Phosphordotierstoff eingebracht wird. .
(3) Bei der Fig. 5H kann der Passivationsfilm ein undotierter SiO3-FiIm sein, der durch chemisches Abscheiden aus der Gasphase (CVD) gebildet wird.

Claims (5)

PATENTANWÄLTE- SCHIFF ν. FÜNER STREHL SC HÜBEL-HO PF EBBItMGHAUS FINCK MARIAHILFPLATZ 2*3, MÖNCHEN QO POSTADRESSE! POSTFACH 9BO16O, D-BOOO MÖNCHEN 95 HITACHI, LTD. DEÄ-25 614 PATENTANSPRÜCHE
1. Integrierte Halbleiterschaltung, gekennzeichn et durch . . · ,
ein Halbleitersubstrat (1, 10), ·
eine Mehrzahl von MIS-Feldeffekttransistoren, die eine logische Schaltung bilden und die in einem Teil des Halbleitersubstrats (1, 10) angeordnet sind, und durcheine Mehrzahl von MIS-Feldeffekttransistoren (8) zur Messung der Kenngrößen, die an anderen Teilen des Halbleitersubstrates angeordnet sind und die Gateelektroden (27), Sourceelektroden (25) und Drainelektroden (26) besitzen, die aus einem hitzebeständigen, elektrisch leitenden Material bestehen.
2„ Integrierte Halbleiterschaltung nach Anspruch 1, dadurch gekennzeichnet , daß das hitzebeständige, elektrisch leitende Material eine poly-Silizium-Schicht ist.
3 ο Integrierte Halbleiterschaltung nach Anspruch 1, dadurch gekennzeichnet , daß die Vielzahl von MIS-Feldeffekttransistoren, die zur Bildung des logischen Schalt-
kreises dienen, im Zentrum des Halbleitersubstrates (1, 10) angeordnet ist, und daß die Vielzahl von MIS-Feldeffekttransistoren, die zur Messung der Kenngrößen dienen, in den peripheren Anteilen-des Halbleitersubstrates (1, 10) angeordnet ist. .
4. Integrierte Halbleiterschaltung nach Anspruch 1, dadurch gekennzeichnet , daß das hitzebeständige, elektrisch leitende Material Molybdän ist.
5. Integrierte Halbleiterschaltung nach Anspruch 1, dadurch gekennzeichnet. , daß das hitzebeständige,
. elektrisch leitende Material Wolfram ist.
6. Integrierte Halbleiterschaltung nach Anspruch 1, dadurch gekennzeichnet. , daß das hitzebeständige, elektrisch leitende Material Titan ist.
7. Integrierte Halbleiterschaltung "nach Anspruch 1, dadurch gekennzeichnet- ., daß das hitzebeständige, elektrisch leitende Material Tantal ist.
8. Integrierte Halbleiterschaltung,· g ekenn zeichne t, durch
ein Halbleitersubstrat (1, 10) mit einer Oberfläche, einen dicken isolierenden Film (11), der so auf der Oberfläche des Halbleitersubstrates (1, 10) ausgebildet ist.
- 3 -■■■■■ ■ 3-H6777
so daß er selektiv diese Oberfläche eingrenzt und sie in wenigstens eine erste·(55) und eine zweite (56) Fläche aufteilt, ' "
Feldeffekttransistoren (8), die zur Messung der Kenngrößen dienen, und die auf der von dem dicken isolierenden Film (10) umgebenen ersten Oberfläche (55) ausgebildet sind,und die Gateelektroden (27), Sourceelektroden (25) und Drain— elektroden (26) besitzen, welche aus einem hitzebeständigen, elektrisch leitenden-Material bestehen,und durch . MIS-Feldeffekttransistoren, die einen logischen Schaltkreis bilden und die auf der von dem dicken Isolationsfilm (11) umgebenen zweiten Oberfläche (56) ausgebildet sind.
9 ο Integrierte Halbleiterschaltung nach Anspruch 8, dadurch gekennzeichnet , daß das Halbleitersubstrat (1, 10) aus Silizium besteht und daß der dicke Isolationsfilm (11) ein SiO3-FiIm ist.
1Oo Integrierte Halbleiterschaltung nach Anspruch 9, dadurch gekennzeichnet , daß das hitzebeständige, elektrisch leitende Material eine polykristalline Siliziumschicht ist. .
11 o. Integrierte Halbleiterschaltung,. g e kennzeichnet durch . ■ ■ · ein Halbleitersubstrat (1, 10) von einem ersten Leitfähigkeitstyp .mit einer Oberfläche,
einen dicken Isolationsfilm (11), der selektiv auf der
Oberfläche so ausgebildet ist> daß er das Halbleitersubstrat wenigstens in" ein erstes (55) und ein zweites (56) Halbleitergebiet aufteilt und der diese Halbleitergebiete (55 > 56) einschließt,
Feldeffekttransistoren zur Messung der Kenngrößen, welche bestehen aus einer ersten Gateelektrode (27), die aus einer polykristallinen Siliziumschicht besteht, welche auf dem ersten Halbleitergebiet (55) ausgebildet ist und von dem dicken Isolationsfilm (11) umgeben ist, aus einem ersten Sourcegebiet (23) und einem ersten Draingebiet (24), die-durch die erste Gateelektrode (27) selbst ausgerichtet sind und die einen zweiten Leitfähigkeitstyp besitzen, der dem ersten Leitfähigkeitstyp entgegengesetzt ist, und
aus einer ersten (25) und einer, zweiten (26) poly-Siliziumschicht, die direkt mit dem ersten Sourcegebiet (23) bzw. dem ersten Draingebiet (24) verbunden sind, weiter gekenn z. eichnet . durch MIS-Feldeffekttransistoren, die eine logische Schaltung bilden und die
bestehen aus ■ ' ·
einer zweiten Gateelektrode (13), die aus einer poly-Siliziumschicht bestellt, die selektiv auf dem zweiten Halbleitergebiet (56) ausgebildet ist und von dem dicken Film Isolationsfilm (11) umgeben ist,
einem zweiten Sourcegebiet (18) und einem zweiten Draingebiet (19), die einen zweiten, dem ersten Leitfähigkeitstyp entgegengesetzten Leitfähigkeitstyp aufweisen und die durch die zweite Gateelektrode (13) selbst ausgerichtet sind, und
■ ■ . 3U677.7
aus einer dritten (15) und einer vierten (16) Aluminiumschicht, die mit dem zweiten Sourcegebiet (18) bzw. mit dem zweiten Draingebiet (19.) elektrisch verbunden sind.
12 ο Integrierte Halbleiterschaltung nach Anspruch 11, dadurch gekennze.ic-h.net , daß das Halbleitersubstrat de 10) P-leitend ist und das erste Sourcegebiet (23) und das erste Draingebiet (24) sowie das zweite Sourcegebiet (18) und das zweite Draingebiet (19) N-leitend sind.
13 ο Integrierte Halbleiterschaltung nach Anspruch 11, dadurch gekennzeichnet , daß das Halbleitersubstrat (1, 10) aus Silizium besteht und daß der dicke isolierende Film (11) ein SiO2-FiIm ist.
14o Integrierte Halbleiterschaltung,-bei der eine Vielzahl von MIS-Feldeffekttransistoren auf einem Halbleitersubstrat (1, 10) aufgebaut sind, dadurch gekennzeichnet , daß eine Mehrzahl von MIS-Feldeffekttransistoren als Meß-MIS-Feldeffekttransistoren zur Messung der Kenngrößen angeordnet sind und daß die Gateelektroden (27.)., Sourceelektroden (25) und Drainelektroden (26) dieser MIS-:Feldeffekttransistoren zur Messung der Kenngrößen aus einem hitzebeständigen, elektrisch leitenden. Material;bestehen. " .
15 ο Verfahren zur Herstellung einer integrierten Halbleiterschaltung, gekennzeichnet durch folgende Verfahrensschritte: .
3Ί46777
Aufbereiten eines HalbleiterSubstrats (1, 10) "vom ersten Leithähigkeitstyp,
Ausbilden eines dicken Isolationsfilms (11) auf der Oberfläche des'Halbleitersubstrats (1/ 10) in einer solchen Art und Weise, daß erste (55) und zweite (56) Halbleitergebiete durch den Isolationsfilm (11) eingeschlossen werden, ausbilden einer Schicht (45) aus einem hitzebeständigen, elektrisch leitenden Material auf den ersten (55) und den zweiten (56) Oberflächengebieten .und auf dem dicken Isola-
tionsfilm (11), ·
selektives Entfernen dieser Schicht aus hitzebeständigem, elektrisch- leitendem Material in einer solchen Art und Weise, daß eine erste Gateelektrode (27) und eine erweiterte Elektrode entsteht, deren eines Ende (25, 26) mit dem ersten Oberflächengebiet (-55) verbunden ist und deren anderes Ende (28, 29) sich auf dem Oberflächengebiet (55) über den dicken Isolationsfilm (11) erstreckt, und daß eine zweite Gateelektrode (13) auf dem zweiten Oberflächengebiet (56) gebildet wird, . ■ ·
Ausbilden von ersten Sourcegebieten (23) und ersten Draingebieten (24) von einem dem ersten Leitfähigkeitstyp entgegengesetzten zweiten Leitfähigkeitstyp auf dem ersten Oberflächen gebiet .(55) und
Ausbilden von zweiten Sourcegebieten (18) und zweiten Draingebieten (19) von zweitem Leitfähigkeitstyp auf dem zweiten Oberflächengebiet (56), ... ■
Ausbilden eines Schutzfilms (14) auf den ersten Sourcegebieten (23) und den ersten Draingebieten (24), der erste Gate-
3U6777
elektrode (27), den zweiten Sourcegebieten (18) und den zweiten Draingebieten (19), der zweiten Gateelektrode (13) und dem dicken Isolationsfilm (11),
selektives Entfernen des Schützfilms (14) auf dem zweiten 5. Sourcegebiet (18) und dem zweiten Draingebiet (19) um die Oberfläche des zweiten Sourcegebietes (18) und des zweiten Draingebietes (19) freizulegen und
Ausbilden von Metallelektroden (15, 16), die mit den Oberflächen des zweiten Sourcegebietes (18) und des zweiten Draingebietes (19) verbunden werden.
16» Verfahren zur Herstellung einer integrierten Halbleiterschaltung nach Anspruch 15, dadurch gekennz eich-, net , daß der dicke .Isölationsfilm (11), der ein erstes (55) und ein zweites (56) Oberflächengebiet umschließt, durch erhitzen des HalbleiterSubstrats. (1, 10) hergestellt wird. · ■
17= Verfahren zur Herstellung einer integrierten Halbleiterschaltung nach Anspruch 15, dadurch gekennzeichnet , daß das erste Sourcegebiet (23) und das erste Draingebiet (24) , das zweite Sourcegebiet (1,8) und das zweite Draingebiet (19) hergestellt werden indem-zunächst ein Dotierstoff vom zweiten Leitfähigkeitstyp abgeschieden wird und sodann das Substrat (1, 10) erhitzt wird, damit der Dotierstoff in das Substrat eindiffundiert.
DE19813146777 1980-12-03 1981-11-25 Integrierte halbleiterschaltung Withdrawn DE3146777A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP55169553A JPS5793542A (en) 1980-12-03 1980-12-03 Semiconductor integrated circuit device

Publications (1)

Publication Number Publication Date
DE3146777A1 true DE3146777A1 (de) 1982-09-16

Family

ID=15888596

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19813146777 Withdrawn DE3146777A1 (de) 1980-12-03 1981-11-25 Integrierte halbleiterschaltung

Country Status (5)

Country Link
JP (1) JPS5793542A (de)
DE (1) DE3146777A1 (de)
FR (1) FR2496989A1 (de)
GB (1) GB2090057A (de)
IT (1) IT1169283B (de)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4567430A (en) * 1981-09-08 1986-01-28 Recognition Equipment Incorporated Semiconductor device for automation of integrated photoarray characterization
US4440799A (en) * 1982-10-22 1984-04-03 Rca Corporation Monitor for impurity levels in aluminum deposition
JPS6148929A (ja) * 1984-08-16 1986-03-10 Matsushita Electronics Corp 絶縁ゲ−ト型半導体装置の製造方法
US4855806A (en) * 1985-08-02 1989-08-08 General Electric Company Thin film transistor with aluminum contacts and nonaluminum metallization
EP0211402B1 (de) * 1985-08-02 1991-05-08 General Electric Company Verfahren und Struktur für dünnfilmtransistorgesteuerte Flüssigkristallmatrixanordnungen
US4646424A (en) * 1985-08-02 1987-03-03 General Electric Company Deposition and hardening of titanium gate electrode material for use in inverted thin film field effect transistors
US4933296A (en) * 1985-08-02 1990-06-12 General Electric Company N+ amorphous silicon thin film transistors for matrix addressed liquid crystal displays
US5457399A (en) * 1992-12-14 1995-10-10 Hughes Aircraft Company Microwave monolithic integrated circuit fabrication, test method and test probes
EP0685881A1 (de) * 1994-05-31 1995-12-06 AT&T Corp. Linienbreite-Kartonstruktur und Methode

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2050955A1 (de) * 1969-10-17 1971-06-24 Hitachi Ltd Verfahren zur Herstellung eines Feldeffekttransistors
US3697318A (en) * 1967-05-23 1972-10-10 Ibm Monolithic integrated structure including fabrication thereof
US3774088A (en) * 1972-12-29 1973-11-20 Ibm An integrated circuit test transistor structure and method of fabricating the same
DE2608731A1 (de) * 1975-03-03 1976-09-16 Texas Instruments Inc Speicherzelle fuer einen halbleiterspeicher und damit ausgestatteter halbleiterspeicher
US4072545A (en) * 1974-12-03 1978-02-07 International Business Machines Corp. Raised source and drain igfet device fabrication
EP0003413A2 (de) * 1978-01-19 1979-08-08 Sperry Corporation Massnahmen zur Verbesserung eines Halbleiterspeichers
DE2934582A1 (de) * 1978-08-28 1980-03-27 Hitachi Ltd Verfahren zur erzeugung eines nichtfluechtigen speichers
DE2947311A1 (de) * 1978-11-24 1980-05-29 Hitachi Ltd Integrierte halbleiterschaltung

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2280203A1 (fr) * 1974-07-26 1976-02-20 Thomson Csf Procede d'ajustement de tension de seuil de transistors a effet de champ
US4197632A (en) * 1975-12-05 1980-04-15 Nippon Electric Co., Ltd. Semiconductor device

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3697318A (en) * 1967-05-23 1972-10-10 Ibm Monolithic integrated structure including fabrication thereof
DE2050955A1 (de) * 1969-10-17 1971-06-24 Hitachi Ltd Verfahren zur Herstellung eines Feldeffekttransistors
US3774088A (en) * 1972-12-29 1973-11-20 Ibm An integrated circuit test transistor structure and method of fabricating the same
US4072545A (en) * 1974-12-03 1978-02-07 International Business Machines Corp. Raised source and drain igfet device fabrication
DE2608731A1 (de) * 1975-03-03 1976-09-16 Texas Instruments Inc Speicherzelle fuer einen halbleiterspeicher und damit ausgestatteter halbleiterspeicher
EP0003413A2 (de) * 1978-01-19 1979-08-08 Sperry Corporation Massnahmen zur Verbesserung eines Halbleiterspeichers
DE2934582A1 (de) * 1978-08-28 1980-03-27 Hitachi Ltd Verfahren zur erzeugung eines nichtfluechtigen speichers
DE2947311A1 (de) * 1978-11-24 1980-05-29 Hitachi Ltd Integrierte halbleiterschaltung

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
US-Buch: R.Hnatek, A.User's Handbokk of Integrated Circuits, 1973, S.161-193 *
US-Z: Electronics, Dez.6, 1979, S. 124130 *

Also Published As

Publication number Publication date
IT1169283B (it) 1987-05-27
GB2090057A (en) 1982-06-30
IT8125408A0 (it) 1981-12-02
FR2496989A1 (fr) 1982-06-25
JPS5793542A (en) 1982-06-10

Similar Documents

Publication Publication Date Title
DE3019850C2 (de)
DE2620155C2 (de)
DE2745857C2 (de)
DE3141195C2 (de)
DE2750209A1 (de) Integrierte halbleiterschaltung und verfahren zu ihrer herstellung
DE4420365C2 (de) Halbleiterbauelement-Isolierverfahren und integrierte Schaltungen für eine Speicheranordnung
DE3033333A1 (de) Elektrisch programmierbare halbleiterspeichervorrichtung
DE2716691A1 (de) Feldeffekttransistor und verfahren zu dessen herstellung
DE2754229A1 (de) Leistungsbauelement vom mosfet-typ und zugehoeriges herstellungsverfahren
DE2541548A1 (de) Isolierschicht-feldeffekttransistor und verfahren zu dessen herstellung
DE3040757A1 (de) Halbleiterspeichervorrichtung
DE3204039A1 (de) Halbleiterspeicheranordnung und verfahren zu ihrer herstellung
DE3106202A1 (de) Integrierte halbleiterschaltungsanordnung und verfahren zu ihrer herstellung
DE3012363A1 (de) Mos-vorrichtung und verfahren zu deren herstellung.
DE3224287C2 (de)
DE3038773C2 (de) Verfahren zur Herstellung einer integrierten Halbleiterschaltungsanordnung mit MOS-Transistoren und mit spannungsunabhängigen Kondensatoren
DE2262943A1 (de) Verfahren zur verhinderung einer unerwuenschten inversion
DE102016124264B4 (de) Verfahren zur Verwendung beim Bilden einer Halbleitervorrichtung und eine mittels des Verfahrens hergestellte Vorrichtung
DE3146777A1 (de) Integrierte halbleiterschaltung
DE3046524A1 (de) "halbleitervorrichtung und verfahren zu ihrer herstellung"
DE3127996C2 (de)
DE1901186A1 (de) Integrierte Schaltung und Verfahren zu deren Herstellung
DE2111633A1 (de) Verfahren zur Herstellung eines Oberflaechen-Feldeffekt-Transistors
DE2316208B2 (de) Verfahren zur herstellung einer integrierten mos-schaltung
DE2909197A1 (de) Verfahren zur herstellung eines festspeichers und festspeichermatrix

Legal Events

Date Code Title Description
OR8 Request for search as to paragraph 43 lit. 1 sentence 1 patent law
8128 New person/name/address of the agent

Representative=s name: STREHL, P., DIPL.-ING. DIPL.-WIRTSCH.-ING. SCHUEBE

8139 Disposal/non-payment of the annual fee