DE2934582A1 - Verfahren zur erzeugung eines nichtfluechtigen speichers - Google Patents

Verfahren zur erzeugung eines nichtfluechtigen speichers

Info

Publication number
DE2934582A1
DE2934582A1 DE19792934582 DE2934582A DE2934582A1 DE 2934582 A1 DE2934582 A1 DE 2934582A1 DE 19792934582 DE19792934582 DE 19792934582 DE 2934582 A DE2934582 A DE 2934582A DE 2934582 A1 DE2934582 A1 DE 2934582A1
Authority
DE
Germany
Prior art keywords
film
heat treatment
hydrogen atmosphere
silicon
silicon nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19792934582
Other languages
English (en)
Other versions
DE2934582C2 (de
Inventor
Takaaki Hagiwara
Yokichi Itoh
Ryuji Kondo
Shinichi Minami
Yuji Yatsuda
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of DE2934582A1 publication Critical patent/DE2934582A1/de
Application granted granted Critical
Publication of DE2934582C2 publication Critical patent/DE2934582C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0466—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28211—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a gaseous ambient using an oxygen or a water vapour, e.g. RTO, possibly through a layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/3003—Hydrogenation or deuterisation, e.g. using atomic hydrogen from a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66833—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/909—Controlled atmosphere

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Description

-A-
HITACHI, LTD.
5-1, 1-chome, Marunouchi, Chiyoda-ku
Tokyo (Japan)
Verfahren zur Erzeugung eines nichtflüchtigen Speichers
Die Erfindung betrifft ein Verfahren zur Erzeugung eines nichtflüchtigen Speichers beziehungsweise einer nichtflüchtigen Speichereinrichtung mit hervorragender Speicherretention- beziehungsweise -halteeigenschaft.
Bei einem herkömmlichen nichtfluchtigen Speicher der Metallnitridoxyd-Halbleiter-Bauart (nichtflüchtiger MNOS-Speicher), das heißt, einem nichtflüchtigen Speicher, der eine Doppelschicht aus Siliciumnitrid und Sillciumoxyd als Gate-Isolierfilm verwendet, wird im allgemeinen Aluminium als Gate-Metall verwendet. Dies beruht zum Teil darauf, daß Aluminium leicht zu ver-
030013/0661
arbeiten ist, wobei auch die Bildung dessen Films leicht durchführbar ist, derart, daß das Verfahren, das Aluminium verwendet, bereits sehr früh durchgeführt worden ist, jedoch im wesentlichen deshalb, weil das Verfahren, das polykristallines Silicium anstelle von Aluminium verwendet, keinen Speicher schaffen konnte, der eine zufriedenstellende Speicherretentionseigenschaft besitzt. Folglich haben nichtflüchtige tCIOS-Speicher bisher noch keine SiliciumGates, während Standard-MOS-Speicher SiIieium-Gates besitzen.
Bei dem Verfahren, das Aluminium als Gate-Metall verwendet, werden nämlich die Schritte, die eine Hochtemperatur-Wärmebehandlung wie eine thermische Diffusionsbehandlung zur Bildung einer Source und einer Drain zur Folge haben, durchgeführt vor dem Schritt der Bildung eines Nitridoxyd-Doppelfilms. Folglich wird der Zustand unmittelbar nach der Bildung des Siliciumnitrid-Films intakt gehalten, und bleibt die Qualität des gebildeten Films nahezu unveränderbar, sodaß keine Gefahr besteht, daß die Speicherretentions-Eigenschaft nachteilig beeinflußt wird.
Diesbezüglich ist die Speicherretention bei dem nichtflüchtigen Speicher als die Zeitperiode definiert, für die das angelegte Signal gespeichert werden kann. Bei einem nichtfluchtigen MNOS-Speicher werden Signale durch Ansammlung von elektrischen Ladungen in der Schnittstelle beziehungsweise in der Zwischenfläche
030013/0661
zwischen dem Sillciumnitridfilm und dem Siliciumoxydfilm oder in dem Siliciumnitridfilm durch Anlegen einer hohen Spannung an die Gate-Elektrode gespeichert. Die Speicherretentions-Eigenschaft ist die Eigenschaft, die Ladungm in der Schnittstelle beziehungsweise der Zwischenfläche oder dem Siliciumnitridfilm zurückzuhaltan.
Drei Parameter werden als die Soeieherretentions-Eigenschaft im wesentlichen störend angesehen. Dies sind
1. die Haftstellen- oder Trap-Dichte und die Haftstellen- oder Trap-Tiefe in der Zwischenfläche zwischen den Siliciumnitrid- und dem Siliclumdioxydfilmen oder in dem Siliciumnitrid film,
2. die Dicke des Siliciumdioxyds, und
3. der Oberflächenzustand in der Zwischenfläche zwischen dem SiIieiumsubstrat und dem Siliciumdioxydfilm.
Von diesen Parametern hängt der erste mit der Verlustgeschwindigkeit der gespeicherten Ladungen aufgrund thermischer Erregung zusammen und beeinflussen der zweite und der dritte das Austreten der gespeicherten Ladungen in die Oberfläche des SiIieiumsubstrata über Riick-Durchtunnelung. Wie erläutert, wird in dem Fall, in dem Aluminium als Gate-Elektrode verwendet wird, keine Hochtemperatur-Wärmebehandlung nach der Bildung des Siliciumnitri dfilms durchgeführt, sodaß die obigen Parameter alle unverändert bleiben, das
030013/0661
heißt, die Speicherretentions-Eigenschaft wird nicht mehr zerstört.
Om die Packungsdichte und die Belegiingsgeschwindigkeit bei einem nichtflüchtigen MMOS-Speicher zu verbessern sowie dessen Arbeitsleistung zu fördern, muß jedoch der Sneicher unter Verwendung von polykristallinem Silicium, wärmebeständigen beziehungsweise hochtsmperaturfesten Metallen wie Mo, ri, Ta, Ti, Cr, Ni, usw. oder deren Legierungen cder Siliciumverbindungen mittels des selbstausrichtenden Verfahrens hergestellt werden.
Bei dem selbstausrichtenden Verfahren, das r>olykristallines Silicium usw. als Gate-Elektrode verwendet, wird jedoch ein Gate gebildet und werden dann eine Source und eine Drain in dem Gate, das als Maske verwendet wird, gebildet, sodaß eine Hochteirroeratur-Wärmebehandlung nach der Bildung der Tate-Elektrode notwendig ist.
Bei dem herkömmlichen Herstellverfahren, das t>olykristallines Silicium für Gate-Elektroden verwendet, wird eine solche Hochtemperatur-Wärmebehandlung nach äsr 3ildung der Gate-Elektrode üblicherweise unter einer Stickstoff- oder Sauerstoff-Atmosphäre durchgeführt. Gemäß diesem herkömmlichen Verfahren ändern sich die oben erwähnten Parameter, weshalb die Speicher-Eigenschaften stets verschlechtert wird. Es ist daher sehr schwierig, einen nichtflüchtigen Speicher hoher Qualität unter Verwendung von polykristallinen* Silicium als Gate-Metall gemäß dem her-
03001
kömmlichen Verfahren herzustellen.
Es ist Aufgabe der Erfindung, das den herkömmlichen Silicium-Gate-Verfahren eigene Problem auszuräumen und ein Verfahren zur Herstellung nicht fluch tiger Halbleiterspeicher hoher Qualität anzugeben. Gemäß der Erfindung wird, um die Aufgabe zu lösen, nachdem der Siliciumnitridfilm, der als Gate-Isolierfilm dient, auf dem Siliciumdioxydfilm gebildet worden ist, eine Wärmebehandlung unter einer Wasserstoffatmosphäre durchgeführt.
Vorzugsweise ist die Temperatur der Wärmebehandlung unter Wasserstoffatmosphäre nicht niedriger als eine Temperatur, die etwa 1oo K niedriger ist als die Temperatur irgendeiner Wärmebehandlung in einer Nicht-Wasserstoffatmosphäre.
Die Erfindung gibt also ein Verfahren zum Herstellen eines nichtflüchtigen Halbleiterspeichers an, der polykristallines Silicium oder solche hochtemperaturfesten Metalle wie sie erwähnt worden sind, als Gate-Metall verwendet, ohne daß eine Verschlechterung der Speicher-Eigenschaften auftritt. Weiter wird ein Verfahren zur Bidlung einer Source und einer Drain in einem nichtflüchtigen Halbleiterspeicher angegeben, ohne daß die Speicher-Eigenschaften verschlechtert werden.
Die Erfindung gibt einen nichtflüchtigen Metallsiliciumnitrid-Siliciumoxyd-Substrat-Speicher (MNOS-Speicher) an. Nachdem der Siliciumnitridfilm
030013/0661
gebildet worden ist, wird die Wärmebehandlung unter einer Wasserstoffatmosphäre durchgeführt. Als Folge dieser Wärmebehandlung wird eine Beeinträchtigung der Soeicherretentions-Eigenschaft verhindert, sodaß ein nichtflüchtiger Sneicher mit einem Silicium-Gate erhalten werden kann, der mit einem herkömmlichen nichtfluchtigen Speicher mit einem Aluminium-Gate vergleichbar ist.
Die Erfindung wird anhand der in der Zeichnung dargestellten Ausführungsbeispiele näher erläutert. Es zeigen
Figur 1A bis 1C im Schnitt die Herstellschritte bei einem Ausführungsbeispiel der Erfindung, Figur 2 und 3 Darstellungen, die die durch die Erfindung erreichten Effekte erläutern, Figur 4 im Schnitt ein weiteres Ausführungsbeispiel der Erfindung.
Die Ursache für die Verschlechterung der Speicherretentions-Eigenschaft aufgrund der Änderung der oben erwähnten Parameter für den Fall, in dem eine Hochtemperatur-Wärmebehandlung nach der Ausbildung des Siliciumnitridfilma auf dem Siliciumdioxydfllm durchgeführt wird, ist nicht klar, es wurde jedoch festgestellt, daß die Speicherretentions-Eigenschaft eines nichtflüchtigen MtfOS-Speichers in großem Ausmaß von der Atmosphäre abhängt, in der die Wärmebehandlung durchzuführen ist.
Die Erfinder haben nämlich die folgenden Fakten fest-
030013/0661
gestellt, die die Soeicherretentions-Eigenschaft beeinflussen.
1. Die elektrische Leitfähigkeit des Siliciumnitridfilms hängt in großem Ausmaß von dem Anteil von Wasserstoff im Siliciumnitrid film ab. Die Leitfähigkeit nimmt beträchtlich mit der Zunahme des Wasserstoffgehalts ab.
2. Der Oberflächenzustand in der Zwischenfläche zwischen dem SiIieiumsubstrat und dem Siliciumdioxydfilm wird als Ergebnis einer Wärmebehandlung unter Wasserstoffatmosphäre verringert.
Der obige Fakt 1 stellt sicher, daß verhindert wird, daß die Menge der gespeicherten Ladungen aufgrund einer thermischen Erregung abnimmt, und der Fakt 2 garantiert, daß verhindert wird, daß die gespeicherten Ladungen in das SiIieiumsubstrat aufgrund des Tunneleffekts fließen.
Wenn daher der Oberflächenzustand in der Zwischenfläche zwischen dem SiIieiumsubstrat und dem SiIieiumdioxydfilm durch die Wärmebehandlung unter Wasserstoff verringert wird, die nach der Ausbildung des Siliciumnitridfilms durchgeführt wird, und wenn der Wasserstoffgehalt im Siliciumnitridfilm erhöht wird, kann eine Verschlechterung der Speicher-Eigenschaft vollständig verhindert werden, sodaß ein nichtfluchtiger MNOS-Speicher hoher Qualität hergestellt werden kann. Die Erfindung wurde
030013/0661
_ 11 _
aufgrund der obigen Betrachtungen durchgeführt, und wenn die Wärmebehandlung unter einer nicht aus Wasserstoff bestehenden Atmosphäre durchgeführt wird, kann keine Wirkung bezüglich der Verhinderung der Verschlechterung der Speicherretentions-Eigenschaft erhalten werden. Beispielsweise wird dia Speicher-Eigenschaften erheblich verschlechtert, wenn die Wärmebehandlung nicht nur unter einer oxydierenden Atmosphäre wie Luft oder Sauerstoff sondern auch unter Stickstoff, Argon oder Kohlenironoxyd durchgeführt wird. Die einzige Atmosphäre, die zur Verhinderung der Verschlechterung der Speicher-Eigenschaften verwendbar ist, ist Wasserstoff.
Die Temperatur, bei der ausreichend Wasserstoffatome in den Siliciumnitridfilrc diffundieren können, das heißt, die Temperatur für eine Wasserstoffbehandlung, um eine hervorragende Sneieherretention zu erreichen, hängt von der Temperatur ab, bei der der Siliciumnitridfilm gebildet wird, und der Temperatur, bei der die Wärmebehandlung in einer Atmosphäre durchgeführt-,r%ie keine Wasserstoffatmosphäre ist, zur Bildung von Drain und Source. Beispielsweise beträgt die Niederschlagungstemperatur, bei der der Siliciumnitri dfilm durch chemischen Dampfniederschlag (CVD) gebildet wird, etwa 8oo° Celsius. In dem Fall, in dem der Siliciumnitri dfilmydie Source und die Drain oder ein PSG-FiIm bei derartigen Temperaturen gebildet werden, kann die Verschlechterung der Speicherretentions-Eigenschaft wirksam verhindert werden, wenn die Wärme-
behandlung in einer Atmosphäre von Wassers toff durchgeführt wird, der auf Temperaturen gehalten 1st, die nicht niedriger als etwa 7oo° Celsius sind. Für den Fall jedoch, in dem der Siliciumnitri^fIIm, usw., unter hoher Temperatur von beispielsweise 11oo Celsius gebildet werden, ist die Verhinderungswirkung bezüglich der Verschlechterung der Speicherretentions-Eigenschaften nicht zufriedenstallend, wenn die Temperatur der Wärm«behändlung unter Wasserstoff 7oo° Celsius beträgt. Folglich muB die Temperatur der Wärmebehandlung höher gesetzt werden, um ein befriedigendes Ergebnis zu erreichen. Wenn nämlich die Temperatur zur Erwärmung in einer Nicht-Wasserstoffatmosphäre nicht höher als etwa I0000 Celsius ist, kann die Temperatur der Wärmebehandlung unter der Wasserstoffatmosphäre so gewählt werden, daß sie nicht niedriger als 7oo° Celsius ist, während, wenn die Temperatur P. zum Erwärmen unter der Nicht-Wasserstoff atmosphäre nicht niedriger ist als 1ooo°Celsius die Temperatur T der Wärmebehandlung unter der Wasserstoffatmosphäre so sein muß,daß T„ = T_-1oo (K).
Bei der üblichen Bildung eines nichtflüchtigen MNOS-Speichers wird/nachdem der Siliciumnitri^film gebildet worden ist, das Gate gebildet und weiter die Source, die Drain und der Phosphorsilikat .glassfilm (PSG-FiIm), der als ein Passivierungsfilm dient, gebildet. Eine Wärmebehandlung unter der Stickstoffoder Sauerstoffatmosphäre wird häufig vor oder nach der Bildung der Source, der Drain oder des PSG-FiIms durchgeführt. In diesem Fall muß die Temperatur der
030013/0661
Wärmebehandlung unter der Wasserstoffatmosphäre auf der Grundlage der höchsten der Temperaturen bestimmt werden, bei denen die Wärmebehandlungen unter Nicht-Wasserstoffatmosphäre durchgeführt werden, wie bei der Bildung des Siliciumnitridfilms, der Source oder der Drain. Es ist vorzuziehen, die Wärmebehandlung unter der Wasserstoffatmosphäre nach der Vollendung aller Wärmebehandlungen unter NichtWasserstoff atmosphäre durchzuführen. Wenn diese Reihenfolge der Wärmebehandlungen eingehalten wird, kann die Speicherretentions-Eigenschaft verbessert werden, wird der PSG-FiIm dichter, werden Ionen aktiviert usw. Wenn andererseits die Temperatur der Wärmebehandlung unter der Nicht-Wasserstoffatmosphäre niedriger ist, als diejenige der Wärmebehandlung unter der Wasserstoffatmosphäre kann die erwähnte Reihenfolge der Wärmebehandlungen häufig umgekehrt werden, ohne praktische Probleme hervorzurufen.
Die Erfindung wird im folgenden beispielhaft erläutert. BEISPIEL 1
Figur 1 zeigt die Schritte eines Herstellverfahrens als ein Ausführungsbeispiel der Erfindung. Wie in Figur 1 A dargestellt, wurde ein Siliciumdioxydfilm 2 für die Isolation von aktiven Bereichen der Einrichtung auf einem p-Silleiumsübstrat 1 mit einer ^ioo^-Ebene aufgewachsen. Ein gewünschter Teil des Siliciumdioxydfilms 2 (SiO^-film) wurde mittels be-
030013/0661
kannter Fotoätztechniken entfernt. Danach wurde ein dünner Siliciumdioxydfilm 4 einer Dicke von etwa 2 nm auf der freiliegenden Oberfläche des Substrat 1 mittels des thermischen OxydierungsVerfahrens gebildet, mit der Bedingung eines 00/N_- VerdünnungsVerhältnisses von 1o und einer Temperatur von 9oo° Celsius.
Bei einem Verhältnis SiH4ZNH3 von 1o~2 und bei einer Temperatur von 8oo° Celsius, wurde ein Siliciumnitridfilm 5 einer Dicke von etwa 5o nm niedergeschlagen, wie in Figur 1B dargestellt, und zwar mittels des bekannten Aufwachsens aus der Dampfphase wurde ein polykristalliner Siliciumfilm 6 niedergeschlagen, wobei dann der Film 6 selektiv weggeätzt wurde, mit Ausnahme eines Abschnittes, der als ein Gate dient.
Phosphoratome (-ionen) wurden über den Siliciumnitridfilm 5 in das Siliciumsubstrat 1 implantiert, (mit einer Beschleunigungsenergie von I00 keV und einer
16 2
Konzentration von 1 χ 1o /cm ) zur Bildung von n+'Diffusionsbereichen, das heißt, selbstausgerichteten Source- und Drain-Bereichen 7. In diesem Fall wurde der polykristalline Siliciumfilm 6 ebenfalls stark mit Phosphoratomen dotiert. Nachdem ein PSG-FiIm 8 über der gesamten so aufbereiteten Fläche niedergeschlagen worden war, mittels des bekannten CVD-Verfahrens, wurde eine Wärmebehandlung unter
030013/0661
einer Wasserstoffatmosphäre bei einer Temperatur von 9oo° Celsius während 3o min durchgeführt, um so die Speicherretentions-Eigenschaft des sich ergebenden Speichers zu verbessern, um die implantierten Ionen zu aktivieren und um den PSG-FiIm 8 dichter zu machen.
Nachdem Kontaktlöcher 9 geschnitten worden waren, wie in Figur 1C dargestellt, wurden Leiterschichten 1o durch den Niederschlag von Aluminiumfilm und durch anschließendes selektives Fotoätzen gebildet. Die verbleibenden Herstellschritte waren die gleichen wie bei der Herstellung üblicher MOS-Einrichtungen, wodurch ein nichtflüchtiger MNOS-Speicher hergestellt worden ist.
Die Speicherretentions-Eigenschaft der sich ergebenden Speichereinrichtung beziehungsweise des Speichers ist in Figur 2 dargestellt, das heißt, ist vergleichbar mit der besten Speicherretentions-Eigenschaft herkömmlicher nichtflüchtiger MNOS-Speicher, die Aluminium als Gate-Metall verwenden.
BEISPIEL 2
Dieses Ausführungsbeispiel entspricht dem Beispiel 1 bis zu dem Schritt der Bildung des Gates 6 aus polykristallinem Silicium. Danach wurde unter Verwendung des Gates 6 aus polykristallinem Silicium als Maske, der belichtete Teil des Siliciumnitridfilms 5 weggeätzt. Die polykristalline Siliciumschicht 6 wurde dann mit
030013/0661
Phosphor dotiert mittels thermischer Diffusion von Phosphor bei 9oo° Celsius während 3o min und wurden n+-Diffusionsbereiche, das heißt, seIbstausgerichtete Source- und Drain-Bereiche 7 im Oberflächenbereich des p-Siliciumsubstrat 1 gebildet. Ein Oxydationsprozeß, um eine Verschlechterung der Gate-Spannungsfestigkeit zu verhindern, wurde bei 85o° Celsius für 2o min durchgeführt. Als Ergebnis war ein Sillclumdioxydfilm mit 2oo nm Dicke gebildet, der die n+-Dlffusionsbereiche 7 und die polykristalline Siliciumschicht 6 überdeckte. Ein Phosphorsilikatglasfilm 8 wurde durch Aufwachsen aus der Dampfphase niedergeschlagen. Nachdem die Speicherretentlons-Eigenschaft durch eine Wärmebehandlung unter Wasserstoffatmosphäre von 9oo° Celsius für 3o min verbessert worden war, wurden Leiterschichten 1o gebildet. Danach wurde ein MNOS-Speicher vollendet unter Verwendung von Schritten, die ähnlich denen waren, wie sie beim Beispiel 1 verwendet worden sind. Die Speicherretentions-Eigenschaft der so hergestellten Einrichtung beziehungsweise des Speichers war die gleiche, wie die des Speichers, der gemäß dem Beispiel 1 hergestellt worden ist. Es ist die Speicherretentions-Eigenschaft im negativen Bereich, der durch die Wärmebehandlung unter Wasserstoffatmosphäre verbessert werden kann.
Wenn die Abklingrate M der Schwellenwertspannung bezüglich des Logaritmus der Zeit als Parameter zur Darstellung der Speicherretentions-Eigenschaften verwendet wird, derart, daß
M - 3vth/ I logt,
030013/0661
mit Vth=Schwellenwertspannung des MNOS-SOeichers, t = Speicherretentions-Zeit,
dann sollte die Abklingrate M vorzugweise gleich oder kleiner als o,3 sein, um so eine Retentions-Zeit von etwa 1o Jahren zu erhalten, wenn |vtho/—4V, Vtho = der Wert der Schwellenwertspannung unmittelbar nach den Einschreib- oder Lösch-Betrieb.
Wenn eine die Qualität des Siliciumnitridfilms beeinflussende Wärmebehandlung nicht durchgeführt worden war vor der Wärmebehandlung unter dar Wasserstoffatmosphäre nach der Bildung oder dem Niederschlag des Siliciumnitridfilms bei 8oo° Celsius (atwa 5o nm dick) auf dem 5ilic:iu!'<f'ioxy-i;rirx (-tv? 2 Am dick) wurde eine Abklingrate M von nicht mehr als o,3 erreicht durch die Wärmebehandlung unter Wasserstoffatmosphäre bei Temperaturen, die nicht niedriger als etwa 7oo Celsius sind, wie das durch eine Kurve 11 in Figur 3 dargestellt ist. Das heißt, daß eine gute Speicharretentions-Eigenschaft erhalten worden ist. Wenn weiter die lualität des Siliciumnitrid- oder -dioxydfilms geändert wurde, wurde ein merkbarer Effekt der Wärmebehandlung unter Wasserstoffatmosphäre beobachtet. Wenn jedoch eine Wärmebehandlung unter Stickstoff bei 1o5o° Cslsius für 2o min vor der Wärmebehandlung unter Wasserstoffatmosphäre durchgeführt worden ist, konnte die Abklingrate M auf nicht mehr als o,3 erreicht werden, ohne eine Wärmebehandlung bei Temperaturen, die nicht niedriger als 95o° Celsius sind, was um 1oo K niedriger ist als die Temperatur der Wärmebehandlung unter Stickstoffatmosphäre, wie sich das aus einer Kurve 12 in Figur
030013/0661
3 ergibt, selbst wenn die Temperatur, bei der der Siliciuirmitridfilm aufgewachsen ist, auf der gleichen Temperatur von 8oo Celsius gehalten worden war.
Wie erläutert, ist die physikalische Wirkung der Wärmebehandlung unter der Wasserstoffatmosphäre die Verringerung oder Absenkung des Oberflächenzustands in der Zwischenfläche zwischen dem dünnen Siliciumdioxydfilm und dem Siliciumsubstrat und die Verringerung der elektrischen Leitfähigkeit des Siliciumnitridfilms.
Für den Fall, in dem M gleich oder kleiner als o,3 gehalten war aufgrund der Wärmebehandlung unter der Wasserst off atmosphäre, wurde die Konzentration Nss der Oberflächenzustände in der Mitte des Siliciumbandes mittels der quasistatischen Methode gemessen.
< 12 -
Das Ergebnis der Messung ergab, daß Nss - 1o cm 2.
Auch in diesem Fall war der Leitwert des Siliciumnitridfilms verringert. Wenn beispielsweise der Siliciumnitridfilm, der bei 8oo° Celsius gebildet worden war, auf 1o5o° Celsius für 2o min unter Stickstoff erwärmt wurde, betrug der Leitwert des Siliciuntnitridfilms etwa das zehnfache des Leitwertes, der vom Film unmittelbar nach dessen Bildung angenommen worden ist. Wenn andererseits der gleiche Film wieder unter Wasserstoff auf 1ooo° Celsius für 2o min erwärmt wurde, wurde der Leitwert auf dessen Anfangswert unmittelbar nach der Bildung des Films wieder rückgestellt. Das ist die Bestätigung der Wirkung der Wärmebehandlung unter
030013/0661
- 19 Wasserstoff.
Es ist weiter zu bemerken, daß obwohl die in Figur dargestellten charakteristischen Kurven Wirkungen der Wärmebehandlungen unter einer Wasserstoffatmosphäre von 2o min darstellen, diese Wirkungen nahezu die gleichen sind, selbst wenn die Zeitdauer der Wärmebehandlung länger gemacht wurde, beispielsweise eine Stunde oder dergleichen.
BEISPIEL 3
Dieses Beispiel war das gleiche wie das Beispiel 1 bis zum Schritt des Niederschlags des PSG-FiIms und des Schneidens von Kontaktöffnungen 9, mit der Ausnahme, daß die Wärmebehandlung unter einer Wasserstoff atmosphäre nicht durchgeführt worden war. Dann wurde der so gebildete Aufbau auf 1ooo Celsius für 2o min unter einer Wasserstoffatmosphäre erwärmt. Nachdem die belichtete Oberfläche des Siliciumsubstrats und die Oberfläche der polykristallinen Siliciumschicht geätzt worden war, wurden Aluminiumleiter beziehungsweise Aluminiumschichten 1o gebildet, um elektrischen Kontakt mit ihnen zu erreichen. Zweitens wurden die Oberflächen, die mit den Lei te rs chi ch ten 1o in Berührung zu halten waren, gereinigt, sodaß Kontaktfehler in erheblichem Ausmaße verhindert werden konnten.
BEISPIEL 4
Nachdem ein Siliciuradioxydfllm 2 zur Isolation der akti-
030013/OCei
- 20 -
ven Speicherbereiche auf einem p-Siliciumsubstrat mit einer ^1oo/ -Ebene aufgewachsen worden war, wie in Figur 4 dargestellt, wurde ein gewünschter Abschnitt des Films 2 zur Bildung eines dünnen Films aus Sillciumdioxyd einer Dicke von etwa 2 nm auf der belichteten Oberfläche beziehungsweise der ausgesetzten oder blosliegenden Oberfläche weggeätzt. Dann wurde ein Siliciumnitridfilm 5 von einer Dicke von etwa 5o nm aus der Niederdruck-Dampfphase aufgewachsen. Der Film 5 wurde mit einem SiH2Cl2/NH-Verhältnls von 1/1 ο bei einer Temperatur von 8oo° Celsius aufgewachsen .
Der so gebildete Aufbau wurde einer Oxydationsbehandlung bei 1ooo° Celsius für etwa 3h in einer feuchten Sauerstoffatmosphäre ausgesetzt, und ein Siliciumnitridfilm 51 einer Dicke von etwa 1o nm wurde auf dem Siliciumnitridfilm 5 aufgewachsen. Durch das Aufwachsen aus der Dampfphase wurde ein polykristalliner Siliciumfilm 6 einer Dicke von etwa 0,6^m auf der gesamten Oberfläche des Siliciumnitridfilms 51 niedergeschlagen. Der Teil des polykristallinen Siliciumfilms 6, der als Gate dient, wurde durch selektives Fotoätzen des Films 6 unentfertn belassen. Arsen-Ionen wurden durch den Siliciumnitridfilm 5 in das Substrat 1 implantiert mit einer Implantationsenergie von 175 keV und einer Imolantations-
16 —2
konzentration von 1 χ Io cm . Als Ergebnis wurden n+-Diffusionsbereiche, das heißt, selbstausgerichtete Source- und Drain-Bereiche 7 gebildet, wobei simultan die Gate-Schicht 6 mit Arsen dotiert wurde.
030013/0661
- 21 -
Nachdem ein PSG-FiIm 8 über die gesamte so behandelte Oberfläche gebildet worden war, wurde eine Dauerbehandlung unter einer Wasserstoffatmosphäre bei 9oo° Celsius während 3o min durchgeführt, um die implantierten Arsen-Ionen zu aktivieren, um d:.m PSG-FiIm 8 dichter zu machen und um die Speicherretentions-Eigenschaft zu verbessern. Danach wurden, wie beim Beispiel 1, Kontaktlö^cher geschnitten und metallisierte Schichten gebildet. Weiter wurde der so hergestellte Aufbau gemäß dem üblichen Verfahren zur Herstellung einer MOS-Einrichtung behandelt und wurde ein nichtflüchtiger MNOS-Speicher beziehungsweise eine -Speichereinrichtung vollendet.
BEISPIEL 5
Ein nichtflüchtiger MMOS-Speicher wurde gemäß den gleichen Schritten des Verfahrens hergestellt, wie sie beim Beispiel 4 verwendet worden sind. Der einzige Unterschied war folgender: die Dicke des Siliciumdioxydfilms 51 betrug 3 nm, die implantierten Ionen waren Phosphorionen und Temperatur der Wärmebehandlung unter Wasserstoff betrug 75o° Celsius.
Es ist ein typisches Verfahren mit veränderter Wärmebehandlung. Es zeigt sich, daß das gleiche Ergebnis erhalten werden kann, selbst wenn einige der Zwischenschritte leicht modifiziert oder geändert worden sind.
Obwohl die vorstehende Beschreibung sich auf die Bildung eines nichtflüchtigen n-Kanal-Speichers unter Verwendung eines p-Siliciumsubstrats bezog, ist die
030013/0661
7934582
_ 22 _
Erfindung nicht auf diese Ausführungsbeispiele beschränkt, sondern kann auch auf die Herstellung eines p-Kanal-Speichers unter Verwendung eines η-Substrats angewendet werden. Mit der Erfindung kann nämlich eine p~Kanal-M">JOS- Speicher ebenfalls ohne Verschlechterung der Speicherretentions-Eigenschaft hergestellt werden. Darüber hinaus kann gemäß der Erfindung ein zufriedenstellendes Ergebnis selbst in dem Fall erreicht werden, bei dem eine Tunnelschicht (Well) oder ein Epitaxialschicht verwendet wird, oder bei dem ein MNOS-Aufbau und ein MOS-Aufbau (MIS) simultan gebildet werden.
Weiter kann bei den obigen Beispielen die bei der Wärmebehandlung verwendete Wasserstoffatmosphäre durch eine Atmosphäre ersetzt werden, die aus Wasserstoff und Inertgas zusammengesetzt ist, um das gleiche Ergebnis zu erreichen.
Wie erläutert, kann gemäß der Erfindung selbst in dem Fall, bei dem eine Hochtemperatur-Wärmebehandlung nach der Bildung des Siliciumnitridfilms bei der Herstellung eines nichtflüchtigen MNOS-Speichers erforderlich ist, der hergestellte Speicher beziehungsweise die hergestellte Speichereinrichtung eine hervorrangende Spelcherretentions-Eigenschaft besitzen. Folglich können die Source und die Drain wirksam in selbstausrichtender Weise mit als Maske verwendeten Gates gebildet werden, sodaß der Speicher, der hervorragende Speicherretentions-Eigenschaften besitzt, mit hoher Packungsdichte hergestellt werden kann.
030013/0661
2934592
Bai der Erfindung nimmt die Wirkung der Wärmebehandlung unter der Wasserstoffattrosphäre mit der Temperatur der Wärmebehandlung zu, jedoch ist eine Erwärmungsvorrichtung zur Erzeugung für hohe Temperaturen sehr kostspielig, wobei darüber^Jiinaus zu hohe Temperaturen eine Reduktion des Siliciumdioxydfilms zu rjinem Silicium auslösen Diese Reduktion zerstört die Eigenschaften der Einrichtung beziehungsweise des Speichers. Aus diesem Grund beträgt die Obergrenze der Temperatur der Wärmebehandlung unter der Wasserstoffatmosphäre etwa 12oo Celsius und sollte eine Wärmebehandlung bei höheren Temperaturen vermieden werden.
030013/0B61

Claims (9)

  1. DIPL-ING. R- BEETZ SEN,-DIPL-ING. K. «>»·■"■£■ '^* RECHTSANWALT DIPL-PHYS. DR. JOR- U.JKIDRKH
    SttJiwtorfrtrO· 10 « D=MOO Miinchtn 22
    81-30.091P(3O.O92H)
    27. August 1979
    ANSPRÜCHE
    Verfahren zum Erzeugen eines nichtflüchtigen Speichers ,
    dadurch gekennzeichnet,
    daß ein Gate-Isolierfilm einschließlich eines Siliciumdioxydfilms (4) und eines Siliciumnitridfilms (5) auf einem Halbleitersubstrat (1) gebildet wird,
    daß eine Gate-Elektrode (6) auf dem Gate-Isolierfilm aufgebracht wird,
    daß eine Source (7) und eine Drain (7) im Oberflächenbereich des Halbleitersubstrats (1) ausge-
    Me-ssp
    030013/0661 original in ε:
    bildat warden und
    daß ein Schutz- oder Passivierungsfilm (8) auf der gesamten Oberfläche gebildet wird, wobei die Wärmebehandlung in der Wasserstoffatmosphäre nach der Ausbildung des Siliciumnitridfilms (5) durchgeführt wird.
  2. 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Gate-Elektrode (6) aus einem Werkstoff besteht, der aus der Gruppe gewählt ist, die aus polykristallinen! Silicium und hochschmelzenden Metallen bestehen.
  3. 3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß die hochschmelzenden Metalle die Metalle Mo, W, Ta, Ti, Cr und Ni, Legierungen dieser Metalle und Siliciumverbindungen der Metalle enthalten.
  4. 4. Verfahren nach Anspruch 2 oder 3, dadurch gekennzeichnet, daß die Source (7) und die Drain (7) in selbstausrichtender Weise gebildet werden, wobei die Gate-Elektrode (6) als Maske verwendet wird.
  5. 5. Verfahren nach einem der Ansprüche 1-3, dadurch gekennzeichnet, daß die Wärmebehandlung in der Wasserstoff atmosphäre vor der Ausbildung des Schutzfilms (8) durchgeführt wird.
    030013/0661
  6. 6. Verfahren nach einem der Ansprüche 1-3, dadurch gekennzeichnet, daß die Wärmebehandlung in der Wasserstoffatmosphäre nach der Bildung des Schutzfilms (8) durchgeführt wird.
  7. 7. Verfahren nach einem der Ansprüche 1-6, dadurch gekennzeichnet, daß die Wärmebehandlung in der Wasserstoffatmosphäre in einem Temperaturbereich von etwa 7oo° Celsius bis etwa 12oo° Celsius durchgeführt wird.
  8. 8. Verfahren nach einem der Ansprüche 1-7, dadurch gekennzeichnet, daß die Temperatur der Wärmebehandlung in der Wasserstoffatmosphäre nicht niedriger ist, als die Temperatur, die um etwa 1oo K niedriger als die Temperatur irgendeiner Wärwebehandlung in einer Nicht-Wasserstoffatmosphäre ist, wobei die Obergrenze der Temperatur der Wärmebehandlung in der Wasserstoffatmosphäre etwa 12oo° Celsius beträgt.
  9. 9. Verfahren nach einem der Ansprüche 1-8, dadurch gekennzeichnet, daß der Gate-Isolierfilm eine Doppelschicht aus einem Siliciumdioxydfilm (4) und einem Siliciumnitritfilm (5) ist.
    1o. Verfahren nach einem der Ansprüche 1-8, dadurch gekennzeichnet, daß der Gate-Isolierfilm eine Dreifachschicht aus einem Siliciumdioxydfilm (4), einem Siliciumnitridfilm (5) und einem weiteren Siliciumdioxydfilm (51) ist.
    030013/0661
DE2934582A 1978-08-28 1979-08-27 Verfahren zum Herstellen eines nichtflüchtigen Speichers Expired DE2934582C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10394678A JPS5530846A (en) 1978-08-28 1978-08-28 Method for manufacturing fixed memory

Publications (2)

Publication Number Publication Date
DE2934582A1 true DE2934582A1 (de) 1980-03-27
DE2934582C2 DE2934582C2 (de) 1986-05-28

Family

ID=14367597

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2934582A Expired DE2934582C2 (de) 1978-08-28 1979-08-27 Verfahren zum Herstellen eines nichtflüchtigen Speichers

Country Status (3)

Country Link
US (1) US4264376A (de)
JP (1) JPS5530846A (de)
DE (1) DE2934582C2 (de)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0034168A1 (de) * 1979-08-13 1981-08-26 Ncr Corporation Wasserstoff-glühverfahren für eine gate-speichervorrichtung aus silicium
DE3032364A1 (de) * 1980-08-28 1982-04-22 Philips Patentverwaltung Gmbh, 2000 Hamburg Elektrisch programmierbarer halbleiter-festwertspeicher und verfahren zu seiner herstellung
DE3124283A1 (de) * 1980-06-30 1982-06-16 Hitachi, Ltd., Tokyo Halbleiteranordnung und verfahren zu dessen herstellung
DE3146777A1 (de) * 1980-12-03 1982-09-16 Hitachi, Ltd., Tokyo Integrierte halbleiterschaltung
DE3219639A1 (de) * 1981-05-27 1982-12-23 Hitachi, Ltd., Tokyo Halbleiterspeicher

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2923995C2 (de) * 1979-06-13 1985-11-07 Siemens AG, 1000 Berlin und 8000 München Verfahren zum Herstellen von integrierten MOS-Schaltungen mit MOS-Transistoren und MNOS-Speichertransistoren in Silizium-Gate-Technologie
JPS5621372A (en) * 1979-07-31 1981-02-27 Fujitsu Ltd Manufacture of semiconductor device
JPS59188977A (ja) * 1983-04-12 1984-10-26 Citizen Watch Co Ltd 半導体不揮発性記憶装置の製造方法
JPH0665232B2 (ja) * 1984-07-30 1994-08-22 松下電子工業株式会社 半導体記憶装置の製造方法
JP2672537B2 (ja) * 1987-12-21 1997-11-05 株式会社東芝 不揮発性半導体装置の製造方法
JPH0319286A (ja) * 1989-06-15 1991-01-28 Matsushita Electron Corp 不揮発性半導体記憶装置の製造方法
JP3019885B2 (ja) * 1991-11-25 2000-03-13 カシオ計算機株式会社 電界効果型薄膜トランジスタの製造方法
US5324675A (en) * 1992-03-31 1994-06-28 Kawasaki Steel Corporation Method of producing semiconductor devices of a MONOS type
US5393683A (en) * 1992-05-26 1995-02-28 Micron Technology, Inc. Method of making semiconductor devices having two-layer gate structure
WO1993024959A1 (en) * 1992-05-29 1993-12-09 Citizen Watch Co., Ltd. Semiconductor nonvolatile storage device, semiconductor device, and its manufacture method
US5644533A (en) * 1992-11-02 1997-07-01 Nvx Corporation Flash memory system, and methods of constructing and utilizing same
EP0667026A4 (de) * 1992-11-02 1998-10-21 Nvx Corp Flash-speichersystem-und verfahren zur herstellung und zur verwendung desselben.
WO2000039858A2 (en) 1998-12-28 2000-07-06 Fairchild Semiconductor Corporation Metal gate double diffusion mosfet with improved switching speed and reduced gate tunnel leakage
KR100395755B1 (ko) * 2001-06-28 2003-08-21 삼성전자주식회사 비휘발성 메모리 소자 및 그 제조방법
US7078296B2 (en) 2002-01-16 2006-07-18 Fairchild Semiconductor Corporation Self-aligned trench MOSFETs and methods for making the same
JP2004193178A (ja) 2002-12-06 2004-07-08 Ｆａｓｌ Ｊａｐａｎ 株式会社 半導体記憶装置及びその製造方法
JP4545401B2 (ja) * 2003-07-22 2010-09-15 パナソニック株式会社 半導体装置の製造方法
US20070004225A1 (en) * 2005-06-30 2007-01-04 Donghui Lu Low-temperature catalyzed formation of segmented nanowire of dielectric material
US11244727B2 (en) * 2006-11-29 2022-02-08 Rambus Inc. Dynamic memory rank configuration
US8059458B2 (en) * 2007-12-31 2011-11-15 Cypress Semiconductor Corporation 3T high density nvDRAM cell
US8064255B2 (en) * 2007-12-31 2011-11-22 Cypress Semiconductor Corporation Architecture of a nvDRAM array and its sense regime
US8441063B2 (en) * 2010-12-30 2013-05-14 Spansion Llc Memory with extended charge trapping layer

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3882469A (en) * 1971-11-30 1975-05-06 Texas Instruments Inc Non-volatile variable threshold memory cell
DE2832388A1 (de) * 1978-07-24 1980-02-14 Siemens Ag Verfahren zum herstellen einer integrierten mehrschichtisolator-speicherzelle in silizium-gate-technologie mit selbstjustierendem, ueberlappenden polysilizium-kontakt

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1094068A (en) * 1963-12-26 1967-12-06 Rca Corp Semiconductive devices and methods of producing them
US3617824A (en) * 1965-07-12 1971-11-02 Nippon Electric Co Mos device with a metal-silicide gate
US3615942A (en) * 1969-06-05 1971-10-26 Rca Corp Method of making a phosphorus glass passivated transistor
JPS5946107B2 (ja) * 1975-06-04 1984-11-10 株式会社日立製作所 Ｍｉｓ型半導体装置の製造法
US4055444A (en) * 1976-01-12 1977-10-25 Texas Instruments Incorporated Method of making N-channel MOS integrated circuits
US4075045A (en) * 1976-02-09 1978-02-21 International Business Machines Corporation Method for fabricating FET one-device memory cells with two layers of polycrystalline silicon and fabrication of integrated circuits containing arrays of the memory cells charge storage capacitors utilizing five basic pattern deliberating steps
US4151007A (en) * 1977-10-11 1979-04-24 Bell Telephone Laboratories, Incorporated Hydrogen annealing process for stabilizing metal-oxide-semiconductor structures
US4149307A (en) * 1977-12-28 1979-04-17 Hughes Aircraft Company Process for fabricating insulated-gate field-effect transistors with self-aligned contacts
US4151538A (en) * 1978-01-30 1979-04-24 Rca Corp. Nonvolatile semiconductive memory device and method of its manufacture

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3882469A (en) * 1971-11-30 1975-05-06 Texas Instruments Inc Non-volatile variable threshold memory cell
DE2832388A1 (de) * 1978-07-24 1980-02-14 Siemens Ag Verfahren zum herstellen einer integrierten mehrschichtisolator-speicherzelle in silizium-gate-technologie mit selbstjustierendem, ueberlappenden polysilizium-kontakt

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
IBM TDB Vol. 17, Nov. 1974, S.1809, 1810 *
IBM TDB Vol. 18, Juni 1975, S.68,69 *
IEEE Trans. on Electron Devices Vol. 22, Feb. 1975, S. 33-39 *

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0034168A1 (de) * 1979-08-13 1981-08-26 Ncr Corporation Wasserstoff-glühverfahren für eine gate-speichervorrichtung aus silicium
EP0034168A4 (de) * 1979-08-13 1981-12-10 Ncr Corp Wasserstoff-glühverfahren für eine gate-speichervorrichtung aus silicium.
DE3124283A1 (de) * 1980-06-30 1982-06-16 Hitachi, Ltd., Tokyo Halbleiteranordnung und verfahren zu dessen herstellung
DE3032364A1 (de) * 1980-08-28 1982-04-22 Philips Patentverwaltung Gmbh, 2000 Hamburg Elektrisch programmierbarer halbleiter-festwertspeicher und verfahren zu seiner herstellung
DE3146777A1 (de) * 1980-12-03 1982-09-16 Hitachi, Ltd., Tokyo Integrierte halbleiterschaltung
DE3219639A1 (de) * 1981-05-27 1982-12-23 Hitachi, Ltd., Tokyo Halbleiterspeicher
US4612565A (en) * 1981-05-27 1986-09-16 Hitachi, Ltd. Semiconductor memory device

Also Published As

Publication number Publication date
JPS5530846A (en) 1980-03-04
US4264376A (en) 1981-04-28
DE2934582C2 (de) 1986-05-28
JPS5738191B2 (de) 1982-08-13

Similar Documents

Publication Publication Date Title
DE2934582A1 (de) Verfahren zur erzeugung eines nichtfluechtigen speichers
DE3541587C2 (de) Verfahren zur Herstellung eines dünnen Halbleiterfilms
DE19963674B4 (de) Verfahren zur Ausbildung eines Oxynitridgatedielektrikums, Oxynitridgatedielektrikum und darauf angeordneter Gatestapel
DE3888603T2 (de) Halbleiterbauelement mit Floating-Gate.
DE69031447T2 (de) Verfahren zur Herstellung von MIS-Halbleiterbauelementen
DE3119886A1 (de) Verfahren zur herstellung eines halbleiterbauelements
DE2605830C3 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE2513459A1 (de) Halbleiteranordnung und verfahren zu ihrer herstellung
DE2931031C2 (de) Nicht-flüchtige Halbleiterspeicherzelle und Verfahren zu ihrer Herstellung
DE2618733A1 (de) Halbleiterbauelement mit heterouebergang
DE2445879C2 (de) Verfahren zum Herstellen eines Halbleiterbauelementes
DE2149303A1 (de) Halbleiter-Speichervorrichtung
DE2539073B2 (de) Feldeffekt-Transistor mit isolierter Gate-Elektrode und Verfahren zu dessen Herstellung
DE69028397T2 (de) Verfahren zur herstellung einer halbleitervorrichtung
DE19518133C2 (de) Verfahren zur Herstellung einer Gateelektrode für eine EEPROM-Halbleitervorrichtung
DE4420052A1 (de) Verfahren zur Herstellung eines Gates in einer Halbleitereinrichtung
DE2547304A1 (de) Halbleiterbauelement und verfahren zu seiner herstellung
DE2911484C2 (de) Metall-Isolator-Halbleiterbauelement
DE2539943A1 (de) Verfahren zum stabilisieren von mos-bauelementen
DE3122382A1 (de) Verfahren zum herstellen einer gateisolations-schichtstruktur und die verwendung einer solchen struktur
DE3884679T2 (de) Niederschlagung von amorphen Silizium zur Herstellung dielektrischer Zwischenschichten für halbleiter Speicherzellen.
DE3124283A1 (de) Halbleiteranordnung und verfahren zu dessen herstellung
DE2616857A1 (de) Verfahren zur herstellung von halbleiterbauelementen
DE3540452C2 (de) Verfahren zur Herstellung eines Dünnschichttransistors
DE69025784T2 (de) Nichtflüchtige Speicher-Halbleiteranordnung

Legal Events

Date Code Title Description
OAP Request for examination filed
OD Request for examination
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee