DE2513459A1 - Halbleiteranordnung und verfahren zu ihrer herstellung - Google Patents

Halbleiteranordnung und verfahren zu ihrer herstellung

Info

Publication number
DE2513459A1
DE2513459A1 DE19752513459 DE2513459A DE2513459A1 DE 2513459 A1 DE2513459 A1 DE 2513459A1 DE 19752513459 DE19752513459 DE 19752513459 DE 2513459 A DE2513459 A DE 2513459A DE 2513459 A1 DE2513459 A1 DE 2513459A1
Authority
DE
Germany
Prior art keywords
polycrystalline silicon
layer
silicon layer
semiconductor
oxygen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE19752513459
Other languages
English (en)
Other versions
DE2513459B2 (de
Inventor
Teruaki Aoki
Hisao Hayashi
Yoshiyuki Kawana
Takeshi Matsushita
Hisayoshi Yamoto
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of DE2513459A1 publication Critical patent/DE2513459A1/de
Publication of DE2513459B2 publication Critical patent/DE2513459B2/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/298—Semiconductor material, e.g. amorphous silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/905—Plural dram cells share common contact or common trench

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Formation Of Insulating Films (AREA)
  • Bipolar Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Element Separation (AREA)
  • Recrystallisation Techniques (AREA)

Description

PATENTANWÄLTE
TER MEER - MÜLLER - STEINMEISTER
D-8OOO München 22 D-48OO Bielefeld
Triftstraße 4 Siekerwall 7
Sony File S75P37 26. März 1975
SONY CORPORATION
Tokyo / Japan
Halbleiteranordnung und Verfahren zu ihrer Herstellung
Die Erfindung betrifft ein Verfahren zur Herstellung einer Halbleiteranordnung und bezieht sich insbesondere auf eine Halbleiteranordnung, die mit einer Qberflächen-Passivierungsschicht versehen ist. Solche Passivierungsschichten
sind vor allem für Halbleiterdioden und Transistoren hoher Zuverlässigkeit unerlässlich.
Oberflächen-Passivierungsschichten im Bereich der Halbleitertechnik werden im allgemeinen durch ein Wachsturnsverfahren aus der Dampfphase erzeugt. Es gibt bereits eine Reihe von Untersuchungen übe» geeignete Materialien für solche Oberflächen-Passivierungsschichten mit dem Ziel, die Halbleiter-
5098A1/0704
bauelemente nach außen hin oder gegeneinander besser zu passivieren und ihr Betriebsverhalten stabiler zu machen. Am weitesten verbreitet ist die Verwendung von SiO2 als Material für die Oberflächen-Passivierungsschicht. Diese SiO2" Schicht überdeckt beispielsweise bei Dioden vor allem den pnübergang, der an der Oberfläche des Siliziumhalbleitersubstrats freiliegt. Beim Betrieb solcher Dioden zeigt sich jedoch eine häufig unerwünschte Speicherfunktion aufgrund der positiven Ladung, die in der SiO^-Schicht vorliegt. Dabei kann ein leitender Kanal oder Tunnel im p-Typ-Halbleitersubstrat wegen der durch die positive Ladung in der SiO^-Schicht induzierten negativen Ladung auftreten. Darüber hinaus werden die erwähnten positiven und negativen Ladungen durch Polarisation in dem Schutzmantelharz fixiert.Als Folge davon sinkt die Sperrspannung für den pn-übergang ab und die Zuverlässigkeit wird durch externe elektrische Felder verschlechtert. Die SiO2-Schicht ergibt also häufig unerwünschte Eigenschaften. Weiterhin zeigt sich, daß die Grenzfläche zum Silizium verschoben wird aufgrund der unterschiedlichen thermischen Ausdehnungskoeffizienten der SiO2~Schicht und des Halbleitersubstrats.
Der Erfindung liegt damit die Aufgabe zugrunde, ein Herstellungsverfahren für eine Halbleiteranordnung und eine Halbleiteranordnung selbst anzugeben, die eine Passivierungsschicht aufweist, mit der sich eine einwandfreie Passivierung und Stabilisierung gewährleisten läßt. Damit verbunden wird gleichzeitig eine Erhöhung der Sperrspannung des pn-übergangs, eine Verhinderung unerwünschter Einflüsse externer elektrischer Felder, eine Verminderung der in Sperrichtung fließenden Ströme, eine Verbesserung der Rauschkennwerte und gleichzeitig eine Verhinderung der erwähnten thermischen Verformung angestrebt.
Um die aufgezeigten Nachteile aufgrund der bisher bekannten Passivierungsschichten zu beseitigen, wird eine Schichtstruktur betrachtet, bei der der an der Oberfläche eines Halbleiter-
509841 /070A
Substrats freiliegende pn-übergang einer Diode mit einer polykristallinen Siliziumschicht abgedeckt ist. Diese polykristalline Siliziumschicht ihrerseits ist mit einer SiCU-Schicht überdeckt. Da der Widerstand der polykristallinen Siliziumschicht kleiner ist als der von SiO^,zeigt sich, daß keine elektrische Ladung induziert wird, die der erwähnten einlagigen SiO^-Struktur entgegensteht. Damit wird vor allem die Durchbruch- oder Sperrspannung des pn-Ubergangs angehoben. Eine hohe Durchbruchspannung ist vor allem für integrierte Schaltkreise erwünscht. Außerdem kann die Zuverlässigkeit verbessert werden. Da die elektrischen Ladungen im Halbleitersubstrat auch durch die polykristalline Siliziumschicht fließen können, zeigte sich bei diesem Schichtaufbau, daß der in Sperrichtung fließende Leckstrom anstieg, während der h -Wert (Verstärkungsfaktor in Emitter-Basis-Schaltung) absank und die Rauschwerte anstiegen.
Mit der Erfindung wurde ein besserer Weg und eine Lösung der gestellten technischen Aufgabe gefunden. Diese erfindungsgemäße Lösung besteht beim Verfahren zur Herstellung einer Halbleiteranordnung darin, daß man Monosilan ir.it Stickstoffoxid ausgewählt aus der Gruppe von Distickstoffoxid, Stickstoffoxid und Stickstoffdioxid bei einer Temperatur von 600 bis 75O°C zur Ausbildung einer polykristallinen Siliziumschicht mit einem Sauerstoffgehalt im Bereich von 2 bis 45 Atomprozent auf einem Halbleiter-Einkristallsubstrat reagieren läßt.
Eine erfindungsgemäße Halbleiteranordnung ist also gekennzeichnet durch ein Halbleiter-Einkristallsubstrat und eine auf dem Substrat aufgebrachte polykristalline Siliziumschicht, die Sauerstoff im Bereich zwischen 2 bis 4 5 Atomprozent enthält.
Vorteilhafte Weiterbildungen dieses Erfindungsgedankens sind in Unteransprüchen gekennzeichnet.
5098^1 /0704
-A-
Uberraschend zeigte sich, daß Halbleiteranordnungen, die mit der erfindungsgemäßen polykristallinen Siliziumschicht versehen sind, eine wesentlich höhere Sperrspannung der pn-übergänge aufwiesen, daß keine unerwünschten Einflüsse externer elektrischer Felder auftraten und daß die Leckströme in Sperrichtung kleiner waren. Außerdem waren die Rauschwerte besser und die unerwünschte Verformung an der Grenzfläche zwischen der Passivierungsschicht und dem Halbleitersubstrat trat nicht mehr auf.
Die Erfindung läßt sich vorteilhaft auf die verschiedensten Halbleiteranordnungen sowohl für einzelne Halbleiterbauelemente als auch für integrierte Schaltkreise einsetzen, insbesondere bei Dioden, Transistoren und MOS-Kodensatoren, bei denen der pn-übergang im Betrieb in Sperrichtung vorgespannt ist.
Als wesentlicher Vorteil zeigt sich auch, daß sich die erfindungsgemäße Passivierungsschicht mit sehr guten Eigenschaften einfach und sehr genau dosiert aufbringen läßt.
Bei einer bevorzugten Ausführungsform der Erfindung weist die Halbleiteranordnung eine Halbleiter-Einkristallschicht, beispielsweise ein Siliziumhalbleitersubstrat, auf, auf das eine polykristalline Siliziumschicht aufgebracht ist, die 2 bis 45 Atomprozent, vorzugsweise 14 bis 35 Atomprozent Sauerstoff enthält. Dabei wird hier und im folgenden "Atomprozent" verstanden zu —Jp— (100) , worin in einem Molekül χ die Anzahl der Siliziumatome und y die Anzahl der Sauerstoffatome angibt. Mit dieser Anordnung läßt sich, wie erwähnt, die Sperrspannung am Übergang wesentlich erhöhen und der Einfluß eines externen elektrischen Felds beseitigen. Die Zuverlässigkeit der Halbleiteranordnung ist wesentlich verbessert und .der Sperrstrom verkleinert. Ebenso werden die Rauschkennwerte verbessert und die erwähnte thermische Verformung beseitigt.
Die mittlere Korngröße1 des polykristallinen Siliziummaterials sollte vorzugsweise unter 1000 8, beispielsweise im Bereich zwischen 100 und 1000 8, liegen, und das polykristalline Siliziummaterial selbst sollte auch insgesamt eine Kornstruktur
509841/0704
mit einer Größe von unter 1000 R1 beispielsweise ebenfalls im Bereich zwischen 100 und 1000 8, besitzen. Zwischen dem Siliziumhalbleitersubstrat und der polykristallinen Siliziumschicht tritt im wesentlichen kein SiO- auf.
Die Erfindung und vorteilhafte Einzelheiten werden nachfolgend unter Bezug auf die Zeichnung in beispielsweiser Ausführungsform näher erläutert. Es zeigen:
Fig. IA bis IF einzelne Verfahrensstufen bei der Herstellung eines Transistors mit erfindungsgemäßen Merkmalen;
Fig. 2 die schematische Schnittansicht eines Transistors mit erfindungsgemäßen Merkmalen;
Fig. 3 die Skizze einer chemischen Dampfniederschlagsvorrichtung, wie sie vorteilhaft zur Durchführung des erfindungsgemäßen Verfahrens angewendet werden kann, und
Fig. 4 die Schaubilddarstellung des Ergebnisses der Untersuchung verschiedener Transistoren mit Passivierungsschichten, wobei die Werte ICB0 über V_B aufgetragen sind.
Zunächst wird anhand der Fig. IA bis IF die Herstellung eines Transistors 1 erläutert:
Als Halbleitersubstrat 2 kann ein n-Typ-Silizium mit einer niedrigeren Verunreinigungskonzentration oder ein n-Typ-Halbleitersubstrat mit einer höheren Verunreinigungskonzentration und einem n-Typ-Halbleiterbereich mit einer niedrigeren Verunreinigungskonzentration verwendet werden, der durch epitaxiales Wachstum auf dem n-Typ-Halbleitersubstrat erzeugt wurde. Auf dem Halbleitersubstrat 2 ist eine Si0o-Schicht 16 durch ein herkömmliches thermisches Oxidationsverfahren oder durch ein
509841/0704
Wachstumsverfahren aus der Dampfphase aufgebracht. In der 2 Schicht sind Öffnungen 14, 15 ausgebildet. Zur Herstellung eines p-Typ-Halbleiterbereichs 3 als Basis und eines p-Typ-ilalbleiterbereichs 5 als Schutzring sind p-Typ-Verunreinigungen in das Halbleitersubstrat 2 durch diese Öffnungen eindiffundiert. Während des Diffusionsvorgangs werden in den Öffnungen durch thermische Oxidation SiO2~Schichten ausgebildet. Wie die Fig.· IB zeigt, wird eine Öffnung 17 in der über dem p-Typ-IIalbleiterbereich 3 liegenden SiO2-Schicht ausgebildet. In den p-Typ-Halbleiterbereich 3 werden n-Typ-Verunreinigungen eindiffundiert, um den n-Typ-Halbleiterbereich 4 zu erzeugen.
Wie die Fig. IC zeigt, wird die SiO2-Schicht vom Halbleitersubstrat 2 durch ein Ätzverfahren entfernt. Das freigelegte Halbleitersubstrat 2 wird mit polykristallinem Silizium und einer geringen Menge Sauerstoffatomen überdeckt, um die polykristalline ,Sauerstoff enthaltende Siliziumschicht 7 zu erzeugen.
Wie Fig. ID zeigt, wird über das Halbleitersubstrat 2 durch das nachfolgende Wachstumsverfahren aus der Dampfphase eine polykristalline Siliziumschicht 7 bestimmter Dicke ausgebildet, so daß der freiliegende Teil des pn-übergangs 6 überdeckt ist. Die Dicke der polykristallinen Siliziumschicht 7 liegt vorzugsweise im Bereich von 1000 Ä bis 2 u. Ein besserer Passivierungseffekt kann für Stärken über 5000 R erzielt werden. Wird die Stärke jedoch größer als 2,u, so brechen die Ecken und Kanten der Elektroden leichter ab. Die polykristalline Siliziumschicht 7 enthält Sauerstoff im Bereich von 2 bis 45 Atomprozent. Unter dem Gesichtspunkt einer guten Passivierung ist es vorteilhaft, wenn die Stärke der polykristallinen Siliziumschicht 7 so groß wie möglich wird. Der Auftrag der Schicht 7 muß so breit sein, daß der freiliegende Teil des pn-übergangs 6 und der erweiterte bereich der Verarmungsschicht überdeckt sind, die entsteht, wenn der pn-übergang 6 in Sperrichtung vorgespannt ist. Wie die
509841 /0704
Fig. IL zeigt, sind auf die polykristalline Schicht 7 SiO-Schichten 9 durch ein Dampfwachsturnsverfahren aufgebracht. In den SiO^-Schichten 9 sind durch das herkömmliche Fotoätzverfahren öffnungen 10 und 11 eingebracht. Die Öffnungen 10 und werden mit einer Basiselektrode 12 und einer Emitterelektrode 13 ausgefüllt, wie die Fig. IF zeigt.
Da die SiO2-Schicht 9 als Oxid auf der polykristallinen Siliziumschicht 7 aufgebracht wird, sind die Widerstandseigenschaften gegen Wasser und die Eigenschaften zur Verminderung gespeicherter elektrischer Ladungen besser im Vergleich zu dem Fall, bei dem die polykristalline Siliziumschicht 7 bei einer Halbleitervorrichtung freiliegt. Da eine Doppelschicht gebildet ist, nämlich die polykristalline Siliziumschicht, die Sauerstoff enthält, und die SiO2-Schicht, wird die Halbleitervorrichtung selbst nicht durch die in der SiO_-Schicht vorhandenen elektrischen Ladungen beeinflußt im Gegensatz zu den oben erwähnten Schwierigkeiten bei herkömmlichen Halbleiterbauelementen dieser Art. Als Grund für dieses Verhalten wird angenommen, daß die elektrischen Ladungen nicht durch die Sauerstoff enthaltende, polykristalline Siliziumschicht 7 hindurchtreten können, die zwischen der SiO^-Schicht 9 und dem Halbleitersubstrat 2 liegt.
Der p-Typ-Halbleiterbereich 3 ist durch einen mittels Diffusionsverfahren hergestellten Sperr- oder Sicherheitsring umgeben, der als p-Typ-Halbleiterbereich 5 dargestellt ist. Angrenzend an den pn-übergang 6 zwischen dem p-Typ-Halbleiterbereich 3 und dem Halbleitersubstrat 2 befindet sich eine Verarmungsschicht, die vor allem auftritt, wenn eine Sperr-Vorspannung am pn-übergang 6 anliegt. Der p-Typ-Halbleiterbereich 5 ist vom p-Typ-Halbleiterbereich 3 so weit entfernt, daß die so erzeugte Verarmungsschicht in den p-Typ-Halbleiterberexch 5 hineinreichen kann. Die Kombination aus dieser Anordnung und der polykristallinen Siliziumschicht ergibt am pn-übergang 6 eine wesentlich erhöhte Sperrspannung.
5 09841/0704
Die Fig. 2 ssict eine anders Ausführungsform der Erfindung;, bei äer der pn-'Jbergang 3 direkt durch eine SiG„.-Schicht 9 bedeckt ist. Der Grund; weshalb die SiO^-Schiclit 9 unmittelbar auf den freiliegenden Sersich äes sn-tlLsrgangs S aufgebracht ist, ist aar in zu sehen, daß aer h^-Wert während der Vorspannung des pnübergang s 8 in Durchlaßrichtung erhöht werden kann.
3ei -den soweit beschriebenen Ausführungsformen kann eine Zwischenschicht »beispielsweise sine Aluminiumschicht, mit guter Widerstandsfähigkeit geg^n Feuchtigkeit zwischen der polykristallinen Siliziumschicht und dar SiO^-Schicht vorgesehen werden*
Unter Bezug auf ?ig, 3 wird nun die Herstellung der polykristallinen Siliziumschicht 1 beschrieben! Sin Gasgemisch aus Monosilan SiH4 vom Behälter 21 und Distickstoffoxid N2O aus dem Behälter 22 wird über Ventile, in sine Vorrichtung 20 aur Erzeugung von Wachstum aus der Dampfphase eingebracht, die ein Halbleitersubstrat 2 enthält. Als Trägergas wird von einem Behälter 23 N2 durch die Vorrichtung in konstanter Durchflußmenge von 25 l/min hindurchgeführt, während das Monosilan SiH.
3 der Vorrichtung ebenfalls in konstanter Zuflußmenge von 30 cm / min eingespeist wird, Die zufließende Menge des U2® wird in Stufen variiert, und zwar von 0, 10, 20, 30, 150, 300 und 1200 cm3/min.
Das Halbleitersubstrat wird zur Erzeugung des Schichtwachstums in der Vorrichtung auf eine Temperatur im Bereich von 600 bis 75O°C, beispielsweise auf 65O°C, aufgeheizt. Da die Wachstumstemperatur relativ niedrig liegt, besteht nur eine geringe Möglichkeit, daß Verunreinigungen im Halbleitersubstrat in die polykristalline Siliziumschicht 7 hineindotieren.
Für Temperaturen unter 600°C ist die Wachstumsgeschwindigkeit für praktische Herstellungsprozesse zu niedrig. Für Temperaturen über 800°C andererseits ist die Wachstumsgeschwindigkeit
509841/0704
zu hoch und die Steuerung und überwachung der Dicke der polykristallinen Siliziumschicht 7 wird schwierig. Außerdem wird die Korngröße für die erwünschten günstigen Eigenschaften zu groß.
Das polykristalline Silizium wird auf dem Halbleitersubstrat durch thermische Zersetzung des Monosilans niedergeschlagen. Gleichzeitig wird der von dem N-O-Gas abgespaltene Sauerstoff nahezu gleichförmig in das polykristalline Silizium eingemischt. Es lassen sich also sieben verschiedene polykristalline Siliziumschichten 7 jeweils mit unterschiedlichen Anteilen von Sauerstoff auf den Halbleitersubstraten 2 erzeugen entsprechend den sieben verschiedenen Zuflußmengen für das N2O-GaS von 0, 10, 20, 30, 150, 300 und 1200 cm3/min. Sodann werden die SiO--Schichten 9 auf den polykristallinen Siliziumschichten 7 aufgebracht.
Das Verhältnis zwischen der Sauerstoffkonzentration und dem Zuflußverhältnis von N0O zu SiH. zeigt die nachfolgende Tabelle 1:
Tabelle 1
Verhältnis von Sauerstoffkonzentration
N2O/SiH4 (in Atomprozent)
0 0 bis 1,0
1/3 26,8
2/3 34,8
1 36,4
5 48,6
10 54,7
40 66,1
Die erwähnten Anteile von N0O entsprechen den jeweiligen Zuflußmengen von 0, 10,'20, 30, 150, 300 und 1200 cm /min.
509841 /0704
Die. oben dargestellten Ergebnisse wurden mit-einem Kathodenstrahl-Mikroanalysiergerät erhalten, das auf eine 10 kV-Beschleunigungsspanrmng und einen Strahldurchmesser von 1 ,u eingestellt war. Die Konzentration der Atomprczentanteile von Sauerstoff ninunt logarithmisch zum Verhältnis' von N^O/SiH^ zu. Der Sauerstoff war in allen polykristallinen Siliziumschichten 7 gleichförmig verteilt und wurde nicht isoliert. Die Wachstumsgeschwindigkeit des polykristallinen Siliziums erniedrigt sich mit zunehmender Zufuhrgeschwindigkeit von N3O und bei Erniedrigung der Wachsturnstemperatur.
Die Eigenschaften von polykristallinen Siliziumschichten, die Sauerstoff in Konzentrationen von weniger als 2 Atomprozent enthalten, nähern sich allmählich denen von reinen polykristallinen Siliziumschichten. Der Sperrstrom, der durch die polykristalline Siliziumschicht fließt, die Sauerstoff in einer Konzentration von weniger als 2 Atomprozent enthält, nähert sich ebenfalls dem Sperrstrom,der sich für reine polykristalline Siliziumschichten ermitteln läßt. Andererseits erwiesen sich polykristalline Siliziumschichten mit einem Sauerstoffanteil von mehr als 45 Atomprozent als ebenso instabil wre SiO2-Schichten. Dementsprechend schreibt die erfindungsgemäße Lehre vor, daß die Konzentration des Sauerstoffs im Bereich von 2 bis 45 Atomprozent liegen sollte. Mit Hinblick auf die weiter unten erwähnten Eigenschaften, insbesondere der hohen Zuverlässigkeit, sollte die Sauerstoffkonzentration vorzugsweise im Bereich von 14 bis 35 Atomprozent liegen. Dies bedeutet ein N2O/SiH4-Verhältnis im Bereich von 1/6 bis 1/3.
Durch die Meßverfahren mit Elektronenstrahlbeugung ergab sich, daß die Korngröße des Kristalls in der polykristallinen Siliziumschicht etwa 500 R betrug. Die Korngröße reinen polykristallinen Siliziums liegt im Bereich von 2 bis 3 ,u, d. h. nahe der Korngröße der amorphen Substanz, je nach der Wachstumsbedingung. Das polykristalline Silizium neigt dazu, mit zunehmender Sauerstoffkonzentration amorpher zu werden. Bevorzugt
509841 /070A
wird eine mittlere Korngröße von unter 1000 Ä, beispielsweise eine Korngröße im Bereich von 100 bis 1000 A5. Bevorzugt wird für die polykristalline Siliziumschicht also eine Korngröße der Siliziumkristalle von unter 1000 R, beispielsweise soweit als möglich ebenfalls im Bereich von 100 bis lOOO 8.
Bei einer Infrarot-Absorptionsmessung ergab sich ein Absorptionspeak bei einer Wellenlänge von 9,0,u, und außerdem wurde in überlappender Form ein breiter Absorptionspeak bei Wellenlängen im Bereich von 9,3 bis 10,0,u beobachtet. Ein Sauerstoff enthaltender Siliziumeinkristall absorbiert Infrarotstrahlen mit einer Wellenlänge von 9,0 u, SiO2 absorbiert Infrarotstrahlen der Wellenlänge 9,3 η und SiO absorbiert Infrarotstrahlen mit einer Wellenlänge von 10,0 λι . Der breite Absorptionspeak im Wellenlängenbereich von 9,3 bis 10,0 ,u wurde von 9,7,u (für N2O/SiH4 = 1/3) zu 9,4 λι (für N2O/SiH4 = 10), also mit zunehmender Sauerstoffkonzentration, verschoben. Mittels einer Wärmebehandlung bei HOO0C für 30 min verschwand der breite Absorptionspeak und stattdessen trat ein scharfer Absorptionspeak auf, der zum Bereich kürzerer Wellenlängen hin verschoben war. Es wurde ein einzelner Absorptionspeak bei einer Wellenlänge von 9,0,u für das Verhältnis N2O/SiH4 =1/3-1 beobachtet. Mit weiterer Erhöhung des Anteils von N3O zeigten sich Absorptionspeaks bei Wellenlängen von 9,0 ,u und 9,3,u in überlappter Form.
Aus diesen Meßergebnissen läßt sich schließen, daß ausreichend Sauerstoff in die Körner des polykristallinen Siliziummaterials eindringt und daß eine Zwischenverbindung zwischen SiO2 und SiO um das Korn herum existiert. Aus den dargestellten Fakten läßt sich auch ersehen, daß das Eindringen des Sauerstoffs in das polykristalline Silizium durch eine Wärmebehandlung gefördert werden kann, wenn die Konzentration des Sauerstoffs niedriger liegt. Durch Messungen der Absorption im sichtbaren und ultravioletten Strahlenbereich ergab sich, daß die Absorptionskante,
509841/0704
bei der die Durchlässigkeit oder Transparenz zu Null wird, mit zunehmender Sauerstoffkonzentration zu kürzeren Wellenlängen hin verschoben wurde. Daraus kann geschlossen werden, daß die polykristalline Siliziumschicht 7 nicht eine reine Mischung aus Si und SiO2 ist, daß vielmehr der Sauerstoff nahezu gleichförmig über das polykristalline Silizium verteilt vorliegt.
Der Brechungsindex wurde mittels eines Eilipsometers gemessen. Der Brechungsindex von reinem polykristallinen Silizium (N2O/ SiH4 = 0) beträgt etwa 4 und der von SiO2 (N2O/SiH4 > 40) etwa 1,45, wenn die Sauerstoffkonzentration bei 66,7 Atomprozent liegt. Es wurde gefunden, daß der Brechungsindex von polykristallinem Silizium allmählich mit einer Zunahme der Sauerstoffkonzentration in einem Bereich von etwa 4 bis etwa 1,45 abnimmt. Die polykristalline Siliziumschicht 7 wurde der SiO2-Schicht bei Sauerstoffkonzentrationen von über 45 Atomprozent ähnlich. Eine Sauerstoffkonzentration von über 45 Atomprozent ist also unerwünscht. Dies ergibt sich auch daraus, daß der spezifische Widerstand mit der Sauerstoffkonzentration ansteigt. So beträgt beispielsweise der spezifische Widerstand der polykristallinen Siliziumschicht 7 für N2O/SiH4-Verhältnisse zwischen 1/3 und 1 etwa 3 χ 10 bis 1 χ lQll .Π-cm. Diese Werte liegen zwischen dem spezifischen Widerstand von reinem polykristallinen Silizium (3 χ 10 ilcm) und dem von Si3N4.
Nachfolgend werden die elektrischen Eigenschaften des oben in seinem Aufbau erläuterten Transistors 1 beschrieben:
Sperr- bzw. Durchbruchspannung:
Die Durchbruchspannung liegt am höchsten bei einem Sauerstoffgehalt von 0 Atomprozent. Sie nimmt mit steigendem Sauerstoffanteil ab. Durchbruchspannungen von etwa 500 V ergeben sich bei Atomprozentanteilen an Sauerstoff von 27,5, 32,5 und 36,5. Die Durchbruch-Spannungswerte sinken jedoch um 20 %f also auf etwa 400 V, bei Sauerstoff-Atomprozentanteilen von 47,5 und 55 ab.Die Durchbruchspannung liegt bei der Verwendung von SiO2 als Passivierungsschicht ebenfalls bei etwa 400 V.
50 98 A 1 /07(U
Leckstrom in Sperrichtung (Sperrstrom);
Der pn-übergang 6 zwischen Kollektor und Basis wurde mit einer Sperrspannung V™ zur Messung des Sperrstroms ICB0 beaufschlagt, der über Kollektor und Basis fließt. Die Fig. 4 verdeutlicht die experimentell erhaltenen Ergebnisse. Daraus läßt sich ersehen, daß der Sperrstrom ICBO wesentlich vermindert wurde, wenn das polykristalline Silizium Sauerstoff enthielt im Vergleich zu dem Fall, bei dem reines polykristallines Silizium verwendet wurde. ICBq ist am größten, wenn der Sauerstoff-Atomprozentanteil Null beträgt und ist sehr klein für den Bereich von 14 bis 36,5 Atomprozent Sauerstoff,
Wurde beispielsweise reines polykristallines Silizium verwendet oder lag die Sauerstoffkonzentration unter 2 Atomprozent, so ergab sich ein Sperrstrom ICB0 von O,35,uA bei einer anliegenden Sperrspannung von VCB = 350 V. War die Sauerstoffkonzentration dagegen über 2 Atomprozent, insbesondere mehr als 14 Atomprozent, so ergab sich für Werte von VCB unter 500 V ein Sperrstrom ICB0 von 0,01yUA, der in einem Bereich unterhalb der Sperrspannung nahezu unverändert blieb.
Als Grund für diese Verminderung von ICBO wird angenommen, daß die Trägermobilität im polykristallinen Silizium aufgrund des vorgeschriebenen Anteils von Sauerstoff vermindert wird oder daß der Widerstand des in vorgeschriebener Menge Sauerstoff enthaltenden polykristallinen Siliziums wesentlich höher liegt als der von reinem polykristallinen Silizium.
Der Widerstand wird größer, wenn der Sauerstoff-Atomprozentanteil = 48,6 wird, da die Kennwerte der polykristallinen Schicht in diesem Fall gleich werden wie für SiO2 und eine unerwünschte Speicherfunktion durch die im SiO2 vorhandenen positiven Ladungen auftritt. Dies führt zu einer sich an der Oberfläche des Substrats ,ausbildenden Inversionsschicht.
509841/0704
Stabilität des Verstärkungsfaktors;
Für den Verstärkungsfaktor h„„ ergaben sich die kleinsten Werte
f Cj
für einen Sauerstoff-Atomprozentanteil von Null und die größten Werte für einen Atomprozentsatz von Sauerstoff im Bereich zwischen 48,6 und 66,1. Zwischen dem kleinsten und größten Atomprozentwert von Sauerstoff ergaben sich im Bereich zwischen 26,8 bis 36,4 Zwischenwerte für h„„. Der Wert stieg an bei Anwendung
ο einer Wasserstoff-Wärmebehandlung bei 400 C. Der Anstieg war für den Transistor 1 kleiner als bei herkömmlichen Transistoren, die lediglich eine SiO2-Schicht aufwiesen. Der Transistor 1 besitzt also eine bessere !!„„-Stabilität.
t üi
Stabilität gegen ein äußeres elektrisches Feld:
Bei Konzentrationen von Sauerstoff zwischen 2 bis 45 Atomprozent liegen die Sauerstoffatome in nahezu gleichförmiger Verteilung in den Körnern des polykristallinen Siliziums.vor. Bei Konzentrationen von Sauerstoff über 45 Atomprozent werden die Körner durch SiO2 umhüllt. Als Folge davon wirken die Körner als schwimmende Elektroden. Aus diesem Grund werden die elektrischen Ladungen bei Anlegen einer externen Spannung"gefangen", d. h. beseitigt. Die Oberflächeneigenschaft der polykristallinen Siliziumschicht wird unstabil. Als Folge davon werden deren-Funktion als Isolierungsschicht für das Halbleitersubstrat bzw. die Durchbruchspannung erniedrigt.
Über einer polykristallinen Siliziumschicht mit einer Dicke von 5000 A* war eine SiO2~Schicht mit einer Dicke von 2000 8 aufgebracht und zwischen der SiO-,-Schicht und dem Halbleitersubstrat lag eine Spannung VG· Bei einer normalen MOS-Anordnung zeigt die C-V-Kennwertkurve S-förmige Gestalt. Liegt jedoch die polykristalline Siliziumschicht zwischen der SiO2-Schicht und dem Halbleitersubstrat, so bleibt die Kapazität C weitgehend unverändert. Die Grenzfläche zwischen dem Halbleitersubstrat und der polykristallinen Siliz'iumschicht wird durch externe elektrische
509841/0704
Felder kaum beeinflußt. Ein derartiger Transistor ist also auch in dieser Hinsicht zuverlässiger.
Zuverlässigkeit:
Über den Übergang zwischen der Basis und dem Kollektor wurden zur Passivierung polykristalline Schichten mit unterschiedlichen Sauerstoffanteilen aufgebracht. Die Proben wurden für 1008 std bei 100°C unter einer Gleichspannung von 350 V einem Zuverlässigkeitstest unterworfen. Nach dem Testlauf wurden die Werte I gemessen. Es wurde davon ausgegangen, daß solche Halbleiterbauelemente auszuscheiden seien, für die der I00 -Wert mehr
UrSU
als l,uA betrug. Aus den Versuchen ergab sich, daß der Prozentsatz der zurückzuweisenden Exemplare bei Verwendung einer polykristallinen Siliziumschicht mit einem Sauerstoffanteil von 45 Atomprozent auf 1/7 sank im Vergleich zu jenen, die mit einer SiO2-Schicht versehen waren.
Der Prozentsatz der zurückzuweisenden Exemplare sank gegenüber jenen mit SiO2-Passivierungsschicht auf etwa 1/20 bei polykristallinen Silizium-Passivierungsschichten mit einem Sauerstof fanteil von unter 35 Atomprozent. Da der thermische Ausdehnungskoeffizient der polykristallinen Siliziumschicht nahezu gleich dem des Halbleitersubstrats ist, wird der Kontakt zwischen der polykristallinen Siliziumschicht und dem Halbleitersubstrat durch thermische Verformung nicht beeinflußt und ebenso wird auch der pn-übergang thermisch nicht verschoben f so daß sich auch in dieser Hinsicht keine Verschlechterung der Eigenschaften von Transistoren mit erfindungsgemäßen Merkmalen ergibt.
Obgleich im wesentlichen eine Ausführungsform der Erfindung beschrieben wurde, sind zahlreiche Abwandlungen möglich, ohne den Grundgedanken der Erfindung zu verlassen: Beispielsweise ist die Umwandlung des Leitfähigkeitstyps möglich. Nach dem Niederschlag des polykristallinen Siliziums
509841/0704
- is °
auf dsm Halbleitersubstrat kazis diese Schicht bei 9G0°C thermisch behandelt werden, ma sine bessere Stabilität zu erreichen, Dabei können die Sauerstoffatome in den Körnern des poly kristallinen Siliziums gleichmäßiger verteilt werden» Der Einfluß sjitemer elektrischer Fslder kann somit weiter vermindert werden. 3ie Konzentrationen an Sauerstoff körinen in der polykristallinen Siliziumschicht lokal im Bereich -/on 2 bis 45 Ätomprosent unterschiedlich aein,
Anstelle von £1-0 kann HG2 oder £10 als Sauerstofflieferant für die polykristalline Siliaiumschichfc verwendet werden. Die ZufluS-menge von NQ-, oder UG kann zur Erzielung einer su bevorzugenden Sauerstoffkonzentration gesteuert werden» Anstelle von M2Q kann auch 0~ oder H2O-DaKPf eingesetzt werden. N9O, HO oder NO2 läßt sich für den Bereich der zu bevoräugenden Sauerstoffkonzentration leichter steuern und überwachen.
Anstelle von SiH. können auch Siliciumhalogenide, beispielsweise SiCl4, verwendet werden. Für SiCl. wLrd jedoch eine höhere Wachstumstemperatur benötigt (11000C), SiH4 wird also zu bevorzugen sein.
Die Erfindung läßt sich natürlich entsprechend auch auf eine Diode anwenden. In diesem Fall wird die polykristalline Siliziumschicht auf der Diode so ausgebildet, daß der freiliegende Bereich des pn-übergangs überdeckt ist. Es wurde die Durchbruchspannung einer Diode gemessen, bei der das Verhältnis N2(VSiH4 etwa 1 betrug. Die Durchbruchspannung hängt von der Tiefe des p-Typ-Halbleiterbereichs ab, der auf dem n-Typ-Halbleitersubstrat mit einem spezifischen Widerstand von 60 bis 8OjTLcm ausgebildet ist. Die Durchbruchspannung lag bei 640 bis 900 V für eine Tiefe von 20 bis 35,u.
Da die polykristalline Siliziumschicht gemäß der Erfindung über in Sperrichtung vorgespannten pn-übergängen auszubilden ist, kann die Erfindung auch auf Kapazitätselemente des
50 98Λ1/07(U
ρη-übergangstyps angewendet werden. Auch läßt sich die polykristalline Siliziumschicht auf die Isolierschicht eines MOS-Kondensators anwenden.
Da die polykristalline Siliziumschicht gemäß der Erfindung 2 bis 45 Atomprozent Sauerstoff enthält, ist die elektrische Lr dung nicht fixiert im Gegensatz zu einer SiO^-Schicht bei herkömmlichen Halbleiterbauelementen, insbesondere Transistoren. Die Durchbruchspannung kann also wesentlich erhöht werden. Gleichzeitig wird ein Transistor mit erfindungsgemäßen Merkmalen daroh äußere elektrische Felder nicht beeinflußt.
Außerdem kann der Widerstand der polykristallinen Siliziumschicht mit einem Sauerstoffanteil von 2 bis 45 Atomprozent erhöht werden und der Leckstrom läßt sich stark vermindern im Vergleich zu einem Transistor, bei dem eine reine polykristalline Siliziumschicht vorgesehen ist. Auch der hpE-Wert und die Rauschkennwerte sind wesentlich verbessert. Da der Ausdehnungskoeffizient der polykristallinen Siliziumschicht nahe gleich dem der Halbleiter-Einkristallschicht ist, wird der Kontakt zwischen beiden Schichten aufgrund thermischer Verformung nicht verschlechtert.
Zusammenfassend läßt sich feststellen, daß gemäß der Erfindung für Halbleiteranordnungen,insbesondere Transistoren, Dioden und MOS-Halbleiterbauelemente, eine polykristalline Siliziumschicht als Passivierungsschicht über einer Halbleiter-Einkristallschicht vorgesehen wird, die Sauerstoff in einem Anteil von 2 bis 45 Atomprozent enthält. Diese Schicht läßt sich genau überwacht aufbringen unter Verwendung eines thermisch sich zersetzenden Mischgases aus Stickstoffoxid als Sauerstofflieferant und einer Siliziumverbindung als Quelle für den Siliziumanteil. Das polykristalline Silizium ist aus Körnern zusammengesetzt, die Einkristalle aus Silizium umfassen. Die Sauerstoffatome
509841/0704
1 Q
sind in den Körnern gleichförmig verteilt. Es existiert praktisch keine SiO^-Schicir ter-Einkris tallschicht.
tisch keine SiO2~Schicht zwischen den Körnern und der Halblei-
509841/0704

Claims (13)

  1. PATENTANSPRÜCHE
    l.j Verfahren zur Herstellung einer Halbleiteranordnung, dadurch gekennzeichnet, daß man Monosilan mit Stickstoffoxid ausgewählt aus der Gruppe von Distickstoffoxid, Stickstoffoxid und/oder Stickstoffdioxid bei einer Temperatur von 600 bis 75O°C zur Ausbildung einer polykristallinen Siliziumschicht mit einem Sauerstoffgehalt im Bereich von 2 bis 45 Atomprozent auf einem Halbleiter-Einkristallsubstrat reagieren läßt.
  2. 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet , daß in dem Halbleiter-Einkristallsubstrat mindestens ein Übergang ausgebildet wird.
  3. 3. Verfahren nach Anspruch 2, dadurch gekennzeichnet , daß der übergang mit der polykristallinen Siliziumschicht überdeckt wird.
  4. 4. Halbleiteranordnung, gekennzeichnet durch ein Halbleiter-Einkristallsubstrat (2) und eine auf dem Substrat aufgebrachte polykristalline Siliziumschicht (7), die Sauerstoff im Bereich von 2 bis 45 Atomprozent enthält.
  5. 5. Halbleiteranordnung nach Anspruch 4, dadurch gekennzeichnet, daß diese ein Halbleiterbauelement mit einem Emitter-, einem Basis- und einem an letzteren angrenzenden Kollektorbereich mit einem dazwischenliegenden Überganq ist und daß die polykristalline Siliziumschicht (7) die freiliegenden Abschnitte dieses Übergangs überdeckt.
  6. 6. lalbleiteranordnung nach Anspruch 4 oder 5, dadurch gekennzeichnet , daß die polykristalline
    5 09841/0704
    Siliziumschicht Sauerstoff im Bereich von 14 bis 35 Atomprozent aufweist.
  7. 7. Halbleiteranordnung nach einem der vorstehenden Ansprüche
    i 4
    4 bis 6, dadurch gekennzeichnet, daß in dem Halbleiter-Einkristallsubstrat (2) wenigstens ein während des Betriebs des zugeordneten Halbleiterbauelements in Sperrichtung vorgespannter Übergang (6) ausgebildet und mit der polykristallinen Siliziumschicht überdeckt ist.
  8. 8. Halbleiteranordnung nach Anspruch 7, dadurch gekennzeichnet , daß die polykristalline Siliziumschicht so angeordnet ist, daß sie eine sich von dem Übergang aus erstreckende Verarmungsschicht überdeckt.
  9. 9. Halbleiteranordnung nach Anspruch 7, dadurch gekennzeichnet , daß der Übergang durch einen halbleitenden Schutzringbereich (5) umgeben ist.
  10. 10. Halbleiteranordnung nach einem der vorstehenden Ansprüche
    4 bis 9, dadurch gekennzeichnet, daß in dem Halbleiter-Einkristallsubstrat wenigstens ein während des Betriebs in Sperrichtung vorgespannter und wenigstens ein zweiter in Durchlaßrichtung unter Spannung stehender Übergang vorgesehen sind und daß der freiliegende Bereich des ersten Übergangs durch die polykristalline Siliziumschicht und eine Siliziumdioxidschicht und der freiliegende Bereich des zweiten Übergangs durch die Siliziumdioxidschicht bedeckt sind.
  11. 11. Halbleiteranordnung nach einem der vorstehenden Ansprüche 4b is 10, dadurch gekennzeichnet, daß die mittlere Korngröße des Materials der polykristallinen Silizιumschicht unter 1000 A liegt.
  12. 12. Halbleiteranordnung nach einem der vorstehenden Ansprüche
    4 bis 11, dadurch gekennzeichnet, daß die Dicke der polykristallinen Siliziumschicht im Bereich zwischen 1000 A* bis 2,u liegt.
    5 09841/0704
  13. 13. Halbleiteranordnung nach einem der vorstehenden Ansprüche 4 bis 12, dadurch gekennzeichnet, daß eine Siliziumdioxidschicht über der polykristallinen Siliziumschicht aufgebracht ist.
    509841 /0704
DE2513459A 1974-03-30 1975-03-26 Halbleiterbauelement mit einer polykristallinen Siliciumabdeckung und Verfahren zu seiner Herstellung Ceased DE2513459B2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3617574A JPS532552B2 (de) 1974-03-30 1974-03-30

Publications (2)

Publication Number Publication Date
DE2513459A1 true DE2513459A1 (de) 1975-10-09
DE2513459B2 DE2513459B2 (de) 1981-01-08

Family

ID=12462395

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2513459A Ceased DE2513459B2 (de) 1974-03-30 1975-03-26 Halbleiterbauelement mit einer polykristallinen Siliciumabdeckung und Verfahren zu seiner Herstellung

Country Status (14)

Country Link
US (1) US4014037A (de)
JP (1) JPS532552B2 (de)
AT (1) AT370559B (de)
AU (1) AU502578B2 (de)
CA (1) CA1029475A (de)
CH (1) CH583461A5 (de)
DE (1) DE2513459B2 (de)
ES (1) ES436123A1 (de)
FR (1) FR2266301B1 (de)
GB (1) GB1496814A (de)
IT (1) IT1034720B (de)
NL (1) NL182681C (de)
SE (1) SE406249C (de)
SU (1) SU638289A3 (de)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2605830A1 (de) 1975-02-15 1976-09-02 Sony Corp Verfahren zur herstellung von halbleiterbauelementen
DE2806493A1 (de) * 1977-02-24 1978-08-31 Rca Corp Halbleiterbauelement
DE2806492A1 (de) * 1977-02-24 1978-08-31 Rca Corp Halbleiterbauelement und verfahren zu dessen herstellung
DE2713647A1 (de) * 1977-03-28 1979-02-15 Tokyo Shibaura Electric Co Halbleiter-anordnung
US4542400A (en) * 1979-08-15 1985-09-17 Tokyo Shibaura Denki Kabushiki Kaisha Semiconductor device with multi-layered structure
EP0388612A2 (de) * 1989-03-24 1990-09-26 International Business Machines Corporation Halbleitervorrichtung mit einem relativ zu einem vergrabenen Subkollektor selbstausgerichteten Kontakt

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6022497B2 (ja) * 1974-10-26 1985-06-03 ソニー株式会社 半導体装置
JPS51123562A (en) * 1975-04-21 1976-10-28 Sony Corp Production method of semiconductor device
JPS6041458B2 (ja) * 1975-04-21 1985-09-17 ソニー株式会社 半導体装置の製造方法
JPS51126761A (en) * 1975-04-25 1976-11-05 Sony Corp Schottky barrier type semi-conductor unit
JPS51128269A (en) * 1975-04-30 1976-11-09 Sony Corp Semiconductor unit
FR2335951A1 (fr) * 1975-12-19 1977-07-15 Radiotechnique Compelec Dispositif semiconducteur a surface passivee et procede d'obtention de la structure de passivation
US4194934A (en) * 1977-05-23 1980-03-25 Varo Semiconductor, Inc. Method of passivating a semiconductor device utilizing dual polycrystalline layers
DE2730367A1 (de) * 1977-07-05 1979-01-18 Siemens Ag Verfahren zum passivieren von halbleiterelementen
US4174252A (en) * 1978-07-26 1979-11-13 Rca Corporation Method of defining contact openings in insulating layers on semiconductor devices without the formation of undesirable pinholes
US4191788A (en) * 1978-11-13 1980-03-04 Trw Inc. Method to reduce breakage of V-grooved <100> silicon substrate
US4199384A (en) * 1979-01-29 1980-04-22 Rca Corporation Method of making a planar semiconductor on insulating substrate device utilizing the deposition of a dual dielectric layer between device islands
US4803528A (en) * 1980-07-28 1989-02-07 General Electric Company Insulating film having electrically conducting portions
US4339285A (en) * 1980-07-28 1982-07-13 Rca Corporation Method for fabricating adjacent conducting and insulating regions in a film by laser irradiation
US4344985A (en) * 1981-03-27 1982-08-17 Rca Corporation Method of passivating a semiconductor device with a multi-layer passivant system by thermally growing a layer of oxide on an oxygen doped polycrystalline silicon layer
US4420765A (en) * 1981-05-29 1983-12-13 Rca Corporation Multi-layer passivant system
US4537813A (en) * 1982-09-27 1985-08-27 At&T Technologies, Inc. Photomask encapsulation
US4965173A (en) * 1982-12-08 1990-10-23 International Rectifier Corporation Metallizing process and structure for semiconductor devices
US4489103A (en) * 1983-09-16 1984-12-18 Rca Corporation SIPOS Deposition method
JPS6068621A (ja) * 1983-09-26 1985-04-19 Toshiba Corp 半導体装置の製造方法
EP0160941A3 (de) * 1984-05-07 1987-03-25 General Electric Company Hochspannungsverbindungssystem für eine integrierte Halbleiterschaltung
US4663820A (en) * 1984-06-11 1987-05-12 International Rectifier Corporation Metallizing process for semiconductor devices
DE3520599A1 (de) * 1984-06-15 1985-12-19 Rca Corp., Princeton, N.J. Halbleiterbauelement
JPS6276673A (ja) * 1985-09-30 1987-04-08 Toshiba Corp 高耐圧半導体装置
KR900005038B1 (ko) * 1987-07-31 1990-07-18 삼성전자 주식회사 고저항 다결정 실리콘의 제조방법
US5192993A (en) * 1988-09-27 1993-03-09 Kabushiki Kaisha Toshiba Semiconductor device having improved element isolation area
DE4119904A1 (de) * 1991-06-17 1992-12-24 Telefunken Electronic Gmbh Halbleiteranordnung
JP5311791B2 (ja) * 2007-10-12 2013-10-09 東京エレクトロン株式会社 ポリシリコン膜の形成方法
JP5195186B2 (ja) * 2008-09-05 2013-05-08 三菱電機株式会社 半導体装置の製造方法
US11171039B2 (en) * 2018-03-29 2021-11-09 Taiwan Semiconductor Manufacturing Company Ltd. Composite semiconductor substrate, semiconductor device and method for manufacturing the same

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE300472B (de) * 1965-03-31 1968-04-29 Asea Ab
US3391287A (en) * 1965-07-30 1968-07-02 Westinghouse Electric Corp Guard junctions for p-nu junction semiconductor devices
US3710204A (en) * 1967-05-20 1973-01-09 Telefunken Patent A semiconductor device having a screen electrode of intrinsic semiconductor material
JPS497870B1 (de) * 1969-06-06 1974-02-22
US3755721A (en) * 1970-06-15 1973-08-28 Intel Corp Floating gate solid state storage device and method for charging and discharging same
US3878549A (en) * 1970-10-27 1975-04-15 Shumpei Yamazaki Semiconductor memories
JPS5044209Y2 (de) * 1971-04-20 1975-12-17

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2605830A1 (de) 1975-02-15 1976-09-02 Sony Corp Verfahren zur herstellung von halbleiterbauelementen
DE2806493A1 (de) * 1977-02-24 1978-08-31 Rca Corp Halbleiterbauelement
DE2806492A1 (de) * 1977-02-24 1978-08-31 Rca Corp Halbleiterbauelement und verfahren zu dessen herstellung
DE2713647A1 (de) * 1977-03-28 1979-02-15 Tokyo Shibaura Electric Co Halbleiter-anordnung
US4542400A (en) * 1979-08-15 1985-09-17 Tokyo Shibaura Denki Kabushiki Kaisha Semiconductor device with multi-layered structure
EP0388612A2 (de) * 1989-03-24 1990-09-26 International Business Machines Corporation Halbleitervorrichtung mit einem relativ zu einem vergrabenen Subkollektor selbstausgerichteten Kontakt
EP0388612A3 (de) * 1989-03-24 1991-03-27 International Business Machines Corporation Halbleitervorrichtung mit einem relativ zu einem vergrabenen Subkollektor selbstausgerichteten Kontakt

Also Published As

Publication number Publication date
JPS50130368A (de) 1975-10-15
NL182681C (nl) 1988-04-18
NL182681B (nl) 1987-11-16
SE406249C (sv) 1987-07-13
JPS532552B2 (de) 1978-01-28
AU7918975A (en) 1976-09-23
AT370559B (de) 1983-04-11
SE406249B (sv) 1979-01-29
FR2266301B1 (de) 1980-04-11
CA1029475A (en) 1978-04-11
NL7503870A (nl) 1975-10-02
AU502578B2 (en) 1979-08-02
SE7503614L (de) 1975-10-01
GB1496814A (en) 1978-01-05
DE2513459B2 (de) 1981-01-08
IT1034720B (it) 1979-10-10
ATA243075A (de) 1982-08-15
ES436123A1 (es) 1977-04-16
SU638289A3 (ru) 1978-12-15
FR2266301A1 (de) 1975-10-24
CH583461A5 (de) 1976-12-31
US4014037A (en) 1977-03-22

Similar Documents

Publication Publication Date Title
DE2513459A1 (de) Halbleiteranordnung und verfahren zu ihrer herstellung
DE2655341C2 (de) Halbleiteranordnung mit einer Passivierungsschicht aus Halbleitermaterial und Verfahren zu ihrer Herstellung
DE2623009C2 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE2317577C2 (de) Verfahren zur Herstellung dielektrisch isolierter Halbleiteranordnungen
DE2605830A1 (de) Verfahren zur herstellung von halbleiterbauelementen
DE2618965A1 (de) Bipolares halbleiterbauelement
DE2934582C2 (de) Verfahren zum Herstellen eines nichtflüchtigen Speichers
DE2617397A1 (de) Halbleiterbauelement und verfahren zu seiner herstellung
DE2547304C2 (de)
DE2743141A1 (de) Amorphes silizium aufweisende bauelemente
DE2932976A1 (de) Halbleiterbauelement
DE3030385C2 (de) Verfahren zur Herstellung einer MOS-Halbleitervorrichtung
DE3700620A1 (de) Halbleiterkoerper und verfahren zum herstellen desselben
DE2527621C3 (de) Feldeffekt-Halbleiterbauelement
DE3346803A1 (de) Halbleitervorrichtung und verfahren zu dessen herstellung
DE2617398A1 (de) Halbleiterbauelement und verfahren zu seiner herstellung
DE2617855A1 (de) Halbleiterbauelement mit schottky- sperrschicht
DE2718449A1 (de) Verfahren zur herstellung einer halbleiteranordnung und durch dieses verfahren hergestellte anordnung
DE2549614C3 (de) Halbleiterschalter
DE2926334A1 (de) Verfahren zur herstellung von halbleiterbauelementen, insbesondere von ladungsgekoppelten bauelementen
DE2460682A1 (de) Halbleitervorrichtung
DE4128211A1 (de) Halbleitervorrichtung und verfahren zur herstellung derselben
DE2616857A1 (de) Verfahren zur herstellung von halbleiterbauelementen
DE69025784T2 (de) Nichtflüchtige Speicher-Halbleiteranordnung
DE3915594A1 (de) Halbleitervorrichtung

Legal Events

Date Code Title Description
8263 Opposition against grant of a patent
8235 Patent refused