JPS6068621A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS6068621A
JPS6068621A JP58177381A JP17738183A JPS6068621A JP S6068621 A JPS6068621 A JP S6068621A JP 58177381 A JP58177381 A JP 58177381A JP 17738183 A JP17738183 A JP 17738183A JP S6068621 A JPS6068621 A JP S6068621A
Authority
JP
Japan
Prior art keywords
film
semiconductor device
lifetime
insulating film
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58177381A
Other languages
English (en)
Inventor
Shunichi Kai
開　俊一
Kazuo Tsuru
津留　一夫
Kiichi Usuki
臼木　喜一
Yutaka Etsuno
越野　裕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP58177381A priority Critical patent/JPS6068621A/ja
Priority to EP84110682A priority patent/EP0137319B1/en
Priority to US06/648,138 priority patent/US4585489A/en
Priority to DE8484110682T priority patent/DE3468585D1/de
Publication of JPS6068621A publication Critical patent/JPS6068621A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/023—Deep level dopants
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/046—Electron beam treatment of devices
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/905—Plural dram cells share common contact or common trench
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/904—Charge carrier lifetime control

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Bipolar Transistors (AREA)
  • Pressure Sensors (AREA)
  • Thyristors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は、半導体装置の製造方法に関する。
〔発明の技術的背景〕
従来、シリコンを用いたスイッチング素子としてトラン
ジスタ、シリコン整流素子（ＳＲ）、シリコン制御整流
素子（ＳＣＲ）等が明月されている。
これらの素子を構成するシリコン基板や整流接合の表面
の保護膜として、５ｉ０２　＋低融点ガラス。
樹脂等からなる絶縁膜が使用されている。これらの素子
の少数キャリアの制御は、Ａｕとかｐｔ等の重金属の拡
散によって行われている。重金属拡散法は、第１図（４
）に示す如く、Ｎ＋）ｍ　Ｉ上にｙ層２を介してＰ十層
３を形成した基板上にＡｕ拡散源膜４を形成し、これに
熱処理を施して同図（Ｂ）に示す如く、基板内に重金属
を拡散させるものである。この処理によって半導体バン
ドギャッゾ内にディープレベルを形成してそのレベルを
少数キャリアの再結合中心として働かせ、少数キャリア
のライフタイムを低くして素子のスイッチング特性を制
御している。しかしながら、重金属拡散法によるもので
は、熱拡散の際の熱処理温度によって制御性が左右され
る。しかも、温度による設計許容度が低く製品の歩留を
低下する問題がある。
これに対して、γ線、或は電子線の照射法は次のように
して少数ギヤリアのライフタイムの制御を行っている。
例えば第２図（Ａ）に示す如く、炉層５上のＮ−）脅６
にペース領域７中にエミッタ領域８、ペース領域７を囲
むガードリング領域９、チャネルカット領域１ｏを夫々
形成し、その表面に熱酸化Ｍｌｌとエミッタ領域８に接
続するＡｔ電極１２、更にこれらを覆うＣＶＤ　ＰＳＧ
膜１３を形成した半導体基板を用意する。次いで、。
同図の）に示す如く、用意した半導体基板を透過するよ
うに例えば高エネルギーの電子線を照射し、結晶内に故
意に欠陥を導入して少数キャリアの再結合中心として働
かせるものである。この方法では、結晶内に故意に欠陥
を導入することによってライフタイムを高精度に制御す
ることができる。しかし、同時に基板に形成されている
絶縁膜中にも欠陥が導入され、膜中に正電荷が発生する
。この正電荷の発生により接合制圧の劣化を生じる。こ
の現象は、’ｌ”Ｉに高劇圧素子の場合に顕著である。
接合耐圧の劣化の程度は、放射線の照射量に依存する。
Ｍｉ　Ｎが多くなるほど耐圧の劣化は大きくなる。
〔発明の目的〕
本発明は、接合制圧の劣化を防止して少数キャリアのラ
イフタイムの制御をａｒ能にした半導体装置の製造方法
を提供することをその目的とするものである。
［発明の概要］ 本発明は、半導体基板にトシップ密度の大きい半絶縁性
膜を形成することによシ、半絶縁性膜中に電荷を残存さ
せないようにして放射線の照射によって基板表面のキャ
リア濃度が変化するのを阻止して、接合耐圧を劣化させ
ることなく少数キャリアのライフタイムの制御を可能に
した半導体装置の製造方法である。
すなわち、本発明によれば、１以上のＰＮ接合或はショ
ットキー接合を有する半導体基板の表面に直接、例えば
酸素を約３０　ａｔｏｍｉｃ　％　含有する半絶縁性多
結晶シリコン膜をＣＶＤ法で形成し、更に通常のＣＶＤ
法によシ二酸化シリコン膜等の絶縁膜を形成する。その
後、電極配線層および保賎膜を形成した後、０．５　Ｍ
ｅＶ以上の高いエネルギーを持つ電子線またはγ線、Ｘ
線。
中性子線等の放射線を所望のスイッチング特性を得るよ
うにこれに所定の線量で全面に照射する。照射によシ生
じた半絶縁性膜中の正電荷は、半導乾性膜中のトラップ
準位に捕捉され、膜中をキャリアとして流れる。このた
め、正電荷は、固定電荷として膜中に残らないので、基
板表面のキャリア濃度の変化に対し、影響を及はさ々い
。従って、接合耐圧を劣化させることなく少数キャリア
のライフタイムを制御することができるものである。
〔発明の実施例〕
以下、本発明の実施例について図面を参照して説明する
。
先ず、第３図（６）に示す如く、片面ラップ仕上げによ
って得られた例えば比抵抗が４０Ω、Ｃｎ１厚さが８０
μｍのＮ一層２０をＮ＋層２１上に形成した半導体基板
２２を用意する。
次いで、同図（Ｂ）に示す如く、Ｎ一層２０の表面に酸
化膜２３を形成し、この酸化膜２３の所定領域にペース
領域２４、ガードリング領域２５を形成するだめの窓２
６ａ、２６ｂを開口する。
窓２６ａ、２６ｂを介して露出したＮ一層２００表面を
含む酸化膜２３上に、？ロンを含有した拡散源膜２７を
形成して１０００℃で３０分間熱拡散を施す。この熱処
理の後拡散源膜２７を剥５ｔＥＬ、１０００℃の温度で
スチーム酸化を施してＮ一層２０の露出表面に厚さ約５
０００１の酸化膜を形成する。次いで、１２００℃の温
度で窒素及び酸素を含む雰囲気中で拡散処理を行々い、
拡散深さが約２０μｍのペース領域２４を形成する。こ
の拡散処理の際に同時に所定の拡散深さのガードリング
領域が形成される。
次に、同図（Ｃ）に示す如く、Ｎ一層２ｏの表面を覆う
酸化膜２８のペース領域２４上の部分に、エミッタ領域
２９を形成するだめの窓、？　Ｏａを開口すると共に、
酸化膜２８の所定領域にチャネルカット領域３１を形成
するだめの窓３０ｂを開口する。次いで、ペース領域２
４の形成と同様に例えば拡散源膜としてＰ２Ｏ５膜を使
用した２段拡散法を用いてペース領域２４中へのエミッ
タ領域２９の形成及びＮ一層２０へのチャネルカット領
域３１の形成を行う。
次に、表面の酸化膜２８を除去した後、同図の）に示す
如く、Ｎ一層２０の主面全面に例えば減圧ＣＶＤ　（Ｃ
ｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉ目ｏｎ　）
法によシ、７００℃の温度下でＳｉＨ４／Ｎ２０ガスを
用いて、真空度約１　ｔｏｒｒで２０〜３０　ａｔｏｍ
１ｃチ　の酸素を含有した多結晶シリコンからなる厚さ
約１μｍの半絶縁性膜３２を形成する。
ここで、半絶縁性膜３２は、その内部に発生した正電荷
をトラップするトラップ密度が高く、固定電荷を膜中に
残存させない作用を有するものであれば良い。このよう
な作用を発揮する半絶縁性膜３２としては、酸素を含不
しだ多結晶シリコンからなるものの他にも、窒素を含有
した多結晶シリコン、或は酸素′−１二たは窒素の少な
くとも一種の元素を含有した多結晶シリコン。
非晶質シリコン、多結晶シリコンカーバイト。
非晶質シリコンカーバイト、からなるものやアモルファ
ス膜を用いても良い。次いで、半絶縁性膜３２上に、Ｃ
ＶＤ法によりＳ　１０２膜３３を厚さ約０５μｍ形成し
、これに８００〜９００℃の温度の窒素雰囲気中で約３
０分間熱処理を施す。次いで、ＳｉＯ２膜３３及び半絶
縁性膜３２を貫通してエミッタ領域２９、ペース領域２
４、チャネルカット領域３ノに通じるコンタクトホール
３４ａ。
３４ｂ、３４ｃを開口する。
次に、同図（ト））に示す如く、これらのコンタク）＊
−）Ｌｚ３４＆・・・３４ｃを介してエミッタ領域２９
、村−ス領域２４、チャネルカット領域３ノに接続する
取出電極３５　ａ　、　３５　ｂ　、　３５ｅを夫々形
成する。然る後、パッシベーション膜３６として例えば
プラズマＣＶＤ法により、取出電極３５　ａ−３５ｃを
含むｓｉｏ　膜３３上にＳ　ｉ　５Ｎ４膜を厚さ約１．
５μＦＩＺ形成する。また、裏面側の耐層２１の露出表
面には、Ｖ／Ｎｉ／Ａｕ系の合金からなる裏面電極（図
示せず）を形成する。
次に、同図Ｃ）に示す如く、パッシベーション膜３６の
表面から例えば電子線照射装置により電子線３７をエネ
ルギーが０．５〜３０　ＭｅＶ、電子線量が１×１０１
２〜Ｉ　Ｘ　１０　’　５ｃｍ−２の条件で照射し、半
導体基板２２内の少数キャリアのライフタイムを制御し
て所定のスイッチング特性（ｔｓｔｇ、ｔｆ）を有する
半導体装置りを得る。
ここで、少数キャリアのライフタイムを制御する手段と
しては、電子線の他にもγ線、Ｘ線。
中性子線等の放射線を使用する。また、とのよう々放射
線の照射エネルギーは、０．５　ＭｅＶ以上に設定する
。放射線のエネルギーがＱ、　５　ＭｅＶに満ない場合
には、半絶縁性膜３２中に正電荷を残存させずにトラッ
プさせるだめの欠陥を十分に形成できず、放射線の照射
後に接合耐圧の劣化を招来することになる。なお、放射
線の照射エネルギーに応じて少数キャリアのライフタイ
ムの制御が容易にできることは、第４図に示す少数キャ
リアのライフタイム変化の逆数値と電子線照射による少
数キャリアのライフタイムの基板の深さ方向での変化に
関する特性線（１）〜（Ｖ）から明らかである。特性ｍ
（Ｄは、放射線の照射エネルギーがＱ、５　ＭｅＶ、（
Ｈ）は、Ｉ　ＭｅＶ。
（ＩＩ）は２．５　ＭｅＶ　、　（ＩＶ）は、３　Ｍｅ
Ｖ　、　（Ｖ）は、１゜ＭｅＶの場合を夫々示している
。
このようにして得られた半導体装置４ｏのエミッタ開放
コレクク降伏電圧（ｖｃＢｏ）と゛、Ｌ子線照射量との
関係は、第５図中特性線（Ｗ）にて示す通シである。こ
れに比べて半絶耘性暎３２を有しない従来の半導体装置
の、場合には、同図中特性線（■）で示す通シの接合耐
圧の劣化が見られる。これは、従来の半導体装１；シ′
の場合、半導体基板上の８１０２膜中や半導体基板と５
ｉＯ２膜の界面に生じたドラッグされたホールによる正
電荷のだめに、接合表面における空乏層の伸びが縮めら
れ、表面で電界集中を起こすためと考えられる。このこ
とは、低触点ガラスをパッジページ目ン膜として用いた
場合にも同様であシ、表面電荷密度の変化量が太きいだ
め、５ＩＯ２膜を表面に有する場合よシも更に大きな面
ｊ圧劣化が起きる。
これに対して本発明方法にて得られた半導体装置山では
、酸素或は窒素を含有させた半絶縁性膜３２を介して放
射線の照射を行うので、トラップされたホールはリーク
電流成分として半絶縁性膜３２中を流れることができる
。このため接合表面に電荷として影響を与えることはな
い。その結果、接合耐圧の劣化を防止して少数キャリア
のライフタイムの制御を容易に行うことができるもので
ある。
なお、本発明は、第６図に示す如く、メサ構造の半導体
装置４１にも、ベベル面上に半絶縁性膜４２を形成する
ことにより、同様に適用できることは勿論である。
〔発明の効果〕
以上説明した如く、本発明に係る半導体装置の製造方法
によれば、接合耐圧の劣化を防止して少数キャリアのラ
イフタイムの制御を容易に行うことができるものである
。
【図面の簡単な説明】
第１図囚（Ｂ）及び第２図囚（Ｂ）は、従来の半導体装
置の製造方法を工程順に示す説明図、第３図（４）乃至
同図（Ｆ）は、本発明方法を工程順に示す説明図、第４
図は、少数キャリアのライフタイム変化の逆数値と電子
線照射による少数ギヤリアのライフタイムの基板の深さ
方向での変化との関係を示す特性図、第５図は、エミッ
タ開放コレクタ降伏電圧と電子線照射景との関係を示す
特性図、第６図は、本発明方法にて製造された半導体装
置の他の例を示す断面図である。 ２０・・・Ｎ一層、２１・・・Ｎ　層、２２・・・半導
体基板、２３・・・酸化膜、２４・・・ベース領域、２
５・・・ガードリング領域、：ｌ　ｔ）　ａ　、　２６
　ｂ　゛”窓、２７・°゛拡散源膜、２８・・・酸化膜
、２９・・・エミッタ領域、３０ａ、３０’ｂ・・・窓
、３１・・・チャネルカット領域、３２・・・半絶縁性
膜、３３・・・Ｓ　＋　０２膜、３４ａ　、３４ｂ　、
３４ｃ・＝コニ／タクトホール、３５　ａ　、　３５　
ｂ　、　３５　ｃ　・−取出電極、３６・・りぐツシペ
ーション膜、３７・・・放射線、４０．４１・・・半導
体装置、４２・・・半絶縁性膜。 出願人代理人　弁理士　鈴　江　武　彦第１図 第２図 第３図 （Ａ） （Ｂ） （Ｃ）

Claims (5)

    【特許請求の範囲】
  1. （１）１以上の整流接合を有する半導体基板上に半絶縁
    性膜を形成した後、前記半絶縁性膜を介して前記半導体
    基板に放射線を照射し、前記半導体基板内のキャリアラ
    イフタイムを制御することを％徴とする半導体装置の製
    造方法。
  2. （２）半絶縁性膜は、半導体基板の表面に露出する整流
    接合に直接積層されている特許請求の範囲第１項記載の
    半導体装置の製造方法。
  3. （３）半絶縁性膜は、酸素及び窒素のうち少なくとも一
    種の元素を含有した多結晶シリコン。 非晶質シリコン、多結晶シリコンカーノＺイト及び非晶
    質シリコンカーバイトのいずれかで形成されている特許
    請求の範囲第１項及び第２項記載の半導体装置の製造方
    法。
  4. （４）放射線は、電子線である特許請求の範囲第１項記
    載の半導体装置の製造方法。
  5. （５）電子線の照射エネルギーは、０．５　ＭｅＶ以上
    である特許請求の範囲第４項記載の半導体装置の製造方
    法。
JP58177381A 1983-09-26 1983-09-26 半導体装置の製造方法 Pending JPS6068621A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP58177381A JPS6068621A (ja) 1983-09-26 1983-09-26 半導体装置の製造方法
EP84110682A EP0137319B1 (en) 1983-09-26 1984-09-07 Semiconductor device and a method of manufacturing the same
US06/648,138 US4585489A (en) 1983-09-26 1984-09-07 Method of controlling lifetime of minority carriers by electron beam irradiation through semi-insulating layer
DE8484110682T DE3468585D1 (en) 1983-09-26 1984-09-07 Semiconductor device and a method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58177381A JPS6068621A (ja) 1983-09-26 1983-09-26 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS6068621A true JPS6068621A (ja) 1985-04-19

Family

ID=16029943

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58177381A Pending JPS6068621A (ja) 1983-09-26 1983-09-26 半導体装置の製造方法

Country Status (4)

Country Link
US (1) US4585489A (ja)
EP (1) EP0137319B1 (ja)
JP (1) JPS6068621A (ja)
DE (1) DE3468585D1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01287965A (ja) * 1988-05-13 1989-11-20 Mitsubishi Electric Corp 半導体装置の製造方法
JP2022161310A (ja) * 2021-04-08 2022-10-21 信越半導体株式会社 窒化物半導体ウェーハの製造方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4710477A (en) * 1983-09-12 1987-12-01 Hughes Aircraft Company Method for forming latch-up immune, multiple retrograde well high density CMOS FET
US5510274A (en) * 1987-08-19 1996-04-23 Mitsubishi Denki Kabushiki Kaisha Method of controlling a carrier lifetime in a semiconductor switching device
JP2883017B2 (ja) * 1995-02-20 1999-04-19 ローム株式会社 半導体装置およびその製法
US6674064B1 (en) 2001-07-18 2004-01-06 University Of Central Florida Method and system for performance improvement of photodetectors and solar cells
JP5182359B2 (ja) * 2008-03-07 2013-04-17 三菱電機株式会社 炭化珪素半導体装置
JP5195186B2 (ja) * 2008-09-05 2013-05-08 三菱電機株式会社 半導体装置の製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS532552A (en) * 1976-06-28 1978-01-11 Akzo Nv Polyamide* polyolefin* polyacrylate or epoxy compositions having flame resistance and selffextinguishment in some cases and process for manufacture
JPS5348457A (en) * 1976-10-15 1978-05-01 Hitachi Ltd Production of semiconductor element

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS532552B2 (ja) * 1974-03-30 1978-01-28
JPS6041458B2 (ja) * 1975-04-21 1985-09-17 ソニー株式会社 半導体装置の製造方法
JPS5395581A (en) * 1977-02-02 1978-08-21 Hitachi Ltd Manufacture for semiconductor device
GB1566072A (en) * 1977-03-28 1980-04-30 Tokyo Shibaura Electric Co Semiconductor device
JPS5516537A (en) * 1978-07-19 1980-02-05 Nippon Telegr & Teleph Corp <Ntt> Caretaking service communication system
US4240844A (en) * 1978-12-22 1980-12-23 Westinghouse Electric Corp. Reducing the switching time of semiconductor devices by neutron irradiation
US4230791A (en) * 1979-04-02 1980-10-28 General Electric Company Control of valley current in a unijunction transistor by electron irradiation
US4318750A (en) * 1979-12-28 1982-03-09 Westinghouse Electric Corp. Method for radiation hardening semiconductor devices and integrated circuits to latch-up effects
US4328610A (en) * 1980-04-25 1982-05-11 Burroughs Corporation Method of reducing alpha-particle induced errors in an integrated circuit
JPS56165371A (en) * 1980-05-26 1981-12-18 Shunpei Yamazaki Semiconductor device
JPS5772320A (en) * 1980-10-24 1982-05-06 Toshiba Corp Manufacture of semconductor device
DE3044723C2 (de) * 1980-11-27 1984-01-26 Siemens AG, 1000 Berlin und 8000 München Verfahren zur Herstellung eines mit einer niederohmigen aktiven Halbleiterschicht versehenen hochohmigen Substratkörpers
JPS57210635A (en) * 1981-06-19 1982-12-24 Tokyo Daigaku Manufacture of semiconductor device
JPS59119733A (ja) * 1982-12-24 1984-07-11 Toshiba Corp 半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS532552A (en) * 1976-06-28 1978-01-11 Akzo Nv Polyamide* polyolefin* polyacrylate or epoxy compositions having flame resistance and selffextinguishment in some cases and process for manufacture
JPS5348457A (en) * 1976-10-15 1978-05-01 Hitachi Ltd Production of semiconductor element

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01287965A (ja) * 1988-05-13 1989-11-20 Mitsubishi Electric Corp 半導体装置の製造方法
JP2022161310A (ja) * 2021-04-08 2022-10-21 信越半導体株式会社 窒化物半導体ウェーハの製造方法

Also Published As

Publication number Publication date
EP0137319A2 (en) 1985-04-17
DE3468585D1 (en) 1988-02-11
EP0137319B1 (en) 1988-01-07
US4585489A (en) 1986-04-29
EP0137319A3 (en) 1985-08-14

Similar Documents

Publication Publication Date Title
US3601668A (en) Surface depletion layer photodevice
US3849204A (en) Process for the elimination of interface states in mios structures
EP0756757B1 (en) Process for fabrication a semiconductor apparatus with crystal defects
US4096622A (en) Ion implanted Schottky barrier diode
US20190097078A1 (en) Solar cell with doped polysilicon surface areas and method for manufacturing thereof
US3906620A (en) Method of producing multi-layer structure
JP2005322780A (ja) 太陽電池
JPS6068621A (ja) 半導体装置の製造方法
JPS6224957B2 (ja)
US3513035A (en) Semiconductor device process for reducing surface recombination velocity
JPH09232332A (ja) 半導体装置
JP2573201B2 (ja) 半導体素子の拡散層形成方法
JP6268117B2 (ja) 半導体装置およびその製造方法、並びに電力変換システム
JPS5890778A (ja) 半導体装置
JPS5817678A (ja) 半導体装置の製造方法
JP2017092283A (ja) 半導体装置およびその製造方法
JP2020077883A (ja) 半導体装置の製造方法
US4960436A (en) Radiation or light detecting semiconductor element containing heavily doped p-type stopper region
JPH044757B2 (ja)
JPH0514414B2 (ja)
JP4061413B2 (ja) 半導体装置の製造方法
JPH03185736A (ja) 半導体装置の製造方法
JP2022124784A (ja) 半導体装置およびその製造方法
US3641406A (en) Semiconductor heterojunction device
JPH0239534A (ja) 半導体装置の製造方法