DE3032364A1 - Elektrisch programmierbarer halbleiter-festwertspeicher und verfahren zu seiner herstellung - Google Patents
Elektrisch programmierbarer halbleiter-festwertspeicher und verfahren zu seiner herstellungInfo
- Publication number
- DE3032364A1 DE3032364A1 DE19803032364 DE3032364A DE3032364A1 DE 3032364 A1 DE3032364 A1 DE 3032364A1 DE 19803032364 DE19803032364 DE 19803032364 DE 3032364 A DE3032364 A DE 3032364A DE 3032364 A1 DE3032364 A1 DE 3032364A1
- Authority
- DE
- Germany
- Prior art keywords
- oxide layer
- read
- layer
- memory
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 210000000352 storage cell Anatomy 0.000 title abstract description 3
- 238000003860 storage Methods 0.000 claims abstract description 27
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 26
- 239000003989 dielectric material Substances 0.000 claims abstract description 8
- PBCFLUZVCVVTBY-UHFFFAOYSA-N tantalum pentoxide Inorganic materials O=[Ta](=O)O[Ta](=O)=O PBCFLUZVCVVTBY-UHFFFAOYSA-N 0.000 claims abstract description 7
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 claims abstract description 6
- 230000003068 static effect Effects 0.000 claims abstract description 3
- 230000015654 memory Effects 0.000 claims description 47
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 38
- 229910052681 coesite Inorganic materials 0.000 claims description 20
- 229910052906 cristobalite Inorganic materials 0.000 claims description 20
- 229910052682 stishovite Inorganic materials 0.000 claims description 20
- 229910052905 tridymite Inorganic materials 0.000 claims description 20
- 239000000377 silicon dioxide Substances 0.000 claims description 18
- 235000012239 silicon dioxide Nutrition 0.000 claims description 18
- 238000004519 manufacturing process Methods 0.000 claims description 14
- 238000000034 method Methods 0.000 claims description 10
- 239000004065 semiconductor Substances 0.000 claims description 8
- 238000000151 deposition Methods 0.000 claims description 7
- 230000008021 deposition Effects 0.000 claims description 7
- 230000005669 field effect Effects 0.000 claims description 6
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims description 4
- 230000003647 oxidation Effects 0.000 claims description 4
- 238000007254 oxidation reaction Methods 0.000 claims description 4
- 239000000203 mixture Substances 0.000 claims description 3
- ZKATWMILCYLAPD-UHFFFAOYSA-N niobium pentoxide Inorganic materials O=[Nb](=O)O[Nb](=O)=O ZKATWMILCYLAPD-UHFFFAOYSA-N 0.000 claims description 3
- 229910017083 AlN Inorganic materials 0.000 claims description 2
- 238000003949 trap density measurement Methods 0.000 claims description 2
- 238000000354 decomposition reaction Methods 0.000 claims 2
- -1 WO ## BiO3 Inorganic materials 0.000 claims 1
- 210000004027 cell Anatomy 0.000 description 15
- LPQOADBMXVRBNX-UHFFFAOYSA-N ac1ldcw0 Chemical compound Cl.C1CN(C)CCN1C1=C(F)C=C2C(=O)C(C(O)=O)=CN3CCSC1=C32 LPQOADBMXVRBNX-UHFFFAOYSA-N 0.000 description 7
- 238000010438 heat treatment Methods 0.000 description 7
- 230000006872 improvement Effects 0.000 description 6
- 239000012212 insulator Substances 0.000 description 6
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 5
- 229910001936 tantalum oxide Inorganic materials 0.000 description 5
- 239000000463 material Substances 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 3
- 239000012298 atmosphere Substances 0.000 description 3
- 230000000903 blocking effect Effects 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 229910052593 corundum Inorganic materials 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000011065 in-situ storage Methods 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 229910001845 yogo sapphire Inorganic materials 0.000 description 3
- 241001191009 Gymnomyza Species 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000012299 nitrogen atmosphere Substances 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- HLXGRHNZZSMNRX-UHFFFAOYSA-M sodium;3-(n-ethyl-3,5-dimethylanilino)-2-hydroxypropane-1-sulfonate Chemical compound [Na+].[O-]S(=O)(=O)CC(O)CN(CC)C1=CC(C)=CC(C)=C1 HLXGRHNZZSMNRX-UHFFFAOYSA-M 0.000 description 2
- 229910008062 Si-SiO2 Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910006403 Si—SiO2 Inorganic materials 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- WMWLMWRWZQELOS-UHFFFAOYSA-N bismuth(III) oxide Inorganic materials O=[Bi]O[Bi]=O WMWLMWRWZQELOS-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(IV) oxide Inorganic materials O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- 238000001556 precipitation Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000011232 storage material Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- ZNOKGRXACCSDPY-UHFFFAOYSA-N tungsten(VI) oxide Inorganic materials O=[W](=O)=O ZNOKGRXACCSDPY-UHFFFAOYSA-N 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
- 238000009279 wet oxidation reaction Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0466—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Description
- Elektrisch programmierbarer Halbleiter-Festwertspeicher
- und Verfahren zu seiner Herstellung Die Erfindung betrifft einen elektrisch programmierbaren und löschbaren Halbleiter-Festwertspeicher, dessen Speicherzellen Feldeffekttransistoren mit isolierter Gate-Elektrode enthalten, die in einem Halbleiterkörper ausgebildet sind und deren Gate-Dielektrikum aus drei auf einandergss chicht eten Dielektrika besteht, nämlich einer ersten, dünnen,durchtunnelbaren Oxidschicht, einer Speicherschicht und einer zweiten Oxidschicht.
- Ein Halbleiter-Festwertspeicher dieser Art ist aus IEEE Transactions on Electron Devices, Vol. ED-26 (1979) 11, 1832, bekannt.
- An elektrisch programmierbeae Halbleiter-Festwertspeicher (nichtflüchtige Speicher) der obengenannten Art werden folgende Anforderungen gestellt: 1.1 Programmierung mit kleinen und kurzen Schreib/Löschimpulsen: Amplitude L 15 V, impulsdauer S 10 ms erwünscht.
- 1.2 Flüchtigkeitsrate der gespeicherten Ladungen, charakterisiert durch die Änderung der Schwellenspannung aVT pro Zeitdekade nach einer Schreib-oder Löschoperation, d.h. bVT/d log t: 8 0,04 V/Sekundendekade oder eine Speicherzeit von mehreren Jahren ist erwünscht.
- 1.3 Programmierzyklen >106.
- 1.4 Kompatibilität zu der N-Kanal-MOS-Technologie.
- Elektrisch programmierbare, aus einem Bauelement gebildete Festwertspeicherzellen können nach dem Prinzip der Auf- und Entladung der Grenzschicht zweier Dielektrika in der geschichteten Gate-Struktur eines #eldeffekttransistors mit isolierter Gate-Elektrode realisiert werden.
- Hierbei besteht das Gate-Dielektrikum aus einer inneren Tunneloxidschicht aus SiO2(=0) und einer äußeren Isolatorschicht, z.B. Si3N4(=N) oder Al2O3 (=A). Als Gate-Elektrodenmaterial können entweder Metall (=M), z.B.
- Aluminium oder poly-Silicium(=S), verwendet werden. Aus historischen Gründen und wegen der leichteren Integrier barkeit in einem MOS-Herstellungsprozeß verwendet man meistens Si 3N4 als äußeren Isolator in der geschichteten Gatestruktur einer Festwertspeicherzelle vom Typ MNOS oder SNOS (siehe z.B. Jap. Journ. Appl. Phys., 18 (1979), 21).
- Durch das Verfahren der nassen Oxidation der Si3N4- Ob erfläche entsteht bei diesem bekannten Festwertspeicher eine Siliciumoxinitridschicht Si (O),N in einer bisher unbe-Yz kannten Zusammensetzung, die wegen des undefinierten Grenzflächenübergangs zum Si3N4 als abgewandelter Bestandteil des Siliciumnitrides einzuordnen ist; eine so hergestellte Festwertspeicherzelle ist also eine Variante vom Typ S(O)NOS (siehe IEEE Trans. on El. Dev., 24 (1977) 584-586).
- Zur Verbesserung der Nichtflüchtigkeit der gespeicherten Ladungen bei den SNOS- und der S(O)NOS-Strukturen ist es bekannt (siehe z.B. DE-OS 29 34 582)#, eine Wärmebehandlung der Si3N4-Schicht in H2-Atmosphäre im Bereich von 700 bis# 1200 0C durchzuführen, um die Leitfähigkeit des Siliciumnitridfilms und die Dichte N s der Oberflächenzustände ss an der Si-SiO2 Grenzfläche herabzusetzen. In diesem Fall erfolgt die Herstellung des Tunneloxids und des Nitrids in zwei verschiedenen Reaktoren.
- Ein bekannter Festwertspeicher der eingangs genannten Art (siehe IEEE Trans. on El. Dev. 26 (1979), 1832) verwendet ein dreischichtiges Gate-Dielektrikum, bestellend aus 2 nm SiO 2-Tunneloxid, 3 nm Si3N4 und 50 nm deponiertem SiO2. Ein besonderes Merkmal dieser Kombination ist die sehr dünne Si3N4-Schicht, die von einer dicken SiO2-Schicht bedeckt wird. Mit dieser Schichtkombination teilt sich die Programmierspannung VQ an der Gateelektrode in folgende Anteile auf: 3,7 % VG über der Tunneloxidschicht, 3,4 % VG über der Si3N4-Schicht und der größte Anteil, nämlich 92,9 % VG, über der 50 nm dicken SiO2 Schicht. Hieraus folgt, daß für diese Schichtkombination Programmierspannungen von 48 bis 53 V verwendet werden müssen, um die notwendige Feldstärke von 9 bis 10 MV/cm an der SiO2-Tunneloxidschicht erzeugen zu können. Solche hohen Spannungen sind, wie oben erläutert, unerwünscht.
- Es ist auch möglich, Al203(=A) statt Si3N4 oder die Kombination von Si N Al O als äußeren Isolator des Gate-Dielektrikums in den Festwertspeicherzellen vom Typ MAOS bzw. MANOS zu verwenden, wobei die Si3N4-und Al2O3-Schichten in getrennten Reaktoren hergestellt werden müssen. Zur IIcr'ibs etzung der erforderlichen Pro grammier spannungen wird außerdem im Falle der MANOS-Struktur eine Wärmebehandlung des Aluminiumoxids in 0 2-Atmosphäre durchgeführt. Andererseits führt diese Wärmebehandlung zu einer unerwünschten Zunahme der Oberflächenzustandsdichte N um das Fünffache, ss so daß die unerwünschte Flüchtigkeit der gespeicherten Ladungea ih Richtung des Si-Substrates durch Rücktunneln begünstigt wird.
- Die nachfolgende Übersichtstabelle zeigt, daß keine der bisher verwendeten Verfahren einen Festwertspeicher erzeugt hat, der die unter Abschnitt 1. beschriebenen Anforderungen erfüllt:
Programmierimpulse Flüchtig- Progr.- Wärmebe- Festwert- Amplitude Dauer keitsrate zyklen handlung speicher-Typ Schreiben/Löschen ms in V/dek. MNOS + 25 V - 25 V 1 0,4 3.107 keine SNOS S(0)NOS + 25 V - 25 V 1 0,2 unbek. 25in H2(1000°C) s(0)NOS + 36 V - 42 V 100 0;4 unbek. keine MAOS + 20 V - 35 V 10 0,04 8.105 keine MANOS + 22 V - 25 V 1 0,3 ca.107 in O2(900°C) - Hieraus geht folgendes hervor: 1) Bisher wurden Spannungen größer als 20 V zur Programmierung der Festwertspeicherzellen benötigt.
- 2) Zusätzliche Wärmebehandlung ist notwendig, damit die Nichtflüchtigkeit der Ladungen bei Speicherstrukturen vom Typ MNOS und SNOS verbessert wird.
- Daher besteht die Aufgabe der Erfindung darin, einen Festwertspeicher der eingangs genannten Art so aus zum gestalten, daß Programmierspannungen f 15 V möglich sind und die Nichtflüchtigkeit der gespeicherten Ladungen wesentlich verbessert ist (< 0,05 V/dek.) Der Erfindung liegt die Erkenntnis zugrunde, daß es möglich ist, ein Isolatormaterial für die Speicherschicht anzugeben, das in Verbindung mit einer darüberliegenden dünnen Oxidschicht aus pyrolytischem SiO2 einen kapazitiven Spannungsteiler im geschichteten Gate-Dielektrikum erzeugt, das seinerseits eine Feldstärke von 9 bis 10 MV/cm über der SiO2-Tunneloxidschicht bei Programmierspannungen i 15 V bewirkt.
- Die genannte Aufgabe wird in Anwendung dieser Erkenntnis dadurch gelöst, daß a) die Speicherschicht aus einem dielektrischcsrl Material mit einer Fangstellendichte a 10 18 cm 3 einer statischen, relativen Dielektrizitätskonstante 7 7.
- und einer Energiebandlücke f 6 eV besteht und eine Dicke von etwa 15 bis etwa 50 nm aufweist, b) die zweite Oxidschicht eine Dicke von etwa 5 bis etwa 20 nm aufweist.
- Weitere Ausgestaltungen der Erfindung ergeben sich aus den Unteransprüchen.
- Die Erfindung wird im folgenden an einigen Ausführungsbeispielen näher erläutert.
- Es zeigen: Fig. 1 den Querschnitt einer Speicherzelle eines Festwert speichers nach der Erfindung in drei verschiedenen Stufen seiner Herstellung, Fig. 2 schaubildlich die durch die Erfindung erreichte Verbesserung bezüglich der Nichtflüchtigkeit der gespeicherten Ladungen, Fig. 3 schaubildlich die durch die Erfindung erreichte Verbesserung bezüglich der Aufnahme von negativen Ladungen, d.h. die Verbesserung bezüglich der Verschiebung der Schwellenspannung VT Fig. 4 das Energiebanddiagramm des Oxid-Isolator-Oxid-Gate-Dielektrikums einer Festweitspeicherzelle nach der Erfindung.
- Beispiel 1: MONOS-FestwertsEeicher In diesem Ausführungsbeispiel ist für die Speicherschicht ein Isolatormaterial gewählt, das den Mindestwert der relativen Dielektrizitätskonstante von 7 hat und als klassisches Speichermaterial bisher verwendet wurde, nämlich Siliciumnitrid Si 3N4. Für diesen Grenzfall wird gezeigt, daß eine erhebliche Verbesserung der Nichtflüchtigkeit der gespeicherten Ladungen erreicht werden kann, ohne daß die übliche Wärmebehandlung des Si3N4 in H2-Atmosphäre erforderlich ist. Entsprechend dem Mindestwert 7 als untere Grenze für die relative Dielektrizität.skonstante ist im Ausführungsbeispiel eine Programmierung der Speicherzellen mit Spannungsimpulsen von + 15 V und 10 ms Dauer möglich. Somit ist es deutlich, daß Programmierspannungen deutlich unter 15 V erreicht werden können, wenn ein Isolatormaterial mit einer relativen Dielektrizitätskonstante größer als 7, z.B. Tantaloxid Ta2O5 statt Siliciumnitrid in Kombination mit einer darüberliegenden dünnen Schicht aus pyrolytischem SiO2, verwendet wird.
- Anhand von Fig. 1 werden die wesentlichen Schritte des Herstellungsverfahrens einer Festwertspeicherzelle 11 nach der Erfindung erläutert.
- In einem P-leitenden Halbleitersubstrat 14 wurden Source-und Drain-Gebiete 12 mit einem N-Dotierstoff durch einen in der MOS-Technologie üblichen Prozeß, z . B Ionenimplantation, hergestellt. Nach einem Oxidationsschritt wurde das Substrat im Kanalbereich 13 vom SiO2 10 freigelegt. Danach wurden alle drei Schichten des Gate-Dielektrikums nacheinander in demselben Reaktor, z.B. bei der Temperatur 900 C und bei atmosphärischem Druck, wie folgt hergestellt ("in situ"-Herstellung): a) Thermische Oxidation von Si in trockenem 5 % 2 in N2-Atmosphäre zur reproduzierbaren Herstellung der 2,5 nm dünnen SiO2-Tunneloxidschicht 15.
- b) Pyrolytische Abscheidung von Si N aus der Gasphase nach 3 SiH4 + 4 NH3 # Si3N4 + 12 H2 zur Herstellung der 20 nm dicken Speicherschicht 16 unter Verwendung der Gaskonzentrationen 1,2 Vol.
- Sir, : 1,2 Vol.0/ooNH : 10 Vol.% H2 : 90 Vol.% N2, 3 vorzugsweise bei einem SiH4/NH3-Verhältnis = 0,01.
- c) Pyrolytische Abscheidung von SiO2 aus der Gasphase nach SiH4 + °2 SiO2 + 2 H20 zur Herstellung der 5 bis 10 nm dünnen SiO2-Schicht 17, die als Abblockbarriere für die aus der Si3N4-Schicht flüchtenden Ladungen dient. Hierfür worden folgende Konzentrationen verwendet: 2,5 Vol.%oSiH4: 2,5 Vol.% O2 (trocken) :97,5 Vol.%N2.
- Mit diesen Konzentrationen ist die reproduzierbare Herstellung von sehr dünnen Schichten aus pyrolytischem SiOo möglich (Fig. ib).
- Nach der Bildung des geschichteten Gate-Dielektrikums wurden die Kontaktlöcher der Source- und Drain-Gebiete geöffnet.
- Danach wurden Aluminium- oder poly-Silicium-Kontaktelektroden (18, 19 20) mittels Niederschlag und anschließendem Fotoätzen am Gate (18), am Source (19) und am Drain (20) gebildet. Danach wurden die in der MOS-Technologie üblichen Herstellungsschritte durchgeführt. so daß ein MONOS-Festwertspeicher hergestellt worden ist (Fig. lc).
- In Fig. 2 und 3 sind die guten Speichereigenschaften der hergestellten MONOS-Speicherzellen mit anderen Speichertypen verglichen. Aus Fig. 2, in der die Schwellenspannung VT des die Speicherzelle bildenden Feldeffekttransistors über der Zeit t aufgetragen ist, ist zu erkennen, daß eine Verbesserung der Nichtflüchtigkeit der gespeicherten Ladungen um das Zehnfache, insbesondere gegenüber Speicher- zellen vom Typ S(O)NOS erreicht wurde. Diese spürbare Verbesserung ist vor allem auf die reproduzierbare Abscheidung von sehr dünnen SiO2-SchicIi(:en zuriickzuführen. Somit wird, gegenüber bisher bekannten Herstellungsverfahren, keine Wärmebehandlung der Si3N4-Speicherschicht zur Verbesserung der Nichtflüchtigkeit benötigt. Andererseits wird durch das "in situ"-Herstellungsverfahren die Oberflächenzustandsdichte #N bis auf 5.1O10/cm2 minimiert. Dadurch wird das Rü ss tunneln der gespeicherten Ladungen über diese Grenzflächenzustände erheblich vermindert. Die "in situ"-Herstellung verhindert die Entstehung der Oberflächenzustände, wodurch eine Wärmebehandlung in H2 zur Reduzierung der Oberflächenzustandsdichte überflüssig geworden ist.
- Fig. 3, in der die Schwellenspannung VT des die Speicherzelle bildenden Feldeffekttransistors über der Gate-Spannung VG aufgetragen ist, zeigt, daß die Verschiebung der Schwellenspannung VT bei gleicher Programmierspannung VG, Festwertspeichern nach der Erfindung vom Typ MONOS größer ist als bei einem bekannten Festwertspeicher vom Typ MNOS. Dadurch wird gezeigt, daß die MONOS-Strukturen mehr negative Ladungen aufnehmen als die üblichen MNOS-Strukturen, obwohl die Dicke der Si3N4-Speicherschicht bei einem Festwertspeicher nach der Erfindung um weniger als die Hälfte im Vergleich zu den bekannten Speichern vom Typ MNOS reduziert wurde. Diese hervorragenden Speicher eigenschaften sind vor allem auf das Abblocken der flüchtenden Si N -Ladungen durch die Energiebarriere an der Grenz-34 fläche zur pyrolytischen Si09-Schicht 17 zurückzuführen.
- Beispiel 2: MONOS-Festwertspeicher Dieses Ausführungsbeispiel entspricht dem Beispiel 1 bis auf die Schritte zur Herstellung des Gate-Dielektrikums.
- Die Schritte a), b) und c) können ebenfalls in einer für diesen Zweck modifizierten Niederdruck-Abscheidungsanlage im LPCVD-Verfahren (lowepressure chemical vapor deposition) wie folgt bei 9000C "in s-itu" durchgeführt werden: a) Thermische Oxidation von Si in trockenem 5 Vol, 2 in N2-Atmosphäre bei atmosphärischem Druck.
- b) Pyrolytische Abscheidung von Si3N4 bei Niederdruck von etwa 1 mbar durch die Reaktion-von SiH4Cl2 und NH3, vorzugsweise bei einem Verhältnis #1 : 5.
- c) Pyrolytische Abscheidung von SiO2 bei Niederdruck von etwa 1 mbar, z.B. durch die Reaktion von SiH4Cl und NZO, beispielsweise bei einem Verhältnis 1 : 10.
- Mit diesem modifizierten Verfahren wird, außer den verbesserten Eigenschaften gemäß Fig. 2 und 3, der Durchsatz erhöht und damit werden die Herstellungskosten reduziert.
- Beispiel 3: M0TOS-Festwertspeicher Dieses Ausführungsbeispiel unterscheidet sich vom Beispiel 1 dadurch, daß Tantaloxid Ta2O5(=T) statt Si3N4 als Speichermedium verwendet wird. In diesem Fall erfolgt die pyrolytische Abscheidung von Tantaloxid Ta2O5 bei 900°C nach der Reaktion von TaCl und C02 oder NO, vorzugsweise 5 bei niedrigem Druck. Die relative Dielektrizitätskonstante des Tantaloxids ist mindestens 4mal größer als die von Si3N4, so daß bei einem geschichteten Gate-Dielektrikum, bestehend aus 2,5 nm Si02-Tunneloxid, 30 nm Ta2O5 und 5 nm pyrolytisches SiO2, ein kapazitiver Spannungsteiler entsteht, der Programmierspannungen kleiner als + 10 V (10 ms) zuläßt. Außerdem wird die Nichtflüchtigkeit der im Ta2O5 gespeicherten Ladungen gegenüber bekannten Speicherzellen vom Typ MTOS durch das Abblocken der flüchtenden Ladungen an der Grenzfläche zur pyrolytischen Si02-Schicht 17, analog zu Beispiel 1, verbessert.
- Beispiel 4: M0IOS-Festwertspeicher Dieses Ausführungsbeispiel unterscheidet sich vom Beispiel 3 dadurch, daß eines der folgenden Isolatormaterialien (=I) als Alternative zum Tantaloxid als Speicherschicht 16 verwendet wird: TiO2, W03, HfO2, Bi203, Nb2O5 oder AlN. Die pyrolytische Abscheidung dieser Materialien ist ebenfalls bei Temperaturen von 800 bis 1000°C durchführbar. Diese Dielektrika besitzen ebenfalls eine mindestens um Faktor 2 größere Dielektrizitätskonstante als die von Si3N4, so daß wiederum eine Programmierung der Speicherzellen bei Spannungen unter 15 V g-ewährleistet wird.
- In den Beispielen 1 bis 4 wurden nur Dielektrika für die Speicherschicht 16 verwendet, die eine Energiebandlücke 22 < 6 eV besitzen, so daß gewährleistet wird, daß die Ladungen zwischen zwei Potentialbarrieren nichtflüchtig gespeichert werden, wie das in Fig. 4 dargestellte Banddiagramm erkennen läßt.
- Durch das Herstellungsverfahren gemäß der Erfindung sind elektrisch programmierbare Festwertspeicher herstellbar, die verbesserte Speicherzeiten und Flüchtigkeitsraten aufweisen und Programmierspannungen kleiner als 15 V zulassen.
- Bei einem Festwertspeicher nach der Erfindung vom Typ MONOS ergab sich eine Flüssigkeitsrate von nur 0,04 V/dek. Durch 8'in situ"-Herstellung des Oxid-Nitrid-Oxid-Gate-Dielektrikums ergeben sich hervorragende Speicher- und Schalteigenschaften.
- Bei Verwendung von Pa 205 statt Si3N4 als Speicherschicht werden alle oben erläuterten Anforderungen an einen Festwertspeicher erfüllt.
- Leerseite
Claims (11)
- PATENTANSPRÜCHE: Elektrisch programmierbarer und löschbarer Festwertspeicher, dessen Speicherzellen Feldeffekttransistoren mit isolierter Gate-Elektrode enthalten, die in einem Halbleiterkörper ausgebildet sind und deren Gate-Dielektrikum aus drei aufeinandergeschichteten Dielektrika besteht, nämlich einer ersten, dünnen, durchtunnelbaren Oxidschicht (15), einer Speicherschicht (16) und einer zweiten Oxidschicht (17), dadurch gekennzeichnet, daß a) die Speicherschicht (16) aus einem dielektrischen Material mit einer Fangstellendichte >1018 cm-3, einer statischen, relativen Dielektrizitätskonstante a 7 und einer Energicbandlücke 6 6 eV besteht und eine Dicke von etwa 15 bis etwa 50 nm aufweist, b) die zweite Oxidschicht eine Dicke von etwa 5 bis etwa 20 nm aufweist.
- 2. Festwertspeicher nach Anspruch 1, dadurch gekennzeichnet, daß die Speicherschicht (16) aus Ta205, TiO2, WO ## BiO3, Nb205, AlN oder Si3N4 besteht.
- 3. Festwertspeicher nach Anspruch 2, dadurch gekennzeichnet, daß die Speicherschicht (16) aus Si3N4 34 besteht und eine Dicke von etwa 20 nm aufweist.
- 4. Festwertspeicher nach Anspruch 2, dadurch gekennzeichnet, daß die Speicherschicht (16) aus Ta O 25 besteht und eine Dicke von etwa 30 nm aufweist.
- 5. Festwertspeicher nach Anspruch 1, dadurch gekennzeichnet, daß die erste Oxidschicht (15) eine Dicke von etwa 2,5 nm aufweist.
- 6. Festwertspeicher nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß die Source- und die Drain-Gebiete der Feldeffekttransistoren N-leitend sind
- 7. Verfahren zum Herstellen eines Festwertspeichers nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß die Speicherschicht (16) und die zweite Oxidschicht (17) durch Abscheiden aus der Gasphase hergestellt werden.
- 8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß die erste Oxidschicht (15) durch thermische Oxidation des Halbleiterkörpers hergestellt wird.
- 9. Verfahren nach den Ansprüchen 7 und 8, dadurch gekennzeichnet, daß alle drei Schichten des Gate-Dielektrikums (15, 16, 17) oacheinander in demselben Reaktor, vorzugsweise bei gleicher Temperatur, hergestellt werden.
- 10. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß die zweite, aus SiO2 bestehende Oxidschicht durch pyrolytische Zersetzung einer Mischung aus 2,5 Vol.es SiH4, 2,5 Vol.% O, (trocken), Rest N2, bei einer Temperatur von etwa 90000 und bei atmosphärischem Druck niedergeschlagen wird.
- 11. Verfahren nach Anspruch 7, dadurch #ekennzeichnet, daß die zweite, aus SiO2 bestehende Oxidschicht durch pyrolytische Zersetzung einer Mischung SiH4Cl2 und N20 im Verhältnis von etwa 1 : 10 bei einer Temperatur von etwa 90000 mit einem Druck von etwa 1 mllar niedergeschlagen wird.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE3032364A DE3032364C2 (de) | 1980-08-28 | 1980-08-28 | Elektrisch programmierbarer Halbleiter-Festwertspeicher und Verfahren zu seiner Herstellung |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE3032364A DE3032364C2 (de) | 1980-08-28 | 1980-08-28 | Elektrisch programmierbarer Halbleiter-Festwertspeicher und Verfahren zu seiner Herstellung |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE3032364A1 true DE3032364A1 (de) | 1982-04-22 |
| DE3032364C2 DE3032364C2 (de) | 1987-11-12 |
Family
ID=6110545
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE3032364A Expired DE3032364C2 (de) | 1980-08-28 | 1980-08-28 | Elektrisch programmierbarer Halbleiter-Festwertspeicher und Verfahren zu seiner Herstellung |
Country Status (1)
| Country | Link |
|---|---|
| DE (1) | DE3032364C2 (de) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0078318A1 (de) * | 1981-05-11 | 1983-05-11 | Ncr Corporation | Halbleiterspeicheranordnung mit veränderlicher schwelle |
| EP0783180A1 (de) * | 1996-01-08 | 1997-07-09 | Siemens Aktiengesellschaft | Elektrisch programmierbare Speicherzellenanordnung und Verfahren zu deren Herstellung |
| EP0783181A1 (de) * | 1996-01-08 | 1997-07-09 | Siemens Aktiengesellschaft | Elektrisch programmierbare Speicherzellenanordnung und Verfahren zu deren Herstellung |
| WO2001031695A1 (en) * | 1999-10-25 | 2001-05-03 | Fasl Llc | High temperature oxide deposition for eeprom devices |
| WO2001037347A1 (de) * | 1999-11-18 | 2001-05-25 | Infineon Technologies Ag | Nichtflüchtige halbleiter-speicherzelle sowie verfahren zu deren herstellung |
| US7759723B2 (en) | 2001-06-28 | 2010-07-20 | Samsung Electronics Co., Ltd. | Non-volatile semiconductor memory devices |
| US8253183B2 (en) | 2001-06-28 | 2012-08-28 | Samsung Electronics Co., Ltd. | Charge trapping nonvolatile memory devices with a high-K blocking insulation layer |
| US9761314B2 (en) | 2001-06-28 | 2017-09-12 | Samsung Electronics Co., Ltd. | Non-volatile memory devices and methods of operating the same |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100456580B1 (ko) * | 2001-06-28 | 2004-11-09 | 삼성전자주식회사 | 비휘발성 반도체 메모리 장치의 부유 트랩형 메모리 소자 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2832388A1 (de) * | 1978-07-24 | 1980-02-14 | Siemens Ag | Verfahren zum herstellen einer integrierten mehrschichtisolator-speicherzelle in silizium-gate-technologie mit selbstjustierendem, ueberlappenden polysilizium-kontakt |
| DE2934582A1 (de) * | 1978-08-28 | 1980-03-27 | Hitachi Ltd | Verfahren zur erzeugung eines nichtfluechtigen speichers |
-
1980
- 1980-08-28 DE DE3032364A patent/DE3032364C2/de not_active Expired
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2832388A1 (de) * | 1978-07-24 | 1980-02-14 | Siemens Ag | Verfahren zum herstellen einer integrierten mehrschichtisolator-speicherzelle in silizium-gate-technologie mit selbstjustierendem, ueberlappenden polysilizium-kontakt |
| DE2934582A1 (de) * | 1978-08-28 | 1980-03-27 | Hitachi Ltd | Verfahren zur erzeugung eines nichtfluechtigen speichers |
Non-Patent Citations (6)
| Title |
|---|
| IEEE Transactions on Electron Devices, Vol. ED-24 (1977), S.584-586 * |
| IEEE Transactions on Electron Devices, Vol. ED-26 (1979), No.11, S.1832 * |
| Jap. Journ. Appl. Phys. 18 (1979), S. 21 * |
| Proceedings of the IEEE, Vol. 57, No. 9, Sept. 1969, S. 1564 - 1570 * |
| RCA Review, Dezember 1970, S. 742-753 * |
| Solid State Electronics, 1977, Vol. 20, S. 361-365 * |
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0078318A1 (de) * | 1981-05-11 | 1983-05-11 | Ncr Corporation | Halbleiterspeicheranordnung mit veränderlicher schwelle |
| EP0078318A4 (de) * | 1981-05-11 | 1983-06-24 | Ncr Corp | Halbleiterspeicheranordnung mit veränderlicher schwelle. |
| EP0783180A1 (de) * | 1996-01-08 | 1997-07-09 | Siemens Aktiengesellschaft | Elektrisch programmierbare Speicherzellenanordnung und Verfahren zu deren Herstellung |
| EP0783181A1 (de) * | 1996-01-08 | 1997-07-09 | Siemens Aktiengesellschaft | Elektrisch programmierbare Speicherzellenanordnung und Verfahren zu deren Herstellung |
| US5959328A (en) * | 1996-01-08 | 1999-09-28 | Siemens Aktiengesellschaft | Electrically programmable memory cell arrangement and method for its manufacture |
| US6191459B1 (en) | 1996-01-08 | 2001-02-20 | Infineon Technologies Ag | Electrically programmable memory cell array, using charge carrier traps and insulation trenches |
| WO2001031695A1 (en) * | 1999-10-25 | 2001-05-03 | Fasl Llc | High temperature oxide deposition for eeprom devices |
| US6265268B1 (en) | 1999-10-25 | 2001-07-24 | Advanced Micro Devices, Inc. | High temperature oxide deposition process for fabricating an ONO floating-gate electrode in a two bit EEPROM device |
| CN100447953C (zh) * | 1999-10-25 | 2008-12-31 | 斯班逊有限公司 | 于二位eeprom装置制造ono浮动栅极的高温氧化物沉淀方法 |
| WO2001037347A1 (de) * | 1999-11-18 | 2001-05-25 | Infineon Technologies Ag | Nichtflüchtige halbleiter-speicherzelle sowie verfahren zu deren herstellung |
| US7759723B2 (en) | 2001-06-28 | 2010-07-20 | Samsung Electronics Co., Ltd. | Non-volatile semiconductor memory devices |
| US7804120B2 (en) | 2001-06-28 | 2010-09-28 | Samsung Electronics Co., Ltd. | Non-volatile semiconductor memory devices |
| US7968931B2 (en) | 2001-06-28 | 2011-06-28 | Samsung Electronics Co., Ltd. | Non-volatile semiconductor memory devices |
| US8253183B2 (en) | 2001-06-28 | 2012-08-28 | Samsung Electronics Co., Ltd. | Charge trapping nonvolatile memory devices with a high-K blocking insulation layer |
| US9761314B2 (en) | 2001-06-28 | 2017-09-12 | Samsung Electronics Co., Ltd. | Non-volatile memory devices and methods of operating the same |
Also Published As
| Publication number | Publication date |
|---|---|
| DE3032364C2 (de) | 1987-11-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE2711895C2 (de) | Speicher-Feldeffekttransistor mit zwei Gateelektroden und Verfahren zu dessen Herstellung | |
| DE112004000248B4 (de) | SONOS-Flash-Speichereinrichtungen und Verfahren zum Schützen einer SONOS-Flash-Speichereinrichtung vor UV-induzierter Aufladung | |
| DE19610907B4 (de) | Ferroelektrisches Halbleiterspeicherbauelement und Verfahren zu seiner Herstellung | |
| DE60031155T2 (de) | Ono-abscheidung für 2-bit eeprom-bauelemente | |
| DE2409568C2 (de) | Halbleiter-Speicherelement | |
| DE2934582C2 (de) | Verfahren zum Herstellen eines nichtflüchtigen Speichers | |
| DE2627827A1 (de) | Integrationstechnik fuer n-kanal- mnosfet-halbleiterbauelemente mit festem und variablem schwellenwert | |
| DE112004000380T5 (de) | Ladungsträgereinfangspeicherarrays mit Immunität gegenüber Schäden aus der Kontaktlochherstellung | |
| DE2149303A1 (de) | Halbleiter-Speichervorrichtung | |
| DE102007016303A1 (de) | Integrierter Schaltkreis, Zelle, Zellenanordnung, Verfahren zum Herstellen eines integrierten Schaltkreises, Verfahren zum Herstellen einer Zelle, Speichermodul | |
| DE10326805A1 (de) | Speicherzelle und Herstellungsverfahren | |
| DE3236469C2 (de) | ||
| DE102008004290A1 (de) | Flash-Speicherbauelement mit Ladungseinfangschicht und Verfahren zur Herstellung desselben | |
| DE2644832A1 (de) | Feldeffekt-transistor und verfahren zu seiner herstellung | |
| DE2539943A1 (de) | Verfahren zum stabilisieren von mos-bauelementen | |
| DE3032364C2 (de) | Elektrisch programmierbarer Halbleiter-Festwertspeicher und Verfahren zu seiner Herstellung | |
| DE2845328A1 (de) | Speichertransistor | |
| DE2949171A1 (de) | Nicht-fluechtige halbleiterspeicherelemente und verfahren zu ihrer herstellung | |
| DE19946437A1 (de) | Ferroelektrischer Transistor | |
| DE10262346B4 (de) | Nicht-flüchtige Floating-Trap-Halbleiterspeichervorrichtung aufweisend eine Sperrisolationsschicht mit hoher Dielektrizitätskonstante | |
| DE2432503A1 (de) | Elektrolumineszenzelement mit einer mn-dotierten duennen zns-schicht | |
| DE19631146A1 (de) | Nichtflüchtige Speicherzelle | |
| DE2923365A1 (de) | Feldeffekttransistor zur bildung einer speicherzelle und verfahren zur herstellung desselben | |
| DE112004001510T5 (de) | Speicherzellenstruktur mit einer Nitridschicht mit reduziertem Ladungsverlust und Verfahren zur Herstellung derselben | |
| DE2946864A1 (de) | Nicht-fluechtige halbleiterspeicherelemente und verfahren zu ihrer herstellung |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OP8 | Request for examination as to paragraph 44 patent law | ||
| D2 | Grant after examination | ||
| 8363 | Opposition against the patent | ||
| 8366 | Restricted maintained after opposition proceedings | ||
| 8305 | Restricted maintenance of patent after opposition | ||
| D4 | Patent maintained restricted | ||
| 8339 | Ceased/non-payment of the annual fee |