DE102008004290A1 - Flash-Speicherbauelement mit Ladungseinfangschicht und Verfahren zur Herstellung desselben - Google Patents

Flash-Speicherbauelement mit Ladungseinfangschicht und Verfahren zur Herstellung desselben Download PDF

Info

Publication number
DE102008004290A1
DE102008004290A1 DE102008004290A DE102008004290A DE102008004290A1 DE 102008004290 A1 DE102008004290 A1 DE 102008004290A1 DE 102008004290 A DE102008004290 A DE 102008004290A DE 102008004290 A DE102008004290 A DE 102008004290A DE 102008004290 A1 DE102008004290 A1 DE 102008004290A1
Authority
DE
Germany
Prior art keywords
layer
nano
hybrid
points
capture layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102008004290A
Other languages
English (en)
Inventor
Jun-Kyu Yang
Seung-Jae Baik
Jin-tae Suwon Noh
Seung-hyun Yongin Lim
Kyong-hee Seongnam Joo
Zong-liang Suwon Huo
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of DE102008004290A1 publication Critical patent/DE102008004290A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H01L29/42332—Gate electrodes for transistors with a floating gate with the floating gate formed by two or more non connected parts, e.g. multi-particles flating gate
    • A—HUMAN NECESSITIES
    • A23—FOODS OR FOODSTUFFS; TREATMENT THEREOF, NOT COVERED BY OTHER CLASSES
    • A23G—COCOA; COCOA PRODUCTS, e.g. CHOCOLATE; SUBSTITUTES FOR COCOA OR COCOA PRODUCTS; CONFECTIONERY; CHEWING GUM; ICE-CREAM; PREPARATION THEREOF
    • A23G3/00—Sweetmeats; Confectionery; Marzipan; Coated or filled products
    • A23G3/34—Sweetmeats, confectionery or marzipan; Processes for the preparation thereof
    • A23G3/50—Sweetmeats, confectionery or marzipan; Processes for the preparation thereof characterised by shape, structure or physical form, e.g. products with supported structure
    • A—HUMAN NECESSITIES
    • A23—FOODS OR FOODSTUFFS; TREATMENT THEREOF, NOT COVERED BY OTHER CLASSES
    • A23G—COCOA; COCOA PRODUCTS, e.g. CHOCOLATE; SUBSTITUTES FOR COCOA OR COCOA PRODUCTS; CONFECTIONERY; CHEWING GUM; ICE-CREAM; PREPARATION THEREOF
    • A23G3/00—Sweetmeats; Confectionery; Marzipan; Coated or filled products
    • A23G3/0002—Processes of manufacture not relating to composition and compounding ingredients
    • A23G3/0097—Decorating sweetmeats or confectionery
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/4234—Gate electrodes for transistors with charge trapping gate insulator
    • H01L29/42348—Gate electrodes for transistors with charge trapping gate insulator with trapping site formed by at least two separated sites, e.g. multi-particles trapping site
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Food Science & Technology (AREA)
  • Polymers & Plastics (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

Die Erfindung bezieht sich auf ein Flash-Speicherbauelement mit einer Tunnelisolationsschicht (120) auf einem Halbleitersubstrat (102), einer Ladungseinfangschicht (130) auf der Tunnelisolationsschicht, einer Blockierisolationsschicht (160) auf der Ladungseinfangschicht und einer Steuergateelektrode auf der Blockierisolationsschicht sowie auf ein Verfahren zur Herstellung eines derartigen Bauelements. Erfindungsgemäß beinhaltet die Ladungseinfangschicht wenigstens eine Hybrideinfangschicht (132, 134) mit einer ersten Einfangschicht (142), die aus einem ersten Material mit einer ersten Bandlückenenergie gebildet ist, und einer Mehrzahl von Nano-Punkten (144), die derart voneinander separiert sind, dass der jeweilige Nano-Punkt wenigstens teilweise von der ersten Einfangschicht umgeben ist, wobei die Mehrzahl von Nano-Punkten aus einem zweiten Material mit einer zweiten Bandlückenenergie gebildet ist, die niedriger als die erste Bandlückenenergie ist. Verwendung in der Flash-Speichertechnologie.

Description

  • Die Erfindung bezieht sich auf ein Flash-Speicherbauelement mit einer Ladungseinfangschicht und ein Verfahren zur Herstellung desselben.
  • Ein Flash-Speicher, der eine Ladungseinfangschicht beinhaltet, ist eine Form eines nichtflüchtigen Speichers, der in vielen Typen von Host-Geräten und Anwendungen verwendet wird, wie mobilen Telekommunikationssystemen, Speicherkarten etc. Ein herkömmliches Flash-Speicherbauelement vom Ladungseinfangtyp weist eine Gatestapelstruktur auf, die durch sequentielles Stapeln einer Tunnelisolationsschicht, einer Ladungseinfangschicht, einer Blockierisolationsschicht und einer Gateelektrode auf einem Halbleitersubstrat implementiert ist. Die Tunnelisolationsschicht kontaktiert eine Source und eine Drain, die durch Störstellenbereiche in dem Halbleitersubstrat ausgebildet sind. Die Ladungseinfangschicht weist eine Materialzusammensetzung auf, die elektrische Ladung, welche die Tunnelisolationsschicht durchläuft, einfängt und speichert. Die Blockierisolationsschicht blockiert eine Ladungsleckage zwischen der Ladungseinfangschicht und der Gateelektrode.
  • In dem herkömmlichen Flash-Speicherbauelement vom Ladungseinfangtyp wird ein Programmieren ausgeführt, wenn Ladung (z. B. Elektronen) die Tunnelisolationsschicht unter dem Einfluss einer angelegten Spannung durchläuft und in den Einfangstellen innerhalb der Ladungseinfangschicht eingefangen wird. In dem Flash-Speicherbauelement vom Ladungseinfangtyp variiert eine Schwellenspannung (Vth) entsprechend dem Vorhandensein von in der Ladungseinfangschicht eingefangener Ladung. So ist die Qualität von Programmier- und Löschvorgängen, die von dem Flash-Speicherbauelement vom Ladungseinfangtyp durchgeführt werden, verbessert, wenn die Ladungseinfangdichte der Ladungseinfangschicht zunimmt. Unglücklicherweise sind erhöhte Ladungsrückhaltefähigkeiten für ein herkömmliches Flash-Speicherbauelement vom Ladungseinfangtyp häufig von einer Degradation der Leistungsfähigkeit in anderer Hinsicht begleitet.
  • Andererseits nimmt die Geschwindigkeit von Programmier- und Löschvorgängen zu, die von dem Flash-Speicherbauelement vom Ladungseinfangtyp durchgeführt werden, wenn die von der Ladungseinfangschicht bereitgestellte Ladungseinfangdichte abnimmt. Doch bieten reduzierte Ladungsrückhaltecharakteristika für ein Flash-Speicherbauelement vom Ladungseinfangtyp andere Vorteile der Leistungsfähigkeit. Insgesamt ist es sehr schwierig, gleichzeitig Anforderungen für eine verbesserte Effizienz bei Programmier- und Löschvorgängen zu genügen und dabei auch die Ladungsrückhaltecharakteristika eines Ladungseinfangmaterials, das bei der Fertigung eines Flash-Speicherbauelements vom Ladungseinfangtyp verwendet wird, auszubalancieren.
  • Diese Schwierigkeiten werden durch andauernde Versuche zur Vergrößerung der Gesamtintegrationsdichte von Speicherzellen, die Flash-Speicherbauelemente bilden, und daher zur Vergrößerung der Datenspeicherkapazität pro Einheitsfläche derartiger Bauelemente verschlimmert. Zum Beispiel wurden zur Erhöhung der Datenspeicherkapazität von Flash-Speicherbauelementen Versuche unternommen, die Gesamtabmessung von einzelnen Speicherzellen durch Verbessern der Photolithographieprozesse während der Fertigung zu verringern.
  • Durch Reduktionen der Abmessung von beteiligten nichtflüchtigen Speicherzellen wird jedoch eine Veränderung der Eigenschaften riskiert, welche die verschiedenen, die Speicherzellen bildenden Schichten und Bereiche definieren, wie die Ladungseinfangschicht, die Tunnelisolationsschicht etc. Jeglicher Defekt in der Tunnelisolationsschicht ermöglicht ein Entkommen von eingefangener Ladung. Da die Gesamtabmessung von nichtflüchtigen Speicherzellen reduziert wird, muss auch die Dicke der einen beteiligten Tunnelisolationsschicht reduziert werden. Ein derartiges "Dünnermachen" von Schichten erhöht die Möglichkeit eines Ladungsverlusts aus der Ladungseinfangschicht. Dies gilt insbesondere über die Lebensdauer des Flash-Speicherbauelements hinweg, da wiederholte Programmier-, Lese- und Löschvorgänge dazu tendieren, die Tunnelisolationsschicht zu degradieren. Dieses allgemein verstandene zeitliche Phänomen wird als stressinduzierter Leckstrom (SILC) bezeichnet.
  • Weiter ist zu erwähnen, dass viele herkömmliche Flash-Speicherbauelemente eine Struktur vom Silicium-Oxid-Nitrid-Oxid-Silicium(SONOS)-Typ beinhalten. Spezieller dient die Siliciumnitridschicht in der Struktur vom SONOS-Typ als Ladungseinfangschicht. Dieser Typ von Flash-Speicherbauelement stellt ein relativ großes Speicherfenster sicher und hat sich als eine effektive Auslegung erwiesen. Ein Ladungsverlust aufgrund eines stressinduzierten Leckstroms (SILC) ist jedoch für diesen Typ von Tunnelisolationsschicht nach wiederholten Speicherbauelementoperationen besonders ausgeprägt.
  • Der Erfindung liegt als technisches Problem die Bereitstellung eines Flash-Speicherbauelements des eingangs genannten Typs sowie eines Verfahrens zur Herstellung desselben zugrunde, die in der Lage sind, die oben erwähnten Schwierigkeiten des Standes der Technik zu reduzieren oder zu vermeiden, und insbesondere ermöglichen, die Ladungseinfangschicht einfach und leicht zu bilden und ein Bauelement mit verbesserten Ladungsverlustcharakteristika seiner Ladungseinfangschicht zu erzielen.
  • Die Erfindung löst dieses Problem durch die Bereitstellung eines Flash-Speicherbauelements mit den Merkmalen des Anspruchs 1 und eines Herstellungsverfahrens mit den Merkmalen des Anspruchs 16. Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben.
  • Die Erfindung stellt ein Flash-Speicherbauelement mit einer verbesserten Ladungsspeicherkapazität bereit, während ein Ladungsverlust aus einer beteiligten Ladungseinfangschicht, der durch Degradation der Tunnelisolationsschicht verursacht wird, ungeachtet ihrer verringerten Dicke verhindert wird, wie sie bei gegenwärtigen und kommenden Flash-Speicherbauelementen vom Ladungseinfangtyp erforderlich ist, die durch eine reduzierte Gesamtspeicherzellenabmessung charakterisiert sind.
  • Die Erfindung stellt außerdem ein Verfahren zur Herstellung eines Flash-Speicherbauelements bereit, das leicht und einfach eine Ladungseinfangschicht mit einer Struktur bildet, die einen Ladungsverlust aus der Ladungseinfangschicht unter den vorstehenden Bedingungen verhindert.
  • Vorteilhafte Ausführungsformen werden im Folgenden beschrieben und sind in den Zeichnungen gezeigt, in denen:
  • 1 eine Schnittansicht ist, die einen Teil eines Flash-Speicherbauelements darstellt,
  • 2A eine vergrößerte Schnittansicht eines in 1 gezeigten Teils II ist, die des Weiteren eine exemplarische Struktur für eine Ladungseinfangschicht des Flash-Speicherbauelements darstellt,
  • 2B eine Schnittansicht ist, die eine weitere exemplarische Struktur einer Ladungseinfangschicht des Flash-Speicherbauelements von 1 darstellt,
  • 2C eine Schnittansicht ist, die eine weitere exemplarische Struktur einer Ladungseinfangschicht des Flash-Speicherbauelements von 1 darstellt,
  • 3 eine konzeptionelle Darstellung eines elektrischen Potentials in einer Gatestapelstruktur des Flash-Speicherbauelements ist, das die in 2A dargestellte Ladungseinfangschicht beinhaltet,
  • 4A bis 4H Schnittansichten sind, die ein Verfahren zum Herstellen eines Flash-Speicherbauelements veranschaulichen,
  • 5 eine graphische Darstellung von Hochtemperaturspeicher(HTS)-Charakteristika der Gatestapelstruktur des Flash-Speicherbauelements mit diversen Strukturen gemäß der Erfindung im Vergleich mit jenen eines herkömmlichen Vergleichsbeispiels ist und
  • 6 eine Tabelle ist, die Auswertungsergebnisse der HTS-Charakteristika und elektrischer Feldcharakteristika während Pro grammier-/Löschvorgängen darstellt, die auf Strukturen der Ladungseinfangschicht in der Gatestapelstruktur in einem Flash-Speicherbauelement gemäß der Erfindung angewendet werden.
  • Bezugnehmend auf 1 beinhaltet ein Flash-Speicherbauelement 100 gemäß einer exemplarischen Ausführungsform der Erfindung eine Gatestapelstruktur 110, die auf einem Halbleitersubstrat 102 ausgebildet ist. Die Gatestapelstruktur 110 beinhaltet eine auf dem Halbleitersubstrat 102 ausgebildete Tunnelisolationsschicht 120, eine auf der Tunnelisolationsschicht 120 ausgebildete Ladungseinfangschicht 130, eine auf der Ladungseinfangschicht 130 ausgebildete Blockierisolationsschicht 160 und eine auf der Blockierisolationsschicht 160 ausgebildete Steuergateelektrode 170. Source-/Drainbereiche 182 und 184 sind in der Oberfläche des Halbleitersubstrats 102 auf beiden Seiten der Gatestapelstruktur 110 ausgebildet.
  • Bezugnehmend auf 2A, die eine exemplarische Struktur der Ladungseinfangschicht 130 darstellt, beinhaltet die Ladungseinfangschicht 130 eine erste Hybrideinfangschicht 132 und eine zweite Hybrideinfangschicht 134, die sequentiell auf der Tunnelisolationsschicht 120 gebildet sind. Die erste Hybrideinfangschicht 143 und die zweite Hybrideinfangschicht 134 beinhalten jeweils eine erste Einfangschicht 142, die in bestimmten Ausführungsformen einen Film bildet und aus einem ersten Material mit einer ersten Bandlückenenergie und einer Mehrzahl von Nano-Punkten 144 gebildet ist, die um einen vorgegebenen Abstand voneinander separiert sind, während sie wenigstens teilweise von der ersten Einfangschicht 142 umgeben sind. Die Nano-Punkte 144 sind aus einem zweiten Material mit einer zweiten Bandlückenenergie gebildet, die niedriger als die erste Bandlückenenergie ist. In diesem Zusammenhang und wie im Folgenden verwendet bedeutet der Ausdruck "gebildet aus", dass ein bestimmtes Element, eine bestimmte Schicht oder ein bestimmter Bereich derart hergestellt ist, dass seine/ihre Materialzusammensetzung ein oder mehrere bezeichnete Materialien entweder teilweise oder insgesamt beinhaltet. Zum Beispiel kann das erste Material, das die erste Einfangschicht 142 bildet, aus wenigstens einem Material gebildet sein, das aus der Gruppe ausgewählt ist, die aus Si3N4, HfSiO, HfAlO und SiON besteht. Ansonsten kann die erste Einfangschicht 142 z. B. ein Si-reicher Nitrid(SRN)-Film sein, und der SRN-Film bezeichnet eine Schicht mit einem atomaren Si/N-Verhältnis von mehr als einem stöchiometrischen atomaren Si/N-Verhältnis in dem Si3N4-Film.
  • Die Nano-Punkte 144 können aus einem Halbleitermaterial oder einem Metall oder einer Metalllegierung gebildet sein. Zum Beispiel können die Nano-Punkte 144 aus einem Halbleitermaterial, wie Si, Ge und SiGe, oder einem Metallmaterial gebildet sein, wie W, WN, TaN, Co und Pt.
  • Die Nano-Punkte 144 können eine Nitridoberfläche 146 aufweisen. Die Nitridoberfläche 146 ist jedoch nicht zwingend und kann weggelassen werden.
  • Die Nano-Punkte 144 können jeweils eine Partikelabmessung aufweisen, die im Bereich zwischen etwa mehreren Nanometern (nm) bis mehreren hundert Nanometern (nm) liegt.
  • In der Struktur der ersten Hybrideinfangschicht 132 von 2A sind die Nano-Punkte 144 vollkommen von der Tunnelisolationsschicht 120 und der ersten Einfangschicht 142 umgeben. Außerdem sind die Nano-Punkte 144 in der Struktur der ersten Hybrideinfangschicht 134 vollständig von dem ersten Material umgeben, das die erste Einfangschicht 142 in der zweiten Hybrideinfangschicht 134 bildet.
  • Die Nano-Punkte 144 sind im Allgemeinen in der gleichen horizontalen Ebene der ersten Einfangschicht 142 in der ersten Hybrideinfangschicht und der zweiten Hybrideinfangschicht 134 angeordnet.
  • Bezugnehmend auf 1 kann die Tunnelisolationsschicht 120 aus wenigsten einem Material gebildet sein, das aus der Gruppe ausgewählt ist, die aus SiO2 , SiON, HfO2, HfSiO und ZrO2 oder einer Kombination dieser Materialien besteht. Der Blockierisolationsfilm 160 kann aus wenigstens einem Material gebildet sein, das aus der Gruppe ausgewählt ist, die aus Al2O3, SiO2, HfO2, ZrO2, LaO, LaAlO, LaHfO und HfAlO besteht. Die Steuergateelektrode 170 kann aus wenigstens einem Material gebildet sein, das aus der Gruppe ausgewählt ist, die aus TaN, TiN, W, WN, HfN und Wolframsilicid besteht.
  • Wenngleich das in 2A dargestellte Beispiel der Ladungseinfangschicht 130 zwei Hybrideinfangschichten beinhaltet (d. h. die erste Hybrideinfangschicht 132 und die zweite Hybrideinfangschicht 134), ist die Erfindung nicht auf nur diese spezielle Struktur beschränkt. Stattdessen fällt jegliche Ladungseinfangschicht 130, die eine oder mehrere Hybrideinfangschichten beinhaltet, in den Umfang der Erfindung. Außerdem kann eine Hybrideinfangschicht, die aus einem Material gebildet ist, das identisch mit dem die erste Einfangschicht 142 bildenden Material ist, zwischen jeweilige Hybrideinfangschichten eingefügt sein. In diesem Zusammenhang bedeutet der Ausdruck "identisch" im Wesentlichen den gleichen Typ von Material, nicht notwendigerweise eine atomar exakte Identität zwischen den zwei Materialbereichen.
  • 2B stellt eine weitere exemplarische Struktur für eine Ladungseinfangschicht 130A dar, die in ein Flash-Speicherbauelement eingebaut sein kann, das gemäß der Erfindung ausgelegt und ausgeführt ist. Die Ladungseinfangschicht 130A ist eine mögliche Alternative zu der in 2A gezeigten Ladungseinfangschicht 130.
  • Die in 2B dargestellte Struktur ist jener der Ladungseinfangschicht 130 von 2A ähnlich, mit der Ausnahme, dass eine Deckeinfangschicht 136 zwischen die zweite Hybrideinfangschicht 134 und die Blockierisolationsschicht 160 in der in 2A dargestellten Ladungseinfangschicht 130 eingefügt ist. Die Deckeinfangschicht 136 kann aus wenigstens einem Material gebildet sein, das aus der Gruppe ausgewählt ist, die aus Si3N4, HfSiO, HfAlO, SRN und SiON besteht. Die Deckeinfangschicht 136 kann aus einem Material gebildet sein, das identisch mit jenem ist, das die erste Einfangschicht 142 bildet.
  • 2C stellt eine weitere exemplarische Struktur für eine Ladungseinfangschicht 130B dar, die in ein Flash-Speicherbauelement eingebaut sein kann, das gemäß einer Ausführungsform der Erfindung ausgelegt und ausgeführt ist. Die Ladungseinfangschicht 130B ist eine mögliche Alternative zu der in 2A gezeigten Ladungseinfangschicht 130 und der Ladungseinfangschicht 130A in 2B.
  • Die in 2C dargestellte Struktur ist jener der in 2A dargestellten Ausführungsform ähnlich, mit der Ausnahme, dass eine Zwischeneinfangschicht 138 zwischen die erste Hybrideinfangschicht 132 und die zweite Hybrideinfangschicht 134 in der in 2A dargestellten Ladungseinfangschicht 130 eingefügt ist. Die Zwischeneinfangschicht 138 kann aus wenigstens einem Material gebildet sein, das aus der Gruppe ausgewählt ist, die aus Si3N4, HfSiO, HfAlO, SRN und SiON besteht. Alternativ kann die Zwischeneinfangschicht 138 aus einem Material gebildet sein, das identisch mit jenem ist, das die erste Einfangschicht 142 bildet.
  • Wenngleich nicht dargestellt, kann die in 2A dargestellte Ladungseinfangschicht 130 des Weiteren eine untere Einfangschicht (nicht gezeigt) zwischen der ersten Hybrideinfangschicht 132 und der Tunneliso lationsschicht 120 beinhalten. Die untere Einfangschicht kann aus wenigstens einem Material gebildet sein, das aus der Gruppe ausgewählt ist, die aus Si3N4, HfSiO, HfAlO, SRN und SiON besteht. Alternativ kann die untere Einfangschicht aus einem Material gebildet sein, das identisch mit jenem ist, das die erste Einfangschicht 142 bildet.
  • Wenn keine untere Einfangschicht zwischen der ersten Hybrideinfangschicht 132 und der Tunnelisolationsschicht 120 ausgebildet ist, kontaktiert die erste Hybrideinfangschicht 132 die Tunnelisolationsschicht 120, wie in den 2A, 2B und 2C dargestellt. Außerdem sind die Nano-Punkte 144 vollständig von der Tunnelisolationsschicht 120 und der ersten Einfangschicht 142 in der ersten Hybrideinfangschicht 132 umgeben.
  • 3 stellt das elektrische Potential in der Gatestapelstruktur des Flash-Speicherbauelements 100, das die in 2A dargestellte Ladungseinfangschicht 130 beinhaltet, gemäß einer Ausführungsform der Erfindung konzeptionell dar. Wie in 3 dargestellt, weisen die Nano-Punkte 144 eine Bandlückenenergie auf, die niedriger als jene der ersten Einfangschicht 142 ist, und sind benachbart zu der Tunnelisolationsschicht 120 ausgebildet. Somit wird Ladung auf einem niedrigen Einfangniveau eingefangen, wodurch die Ladungseinfangenergie angehoben wird. Außerdem wird die Anzahl von Ladungseinfangstellen innerhalb der Ladungseinfangschicht 120 vergrößert, um die Zuverlässigkeit des Flash-Speicherbauelements 100 zu verbessern. Insbesondere weisen die aus Silicium (Si) gebildeten Nano-Punkte 144 ein Einfangniveau auf, das um etwa 1 eV~2 eV tiefer als ein Leitungsband der SiO2-Schicht und um etwa 1 eV~2 eV tiefer als ein Leitungsband der Si3N4-Schicht liegt. Außerdem ist die innerhalb der Ladungseinfangschicht 130 eingefangene Ladung durch die Nano-Punkte 144 diskontinuierlich verteilt. Daher wird, selbst wenn ein Defekt in der Tunnelisolationsschicht 120 auftritt, der Defekt nicht die gesamte Ladungseinfangschicht 130 mit Ladungsverlusteffek ten nachteilig beeinflussen, wie es ein ähnlicher Defekt in herkömmlichen Bauelementen tun würde.
  • In den exemplarischen Ladungseinfangschichten 130, 130A und 130B, die in den 2A, 2B und 2C dargestellt sind, weisen die Nano-Punkte 144 eine niedrigere Bandlückenenergie als jene der ersten Einfangschicht 142 auf und wirken somit als eine Potentialmulde bezüglich der ersten Einfangschicht 142. Folglich wird in der Ladungseinfangschicht 130 aufgrund der relativ niedrigen Leitungsbandenergie (Ec) der Nano-Punkte 144 Ladung in dem unteren Einfangniveau eingefangen, wodurch die Ladungshaltecharakteristika des Bauelements verbessert werden.
  • Nunmehr werden bestimmte funktionelle Aspekte der jeweiligen Elemente beschrieben, welche die in 2A dargestellte Ladungseinfangschicht 130 bilden. Als erstes sind die Nano-Punkte 144 auf der ersten Hybrideinfangschicht 132 aus einem Material mit einer Bandlückenenergie gebildet, die niedriger als jene der ersten Einfangschicht 142 ist, wodurch ein tiefes Einfangniveau bereitgestellt und die Ladungshaltecharakteristik verbessert wird. Außerdem wird durch die Nano-Punkte 144 die in der Ladungseinfangschicht 130 ausgebildete Potentialmulde bereitgestellt, so dass der durch die Leckage von thermisch aktivierter Ladung in die Tunnelisolationsschicht 120 nach dem Programmieren verursachte Ladungsverlust verringert werden kann.
  • Die erste Einfangschicht 142 in der ersten Hybrideinfangschicht 132 separiert die Nano-Punkte 144 voneinander. Demgemäß sind die Nano-Punkte 144 innerhalb der ersten Einfangschicht 142 mit einer relativ hohen Dichte ausgebildet, um die Ladungsspeicherkapazität zu erhöhen.
  • Die Dichte der Nano-Punkte 144 innerhalb der Ladungseinfangschicht 130 kann durch die Nano-Punkte 144 in der zweiten Hybrideinfang schicht 134 vergrößert werden. Folglich verbessern die Nano-Punkte 144 in der zweiten Hybrideinfangschicht 134 die Ladungsspeicherkapazität der Ladungseinfangschicht 130.
  • Die erste Einfangschicht 142 in der zweiten Hybrideinfangschicht 134 verhindert den Verlust der in den Nano-Punkten 144 in der zweiten Hybrideinfangschicht 134 eingefangenen Ladung durch die Blockierisolationsschicht 160. Außerdem verhindert die Blockierisolationsschicht 160, die in einer Ausführungsform aus einer Metalloxidschicht wie Al2O3 gebildet ist, eine Degradation der Ladungseinfangcharakteristik der Nano-Punkte 144 aufgrund der Bildung von oxidierten Oberflächen der Nano-Punkte 144 während der Bildung der Blockierisolationsschicht 160.
  • Die 4A bis 4H stellen ein Verfahren zur Herstellung eines wie vorstehend beschriebenen Flash-Speicherbauelements gemäß einer Ausführungsform der Erfindung dar. Bezugnehmend auf 4A wird die Tunnelisolationsschicht 120 auf dem Halbleitersubstrat 102 gebildet. Der Tunnelisolationsfilm 120 kann aus wenigstens einem Material, das aus der Gruppe ausgewählt ist, die aus SiO2, SiON, HfO2, HfSiO und ZrO2 besteht, mit einer Dicke von etwa 2 nm bis etwa 7 nm gebildet werden.
  • Bezugnehmend auf 4B wird ein Nano-Punkt-Quellengas 145 auf die Tunnelisolationsschicht 120 gerichtet, um eine Mehrzahl von Nano-Punkt-Kristallkeimen 143, die voneinander separiert sind, über der Tunnelisolationsschicht 120 zu bilden. Wenn die Nano-Punkt-Kristallkeime 143 aus Silicium (Si) gebildet werden, kann das Silicium-Quellengas während einer vorgegebenen Zeitspanne von etwa 1 min~2 min bei einer konstanten Umgebungstemperatur von zum Beispiel etwa 500°C~550°C auf die Tunnelisolationsschicht 120 geleitet werden. Das Silicium-Quellengas kann wenigstens ein Gas sein, das aus der Gruppe ausgewählt ist, die aus SiH4, Si2H6 und SiH2Cl2 besteht. Während der Bildung der Nano-Punkt-Kristallkeime 143 kann zum Beispiel ein konstanter Umgebungsdruck von etwa 0,1 Torr~10 Torr bereitgestellt werden.
  • Bezugnehmend auf 4C werden die Nano-Punkte 144 während des Zuführens des Nano-Punkt-Quellengases 145 auf eine resultierende Struktur mit den Nano-Punkt-Kristallkeimen 143 darauf aufgewachsen, und dadurch werden die Nano-Punkte 144 separiert voneinander gebildet. Wenn zum Beispiel die Nano-Punkt-Kristallkeime 143 aus Silicium gebildet werden, werden die Nano-Punkte 144 kristalline Siliciumpunkte sein.
  • Um die Nano-Punkte 144 zu bilden, die aus den kristallinen Siliciumpunkten bestehen, können die Siliciumkristallkeime durch Zuführen des Silicium-Quellengases auf die resultierende Struktur aufgewachsen werden, die mit den Siliciumkristallkeimen darauf ausgebildet ist, indem ein Druck von etwa 0,1 Torr~10 Torr bei einer Temperatur von etwa 570°C~600°C während etwa 15 min~20 min aufrechterhalten wird. Speziell können die Nano-Punkte 144 jeweils eine Partikelabmessung WD von etwa 5 nm aufweisen. Außerdem können die Nano-Punkte 144 so gebildet werden, dass ein ungefährer mittlerer Abstand WG zwischen jeweiligen Nano-Punkten 144 von etwa 5 nm aufrechterhalten wird.
  • Bezugnehmend auf 4D werden die Oberflächen der Nano-Punkte 144 einer Nitrierung unterworfen. Dadurch werden Nitridoberflächen 146 auf den Nano-Punkten 144 gebildet. Die Nitridoberflächen 146 der Nano-Punkte 144 verhindern die Bildung einer unerwünschten natürlichen Oxidschicht auf den Oberflächen der Nano-Punkte 144, wenn ein Wafer vor dem Durchführen einer darauffolgenden Verarbeitung transferiert wird. Während der Nitrierung der Oberflächen der Nano-Punkte 144 werden des Weiteren die Siliciumreste nitriert, die möglicherweise auf einer Oberseite der Tunnelisolationsschicht 120 zwischen jeweiligen Nano-Punkten 144 verblieben sind, so dass die Nano-Punkte 144 die gegenseitig separierte punktförmige Gestalt aufrechterhalten können.
  • Die Nitrierung der Oberflächen der Nano-Punkte 144 kann jedoch in einigen Ausführungsformen der Erfindung weggelassen werden.
  • Bezugnehmend auf 4E wird die erste Einfangschicht 142, welche die Nano-Punkte 144 umgibt und filmförmig ist, auf der resultierenden Struktur gebildet, auf der die Nano-Punkte 144 ausgebildet sind. Die erste Einfangschicht 142 kann aus wenigstens einem Material gebildet werden, das aus der Gruppe ausgewählt ist, die aus Si3N4, HfSiO, HfAlO, SRN und SiON besteht. Die erste Einfangschicht 142 kann die Nano-Punkte 144 mit einer Dicke D1 bedecken, die dem Abstand WG zwischen jeweiligen, auf der Tunnelisolationsschicht 120 ausgebildeten Nano-Punkten 144 entspricht. Um die erste Einfangschicht 142 zu bilden, kann zum Beispiel eine chemische Gasphasenabscheidung bei niedrigem Druck (LPCVD) oder ein atomarer Schichtabscheidungs(ALD)-Prozess durchgeführt werden.
  • Bezugnehmend auf 4F wird unter Verwendung des gleichen Verfahrens, wie unter Bezugnahme auf die 4B bis 4E beschrieben, die zweite Hybrideinfangschicht 134 auf der ersten Hybrideinfangschicht 132 gebildet. Die zweite Hybrideinfangschicht 134 beinhaltet in ähnlicher Weise wie die erste Hybrideinfangschicht 132 die Nano-Punkte 144 mit den Nitridoberflächen 146 und die erste Einfangschicht 142, welche die Nano-Punkte 144 umgibt. In der zweiten Hybrideinfangschicht 134 kann die erste Einfangschicht 142 die Nano-Punkte 144 mit der Dicke D1 bedecken, die dem Abstand WG zwischen jeweiligen Nano-Punkten 144 entspricht, die auf der ersten Hybrideinfangschicht 132 ausgebildet sind.
  • Die erste Hybrideinfangschicht 132 und die zweite Hybrideinfangschicht 134 bilden die Ladungseinfangschicht 130. In der momentanen Ausfüh rungsform wird die Ladungseinfangschichtstruktur 130 gebildet, wie in 2A dargestellt. Wenn die in 2B dargestellte Deckeinfangschicht 136 oder die in 2C dargestellte Zwischeneinfangschicht 138 gebildet wird, können die Deckeinfangschicht 136 und die Zwischeneinfangschicht 138 jeweils durch einen LPCVD- oder einen ALD-Prozess gebildet werden.
  • Bezugnehmend auf 4G wird die Blockierisolationsschicht 160 auf der Ladungseinfangschicht 130 gebildet. Die Blockierisolationsschicht 160 kann ein Film mit hohem k sein, der eine höhere Dielektrizitätskonstante als jene einer Siliciumnitridschicht aufweist. Zum Beispiel kann die Blockierisolationsschicht 160 eine Metalloxidschicht, eine Metallnitridschicht oder eine Kombination dieser Schichten sein. Die Blockierisolationsschicht 160 kann eine Dicke von etwa 4 nm bis etwa 30 nm aufweisen.
  • Die Blockierisolationsschicht 160 kann durch einen physikalischen Gasphasenabscheidungs(PVD)-, einen atomaren Schichtdepositions(ALD)- oder einen chemischen Gasphasenabscheidungs(CVD)-Prozess gebildet werden. Die Blockierisolationsschicht 160 kann aus wenigstens einem Material gebildet werden, das aus der Gruppe ausgewählt ist, die aus Al2O3, SiO2, HfO2 , ZrO2, LaO, LaAlO, LaHfO und HfAlO besteht.
  • Bezugnehmend auf 4H wird ein leitfähiges Material auf der Blockierisolationsschicht 160 gebildet, um eine Gateelektrode 170 zu bilden. Die Steuergateelektrode 170 kann aus wenigstens einem Material gebildet werden, das aus der Gruppe ausgewählt ist, die aus TaN, TiN, W, WN, HfN und Wolframsilicid besteht.
  • Danach werden die Steuergateelektrode 170, die Blockierisolationsschicht 160, die Ladungseinfangschicht 130 und die Tunnelisolations schicht 120 sequentiell strukturiert, um eine Gatestapelstruktur 110 zu bilden, wie in 1 dargestellt. Dann werden Störstellen in die Oberfläche des Halbleitersubstrats 102 implantiert, die in beiden Seiten der Gatestapelstruktur 110 freigelegt ist und dann thermisch behandelt wird, um die Source-/Drainbereiche 182 und 184 zu bilden, wie in 1 dargestellt.
  • Bezugnehmend auf 5 wurde die Ladungseinfangschicht von Beispiel 1 wie folgt erhalten. Eine Mehrzahl von Silicium-Nanokristallen (in 5 als "Si NC" bezeichnet) mit einem Durchmesser von etwa 5 nm wurde auf einer Tunnelisolationsschicht gebildet, die aus SiO2 in Abständen von etwa 5 nm voneinander gebildet wurden. Dann wurde eine Si3N4-Schicht (in 5 als "SiN" bezeichnet) mit einer Dicke von etwa 3 nm durch einen LPCVD-Prozess gebildet, um eine erste Hybrideinfangschicht zu bilden. Nach dem wiederholten Bilden der Silicium-Nanokristalle mit einem Durchmesser von etwa 5 nm auf der ersten Hybrideinfangschicht wurde eine Si3N4-Schicht mit einer Dicke von etwa 3 nm durch einen ALD-Prozess darauf gebildet, wodurch eine zweite Hybrideinfangschicht gebildet wurde.
  • Beispiel 2 zeigt einen Fall ähnlich Beispiel 1, mit der Ausnahme, dass die Si3N4-Schicht, welche die erste Hybrideinfangschicht bildet, mit einer Dicke von etwa 5 nm gebildet wurde.
  • Beispiel 3 zeigt einen Fall, bei dem die Ladungseinfangschicht ähnlich Beispiel 1 gebildet wird.
  • Beispiel 4 ist ein Fall, bei dem die Bildung der Si3N4-Schicht nach dem Bilden der Silicium-Nanokristalle Si NC weggelassen wird, wenn die zweite Hybrideinfangschicht gebildet wird.
  • Beispiel 5 zeigt einen Fall, bei dem die Ladungseinfangschicht ähnlich zu Beispiel 2 gebildet wird.
  • Das Vergleichsbeispiel zeigt eine Ladungseinfangschicht, die aus einer Si3N4-Schicht mit einer Dicke von etwa 7 nm gebildet ist.
  • In den jeweiligen Beispielen 1 bis 5 und dem Vergleichsbeispiel wurde eine Al2O3-Schicht mit einer Dicke von etwa 20 nm auf der Ladungseinfangschicht gebildet und dann bei einer Temperatur von etwa 1050°C während etwa 2 min getempert, um eine Blockierisolationsschicht zu bilden, und eine TaN-Schicht von etwa 20 nm wurde darauf gebildet, um eine Steuergateelektrode zu bilden. In jedem Fall wies die Gatestapelstruktur eine Abmessung von 1 μm sowohl in der Länge als auch in der Breite auf.
  • Um das Ergebnis von 5 zu erhalten, wurde ein Ladungsverlust von ΔVth jeweils für zwei Fälle einer Gatestapelstruktur vor und nach einem Betrieb von 1200 Zyklen gemessen. Der Fall des Betriebs von 1200 Zyklen wurde bei einer Temperatur von 200°C während 2 Stunden vor der Messung gehärtet.
  • Wie in 5 beschrieben, wurden in den Beispielen 1 bis 5 mit einer Gatestapelstruktur für das Flash-Speicherbauelement konsistent mit einer Ausführungsform der Erfindung die filmförmige Einfangschicht, die aus der Si3N4-Schicht gebildet ist, und die Hybrideinfangschicht, die eine Mehrzahl von Nano-Punkten beinhaltet, die aus den Silicium-Nanokristallen bestehen, die von der Einfangschicht umgeben sind und eine Bandlückenenergie bei einem niedrigeren Niveaus als jenem der Si3N4-Schicht aufweisen, als die Ladungseinfangschicht gebildet, und dadurch wurde ein Ladungsverlust beträchtlich verringert. Wenn speziell die Beispiele 1, 2, 3 und 5 mit dem Beispiel 4 verglichen werden, kann der Ladungsverlust in dem Fall effektiver verhindert werden, in dem die Si3N4- Schicht auf der zweiten Hybrideinfangschicht gebildet wurde, als in jenem, bei dem die Si3N4-Schicht weggelassen wurde. Wenn außerdem die Beispiele 1 und 3 miteinander verglichen werden und die Beispiele 2 und 5 miteinander verglichen werden, ging vor dem Anwenden von Hochtemperaturspeicher(HTS)-Charakteristika keine Ladung verloren, wenn die Dicke der Tunnelisolationsschicht im Fall der gleichen Bedingungen wie bei der Ladungseinfangschicht vergrößert wurde. Des Weiteren war die Ladungseinfangschicht in den Beispielen 1 bis 5 bei einer niedrigeren Betriebsspannung als jener des Vergleichsbeispiels betreibbar.
  • 6 stellt Ergebnisse der Bestimmung der HTS-Charakteristika und elektrischen Feldcharakteristika während des Programmierens/Löschens dar, das auf die Ladungseinfangschicht der Gatestapelstrukturen des Flash-Speicherbauelements angewendet wurde, das gemäß Ausführungsformen der Erfindung ausgelegt und hergestellt wurde. In 6 war die Ladungseinfangschicht von Beispiel 6 ähnlich jener von Beispiel 1 mit der Ausnahme, dass die Si3N4-Schicht, welche die erste Hybrideinfangschicht bildet, mit einer Dicke von etwa 5 nm gebildet wurde und das Bilden der die zweite Hybrideinfangschicht bildenden Silicium-Nanopunkte nicht ausgeführt wurde.
  • Beispiel 7 war ähnlich zu Beispiel 1, das Bilden der Silicium-Nanopunkte wird jedoch weggelassen, und die Si3N4-Schicht, welche die erste Hybrideinfangschicht bildet, wurde mit einer Dicke von etwa 5 nm gebildet.
  • Beispiel 8 war ähnlich zu Beispiel 1, die Si3N4-Schicht, welche die erste Hybrideinfangschicht bildet, wird jedoch mit einer Dicke von etwa 5 nm gebildet. In den jeweiligen Beispielen 6, 7 und 8 wurde die SiO2-Schicht mit einer Dicke von etwa 4 nm als Tunnelisolationsschicht gebildet.
  • Beispiel 9 ist ähnlich zu Beispiel 8, mit der Ausnahme, dass die SiO2-Schicht mit einer Dicke von etwa 4,5 nm als Tunnelisolationsschicht gebildet wurde.
  • Aus den Auswertungsergebnissen von 6 ist ersichtlich, dass die HTS-Charakteristika und die elektrische Feldcharakteristik während Programmier-/Löschvorgängen ausgezeichnet waren, wenn zwei Hybrideinfangschichten in der Ladungseinfangschicht gebildet wurden, wie in Beispiel 8. Außerdem gab es in Beispiel 9 mit der Ladungseinfangschicht unter den gleichen Bedingungen wie bei der Ladungseinfangschicht von Beispiel 8 keinen Ladungsverlust während des Löschens, wenn die Dicke der Tunnelisolationsschicht um etwa 4,5 nm erhöht wurde.
  • Ein Flash-Speicherbauelement gemäß einer Ausführungsform der Erfindung beinhaltet eine Hybrideinfangschicht als Ladungseinfangschicht. Die Hybrideinfangschicht kann eine filmförmige erste Einfangschicht, die aus einem ersten Material mit einer Bandlückenenergie auf einem ersten Niveau gebildet ist, und eine Mehrzahl von Nano-Punkten beinhalten, die um einen vorgegebenen Abstand unter einem Zustand voneinander separiert sind, in dem sie teilweise von der ersten Einfangschicht umgeben sind, und die aus einem zweiten Material mit einer Bandlückenenergie gebildet sind, die niedriger als das erste Niveau ist. Daher sind die Nano-Punkte mit der Bandlückenenergie, die niedriger als jene der ersten Einfangschicht ist, benachbart zu der Tunnelisolationsschicht in Flash-Speicherbauelementen gemäß Ausführungsformen der Erfindung gebildet, so dass Ladung auf einer niedrigen Einfangebene eingefangen werden kann, um Ladungsrückhaltecharakteristika zu verbessern. Außerdem werden Ladungseinfangstellen innerhalb der Ladungseinfangschicht erhöht, um die Zuverlässigkeit des Flash-Speicherbauelements zu verbessern. Des Weiteren wird die Ladungseinfangdichte für die Ladungseinfangschicht verbessert, um eine Ladungsspeicherkapazität zu erhöhen, und Mehrebenenzellen werden leichter hergestellt.

Claims (29)

  1. Flash-Speicherbauelement mit – einer Tunnelisolationsschicht (120) auf einem Halbleitersubstrat (102), – einer Ladungseinfangschicht (130) auf der Tunnelisolationsschicht, – einer Blockierisolationsschicht (160) auf der Ladungseinfangschicht und – einer Steuergateelektrode (170) auf der Blockierisolationsschicht, wobei die Ladungseinfangschicht beinhaltet: – wenigstens eine Hybrideinfangschicht (132, 134) mit einer ersten Einfangschicht (142), die aus einem ersten Material mit einer ersten Bandlückenenergie gebildet ist, und – eine Mehrzahl von Nano-Punkten (144), die voneinander separiert sind, so dass der jeweilige Nano-Punkt wenigstens teilweise von der ersten Einfangschicht umgeben ist, wobei die Mehrzahl von Nano-Punkten aus einem zweiten Material mit einer zweiten Bandlückenenergie gebildet ist, die niedriger als die erste Bandlückenenergie ist.
  2. Flash-Speicherbauelement nach Anspruch 1, wobei die wenigstens eine Hybrideinfangschicht die Tunnelisolationsschicht kontaktiert und die Nano-Punkte in der ersten Hybrideinfangschicht vollständig von dem ersten Material und der Tunnelisolationsschicht umgeben sind.
  3. Flash-Speicherbauelement nach Anspruch 1, wobei – die wenigstens eine Hybrideinfangschicht eine erste Hybrideinfangschicht (132), welche die Tunnelisolationsschicht kontak tiert, und eine zweite Hybrideinfangschicht (134) auf der ersten Hybrideinfangschicht beinhaltet und – die in der ersten Hybrideinfangschicht ausgebildeten Nano-Punkte vollständig von der ersten Einfangschicht der ersten Hybrideinfangschicht beziehungsweise von der Tunnelschicht umgeben sind und/oder die in der zweiten Hybrideinfangschicht ausgebildeten Nano-Punkte vollständig von der ersten Einfangschicht der ersten beziehungsweise zweiten Hybrideinfangschicht umgeben sind.
  4. Flash-Speicherbauelement nach einem der Ansprüche 1 bis 3, wobei die Mehrzahl von Nano-Punkten in der Hybrideinfangschicht eine Mehrzahl von ersten Nano-Punkten beinhaltet, die in der gleichen horizontalen Ebene innerhalb der umgebenden ersten Einfangschicht angeordnet sind.
  5. Flash-Speicherbauelement nach einem der Ansprüche 1 bis 4, wobei die erste Einfangschicht in der Hybrideinfangschicht aus wenigstens einem Material gebildet ist, das aus der Gruppe ausgewählt ist, die aus Si3N4, HfSiO, HfAlO, SRN und SiON besteht.
  6. Flash-Speicherbauelement nach einem der Ansprüche 1 bis 5, wobei die Mehrzahl von Nano-Punkten in der Hybrideinfangschicht aus einem Halbleitermaterial, einem Metall oder einer Metalllegierung gebildet ist.
  7. Flash-Speicherbauelement nach Anspruch 6, wobei die Mehrzahl von Nano-Punkten in der Hybrideinfangschicht aus wenigstens einem Material gebildet ist, das aus der Gruppe ausgewählt ist, die aus Si, Ge, SiGe, W, WN, TaN, Co und Pt besteht.
  8. Flash-Speicherbauelement nach Anspruch 6 oder 7, wobei wenigstens einer der Mehrzahl von Nano-Punkten eine nitrierte Oberfläche beinhaltet.
  9. Flash-Speicherbauelement nach einem der Ansprüche 1 bis 8, das des Weiteren eine zusätzliche Einfangschicht beinhaltet, die aus einem Material gebildet ist, das identisch zu jenem der ersten Einfangschicht ist, und wenigstens einen Teil der wenigstens einen Hybrideinfangschicht bedeckt.
  10. Flash-Speicherbauelement nach Anspruch 9, wobei die zweite Einfangschicht zwischen die erste Hybrideinfangschicht und die zweite Hybrideinfangschicht eingefügt ist.
  11. Flash-Speicherbauelement nach einem der Ansprüche 1 bis 10, das des Weiteren eine zusätzliche Einfangschicht beinhaltet, die aus einem Material gebildet ist, das identisch zu jenem der ersten Einfangschicht ist und zwischen die Hybrideinfangschicht und die Blockierisolationsschicht eingefügt ist.
  12. Flash-Speicherbauelement nach einem der Ansprüche 1 bis 11, das des Weiteren eine zusätzliche Einfangschicht beinhaltet, die aus einem Material gebildet ist, das identisch zu jenem der ersten Einfangschicht ist und zwischen die Tunnelisolationsschicht und die Hybrideinfangschicht eingefügt ist.
  13. Flash-Speicherbauelement nach einem der Ansprüche 1 bis 12, wobei die Tunnelisolationsschicht aus wenigstens einem Material gebildet ist, das aus der Gruppe ausgewählt ist, die aus SiO2, SiON, HfO2, HfSiON und ZrO2 besteht.
  14. Flash-Speicherbauelement nach einem der Ansprüche 1 bis 13, wobei die Blockierisolationsschicht aus wenigstens einem Material gebildet ist, das aus der Gruppe ausgewählt ist, die aus Al2O3, SiO2, HfO2, ZrO2, LaO, LaAlO, LaHfO und HfAlO besteht.
  15. Flash-Speicherbauelement nach einem der Ansprüche 1 bis 14, wobei die Steuergateelektrode aus wenigstens einem Material gebildet ist, das aus der Gruppe ausgewählt ist, die aus TaN, TiN, W, WN, HfN und Wolframsilicid besteht.
  16. Verfahren zur Herstellung eines Flash-Speicherbauelements, das die folgenden Schritte umfasst: – Bilden einer Tunnelisolationsschicht (120) auf einem Halbleitersubstrat (102), – Bilden einer Ladungseinfangschicht (130) auf der Tunnelisolationsschicht, – Bilden einer Blockierisolationsschicht (160) auf der Ladungseinfangschicht und – Bilden einer Steuergateelektrode (170) auf der Blockierisolationsschicht, wobei das Bilden der Ladungseinfangschicht umfasst: – Bilden wenigstens einer Hybrideinfangschicht (132, 134) auf der Tunnelisolationsschicht, wobei die Hybrideinfangschicht eine erste Einfangschicht (142), die aus einem ersten Material mit einer ersten Bandlückenenergie gebildet wird, und eine Mehrzahl von Nano-Punkten (144) beinhaltet, die voneinander derart separiert sind, dass jeder Nano-Punkt wenigstens teilweise von der ersten Einfangschicht umgeben ist, wobei die Mehrzahl von Nano-Punkten aus einem zweiten Material mit einer zweiten Bandlückenenergie gebildet wird, die niedriger als die erste Bandlückenenergie ist.
  17. Verfahren nach Anspruch 16, wobei die Mehrzahl von Nano-Punkten aus einem Halbleitermaterial, einem Metall oder einer Metalllegierung gebildet wird.
  18. Verfahren nach Anspruch 17, wobei die Mehrzahl von Nano-Punkten aus wenigstens einem Material gebildet wird, das aus der Gruppe ausgewählt ist, die aus Si, Ge, SiGe, W, WN, TaN, Co und Pt besteht.
  19. Verfahren nach einem der Ansprüche 16 bis 18, wobei das Bilden der Ladungseinfangschicht das Aufbringen des ersten Materials auf einer Mehrzahl von ersten Nano-Punkten beinhaltet, die auf einer gleichen horizontalen Ebene auf der Tunnelisolationsschicht angeordnet sind, um die erste Einfangschicht zu bilden, welche die ersten Nano-Punkte umgibt.
  20. Verfahren nach Anspruch 19, wobei das Bilden der ersten Nano-Punkte umfasst: – Bilden einer Mehrzahl von Nano-Punkt-Kristallkeimen, die voneinander separiert sind, auf der Tunnelisolationsschicht und – Wachsenlassen der Nano-Punkt-Kristallkeime, um die ersten Nano-Punkte, die voneinander separiert sind, auf der Tunnelisolationsschicht zu bilden.
  21. Verfahren nach Anspruch 20, das des Weiteren ein Nitrieren der Oberflächen der ersten Nano-Punkte nach dem Bilden der ersten Nano-Punkte umfasst.
  22. Verfahren nach einem der Ansprüche 16 bis 21, wobei – das Bilden der wenigstens einen Hybrideinfangschicht das Bilden einer ersten Hybrideinfangschicht (132) beinhaltet, welche die Tunnelisolationsschicht kontaktiert, und – das Bilden der Ladungseinfangschicht des Weiteren das Bilden der ersten Hybrideinfangschicht auf der Tunnelisolationsschicht und das Bilden einer zweiten Einfangschicht aus dem ersten Material auf der ersten Hybrideinfangschicht umfasst.
  23. Verfahren nach einem der Ansprüche 16 bis 22, wobei das Bilden der wenigstens einen Hybrideinfangschicht das Bilden einer ersten Hybrideinfangschicht (132), die den Tunnelisolationsfilm kontaktiert, und einer zweiten Hybrideinfangschicht (134) beinhaltet, die auf der ersten Hybrideinfangschicht gebildet wird, um eine Oberseite derselben zu kontaktieren.
  24. Verfahren nach einem der Ansprüche 16 bis 22, wobei – das Bilden der wenigstens einen Hybrideinfangschicht des Weiteren das Bilden einer ersten Hybrideinfangschicht (132), um die Tunnelisolationsschicht zu kontaktieren, und einer zweiten Hybrideinfangschicht (134) auf der ersten Hybrideinfangschicht umfasst und – das Bilden der Ladungseinfangschicht des Weiteren das Bilden einer zweiten Einfangschicht aus einem Material umfasst, das identisch zu jenem ist, das die erste Einfangschicht auf der ersten Hybridschicht bildet, bevor die zweite Hybrideinfangschicht auf der zweiten Einfangschicht gebildet wird.
  25. Verfahren nach Anspruch 23 oder 24, wobei das Bilden der Ladungseinfangschicht des Weiteren das Bilden einer dritten Einfangschicht aus einem Material, das identisch zu jenem ist, das die erste Einfangschicht bildet, auf der zweiten Hybrideinfangschicht umfasst.
  26. Verfahren nach einem der Ansprüche 16 bis 25, wobei die erste Einfangschicht in der Hybrideinfangschicht aus wenigstens einem Material gebildet wird, das aus der Gruppe ausgewählt ist, die aus Si3N4, HfSiO, HfAlO, SRN (Si-reiches Nitrid) und SiON besteht.
  27. Verfahren nach einem der Ansprüche 16 bis 26, wobei die Tunnelisolationsschicht aus wenigstens einem Material gebildet wird, das aus der Gruppe ausgewählt ist, die aus SiO2, SiON, HfO2, HfSiO und ZrO2 besteht.
  28. Verfahren nach einem der Ansprüche 16 bis 27, wobei die Blockierisolationsschicht aus wenigstens einem Material gebildet wird, das aus der Gruppe ausgewählt ist, die aus Al2O3, SiO2, HfO2, ZrO2, LaO, LaAlO, LaHfO und HfAlO besteht.
  29. Verfahren nach einem der Ansprüche 16 bis 28, wobei die Steuergateelektrode aus wenigstens einem Material gebildet wird, das aus der Gruppe ausgewählt ist, die aus TaN, TiN, W, WN, HfN und Wolframsilicid besteht.
DE102008004290A 2007-01-11 2008-01-07 Flash-Speicherbauelement mit Ladungseinfangschicht und Verfahren zur Herstellung desselben Withdrawn DE102008004290A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020070003395A KR100843229B1 (ko) 2007-01-11 2007-01-11 하이브리드 구조의 전하 트랩막을 포함하는 플래쉬 메모리소자 및 그 제조 방법
KR10-2007-0003395 2007-01-11

Publications (1)

Publication Number Publication Date
DE102008004290A1 true DE102008004290A1 (de) 2008-08-07

Family

ID=39587501

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102008004290A Withdrawn DE102008004290A1 (de) 2007-01-11 2008-01-07 Flash-Speicherbauelement mit Ladungseinfangschicht und Verfahren zur Herstellung desselben

Country Status (4)

Country Link
US (1) US20080169501A1 (de)
KR (1) KR100843229B1 (de)
CN (1) CN101312216A (de)
DE (1) DE102008004290A1 (de)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100855993B1 (ko) * 2007-04-03 2008-09-02 삼성전자주식회사 전하 트랩 플래시 메모리 소자 및 그 제조방법
US7691751B2 (en) * 2007-10-26 2010-04-06 Spansion Llc Selective silicide formation using resist etchback
US9153594B2 (en) * 2008-01-09 2015-10-06 Faquir C. Jain Nonvolatile memory and three-state FETs using cladded quantum dot gate structure
US9331209B2 (en) * 2008-01-09 2016-05-03 Faquir C Jain Nonvolatile memory and three-state FETs using cladded quantum dot gate structure
JP5208537B2 (ja) * 2008-02-19 2013-06-12 株式会社東芝 不揮発性記憶素子
US8816424B2 (en) 2008-12-26 2014-08-26 SK Hynix Inc. Nonvolatile memory device
KR101060617B1 (ko) 2008-12-26 2011-08-31 주식회사 하이닉스반도체 비휘발성 메모리 소자 및 그 제조 방법
KR20110120661A (ko) * 2010-04-29 2011-11-04 주식회사 하이닉스반도체 비휘발성 메모리 장치 및 그의 제조 방법
KR20130107001A (ko) * 2012-03-21 2013-10-01 엘지이노텍 주식회사 증착 장치
KR102210325B1 (ko) 2013-09-06 2021-02-01 삼성전자주식회사 Ｃｍｏｓ 소자 및 그 제조 방법
US10644016B2 (en) * 2014-10-30 2020-05-05 Cypress Semiconductor Corporation Charge-trapping memory device
CN105552081B (zh) * 2016-01-22 2018-12-04 清华大学 电荷捕获型存储器及其制备方法
CN110047916B (zh) * 2019-03-14 2021-02-02 南京大学 一种硅基电荷俘获型存储器件及制备方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6413819B1 (en) * 2000-06-16 2002-07-02 Motorola, Inc. Memory device and method for using prefabricated isolated storage elements
KR100973282B1 (ko) 2003-05-20 2010-07-30 삼성전자주식회사 나노 결정층을 구비하는 소노스 메모리 장치
JP5162075B2 (ja) 2004-01-08 2013-03-13 マクロニックス インターナショナル カンパニー リミテッド 不揮発性半導体メモリ及びその動作方法
JP2005332924A (ja) * 2004-05-19 2005-12-02 Sony Corp 不揮発性半導体メモリ装置
US7033956B1 (en) * 2004-11-01 2006-04-25 Promos Technologies, Inc. Semiconductor memory devices and methods for making the same
JP4247188B2 (ja) 2005-01-12 2009-04-02 株式会社東芝 不揮発性メモリ装置
US7612403B2 (en) * 2005-05-17 2009-11-03 Micron Technology, Inc. Low power non-volatile memory and gate stack
US7575978B2 (en) * 2005-08-04 2009-08-18 Micron Technology, Inc. Method for making conductive nanoparticle charge storage element
US7476927B2 (en) * 2005-08-24 2009-01-13 Micron Technology, Inc. Scalable multi-functional and multi-level nano-crystal non-volatile memory device
US7763511B2 (en) * 2006-12-29 2010-07-27 Intel Corporation Dielectric barrier for nanocrystals

Also Published As

Publication number Publication date
CN101312216A (zh) 2008-11-26
US20080169501A1 (en) 2008-07-17
KR100843229B1 (ko) 2008-07-02

Similar Documents

Publication Publication Date Title
DE102008004290A1 (de) Flash-Speicherbauelement mit Ladungseinfangschicht und Verfahren zur Herstellung desselben
DE112015006291B4 (de) Verfahren zur Bildung eines nichtflüchtigen Gatestapels eines Transistors in einer ersten Region und eines MOS-Transistors in einer zweiten Region eines Wafers durch einen zweistufigen Gateoxidationsprozess
DE112006000208B4 (de) Speicherbauelement mit trapezförmigen Bitleitungen und Verfahren zur Herstellung desselben, und Array von Speicherelementen
DE102004060690B4 (de) Transistor eines Halbleiterbauelements und Verfahren zur Herstellung desselben
DE102011053110B4 (de) Verfahren zum Ausbilden eines Speicherbauelements mit Auswahlgate
DE19749345C2 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE2934582C2 (de) Verfahren zum Herstellen eines nichtflüchtigen Speichers
DE10326805B4 (de) Herstellungsverfahren für nichtflüchtige Speicherzellen
DE102007016302A1 (de) Verfahren zum Herstellen eines Nanodraht-Transistors, Nanodraht-Transistor-Struktur und Nanodraht-Transistor-Feld
DE102007016303A1 (de) Integrierter Schaltkreis, Zelle, Zellenanordnung, Verfahren zum Herstellen eines integrierten Schaltkreises, Verfahren zum Herstellen einer Zelle, Speichermodul
DE102006005547A1 (de) Nichtflüchtiger Halbleiterspeicher und Verfahren zum Herstellen desselben
DE19527682A1 (de) EEPROM Flashzelle sowie Verfahren zu deren Herstellung
DE19747776A1 (de) Halbleiterspeicher und Verfahren zu dessen Herstellung
DE102005001291A1 (de) Charge-trapping-Speicherbauelement und Herstellungsverfahren
DE112017006252T5 (de) Split-Gate-Flashzelle, die auf ausgeschnittenem Substrat geformt ist
DE102012215988A1 (de) CET und GATE-Leckstromverringerung in Metall-GATE-Elektrodenstrukturen mit grossem ε durch Wärmebehandlung und nach Entfernung der Diffusionsschicht
DE102005008321B4 (de) Mittels Feldeffekt steuerbares Halbleiterspeicherelement mit verbessertem Einfangdielektrikum
DE112022004415T5 (de) Verfahren zur SONOS-Integration in einen HKMG-Ablauf
DE10262346B4 (de) Nicht-flüchtige Floating-Trap-Halbleiterspeichervorrichtung aufweisend eine Sperrisolationsschicht mit hoher Dielektrizitätskonstante
DE4410287C1 (de) Verfahren zur Herstellung einer nichtflüchtigen Halbleiterspeichereinrichtung
DE102008001263B4 (de) Integriertes Schaltungsbauelement sowie zugehöriges Herstellungsverfahren mit diskreten Haftstellen
EP1514304B1 (de) Verfahren zur herstellung einer nrom-speicherzellenanordnung
DE102005051492B4 (de) Nichtflüchtiges Speicherbauelement mit Ladungseinfangstruktur und Herstellungsverfahren
DE102005048197B3 (de) Halbleiterspeicherbauelement mit vergrabenen Bitleitungen und selbstjustierenden Bitleitungskontakten und dessen Herstellungsverfahren
DE102009011880B4 (de) Speichereinrichtung mit einer Hohes-k-Dielektrikum-Schicht und Verfahren zu deren Herstellung

Legal Events

Date Code Title Description
8139 Disposal/non-payment of the annual fee