JP4247188B2

JP4247188B2 - 不揮発性メモリ装置

Info

Publication number: JP4247188B2
Application number: JP2005005431A
Authority: JP
Inventors: 竜二大場
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2005-01-12
Filing date: 2005-01-12
Publication date: 2009-04-02
Anticipated expiration: 2025-01-12
Also published as: JP2006196601A

Description

本発明は、不揮発性メモリ装置に関する。

不揮発性メモリ装置として、クーロンブロッケイド効果を利用したものが提案されている（例えば、特許文献１参照）。しかしながら、特許文献１等に記載された従来の素子は、ＭＩＳトランジスタ構造を基本としたものであるため、例えば微細化にともなって短チャネル効果が生じる等の種々の問題があった。したがって、ＭＩＳトランジスタ構造を用いない新たなメモリ素子の開発が望まれている。
特開２００２−２８９７１０号公報

本発明は、従来にない新規な構造を有する不揮発性メモリ装置を提供することを目的としている。

本発明の第１の視点に係る不揮発性メモリ装置は、第１の導電部と、前記第１の導電部上に形成された第１のトンネル絶縁膜と、前記第１のトンネル絶縁膜上に部分的に形成され、クーロンブロッケイド条件を満たす導電性微粒子と、前記導電性微粒子の表面に形成された第２のトンネル絶縁膜と、前記第１のトンネル絶縁膜及び第２のトンネル絶縁膜上に形成されたトラップ絶縁膜と、前記トラップ絶縁膜上に形成された第２の導電部と、を有するメモリ素子を備えたことを特徴とする。

本発明の第２の視点に係る不揮発性メモリ装置は、第１の導電部と、前記第１の導電部上に形成されたトラップ絶縁膜と、前記トラップ絶縁膜上に形成された第１のトンネル絶縁膜と、前記第１のトンネル絶縁膜上に部分的に形成され、クーロンブロッケイド条件を満たす導電性微粒子と、前記導電性微粒子の表面に形成された第２のトンネル絶縁膜と、前記第１のトンネル絶縁膜及び第２のトンネル絶縁膜上に形成された第２の導電部と、を有するメモリ素子を備えたことを特徴とする。

本発明の第３の視点に係る不揮発性メモリ装置は、第１の導電部と、前記第１の導電部上に形成された第１のトンネル絶縁膜と、前記第１のトンネル絶縁膜上に部分的に形成され、クーロンブロッケイド条件を満たす第１の導電性微粒子と、前記第１の導電性微粒子の表面に形成された第２のトンネル絶縁膜と、前記第１のトンネル絶縁膜及び第２のトンネル絶縁膜上に形成されたトラップ絶縁膜と、前記トラップ絶縁膜上に形成された第３のトンネル絶縁膜と、前記第３のトンネル絶縁膜上に部分的に形成され、クーロンブロッケイド条件を満たす第２の導電性微粒子と、前記第２の導電性微粒子の表面に形成された第４のトンネル絶縁膜と、前記第３のトンネル絶縁膜及び第４のトンネル絶縁膜上に形成された第２の導電部と、を有するメモリ素子を備えたことを特徴とする。

本発明によれば、従来にない新規な構造を有する、優れた不揮発性メモリ装置を提供することが可能となる。

以下、本発明の実施形態を図面を参照して説明する。

（実施形態１）
図１は、本発明の第１の実施形態に係る不揮発性メモリ装置の構成を模式的に示した断面図である。

導電部（例えば、配線や電極）１１上に、量子力学的に電子がトンネル可能なトンネル絶縁膜１２が形成されており、トンネル絶縁膜１２上に、粒径２ｎｍ程度の導電性微粒子１３が部分的に形成されている。この導電性微粒子１３は、クーロンブロッケイド条件を満たす（電子１個の充電エネルギーが熱揺らぎよりも大きいこと）ものである。導電性微粒子１３の表面には、量子力学的に電子がトンネル可能なトンネル絶縁膜１４が形成されており、導電性微粒子１３はこのトンネル絶縁膜１４によって覆われている。トンネル絶縁膜１２及びトンネル絶縁膜１４上には、多くのトラップ準位を有するトラップ絶縁膜１５が形成されており、トラップ絶縁膜１５上には、導電部（例えば、配線や電極）１６が形成されている。このような構成により、複数のメモリ素子１０を有する不揮発性メモリ装置が構成されている。

以下、図１に示した不揮発性メモリ装置の動作を図２を参照して説明する。

図２に示すように、トラップ絶縁膜１５には多くのトラップ５１が含まれているため、これらのトラップ５１を介したトラップ伝導によって、導電部１１及び導電部１６間に電流を流すことが可能である。また、導電性微粒子１３はクーロンブロッケイド条件を満たしているため、導電性微粒子１３内に電子は容易に進入することができない。したがって、導電部１１及び導電部１６間を流れる電流としては、図２の電流経路５２で示すように、導電性微粒子１３が形成されていない領域を流れる電流が主体となる。ここで、導電性微粒子１３近傍のトラップ５１ａに電子がトラップされている場合には、トラップ電子のクーロン力の影響により、電子がトラップされていない場合よりも電流値は減少する。したがって、導電性微粒子１３近傍のトラップ電子を情報電荷とし、導電部１１及び導電部１６間に適当な電圧を印加したときに、導電部１１及び導電部１６間に流れる電流の多少を検出することにより、図１に示した各メモリ素子１０を２端子メモリ素子として機能させることが可能である。また、導電性微粒子１３近傍のトラップ電子は、導電性微粒子１３のクーロンブロッケイドエネルギー（クーロンブロッケイド効果によるバリア）によって導電部１１から遮蔽されるため、トラップ５１ａに長時間保持され続ける。したがって、図１に示した各メモリ素子１０は、不揮発性メモリ素子として機能することが可能である。

書き込みを行う場合、すなわち導電性微粒子１３近傍のトラップへ電子をトラップさせる場合には、導電部１１に対して導電部１６にプラスの電圧を印加して、導電性微粒子１３のクーロンブロッケイドエネルギーよりも大きな電位差がトンネル絶縁膜１２に印加されるようにする。これにより、例えば図２の経路５３に示すように、トンネル絶縁膜１２及び１４を電子がトンネルし、高速書き込みが可能である。

消去を行う場合、すなわち導電性微粒子１３近傍のトラップから電子を引き出す場合には、導電部１１に対して導電部１６にマイナスの電圧を印加して、導電性微粒子１３のクーロンブロッケイドエネルギーよりも大きな電位差がトンネル絶縁膜１４に印加されるようにする。これにより、トンネル絶縁膜１２及び１４を電子がトンネルし、高速消去が可能である。

このように、本実施形態によれば、情報電荷（トラップ電子）の保持特性に優れるとともに、高速で書き込み及び消去動作を行うことが可能な不揮発性のメモリ素子を得ることができる。また、本メモリ素子は２端子素子であり、従来のＭＩＳトランジスタ構造を基本とした３端子素子ではないため、例えば微細化にともなって生じる短チャネル効果等の種々の問題を回避することが可能であり、微細なメモリ素子を得ることができる。さらに、１つのメモリ素子１０が１つの導電性微粒子１３を有していればメモリ動作を行うことが可能であり、この点においても微細化に適したものと言える。

次に、図３（ａ）〜図３（ｃ）を参照して、本実施形態に係る不揮発性メモリ装置の製造工程を説明する。

まず、図３（ａ）に示すように、不純物として高濃度のリン（Ｐ）を含んだＮ⁺ポリＳｉ配線（導電部）１１上に、厚さ１．５ｎｍのシリコン酸化膜（トンネル絶縁膜）１２を高速熱酸化（ＲＴＯ：Rapid thermal oxidation）によって形成する。

次に、図３（ｂ）に示すように、ＣＶＤにより、シリコン酸化膜１２上に平均粒径２．７ｎｍのＳｉ微粒子（導電性微粒子）１３を、面密度１×１０¹²ｃｍ^-2程度で形成する。この時の平均粒径及び面密度は、時間、圧力及び温度といったＣＶＤ条件や、ＣＶＤの回数によって調整可能である。続いて、高速熱酸化によって、Ｓｉ微粒子１３の表面に厚さ１．５ｎｍ程度のシリコン酸化膜（トンネル絶縁膜）１４を形成する。この時、ポリＳｉ配線１１表面はすでに酸化されているため、シリコン酸化膜１２の膜厚は短時間の高速熱酸化でほとんど変化しない。酸化後のＳｉ微粒子１３の平均粒径は２ｎｍ程度であり、電子１個の充電エネルギーが熱揺らぎよりも十分大きく、クーロンブロッケイド条件を満たしている。

次に、図３（ｃ）に示すように、ＬＰＣＶＤにより、シリコン（Ｓｉ）と窒素（Ｎ）の組成比がＳｉ：Ｎ＝９：１０となるようなＳｉリッチなシリコン窒化膜（トラップ絶縁膜）１５を、８ｎｍの膜厚で形成する。このように、化学量論組成を有する（化学量論比を満たす）シリコン窒化膜（Ｓｉ₃Ｎ₄）のシリコン組成比（Ｓｉ：Ｎ＝３：４）よりも高いシリコン組成比を有するシリコン窒化膜（Ｓｉ₉Ｎ₁₀）を形成することにより、トラップ準位の多いシリコン窒化膜を形成することができる。その後、ＣＶＤにより、厚さ１０ｎｍのリン（Ｐ）がドーピングされたＮ⁺ポリシリコン膜を堆積する。さらに、このＮ⁺ポリシリコン膜をパターニングして、上側配線（導電部）１６を形成する。

このようにして、導電性微粒子とそれを挟む二重トンネル接合を介して、絶縁膜中のトラップに電子を出し入れできる２端子不揮発性メモリ素子が形成される。

上述したように、導電部１１、トンネル絶縁膜１２、導電性微粒子１３、トンネル絶縁膜１４、トラップ絶縁膜１５及び導電部１６を、いずれもシリコン系の材料で形成することが可能である。そのため、シリコンＬＳＩの製造プロセスを容易に適用することが可能である。

なお、本実施形態では、導電部１１及び１６をＮ⁺ポリシリコンで形成しているが、Ｐ⁺ポリシリコンを用いてもよい。また、シリコン以外の半導体を用いてもよいし、金属等を用いてもよい。また、導電部１１と導電部１６とで、異なる導電材料を用いてもよい。また、本実施形態では、トンネル絶縁膜１２とトンネル絶縁膜１４の膜厚は同じであるが、異なっていてもよい。また、本実施形態では、トンネル絶縁膜１２及びトンネル絶縁膜１４にシリコン酸化膜を用いているが、シリコン酸化膜以外の絶縁膜を用いてもよい。また、本実施形態では、導電性微粒子１３にＳｉ微粒子を用いているが、他の半導体や導電体を用いてもよい。また、導電性微粒子１３は、ランダムに並んでいてもよいし、規則正しく並んでいてもよい。また、本実施形態では、トラップ絶縁膜１５にＳｉリッチな窒化膜を用いているが、シリコンリッチなシリコン酸化膜やシリコンリッチなシリコン酸窒化膜を用いてもよいし、その他のトラップの多い絶縁膜を用いてもよい。さらに、１つのメモリ素子１０には、少なくとも１つの導電性微粒子１３が形成されていればよい。

（実施形態２）
図４は、本発明の第２の実施形態に係る不揮発性メモリ装置の構成を模式的に示した断面図である。

導電部（例えば、配線や電極）２１上に、多くのトラップ準位を有するトラップ絶縁膜２２が形成されており、トラップ絶縁膜２２上には、量子力学的に電子がトンネル可能なトンネル絶縁膜２３が形成されている。トンネル絶縁膜２３上には、粒径２ｎｍ程度の導電性微粒子２４が部分的に形成されている。この導電性微粒子２４は、クーロンブロッケイド条件を満たす（電子１個の充電エネルギーが熱揺らぎよりも大きいこと）ものである。導電性微粒子２４の表面には、量子力学的に電子がトンネル可能なトンネル絶縁膜２５が形成されており、導電性微粒子２４はこのトンネル絶縁膜２５によって覆われている。トンネル絶縁膜２３及びトンネル絶縁膜２５上には、導電部（例えば、配線や電極）２６が形成されている。このような構成により、複数のメモリ素子２０を有する不揮発性メモリ装置が構成されている。

図１に示した第１の実施形態の構成と図４に示した本実施形態の構成とを比較すればわかるように、本実施形態のメモリ素子は第１の実施形態のメモリ素子と基本的に同等の構成を有している。すなわち、図１では、下から順に、導電部１１、トンネル絶縁膜１２、導電性微粒子１３、トンネル絶縁膜１４、トラップ絶縁膜１５及び導電部１６という構成であり、図４では、上から順に、導電部２６、トンネル絶縁膜２５、導電性微粒子２４、トンネル絶縁膜２３、トラップ絶縁膜２２及び導電部２１という構成である。したがって、本実施形態のメモリ素子も第１の実施形態のメモリ素子と同様の動作を行うことが可能であり、同様の作用効果を奏することができる。

図５（ａ）〜図５（ｃ）は、本実施形態に係る不揮発性メモリ装置の製造工程を示した断面図である。

まず、図５（ａ）に示すように、不純物として高濃度のリン（Ｐ）を含んだＮ⁺ポリＳｉ配線（導電部）２１上に、ＬＰＣＶＤにより、シリコン（Ｓｉ）と窒素（Ｎ）の組成比がＳｉ：Ｎ＝９：１０となるようなＳｉリッチなシリコン窒化膜（トラップ絶縁膜）２２を、８ｎｍの膜厚で形成する。このように、化学量論組成を有する（化学量論比を満たす）シリコン窒化膜（Ｓｉ₃Ｎ₄）のシリコン組成比（Ｓｉ：Ｎ＝３：４）よりも高いシリコン組成比を有するシリコン窒化膜（Ｓｉ₉Ｎ₁₀）を形成することにより、トラップ準位の多いシリコン窒化膜を形成することができる。

次に、図５（ｂ）に示すように、厚さ１．５ｎｍのシリコン酸化膜（トンネル絶縁膜）２３を活性雰囲気中の高速熱酸化（ＲＴＯ：Rapid thermal oxidation）によって形成する。続いて、ＣＶＤにより、シリコン酸化膜２３上に平均粒径２．７ｎｍのＳｉ微粒子（導電性微粒子）２４を、面密度１×１０¹²ｃｍ^-2程度で形成する。この時の平均粒径及び面密度は、時間、圧力及び温度といったＣＶＤ条件や、ＣＶＤの回数によって調整可能である。続いて、高速熱酸化によって、Ｓｉ微粒子２４の表面に厚さ１．５ｎｍ程度のシリコン酸化膜（トンネル絶縁膜）２５を形成する。この時、シリコン窒化膜２２表面のシリコン酸化膜２３の膜厚は短時間の高速熱酸化でほとんど変化しない。酸化後のＳｉ微粒子２４の平均粒径は２ｎｍ程度であり、電子１個の充電エネルギーが熱揺らぎよりも十分大きく、クーロンブロッケイド条件を満たしている。

次に、図５（ｃ）に示すように、ＣＶＤにより、厚さ１０ｎｍのリン（Ｐ）がドーピングされたＮ⁺ポリシリコン膜を堆積する。さらに、このＮ⁺ポリシリコン膜をパターニングして、上側配線（導電部）２６を形成する。

本実施形態においても、第１の実施形態と同様、各構成要素をいずれもシリコン系の材料で形成することが可能であり、シリコンＬＳＩの製造プロセスを容易に適用することが可能である。

なお、本実施形態においても、第１の実施形態の最後に述べたような種々の変更が可能であることは言うまでもない。

（実施形態３）
図６（ａ）〜図６（ｃ）は、本実施形態に係る不揮発性メモリ装置の製造工程を示した断面図である。なお、途中の工程までは、図３に示した第１の実施形態の工程と同様であるため、図３の構成要素に対応する構成要素には同一の参照符号を付し、詳細な説明は省略する。

まず、図６（ａ）に示すように、第１の実施形態と同様にして、Ｎ⁺ポリＳｉ配線（導電部）１１、シリコン酸化膜（トンネル絶縁膜）１２、Ｓｉ微粒子（導電性微粒子）１３、シリコン酸化膜（トンネル絶縁膜）１４及びシリコン窒化膜（トラップ絶縁膜）１５を形成する。

次に、図６（ｂ）に示すように、シリコン窒化膜１５上に、厚さ１．５ｎｍのシリコン酸化膜（トンネル絶縁膜）３１を活性雰囲気中の高速熱酸化（ＲＴＯ：Rapid thermal oxidation）によって形成する。続いて、ＣＶＤにより、シリコン酸化膜３１上に平均粒径２．７ｎｍのＳｉ微粒子（導電性微粒子）３２を、面密度１×１０¹²ｃｍ^-2程度で形成する。この時の平均粒径及び面密度は、時間、圧力及び温度といったＣＶＤ条件や、ＣＶＤの回数によって調整可能である。続いて、高速熱酸化によって、Ｓｉ微粒子３２の表面に厚さ１．５ｎｍ程度のシリコン酸化膜（トンネル絶縁膜）３３を形成する。この時、シリコン窒化膜１５表面のシリコン酸化膜３１の膜厚は短時間の高速熱酸化でほとんど変化しない。酸化後のＳｉ微粒子３２の平均粒径は２ｎｍ程度であり、電子１個の充電エネルギーが熱揺らぎよりも十分大きく、クーロンブロッケイド条件を満たしている。

次に、図６（ｃ）に示すように、ＣＶＤにより、厚さ１０ｎｍのリン（Ｐ）がドーピングされたＮ⁺ポリシリコン膜を堆積する。さらに、このＮ⁺ポリシリコン膜をパターニングして、上側配線（導電部）３４を形成する。このようにして、複数のメモリ素子３０を有する不揮発性メモリ装置が形成される。

図６（ｃ）からわかるように、本実施形態のメモリ素子は、第１の実施形態のメモリ素子と第２の実施形態のメモリ素子とを組み合わせたような構成を有している。したがって、本実施形態のメモリ素子も、第１の実施形態のメモリ素子及び第２の実施形態のメモリ素子と同様の動作を行うことが可能であり、同様の作用効果を奏することができる。

また、本実施形態においても、第１及び第２の実施形態と同様、各構成要素をいずれもシリコン系の材料で形成することが可能であり、シリコンＬＳＩの製造プロセスを容易に適用することが可能である。

また、本実施形態のメモリ素子では、導電部１１側にはトンネル絶縁膜１２及び１４に挟まれた導電性微粒子１３が形成され、導電部３４側にはトンネル絶縁膜３１及び３３に挟まれた導電性微粒子３２が形成されている。したがって、導電性微粒子１３近傍のトラップ電子の有無と、導電性微粒子３２近傍のトラップ電子の有無に応じて記憶を行うことが可能な、多値（４値）メモリを構成することが可能である。

なお、本実施形態においても、第１の実施形態の最後に述べたような種々の変更が可能であることは言うまでもない。特に、トンネル絶縁膜の膜厚を異ならせることにより、導電性微粒子１３近傍のトラップ電子の出し入れと、導電性微粒子３２近傍のトラップ電子の出し入れとを差別化しやすくなるため、多値メモリを構成しやすくなる。また、導電性微粒子１３の粒径と導電性微粒子３２の粒径を互いに異ならせることによっても、導電性微粒子１３近傍のトラップ電子の出し入れと、導電性微粒子３２近傍のトラップ電子の出し入れとを差別化しやすくなるため、多値メモリを構成しやすくなる。また、導電性微粒子１３及び導電性微粒子３２を規則正しく並べて、導電性微粒子１３の配置と導電性微粒子３２の配置との間に相関を持たせることにより、動作の制御性を向上させることが可能である。

なお、上述した第１〜３の実施形態では、隣接するメモリ素子（第１の実施形態ではメモリ素子１０、第２の実施形態ではメモリ素子２０、第３の実施形態ではメモリ素子３０）間の領域にトラップ絶縁膜（第１の実施形態ではトラップ絶縁膜１５、第２の実施形態ではトラップ絶縁膜２２、第３の実施形態ではトラップ絶縁膜１５）が形成されているが、図７、図８及び図９に示すように、隣接するメモリ素子間のトラップ絶縁膜を除去するようにしてもよい。例えば、上側の導電部をパターニングして除去する際に、トラップ絶縁膜も除去すればよい。このように、隣接するメモリ素子間のトラップ絶縁膜を除去し、上側導電部のパターンと下側導電部のパターンがオーバーラップする領域に選択的にトラップ絶縁膜を設けることにより、メモリ素子間のトラップ絶縁膜中の電流経路がなくなるので、メモリ素子間のクロストークを抑制することが可能である。

また、上述した第１〜３の実施形態では、導電性微粒子が互いに離間して形成されているが、例えば図１０に示すように、導電性微粒子が重なり合っている領域があっても、上側導電部と下側導電部との間に電流経路が確保されていればよい。なお、図１０のような導電性微粒子が重なり合う状況は、導電性微粒子を形成する際にＣＶＤを繰り返し行ったような場合に生じる。

以下に、上述した不揮発性メモリ装置の望ましい条件について説明する。

導電性微粒子の粒径は、クーロンブロッケイド条件を満たしている必要がある。クーロンブロッケイド条件を満たすとは、電子１個の静電エネルギー（クーロンブロッケイドエネルギー：素電荷をｑ、導電性微粒子の容量をＣdotとして、ｑ/２Ｃdotで与えられる）が室温での熱揺らぎ２６ｍｅＶ程度よりも大きいことである。粒径１５ｎｍ程度のＳｉ微結晶では、Ｃdotが３ａＦ程度であり、クーロンブロッケイドエネルギーΔＥは、ΔＥ＝ｑ/２Ｃdot＝２６ｍｅＶ程度であり、室温での熱エネルギー２６ｍｅＶとほぼ等しくなる。粒径が小さくなるほどクーロンブロッケイドエネルギーは大きくなるので、粒径の上限は１５ｎｍ程度であることが望ましい。また、粒径の下限は、Ｓｉの原子間距離０．３ｎｍ程度であることが望ましい。

導電性微粒子の面密度の望ましい範囲について説明する。本実施形態のメモリ素子のメモリ効果は、情報電荷（トラップ電子）のクーロン力によって電流経路（例えば図２の電流経路５２）のキャリアが退けられて電流が減ることで生じる。十分なメモリ効果を得るためには、導電性微粒子近傍のトラップ電子が、電流経路に対してある程度の近さで存在しなければならない。シリコン中でのクーロンスクリーニング距離は、典型的には１０ｎｍである。したがって、導電性微粒子間の平均距離が２０ｎｍ以下となるような面密度で導電性微粒子が分布していないと、電流経路からの距離が１０ｎｍ以下の領域に導電性微粒子が存在しない可能性が大きくなる。したがって、２．５×１０¹¹ｃｍ^-2（つまり、１微粒子／２０ｎｍスクエア）が、導電性微粒子の面密度の望ましい下限である。また、導電性微粒子間に隙間がなければ電流経路ができないので、導電性微粒子間に隙間ができるようにするため、導電性微粒子の平均粒径をＤとして、Ｄ^-2が導電性微粒子の面密度の望ましい上限である。

トンネル絶縁膜の膜厚は、電子が直接トンネル可能な膜厚の上限以下であることが望ましい。直接トンネル可能膜厚の上限は、シリコン酸化膜では３ｎｍである。したがって、トンネル絶縁膜としてシリコン酸化膜を用いた場合には、トンネル絶縁膜の膜厚の上限は３ｎｍ程度である。また、下限は１原子層の厚さ０．３ｎｍ程度である。シリコン酸化膜以外の絶縁膜では、シリコン酸化膜の膜厚範囲（０．３ｎｍ以上３ｎｍ以下）におけるシリコン酸化膜のトンネル抵抗範囲と同等のトンネル抵抗範囲となるような膜厚範囲であることが望ましい。

トラップ絶縁膜の厚さは、Ｓｉ微粒子近傍のトラップ電子が、トラップから導電部に直接トンネルしないような厚さであることが望ましい。すなわち、電子が直接トンネル可能な膜厚の上限以上であることが望ましい。トラップリッチなシリコン酸化膜の場合は、３ｎｍよりも厚いことが望ましい。シリコン窒化膜の場合は、膜厚３ｎｍのシリコン酸化膜（バリア高３．１ｅＶ）と同等のトンネル抵抗となるような膜厚であることが望ましい。すなわち、シリコン窒化膜のバリア高は２ｅＶであることから、シリコン窒化膜の膜厚は３．７ｎｍ以上であることが望ましい。その他の絶縁膜を用いた場合、複数の絶縁膜の積層構造を用いた場合、或いは連続的に組成が変化する絶縁膜を用いた場合にも、バリア高３．１ｅＶで膜厚３ｎｍのシリコン酸化膜と同等のトンネル抵抗となるような膜厚が、望ましい膜厚の下限である。また、互いに隣接するメモリ素子間のクロストークを抑制する観点から、トラップ絶縁膜の膜厚は、互いに隣接するメモリ素子間の間隔（距離）よりも小さいことが望ましい。

トラップ絶縁膜中のトラップの体積密度の望ましい範囲は以下の通りである。すでに述べたように、本実施形態のメモリ素子のメモリ効果は、情報電荷（トラップ電子）のクーロン力によって電流経路（例えば図２の電流経路５２）のキャリアが退けられて電流が減ることで生じる。したがって、典型的なクーロンスクリーニング距離１０ｎｍよりも近い範囲内にトラップが存在する確率が大きくなるような体積密度であることが望ましい。したがって、１トラップ／１０ｎｍ³以上、すなわちトラップ準位の体積密度は、１０¹⁸ｃｍ^-3以上であることが望ましい。

また、トラップ間伝導による電流経路が形成されるためには、直接トンネル可能膜厚の範囲内に、少なくとも２つのトラップが存在する確率が高くなければならない。したがって、トラップ絶縁膜のトラップ準位の体積密度は、直接トンネル可能膜厚の上限をＴとして、Ｔ^-3以上であることが望ましい。例えば、トラップ絶縁膜としてシリコン酸化膜を用いた場合には、（３ｎｍ）^-3＝３．７×１０¹⁹ｃｍ^-3以上、トラップ絶縁膜としてシリコン窒化膜を用いた場合には、（３．７ｎｍ）^-3＝２×１０¹⁹ｃｍ^-3以上であることが望ましい。また、トラップ準位の体積密度の上限は、原子間結合の体積密度１０²³ｃｍ^-3程度である。

以上、本発明の実施形態を説明したが、本発明は上記実施形態に限定されるものではなく、その趣旨を逸脱しない範囲内において種々変形して実施することが可能である。さらに、上記実施形態には種々の段階の発明が含まれており、開示された構成要件を適宜組み合わせることによって種々の発明が抽出され得る。例えば、開示された構成要件からいくつかの構成要件が削除されても、所定の効果が得られるものであれば発明として抽出され得る。

本発明の第１の実施形態に係る不揮発性メモリ装置の構成を模式的に示した断面図である。本発明の第１の実施形態に係る不揮発性メモリ装置の動作を説明するための図である。本発明の第１の実施形態に係る不揮発性メモリ装置の製造工程を模式的に示した断面図である。本発明の第２の実施形態に係る不揮発性メモリ装置の構成を模式的に示した断面図である。本発明の第２の実施形態に係る不揮発性メモリ装置の製造工程を模式的に示した断面図である。本発明の第３の実施形態に係る不揮発性メモリ装置の製造工程を模式的に示した断面図である。本発明の第１の実施形態に係る不揮発性メモリ装置の変更例を模式的に示した断面図である。本発明の第２の実施形態に係る不揮発性メモリ装置の変更例を模式的に示した断面図である。本発明の第３の実施形態に係る不揮発性メモリ装置の変更例を模式的に示した断面図である。本発明の第１の実施形態に係る不揮発性メモリ装置の変更例を模式的に示した断面図である。

符号の説明

１１、１６、２１、２６、３４…導電部
１２、１４、２３、２５、３１、３３…トンネル絶縁膜
１３、２４、３２…導電性微粒子
１５、２２…トラップ絶縁膜

Claims

電極又は配線である第１の導電部と、
前記第１の導電部上に形成された第１のトンネル絶縁膜と、
前記第１のトンネル絶縁膜上に部分的に形成され、クーロンブロッケイド条件を満たす導電性微粒子と、
前記導電性微粒子の表面に形成された第２のトンネル絶縁膜と、
前記第１のトンネル絶縁膜及び第２のトンネル絶縁膜上に形成されたトラップ絶縁膜と、
前記トラップ絶縁膜上に形成された電極又は配線である第２の導電部と、
を有するメモリ素子を備えたことを特徴とする不揮発性メモリ装置。
電極又は配線である第１の導電部と、
前記第１の導電部上に形成されたトラップ絶縁膜と、
前記トラップ絶縁膜上に形成された第１のトンネル絶縁膜と、
前記第１のトンネル絶縁膜上に部分的に形成され、クーロンブロッケイド条件を満たす導電性微粒子と、
前記導電性微粒子の表面に形成された第２のトンネル絶縁膜と、
前記第１のトンネル絶縁膜及び第２のトンネル絶縁膜上に形成された電極又は配線である第２の導電部と、
を有するメモリ素子を備えたことを特徴とする不揮発性メモリ装置。
電極又は配線である第１の導電部と、
前記第１の導電部上に形成された第１のトンネル絶縁膜と、
前記第１のトンネル絶縁膜上に部分的に形成され、クーロンブロッケイド条件を満たす第１の導電性微粒子と、
前記第１の導電性微粒子の表面に形成された第２のトンネル絶縁膜と、
前記第１のトンネル絶縁膜及び第２のトンネル絶縁膜上に形成されたトラップ絶縁膜と、
前記トラップ絶縁膜上に形成された第３のトンネル絶縁膜と、
前記第３のトンネル絶縁膜上に部分的に形成され、クーロンブロッケイド条件を満たす第２の導電性微粒子と、
前記第２の導電性微粒子の表面に形成された第４のトンネル絶縁膜と、
前記第３のトンネル絶縁膜及び第４のトンネル絶縁膜上に形成された電極又は配線である第２の導電部と、
を有するメモリ素子を備えたことを特徴とする不揮発性メモリ装置。
前記トラップ絶縁膜は、前記第１の導電部のパターンと前記第２の導電部のパターンがオーバーラップする領域に選択的に形成されている
ことを特徴とする請求項１乃至３のいずれかに記載の不揮発性メモリ装置。
前記トラップ絶縁膜は、化学量論比を満たすシリコン窒化膜のシリコン組成比よりも高いシリコン組成比を有するシリコン窒化膜、化学量論比を満たすシリコン酸化膜のシリコン組成比よりも高いシリコン組成比を有するシリコン酸化膜、又は化学量論比を満たすシリコン酸窒化膜のシリコン組成比よりも高いシリコン組成比を有するシリコン酸窒化膜で形成されている
ことを特徴とする請求項１乃至３のいずれかに記載の不揮発性メモリ装置。
前記トラップ絶縁膜のトラップ準位の密度は、１０¹⁸ｃｍ^-3以上である
ことを特徴とする請求項１乃至３のいずれかに記載の不揮発性メモリ装置。
前記トラップ絶縁膜のトラップ準位の密度は、前記トラップ絶縁膜の直接トンネル可能膜厚の上限をＴとして、Ｔ^-3以上である
ことを特徴とする請求項１乃至３のいずれかに記載の不揮発性メモリ装置。
前記トラップ絶縁膜の膜厚は、直接トンネル可能膜厚の上限以上である
ことを特徴とする請求項１乃至３のいずれかに記載の不揮発性メモリ装置。
前記トラップ絶縁膜の膜厚は、互いに隣接するメモリ素子間の間隔よりも小さい
ことを特徴とする請求項１乃至３のいずれかに記載の不揮発性メモリ装置。
前記導電性微粒子の密度は、２．５×１０¹¹ｃｍ^-2以上である
ことを特徴とする請求項１又は２に記載の不揮発性メモリ装置。
前記第１のトンネル絶縁膜の膜厚は直接トンネル可能膜厚の上限以下であり、前記第２のトンネル絶縁膜の膜厚は直接トンネル可能膜厚の上限以下である
ことを特徴とする請求項１乃至３のいずれかに記載の不揮発性メモリ装置。