DE102009011880B4 - Speichereinrichtung mit einer Hohes-k-Dielektrikum-Schicht und Verfahren zu deren Herstellung - Google Patents

Speichereinrichtung mit einer Hohes-k-Dielektrikum-Schicht und Verfahren zu deren Herstellung Download PDF

Info

Publication number
DE102009011880B4
DE102009011880B4 DE102009011880.2A DE102009011880A DE102009011880B4 DE 102009011880 B4 DE102009011880 B4 DE 102009011880B4 DE 102009011880 A DE102009011880 A DE 102009011880A DE 102009011880 B4 DE102009011880 B4 DE 102009011880B4
Authority
DE
Germany
Prior art keywords
layer
dielectric
dielectric layer
memory device
over
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102009011880.2A
Other languages
English (en)
Other versions
DE102009011880A1 (de
Inventor
John Power
Danny Pak-Chum Shum
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102009011880A1 publication Critical patent/DE102009011880A1/de
Application granted granted Critical
Publication of DE102009011880B4 publication Critical patent/DE102009011880B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H01L29/42328—Gate electrodes for transistors with a floating gate with at least one additional gate other than the floating gate and the control gate, e.g. program gate, erase gate or select gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/4234—Gate electrodes for transistors with charge trapping gate insulator
    • H01L29/42344—Gate electrodes for transistors with charge trapping gate insulator with at least one additional gate, e.g. program gate, erase gate or select gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

Speichereinrichtung (1010), aufweisend:
• ein Substrat (210);
• einen Gate-Stapel (300), angeordnet über dem Substrat (210), wobei der Gate-Stapel (300) aufweist eine Ladungsspeicherschicht (230') und eine Hohes-k-Dielektrikum-Schicht;
• eine Vor-Abdeckschicht (320), angeordnet über einem Teil des Gate-Stapels (300), wobei Seitenwandflächen der Hohes-k-Dielektrikum-Schicht frei von der Vor-Abdeckschicht (320) sind; und
• eine Abdeckschicht (310), angeordnet über der Vor-Abdeckschicht (320) und über den Seitenwandflächen der Hohes-k-Dielektrikum-Schicht,
• wobei die Hohes-k-Dielektrikum-Schicht mindestens ein Element aus der folgenden Gruppe von Elementen aufweist: Hf, Al, Zr, Ta, La, Ti, Y, Pr, Gd.

Description

  • Die Erfindung betrifft eine Speichereinrichtung mit einer Hohes-k-Dielektrikum-Schicht und ein Verfahren zu deren Herstellung.
  • Halbleitereinrichtungen werden in vielen elektronischen Anwendungen und anderen Anwendungen eingesetzt. Halbleitereinrichtungen weisen integrierte Schaltkreise auf, die auf Halbleiterwafern gebildet werden mittels Aufbringens oder Abscheidens vieler Arten von Material-Dünnschichten auf den Halbleiterwafern, und durch Strukturieren der Material-Dünnschichten zum Bilden der integrierten Schaltkreise. Eine Art von Halbleitereinrichtung ist eine Speichereinrichtung, in welcher Daten üblicherweise gespeichert werden als eine logische „1“ oder als eine logische „0“. Eine Art von Speichereinrichtung ist eine Ladungsspeicher-Speichereinrichtung. Die Ladungsspeicher-Speichereinrichtung kann beispielsweise eine Floating Gate-Speichereinrichtung oder eine Ladungsfänger-Speichereinrichtung sein.
  • In US 2007/0 029 601 A1 ist eine Halbleiterspeichervorrichtung beschrieben, welche eine Zwischengate-Dielektrikum-Schicht aus einem hohes-K-dielektrischen Material aufweist, die zwischen einem Floating-Gate und einem Steuer-Gate angeordnet ist. Mit diesem Hohes-K-Dielektrikum kann die Speichervorrichtung mittels Fowler-Nordheim-Tunneling gelöscht werden.
  • In US 2008 / 0 090 350 A1 ist ein Verfahren zur Herstellung einer Halbleitervorrichtung beschrieben, bei dem ein Gate-Dielektrikum über dem Halbleiterkörper gebildet wird. Ein Floating-Gate ist über dem Gate-Dielektrikum gebildet, ein isolierender Bereich ist über dem Floating-Gate gebildet, und ein Steuer-Gate ist über dem isolierenden Bereich gebildet. Das Gate-Dielektrikum, das Floating-Gate, der isolierende Bereich und das Steuer-Gate bilden einen Gate-Stack.
  • In US 2006 / 0 054 943 A1 ist eine Speichervorrichtung beschrieben, welche ein Substrat mit Isolationsbereichen und aktiven Bereichen aufweist sowie einen Floating-Gate-Stapel. Der Floating-Gate-Stapel weist eine erste Hohes-k-dielektrische Schicht, eine Metallschicht und eine zweite Hohes-k-dielektrische Schicht auf.
  • In US 2008 / 0 116 507 A1 und US 2008 / 0 135 922 A1 ist jeweils eine nichtflüchte Speichervorrichtung sowie ein Herstellungsverfahren zum Herstellen dieser beschrieben. Dabei wird eine Tunnelbarriere verwendet, die Hohes-k-dielektrisches Material aufweisen kann.
  • In US 2006 / 0 145 254 A1 , US 2008 / 0 121 999 A1 , US 2008 / 0 124 880 A1 und US 2008 / 0 135 951 A1 sind jeweils Feldeffekttransistoren sowie Herstellungsverfahren zum Herstellen dieser beschrieben. Dabei kann die Gate-Isolierschicht der Feldeffekttransistoren ein Hohes-k-dielektrisches Material aufweisen.
  • In US 6 069 041 A ist ein Verfahren zur Herstellung einer nichtflüchtigen Halbleiterspeichervorrichtung beschrieben mittels Bildens einer Tunnel-Dielektrikum-Schicht, einer Floating-Gate-Elektrode, einer kapazitiven Zwischenschicht und einer Steuer-Gate-Elektrode. Dabei können Stickstoffatome in eine Grenzfläche zwischen der Floating-Gate-Elektrode und der kapazitiven Zwischenschicht bzw. zwischen der kapazitiven Zwischenschicht und der Steuer-Gate-Elektrode eingebracht werden.
  • In US 5 726 471 A ist ein Verfahren zur Verringerung der unerwünschten Elektronenverarmung durch Seitenwände eines Floating-Gates eines Floating-Gate-Transistors beschrieben.
  • Dabei wird eine abschirmende Schicht über der Gate-Seitenwand bereitgestellt und eine dielektrische Schicht auf der Abschirmschicht, wobei die dielektrische Schicht ein anderes Material als die Abschirmschicht aufweist.
  • Der Erfindung liegt das Problem zugrunde, Hohes-k-Material in einen Herstellungsprozess einer Speichereinrichtung auf einfache Weise zu integrieren unter Vermeidung einer Kontamination anderer Materialien einer herzustellenden Halbleitereinrichtung sowie der Einrichtungen zum Herstellen der Halbleitereinrichtungen.
  • Das Problem wird gelöst durch die Speichereinrichtungen sowie durch die Verfahren zum Herstellen einer Speichereinrichtung mit den Merkmalen gemäß den unabhängigen Patentansprüchen.
  • Beispielhafte Ausgestaltungen der Erfindung ergeben sich aus den abhängigen Ansprüchen.
  • Gemäß einem Ausführungsbeispiel wird eine Speichereinrichtung bereitgestellt, die aufweist: ein Substrat; einen Gate-Stapel, angeordnet über dem Substrat, wobei der Gate-Stapel aufweist eine Ladungsspeicherschicht und eine Hohes-k-Dielektrikum-Schicht; eine Vor-Abdeckschicht, angeordnet über einem Teil des Gate-Stapels, wobei Seitenwandflächen der Hohes-k-Dielektrikum-Schicht frei von der Vor-Abdeckschicht sind; und eine Abdeckschicht, angeordnet über der Vor-Abdeckschicht und über den Seitenwandflächen der Hohes-k-Dielektrikum-Schicht, wobei die Hohes-k-Dielektrikum-Schicht mindestens ein Element aus der folgenden Gruppe von Elementen aufweist: Hf, Al, Zr, Ta, La, Ti, Y, Pr, Gd.
  • Gemäß einem anderen Ausführungsbeispiel wird ein Verfahren zum Herstellen einer Speichereinrichtung bereitgestellt, wobei die Speichereinrichtung eine Ladungsspeicherschicht aufweist, wobei das Verfahren aufweist: Bereitstellen eines Substrats; Bilden eines Gate-Stapels über dem Substrat, wobei der Gate-Stapel aufweist die Ladungsspeicherschicht und eine Hohes-k-Dielektrikum-Schicht, wobei die Hohes-k-Dielektrikum-Schicht mindestens ein Element aus der folgenden Gruppe von Elementen aufweist: Hf, Al, Zr, Ta, La, Ti, Y, Pr, Gd; und Bilden einer Abdeckschicht über mindestens den freiliegenden Oberflächen der Hohes-k-Dielektrikum-Schicht, wobei die Abdeckschicht gebildet wird mittels eines Abscheideprozesses; und nach dem Bilden des Gate-Stapels und vor dem Abscheiden der Abdeckschicht, Unterziehen des Gate-Stapels einem thermischen Oxidationsprozess zum Aufwachsen einer Oxidschicht (320) über einem Teil des Gate-Stapels (300).
  • Gemäß einem anderen Ausführungsbeispiel wird ein Verfahren zum Herstellen einer Speichereinrichtung bereitgestellt, wobei das Verfahren aufweist: Bereitstellen eines Substrats; Bilden eines Gate-Stapels über dem Substrat, wobei der Gate-Stapel aufweist: eine erste dielektrische Schicht, eine Ladungsspeicherschicht, gebildet über der ersten dielektrischen Schicht, eine zweite dielektrische Schicht, gebildet über der Ladungsspeicherschicht, und eine Steuergate-Schicht, gebildet über der zweiten dielektrischen Schicht, wobei mindestens eine aus der ersten dielektrischen Schicht oder der zweiten dielektrischen Schicht aufweist ein Hohes-k-dielektrisches Material, wobei das Hohes-k-dielektrische Material mindestens ein Element aus der folgenden Gruppe von Elementen aufweist: Hf, Al, Zr, Ta, La, Ti, Y, Pr, Gd; Bilden einer Vor-Abdeckschicht über einem Teil des Gate-Stapels mittels eines Aufwachs-Prozesses derart, dass eine Oberfläche des Hohes-k-dielektrischen Materials frei von der Vor-Abdeckschicht ist; und, nach dem Bilden der Vor-Abdeckschicht Bilden einer Abdeckschicht über den Seitenwandflächen des Gate-Stapels, so dass zumindest das Hohes-k-dielektrische Material abgedeckt wird.
  • Ausführungsbeispiele der Erfindung sind in den Figuren dargestellt und werden im Folgenden näher erläutert.
  • Es zeigen
    • 1 einen Stapel von Schichten über einem Substrat gemäß einem Ausführungsbeispiel;
    • 2 einen Gate-Stapel gemäß einem Ausführungsbeispiel;
    • 3a einen Gate-Stapel gemäß einem Ausführungsbeispiel;
    • 3b einen Gate-Stapel gemäß einem Ausführungsbeispiel;
    • 3c einen Gate-Stapel gemäß einem Ausführungsbeispiel;
    • 4 das Bilden einer Abdeckschicht gemäß einem Ausführungsbeispiel;
    • 5 das Bilden von Source/Drain-Erweiterungsbereichen gemäß einem Ausführungsbeispiel;
    • 6 das Bilden von Seitenwand-Abstandshaltern gemäß einem Ausführungsbeispiel;
    • 7 das Bilden von Source/Drain-Bereichen gemäß einem Ausführungsbeispiel;
    • 8 eine Ausführungsform eines Gate-Stapels gemäß einem Ausführungsbeispiel;
    • 9 das Bilden einer Vor-Abdeckschicht gemäß einem Ausführungsbeispiel;
    • 10 das Bilden einer Abdeckschicht gemäß einem Ausführungsbeispiel;
    • 11 das Bilden von Source/Drain-Erweiterungsbereichen gemäß einem Ausführungsbeispiel;
    • 12 das Bilden von Seitenwand-Abstandshaltern gemäß einem Ausführungsbeispiel; und
    • 13 das Bilden von Source/Drain-Bereichen gemäß einem Ausführungsbeispiel.
  • Im Rahmen dieser Beschreibung werden die Begriffe „verbunden“, „angeschlossen“ sowie „gekoppelt“ verwendet zum Beschreiben sowohl einer direkten als auch einer indirekten Verbindung, eines direkten oder indirekten Anschlusses sowie einer direkten oder indirekten Kopplung. In den Figuren werden identische oder ähnliche Elemente mit identischen Bezugszeichen versehen, soweit dies zweckmäßig ist.
  • Die folgende detaillierte Beschreibung nimmt Bezug auf die beigefügten Zeichnungen, die zur Erläuterung spezifische Details und Ausführungsbeispiele zeigen, in denen die Erfindung praktiziert werden kann. Diese Ausführungsbeispiele werden in ausreichendem Detail beschrieben, so dass ein Fachmann in die Lage versetzt wird, die Erfindung zu praktizieren. Andere Ausführungsbeispiele können verwendet und strukturelle, logische und elektrische Veränderungen können durchgeführt werden, ohne den Bereich der Erfindung zu verlassen. Die verschiedenen Ausführungsbeispiele sind nicht notwendigerweise einander ausschließend, da einige Ausführungsbeispiele mit einem oder mehr anderen Ausführungsbeispielen kombiniert werden können, so dass neue Ausführungsbeispiele gebildet werden.
  • 1 bis 6 zeigen ein Ausführungsbeispiel zum Herstellen einer Halbleitereinrichtung. Bezugnehmend auf 1 wird ein Halbleitersubstrat 210 bereitgestellt. Das Substrat 210 kann eine beliebige Art von Substrat 210 sein. In einem Ausführungsbeispiel kann das Substrat 210 ein p-Typ-Substrat 210 sein. Jedoch kann im Allgemeinen in einem oder mehr Ausführungsbeispielen der Erfindung das Substrat 210 ein Silizium-Substrat 210 oder ein anderes geeignetes Substrat 210 sein. Das Substrat 210 kann beispielsweise ein Bulk-Einkristallines-Silizium-Substrat (oder eine darauf aufgewachsene Schicht oder eine auf andere Weise darin gebildete Schicht), eine Schicht aus (110)-Silizium auf einem (100)-Siliziumwafer, oder ein Silizium-auf-Isolator(Silicon-on-insulator, SOI)-Substrat sein. Das SOI-Substrat kann beispielsweise gebildet werden oder sein mittels eines SIMOX-Prozesses. Das SOI-Substrat kann beispielsweise gebildet werden oder sein mittels Wafer-Bondens. Das Substrat kann ein Silizium-auf-Saphir(Silicon-on-sapphire, SOS)-Substrat sein. Das Substrat 210 kann ein Germanium-auf-Isolator(Germanium-on-isolator, GeOI)-Substrat sein. Das Substrat 210 kann ein einziges Material oder mehrere Materialien wie beispielsweise Halbleitermaterialien aufweisen oder aus diesem/diesen bestehen. Das Substrat 210 kann ein einziges Material oder mehrere Materialien aufweisen oder aus diesen bestehen, wie beispielsweise Silizium-Germanium, Germanium, Germanium-Arsenid, Indium-Arsenid, Indium-Gallium-Arsenid, oder Indium-Antimonid.
  • Dann wird eine erste dielektrische Schicht 220 über dem Substrat 210 gebildet. In einem oder mehr Ausführungsbeispielen kann die erste dielektrische Schicht 220 ein Oxid aufweisen (wie beispielsweise Siliziumdioxid, SiO2) , ein Nitrid (wie beispielsweise Si3N4 oder SixNy) , ein Oxinitrid (wie beispielsweise Silizium-Oxinitrid, S-O-N oder SiOxNy), einen Oxid/Nitrid-Stapel (wie beispielsweise einen SiO2/SixNy-Stapel), einen Nitrid/Oxid-Stapel, einen Oxid/Nitrid/Oxid-Stapel (beispielsweise einen ONO-Stapel), oder Kombinationen derselben.
  • In einem oder mehr Ausführungsbeispielen kann die erste dielektrische Schicht 220 ein Hohes-k-dielektrisches Material aufweisen oder daraus bestehen. Ein Hohes-k-dielektrisches Material kann auch bezeichnet werden als ein Hohes-k-Material. In einem oder mehr Ausführungsbeispielen kann das Hohes-k-dielektrische Material eine Dielektrizitätskonstante von größer als 3,9 aufweisen. In einem oder mehr Ausführungsbeispielen kann das Hohes-k-dielektrische Material eine Dielektrizitätskonstante aufweisen, die größer ist als die Dielektrizitätskonstante von Siliziumdioxid. In einem oder mehr Ausführungsbeispielen kann das Hohes-k-Material aufweisen ein Hafnium-basiertes Material. In einem oder mehr Ausführungsbeispielen kann das Hohes-k-Material aufweisen ein oder mehr der Elemente Hf, Al, Si, Zr, O, N, Ta, La, Ti, Y, Pr, Gd, und Kombinationen derselben. Das Hohes-k-Material kann beispielsweise aufweisen HfSiON, HfSiO, HfO2, HfSiOx, HfAlOx, HfAlOxNy, HfSiAlOx, HfSiAlOxNy, Al2O3, ZrO2, ZrSiOx, Ta2O5, SrTiO3, La2O3, Y2O3, Gd2O3, Pr2O3, TiO2, ZrAlOx, ZrAlOxNy, SiAlOx, SiAlOxNy, ZrSiAlOx, ZrSiAlOxNy, oder Kombinationen derselben. In einem oder mehr Ausführungsbeispielen kann das Hohes-k-Material Al2O3 aufweisen. In einem oder mehr Ausführungsbeispielen kann die erste dielektrische Schicht 220 jedes andere dielektrische Material oder Hohes-k-dielektrische Material aufweisen. In einem oder mehr Ausführungsbeispielen kann die erste dielektrische Schicht 220 aufweisen einen Oxid/Hohes-k-Stapel wie beispielsweise einen SiO2/Al2O3-Stapel. In einem oder mehr Ausführungsbeispielen kann die erste dielektrische Schicht 220 einen Hohes-k/Oxid-Stapel aufweisen wie beispielsweise einen Al2O3/SiO2-Stapel.
  • In einem oder mehr Ausführungsbeispielen kann die erste dielektrische Schicht 220 eine Schichtdicke von mindestens 4 nm (nm: Nanometer) aufweisen. In einem oder mehr Ausführungsbeispielen kann die erste dielektrische Schicht 220 eine Schichtdicke von größer als ungefähr 6 nm aufweisen. In einem oder mehr Ausführungsbeispielen kann die erste dielektrische Schicht 220 eine Schichtdicke von mehr als ungefähr 8 nm aufweisen. In einem oder mehr Ausführungsbeispielen kann die erste dielektrische Schicht 220 eine Schichtdicke von weniger als ungefähr 15 nm aufweisen. In einem oder mehr Ausführungsbeispielen kann die erste dielektrische Schicht 220 eine Schichtdicke von weniger als ungefähr 12 nm aufweisen. In einem oder mehr Ausführungsbeispielen kann die erste dielektrische Schicht 220 eine einzige Materialschicht aufweisen oder daraus bestehen oder sie kann zwei oder mehr Materialschichten aufweisen. Die erste dielektrische Schicht 220 kann auf viele verschiedene Arten gebildet werden. Beispielsweise kann die erste dielektrische Schicht 220 mittels thermischer Oxidation gewachsen werden, sie kann mittels eines chemischen Abscheideverfahrens aus der Gasphase (chemical vapor deposition, CVD) abgeschieden werden, sie kann mittels eines Atomlagen-Abscheideverfahrens (atomic layer deposition, ALD) abgeschieden werden, sie kann mittels eines physikalischen Abscheideverfahrens aus der Gasphase (physical vapor deposition, PVD) abgeschieden werden, oder sie kann mittels eines Sprüh-Abscheideverfahrens aus der Gasphase (jet vapor deposition) abgeschieden werden. Somit kann die erste dielektrische Schicht 220 gebildet werden mittels eines Aufwachs-Prozesses oder mittels eines Abscheideprozesses. In einem oder mehr Ausführungsbeispielen kann die erste dielektrische Schicht 220 ein Oxid sein, gebildet mittels eines thermischen Oxidationsprozesses. In einem oder mehr Ausführungsbeispielen kann das Oxid Siliziumdioxid sein.
  • Ein Hohes-k-dielektrisches Material kann gebildet werden beispielsweise mittels eines Abscheideprozesses. Beispiele für Abscheideprozesse, welche eingesetzt werden können, schließen ein ein chemisches Abscheideverfahren aus der Gasphase (CVD), ein physikalisches Abscheideverfahren aus der Gasphase (PVD), ein Atomlagen-Abscheideverfahren (ALD), ein Molekularstrahl-Epitaxieverfahren (molecular beam epitaxy, MBE), oder andere Abscheideprozesse.
  • In einem oder mehr Ausführungsbeispielen kann die erste dielektrische Schicht 220 als eine Tunnel-Dielektrikum-Schicht dienen für eine Ladungsspeicher-Speichereinrichtung wie beispielsweise eine Floating Gate-Speichereinrichtung oder für eine Ladungsfänger-Speichereinrichtung.
  • Dann kann eine Ladungsspeicherschicht 230 über der ersten dielektrischen Schicht 220 gebildet werden. In einem oder mehr Ausführungsbeispielen kann die Ladungsspeicherschicht 230 jedes beliebige leitfähige Material aufweisen oder daraus bestehen. In einem oder mehr Ausführungsbeispielen kann die Ladungsspeicherschicht 230 beispielsweise ein Polysilizium-Material aufweisen oder daraus bestehen. Das Polysilizium kann dotiert sein mit einem n-Typ-Dotierstoff (wie beispielsweise Phosphor (P)) oder mit einem p-Typ-Dotierstoff (wie beispielsweise Bor (B)). Das Dotieren kann durchgeführt werden unter Verwendung eines Ionen-Implantationsprozesses. Das Dotieren kann alternativ durchgeführt werden in-situ.
  • In einem oder mehr Ausführungsbeispielen kann die Ladungsspeicherschicht 230 ein metallisches Material aufweisen wie beispielsweise ein reines Metall oder eine Metalllegierung. In einem oder mehr Ausführungsbeispielen kann die Ladungsspeicherschicht 230 ein elektrisch leitfähiges Material aufweisen oder daraus bestehen. In einem oder mehr Ausführungsbeispielen kann die Ladungsspeicherschicht 230 ein Halbleitermaterial aufweisen oder daraus bestehen. In einem oder mehr Ausführungsbeispielen kann die Ladungsspeicherschicht 230 ein dielektrisches Material aufweisen oder daraus bestehen. Das dielektrische Material kann beispielsweise ein Nitrid-Material sein wie beispielsweise ein Siliziumnitrid-Material. In einem oder mehr Ausführungsbeispielen kann die Ladungsspeicherschicht 230 ein Metall-Silizid oder ein Metall-Nitrid aufweisen oder daraus bestehen.
  • In einem oder mehr Ausführungsbeispielen kann die Ladungsspeicherschicht 230 aufweisen TiN, TiC, HfN, TaN, TaC, W, Al, Ru, RuTa, TaSiN, NiSix, CoSix, TiSix, Ir, Y, Pt, I, PtTi, Pd, Re, Rh, Boride von Ti, Boride von Hf, Boride von Zr, Phosphide von Ti, Phosphide von Hf, Phosphide von Zr, Antimonide von Ti, Antimonide von Hf, Antimonide von Zr, TiAlN, Mo, MoN, ZrSiN, ZrN, HfN, HfSiN, WN, Ni, Pr, VN, TiW, und/oder Kombinationen derselben.
  • In einem oder mehr Ausführungsbeispielen kann die Ladungsspeicherschicht 230 ein Nitrid-Material wie beispielsweise ein Siliziumnitrid-Material aufweisen oder daraus bestehen. In einem oder mehr Ausführungsbeispielen kann die Ladungsspeicherschicht 230 aufweisen ein Oxinitrid-Material oder daraus bestehen. In einem oder mehr Ausführungsbeispielen kann die Ladungsspeicherschicht 230 aufweisen ein nanokristallines Material oder daraus bestehen. In einem oder mehr Ausführungsbeispielen kann die Ladungsspeicherschicht 230 ein Hohes-k-dielektrisches Material aufweisen oder daraus bestehen.
  • In einem oder mehr Ausführungsbeispielen kann die Ladungsspeicherschicht 230 als eine Floating Gate-Schicht für ein Floating Gate einer Floating Gate-Speichereinrichtung dienen. Somit kann in einem oder mehr Ausführungsbeispielen die Ladungsspeicherschicht 230 gebildet werden oder sein aus jedem beliebigen Material, welches als ein Floating Gate einer Floating Gate-Speichereinrichtung dienen kann.
  • In einem oder mehr Ausführungsbeispielen kann das Floating Gate-Material aufweisen oder bestehen aus jedem beliebigen leitfähigen Material. In einem oder mehr Ausführungsbeispielen kann das Floating Gate-Material aufweisen oder bestehen aus beispielsweise einem Polysilizium-Material. Das Polysilizium kann dotiert sein oder werden mit einem n-Typ-Dotierstoff (wie beispielsweise Phosphor (P)) oder es kann dotiert sein mit einem p-Typ-Dotierstoff (wie beispielsweise Bor (B)). Das Dotieren kann durchgeführt werden unter Verwendung eines Ionen-Implantationsprozesses. Das Dotieren kann alternativ durchgeführt werden in-situ.
  • In einem oder mehr Ausführungsbeispielen kann das Floating Gate-Material ein metallisches Material wie beispielsweise ein reines Metall oder eine Metalllegierung aufweisen oder aus einem solchen bestehen. In einem oder mehr Ausführungsbeispielen kann das Floating Gate-Material aufweisen oder bestehen aus einem leitfähigen Material. In einem oder mehr Ausführungsbeispielen kann die Ladungsspeicherschicht 230 aufweisen oder bestehen aus einem Halbleitermaterial. In einem oder mehr Ausführungsbeispielen kann das Floating Gate-Material aufweisen oder bestehen aus einem dielektrischen Material. Das dielektrische Material kann beispielsweise ein Nitrid-Material sein wie beispielsweise ein Siliziumnitrid-Material. In einem oder mehr Ausführungsbeispielen kann das Floating Gate-Material aufweisen oder bestehen aus einem Metall-Silizid oder einem Metall-Nitrid.
  • In einem oder mehr Ausführungsbeispielen kann das Floating Gate-Material aufweisen oder bestehen aus TiN, TiC, HfN, TaN, TaC, TaN, W, Al, Ru, RuTa, TaSiN, NiSix, CoSix, TiSix, Ir, Y, Pt, I, PtTi, Pd, Re, Rh, Boriden von Ti, Boriden von Hf, Boriden von Zr, Phosphiden von Ti, Phosphiden von Hf, Phosphiden von Zr, Antimoniden von Ti, Antimoniden von Hf, Antimoniden von Zr, TiAlN, Mo, MoN, ZrSiN, ZrN, HfN, HfSiN, WN, Ni, Pr, VN, TiW, und/oder Kombinationen derselben.
  • Beispiele von Floating Gate-Materialien schließen ein, sind jedoch nicht beschränkt auf, leitfähige Materialien wie beispielsweise Polysilizium-Materialien. Beispiele von Polysilizium-Materialien schließen ein, sind jedoch nicht beschränkt auf, n-dotiertes Polysilizium-Material und p-dotiertes Polysilizium-Material.
  • In einem oder mehr Ausführungsbeispielen kann die Ladungsspeicherschicht 230 eine Ladungsfänger-Schicht sein. In diesem Fall kann die Ladungsspeicher-Speichereinrichtung eine Ladungsfänger-Speichereinrichtung sein. Ladungsträger oder Ladungen können gespeichert werden oder sein innerhalb von Fängerstellen („Traps“) des Ladungsfänger-Materials. In einem oder mehr Ausführungsbeispielen kann die Ladungsfängerschicht aufweisen oder bestehen aus einem Nitrid-Material wie beispielsweise einem Siliziumnitrid-Material. In einem oder mehr Ausführungsbeispielen kann die Ladungsfängerschicht aufweisen oder bestehen aus einer nanokristallinen Schicht. In einem oder mehr Ausführungsbeispielen kann die Ladungsfängerschicht aufweisen oder bestehen aus einem Hohes-k-dielektrischen Material.
  • Die Ladungsspeicherschicht 230 kann eine einzelne Schicht aufweisen oder aus einer solchen bestehen oder eine Mehrzahl von (beispielsweise übereinander) gestapelten Schichten (wie beispielsweise einer Polysiliziumschicht, angeordnet über einer Metallschicht). In einem oder mehr Ausführungsbeispielen kann die Schichtdicke der Ladungsspeicherschicht 230 ungefähr 300 Angstrom bis ungefähr 3000 Angstrom betragen, jedoch sind andere Schichtdicken ebenfalls möglich. Die Ladungsspeicherschicht 230 kann auf vielen unterschiedlichen Arten abgeschieden werden. Beispiele schließen ein ein chemisches Abscheideverfahren aus der Gasphase (CVD), ein physikalisches Abscheideverfahren aus der Gasphase (PVD), und ein Atomlagen-Abscheideverfahren (ALD).
  • Dann wird eine zweite dielektrische Schicht 240 über der Ladungsspeicherschicht 230 aufgebracht. In einem oder mehr Ausführungsbeispielen kann die zweite dielektrische Schicht 240 aufweisen oder bestehen aus einem Oxid (beispielsweise Siliziumdioxid (SiO2)), einem Nitrid (wie beispielsweise Si3N4 oder SixNy), einem Oxinitrid, wie beispielsweise einem Silizium-Oxinitrid (S-O-N oder SiOxNy), einen Oxid/Nitrid-Stapel wie beispielsweise einen SiO2/Si3N4-Stapel oder einen SiO2/SixNy-Stapel (wobei die Schichten in einer beliebigen Reihenfolge aufeinander aufgebracht sein können), einen Oxid/Nitrid/Oxid-Stapel (beispielsweise einen ONO-Stapel) oder Kombinationen derselben. Die zweite dielektrische Schicht 240 kann beispielsweise gebildet werden oder sein mittels eines Aufwachs-Prozesses oder mittels eines Abscheideprozesses.
  • In einem oder mehr Ausführungsbeispielen kann die zweite dielektrische Schicht 240 aufweisen oder bestehen aus einem Hohes-k-dielektrischen Material. In einem oder mehr Ausführungsbeispielen kann das Hohes-k-dielektrische Material eine Dielektrizitätskonstante aufweisen von größer als 3,9. In einem oder mehr Ausführungsbeispielen kann das Hohes-k-dielektrische Material eine Dielektrizitätskonstante aufweisen, die größer ist als die Dielektrizitätskonstante von Siliziumdioxid. In einem oder mehr Ausführungsbeispielen kann das Hohes-k-Material aufweisen oder bestehen aus einem Hafnium-basierten Material. In einem oder mehr Ausführungsbeispielen kann das Hohes-k-Material aufweisen oder bestehen aus einem oder mehr der Elemente Hf, Al, Si, Zr, O, N, Ta, La, Ti, Y, Pr, Gd, und Kombinationen derselben. In einem oder mehr Ausführungsbeispielen kann das Hohes-k-Material aufweisen oder bestehen aus HfSiON, HfSiO, HfO2, HfSiOx, HfAlOx, HfAlOxNy, HfSiAlOx, HfSiAlOxNy, Al2O3, ZrO2, ZrSiOx, Ta2O5, SrTiO3, La2O3, Y2O3, Gd2O3, Pr2O3, TiO2, ZrAlOx, ZrAlOxNy, SiAlOx, SiAlOxNy, ZrSiAlOx, ZrSiAlOxNy, oder Kombinationen derselben. In einem oder mehr Ausführungsbeispielen kann das Hohes-k-dielektrische Material Al2O3 aufweisen oder daraus bestehen. In einem oder mehr Ausführungsbeispielen kann die zweite dielektrische Schicht 240 aufweisen oder bestehen aus jedem beliebigen anderen dielektrischen Material oder jedem beliebigen anderen Hohes-k-dielektrischen Material.
  • In einem oder mehr Ausführungsbeispielen kann das erste dielektrische Material 220 aufweisen oder bestehen aus einem Hohes-k-dielektrischen Material. In einem oder mehr Ausführungsbeispielen kann die zweite dielektrische Schicht 240 aufweisen oder bestehen aus einem Hohes-k-dielektrischen Material. In einem oder mehr Ausführungsbeispielen kann die erste dielektrische Schicht 220 aufweisen oder bestehen aus einem ersten Hohes-k-dielektrischen Material und die zweite dielektrische Schicht 240 kann aufweisen oder bestehen aus einem zweiten Hohes-k-dielektrischen Material. In einem oder mehr Ausführungsbeispielen kann das erste Hohes-k-dielektrische Material dasselbe sein wie das zweite Hohes-k-dielektrische Material. In einem oder mehr Ausführungsbeispielen kann das erste Hohes-k-dielektrische Material unterschiedlich sein von dem zweiten Hohes-k-dielektrischen Material.
  • In einem oder mehr Ausführungsbeispielen kann die zweite dielektrische Schicht 240 eine Schichtdicke von mindestens 4 nm (nm: Nanometer) aufweisen. In einem oder mehr Ausführungsbeispielen kann die zweite dielektrische Schicht 240 eine Schichtdicke von größer als ungefähr 6 nm aufweisen. In einem oder mehr Ausführungsbeispielen kann die zweite dielektrische Schicht 240 eine Schichtdicke von größer als ungefähr 8nm aufweisen. In einem oder mehr Ausführungsbeispielen kann die zweite dielektrische Schicht 240 eine Schichtdicke von weniger als ungefähr 20 nm aufweisen. In einem oder mehr Ausführungsbeispielen kann die zweite dielektrische Schicht 240 eine Schichtdicke von weniger als ungefähr 12 nm aufweisen. In einem oder mehr Ausführungsbeispielen kann die zweite dielektrische Schicht 240 aufweisen oder bestehen aus einer einzigen Materialschicht oder sie kann aufweisen oder bestehen aus zwei oder mehr Materialschichten.
  • Die zweite dielektrische Schicht 240 kann auf viele unterschiedliche Arten gebildet werden. Beispielsweise kann die zweite dielektrische Schicht 240 mittels eines thermischen Aufwachs-Prozesses aufgewachsen werden (wie beispielsweise mittels einer thermischen Oxidation), sie kann abgeschieden werden mittels eines chemischen Abscheideverfahrens aus der Gasphase (chemical vapor deposition, CVD), mittels eines Atomlagen-Abscheideverfahrens (ALD), mittels eines physikalischen Abscheideverfahrens aus der Gasphase (PVD) oder mittels eines Düsen-Abscheideverfahrens (jet vapor deposition). Somit kann die zweite dielektrische Schicht 240 mittels eines Aufwachs-Prozesses oder mittels eines Abscheideprozesses gebildet werden.
  • Ein Hohes-k-Material kann beispielsweise mittels eines Abscheideprozesses gebildet werden. Beispiele von Abscheideprozessen, welche eingesetzt werden können, schließen ein ein chemisches Abscheideverfahren aus der Gasphase (CVD), ein physikalisches Abscheideverfahren aus der Gasphase (PVD), ein Atomlagen-Abscheideverfahren (ALD), ein Molekularstrahl-Epitaxieverfahren (molecular beam epitaxy, MBE), ein metallorganisches chemisches Abscheideverfahren aus der Gasphase (metal-organic chemical vapor deposition, MOCVD) oder andere Abscheideprozesse.
  • In einem oder mehr Ausführungsbeispielen kann die zweite dielektrische Schicht 240 als eine Zwischen-Gate-Dielektrikum-Schicht dienen zwischen einem Floating Gate und einem Steuergate einer Floating Gate-Speichereinrichtung. In einem oder mehr Ausführungsbeispielen können das Floating Gate und das Steuergate beide aus einem Polysilizium-Material gebildet werden oder sein. Das Polysilizium-Material kann n-dotiert oder p-dotiert sein. In diesem Fall kann die zweite dielektrische Schicht 240 auch bezeichnet werden als ein Zwischen-Poly-Dielektrikum-Material.
  • Es ist anzumerken, dass die Verwendung eines Hohes-k-Material als eine Zwischen-Gate-Dielektrikum-Schicht (oder als eine Zwischen-Poly-Dielektrikum-Schicht) in einer Floating Gate-Speicherzelle vorteilhaft sein kann, da die größere Dielektrizitätskonstante zu einer stärkeren kapazitiven Kopplung zwischen dem Steuergate und dem Floating Gate führen kann. Dies kann zu einer Reduktion in der für den Betrieb der Einrichtung benötigten Energie führen.
  • Das zweite dielektrische Material 240 kann auch verwendet werden zwischen der Ladungsfängerschicht und der Steuergate-Schicht einer Ladungsfänger-Einrichtung. Das zweite dielektrische Material 240 kann als ein Blockier-Dielektrikum dienen zum Blockieren der Übertragung von Ladungen zu und von der Ladungsspeicherschicht 230. In gleicher Weise kann auch die Verwendung eines Hohes-k-Materials in einer Ladungsfänger-Einrichtung zwischen einem Steuergate und einer Ladungsfängerschicht 230 ebenfalls vorteilhaft sein.
  • Dann wird eine Steuergate-Schicht 250 über der zweiten dielektrischen Schicht 240 gebildet. In einem oder mehr Ausführungsbeispielen kann die Steuergate-Schicht 250 aufweisen oder bestehen aus jedem beliebigen leitfähigen Material. In einem oder mehr Ausführungsbeispielen kann die Steuergate-Schicht 250 aufweisen oder bestehen aus beispielsweise einem Polysilizium-Material. In einem oder mehr Ausführungsbeispielen kann das Polysilizium dotiert sein oder werden mit einem n-Typ-Dotierstoff (wie beispielsweise Phosphor (P)). In einem oder mehr Ausführungsbeispielen kann das Polysilizium dotiert sein oder werden mit einem p-Typ-Dotierstoff (wie beispielsweise Bor (B)). Das Dotieren kann beispielsweise durchgeführt werden unter Verwendung eines Ionen-Implantationsprozesses. Zumindest ein Teil der Dotierung kann durchgeführt werden während des Bildens der Source/Drain-Bereiche. Zumindest ein Teil des Dotierens kann erreicht oder durchgeführt werden während des Bildens der Source/Drain-Erweiterungen. In einem oder mehr Ausführungsbeispielen ist es ebenfalls möglich, dass das Dotieren in-situ erfolgt.
  • In einem oder mehr Ausführungsbeispielen kann die Steuergate-Schicht 250 aufweisen oder bestehen aus einem metallischen Material wie beispielsweise einem reinen Metall oder einer Metalllegierung. In einem oder mehr Ausführungsbeispielen kann die Steuergate-Schicht 250 aufweisen oder bestehen aus jedem beliebigen Material, welches geeignet ist als ein Steuergate für eine Floating Gate-Einrichtung. In einem oder mehr Ausführungsbeispielen kann die Steuergate-Schicht 250 aufweisen oder bestehen aus einem Metall-Silizid oder einem Metall-Nitrid. In einem oder mehr Ausführungsbeispielen kann die Steuergate-Schicht 250 aufweisen oder bestehen aus TiN, TiC, HfN, TaN, TaC, TaN, W, Al, Ru, RuTa, TaSin, NiSix, CoSix, TiSix, Ir, Y, Pt, I, PtTi, Pd, Re, Rh, Boriden, Phosphiden oder Antimoniden von Ti, Hf, oder Zr, TiAlN, Mo, MoN, ZrSiN, ZrN, HfN, HfSiN, WN, Ni, Pr, VN, TiW, andere Metalle und/oder Kombinationen derselben.
  • Die Steuergate-Schicht 250 kann aufweisen oder bestehen aus einer einzigen Schicht oder aus einer Mehrzahl von (beispielsweise übereinander) gestapelten Schichten (wie beispielsweise eine Polysilizium-Schicht, angeordnet über einer Metall-Schicht). In einem oder mehr Ausführungsbeispielen kann die Schichtdicke der Steuergate-Schicht 250 ungefähr 300 Angstrom bis ungefähr 3000 Angstrom betragen, obwohl andere Schichtdicken ebenfalls möglich sind. Die Steuergate-Schicht 250 kann auf viele verschiedene Arten aufgebracht oder abgeschieden werden. Beispiele schließen ein, sind jedoch nicht beschränkt auf, chemisches Abscheideverfahren aus der Gasphase (CVD), physikalisches Abscheideverfahren aus der Gasphase (PVD), und Atomlagen-Abscheideverfahren (ALD).
  • In einem oder mehr Ausführungsbeispielen kann die Steuergate-Schicht 250 als eine Steuergate-Schicht für das Steuergate einer Floating Gate-Speichereinrichtung dienen oder als ein Steuergate einer Ladungsfänger-Einrichtung. Somit kann in einem oder mehr Ausführungsbeispielen die Steuergate-Schicht 250 gebildet werden oder sein aus einem Material, welches als das Steuergate einer Floating Gate-Speichereinrichtung dienen kann oder als das Steuergate einer Ladungsfänger-Einrichtung.
  • Bezugnehmend auf 2 werden in einem nachfolgenden Prozessschritt die Schichten von 1 maskiert und geätzt, so dass ein Gate-Stapel 300 gebildet wird. Nach dem Strukturieren bildet ein verbleibender Teil der ersten dielektrischen Schicht 220 eine erste dielektrische Schicht 220' des Gate-Stapels 300. Die erste dielektrische Schicht 220' kann auch bezeichnet werden als das erste Gate-Dielektrikum 220' des Gate-Stapels 300. Es ist anzumerken, dass in einem oder mehr Ausführungsbeispielen die erste dielektrische Schicht 220, die in 1 gezeigt ist, nicht geätzt werden muss während des Bildens des Gate-Stapels 300 oder dass die erste dielektrische Schicht 220 nur teilweise geätzt wird während des Bildens des Gate-Stapels 300. Beispielsweise ist es möglich, dass die erste dielektrische Schicht 220 als eine Ätzstoppschicht während des Bildens des Gate-Stapels 300 dient. Dieses Ausführungsbeispiel ist in 3a und in 3b dargestellt. 3a zeigt eine Struktur, bei der nur die Schichten 250, 240 und 230 von 1 geätzt worden sind. Bezugnehmend auf 3b kann ein verbleibender Teil 220' der ersten dielektrischen Schicht 220 (beispielsweise ein verbleibender Teil 220', welcher unterhalb des Steuergates 250' liegt) noch immer als eine dielektrische Schicht 220' verstanden werden, die Teil ist des Gate-Stapels 300. In einem oder mehr Ausführungsbeispielen ist es ebenfalls möglich, dass die Schicht 220 von 1 nur teilweise geätzt wird. Dies ist in 3c dargestellt. Bezugnehmend auf 3c ist gezeigt, dass ein verbleibender Teil 220' der ersten dielektrischen Schicht 220 noch immer derart verstanden werden kann, dass er eine erste dielektrische Schicht 220' ist, die Teil ist des Gate-Stapels 300.
  • Bezugnehmend wiederum auf 2 bildet ein verbleibender Teil der Ladungsspeicherschicht 230 eine Ladungsspeicherschicht 230' des Gate-Stapels 300. Nach dem Strukturieren bildet ein verbleibender Teil der zweiten dielektrischen Schicht 240 eine zweite dielektrische Schicht 240' des Gate-Stapels 300.
  • Die zweite dielektrische Schicht 240' kann auch bezeichnet werden als ein zweites Gate-Dielektrikum 240' des Gate-Stapels 300.
  • Nach dem Strukturieren bildet ein verbleibender Teil der Steuergate-Schicht 250 eine Steuergate-Schicht 250' des Gate-Stapels 300. Die Steuergate-Schicht 250' kann auch bezeichnet werden als ein Steuergate 250' des Gate-Stapels 300.
  • In einem oder mehr Ausführungsbeispielen kann das Steuergate 250' als ein Steuergate für eine Speichereinrichtung dienen wie beispielsweise einer Ladungsspeicher-Speichereinrichtung. Die Ladungsspeicher-Speichereinrichtung kann beispielsweise eine Floating Gate-Speichereinrichtung sein oder eine Ladungsfänger-Speichereinrichtung.
  • Bezugnehmend auf 4 kann in einem nachfolgenden Prozessschritt eine Abdeckschicht 310 gebildet werden über der oberen Oberfläche und den Seitenwandflächen des Gate-Stapels 300, der in 2 gezeigt ist. Die Abdeckschicht 310 kann ebenfalls gebildet werden oder sein über der oberen Oberfläche des Substrats 210. Die Abdeckschicht 310 kann gebildet werden oder sein über den Seitenwandflächen der ersten Gate-Dielektrikum-Schicht 220'. Die Abdeckschicht 310 kann gebildet werden oder sein über den Seitenwandflächen der zweiten Gate-Dielektrikum-Schicht 240'. In einem oder mehr Ausführungsbeispielen kann die Abdeckschicht 310 gebildet werden oder sein auf den freigelegten Teilen von jeder beliebigen Hohes-k-Dielektrikum-Schicht des Gate-Stapels 300. Eine Hohes-k-Dielektrikum-Schicht wird auch bezeichnet als eine Hohes-k-Schicht. (Es ist anzumerken, dass in einem anderen Ausführungsbeispiel der Prozess fortgeführt werden kann von der in 3b gezeigten Struktur oder von der in 3c gezeigten Struktur).
  • In einem Ausführungsbeispiel kann die Abdeckschicht 310 aufweisen oder bestehen aus einem dielektrischen Material. In einem Ausführungsbeispiel kann das dielektrische Material ein Oxid-Material sein. Ein Beispiel des Oxid-Materials kann Siliziumdioxid sein oder SiO2. In einem anderen Ausführungsbeispiel kann die Abdeckschicht aufweisen oder bestehen aus einem Nitrid-Material. Das Nitrid-Material kann Siliziumnitrid sein. In einem anderen Ausführungsbeispiel kann die Abdeckschicht 310 aufweisen oder bestehen aus einem Oxinitrid-Material. Das Oxinitrid-Material kann beispielsweise Silizium-Oxinitrid sein. In einem Ausführungsbeispiel kann die Abdeckschicht 310 mittels eines Aufwachs-Prozesses gebildet werden oder sein. In einem anderen Ausführungsbeispiel kann die Abdeckschicht 320 gebildet werden oder sein mittels eines Abscheideprozesses. Als ein Beispiel kann die Abdeckschicht 310 gebildet werden oder sein mittels des Abscheidens eines Oxid-Materials, wie beispielsweise mittels Abscheidens von SiO2. In einem oder mehr Ausführungsbeispielen kann das Abscheiden der Abdeckschicht 310 ein konformes Abscheiden sein.
  • Das Abscheiden der Abdeckschicht 310 welches Siliziumdioxid oder einige andere Oxide aufweisen kann oder aus solchen bestehen kann, kann beispielsweise durchgeführt werden mittels Hohe-Temperatur-Oxidationstechnik (high-temperature-oxidation, HTO) oder Niedrige-Temperatur-Oxidationstechnik (low-temperature-oxidation, LTO) oder auf einer anderen Weise wie beispielsweise mittels Atomlagen-Abscheidung (ALD).
  • Nach dem Bilden der Abdeckschicht 310 kann die Abdeckschicht 310 einem Erhitzungsprozess unterzogen werden, welcher die Dichte des Materials der Abdeckschicht 310 erhöhen kann. Dies kann die Qualität der Abdeckschicht 310 verbessern.
  • Bezugnehmend auf das in 4 dargestellte Ausführungsbeispiel ist gezeigt, dass die Abdeckschicht 310 gebildet werden kann über den freiliegenden Seitenwandflächen der ersten dielektrischen Schicht 220' und/oder den freiliegenden Seitenwandflächen der Ladungsspeicherschicht 230' und/oder den freiliegenden Seitenwandflächen der zweiten dielektrischen Schicht 240' und/oder den freiliegenden Seitenwandflächen der Steuergate-Schicht 250'. Dies kann insbesondere nützlich sein, wenn entweder die erste dielektrische Schicht 210' und/oder die Ladungsspeicherschicht 230' und/oder die zweite dielektrische Schicht 240' und/oder die Steuergate-Schicht 250' ein Hohes-k-Material aufweist oder daraus besteht. Die Abdeckschicht 310, welche gebildet werden kann aus einem abgeschiedenen Oxid (wie beispielsweise einem abgeschiedenen Siliziumdioxid) kann helfen, das Hohes-k-Material während nachfolgender Prozesse zu schützen. Auch kann die Abdeckschicht 310 helfen, die Prozesseinrichtungen oder Werkzeuge vor Kontamination zu schützen. Um das Hohes-k-Material in einen herkömmlichen Prozess zu integrieren (wie beispielsweise einen herkömmlichen CMOS-Prozess oder einen herkömmlichen eingebetteter-Speicher-Prozess) als eine dielektrische Schicht zwischen einer Ladungsspeicherschicht und einer Steuergate-Schicht, ist darauf zu achten, dass eine Kontamination des eingeführten Prozess-Einrichtungsparks, anders ausgedrückt des Parks der Maschinen, die im Rahmen des Prozesses verwendet werden, vermieden wird. Im Allgemeinen können die Bestandteile eines Prozesses, die Hohes-k-Materialien verwenden, sich unterscheiden von denen eines Prozesses ohne Hohes-k-Materialien oder ohne einen Hohes-k-Prozess. Somit können die Hohes-k-Materialien als Kontaminationselemente betrachtet werden. Dies kann regelmäßige Kontaminationsüberprüfungen der Prozesseinrichtungen erfordern, die in Prozessschritten involviert sind, in denen Hohes-k-Materialien freigesetzt werden. Dies kann der Fall sein über eine große Anzahl von Prozessschritten hinweg von der Hohes-k-Materialabscheidung bis zu der Einkapselung nach dem Abstandshalter-Prozessieren (spacer processing). Dies verlangsamt die Prozesszykluszeiten erheblich. Während dieser Prozessschritte können die Hohes-k-Materialien selbst also freigesetzt werden in mehreren Prozessschritten (wie beispielsweise Nassätz-Schritten), welche aufgrund der unterschiedlichen chemischen Eigenschaften der Hohes-k-Materialien zu ungewolltem Ätzen von dem oder den Hohes-k-Materialien führen kann. Es ist möglich, dass die Abdeckschicht 310 helfen kann, solche Prozesseinrichtungskontamination und/oder solches ungewolltes Ätzen, wie es oben beschrieben worden ist, zu vermeiden.
  • Bezugnehmend auf 5 kann die Struktur nach dem Bilden der Abdeckschicht 310 einem Ionen-Implantationsprozess unterzogen werden zum Bilden von Source/Drain-Erweiterungsbereichen 410. In einem oder mehr Ausführungsbeispielen können die Source/Drain-Erweiterungsbereiche 410 beispielsweise leicht dotierte Drain(lightly doped drain, LDD)-Bereiche sein. In einem oder mehr Ausführungsbeispielen können die Source/Drain-Erweiterungsbereiche 410 beispielsweise mittelhoch-dotierte Drain(medium doped drain, MDD)-Bereiche sein.
  • In einem oder mehr Ausführungsbeispielen können die Source/Drain-Erweiterungsbereiche 410 n-Typ-Erweiterungsbereiche sein. In einem oder mehr Ausführungsbeispielen können die Source/Drain-Erweiterungsbereiche 410 p-Typ-Erweiterungsbereiche sein.
  • In einem oder mehr Ausführungsbeispielen kann während des Bildens der Erweiterungsbereiche 410 die Steuergate-Schicht 250' ebenfalls dotiert werden mit n-Typ-Dotierstoffen oder mit p-Typ-Dotierstoffen.
  • Bezugnehmend auf 6 können nach dem Bilden der Erweiterungsbereiche 410 Seitenwand-Abstandshalter (Seitenwand-Spacer) 420 über den Seitenwänden des Gate-Stapels 300 und über den Seitenwänden der Abdeckschicht 310 gebildet werden. In einem oder mehr Ausführungsbeispielen können die Seitenwand-Abstandshalter 420 beispielsweise ein dielektrisches Material enthalten. Beispiele von dielektrischen Materialien schließen ein, sind jedoch nicht beschränkt auf, Oxide, Nitride, Oxinitride und Mischungen derselben. Die Seitenwand-Abstandshalter 420 können beispielsweise gebildet werden mittels eines konformen Abscheidens eines dielektrischen Materials, gefolgt von einem anisotropen Ätzen des Materials.
  • In einem oder mehr Ausführungsbeispielen ist es ebenfalls möglich, dass die Seitenwand-Abstandshalter 420 ein Polysilizium-Material aufweisen. In einem Ausführungsbeispiel kann das Polysilizium-Material dotiert sein mit einem n-Typ-Material und/oder einem p-Typ-Material. In einem oder mehr Ausführungsbeispielen kann einer der Abstandshalter in einer nachfolgenden Prozessierung entfernt werden. In einem oder mehr Ausführungsbeispielen kann der verbleibende Abstandshalter ein Auswähl-Gate für eine Speichereinrichtung bilden.
  • Es ist anzumerken dass nach dem Bilden der Erweiterungsbereiche 410 (wie in 5 gezeigt), jedoch vor dem Bilden der Seitenwand-Abstandshalter 420 (wie in 6 gezeigt), optional ein chemisch-basierter Reinigungsschritt durchgeführt werden kann. Es ist anzumerken, dass die Abdeckschicht 310 die Seitenwände der zweiten dielektrischen Schicht 240 davor schützen kann, weggeätzt zu werden von der Chemikalie oder den Chemikalien, der oder die während eines solchen Reinigungsschrittes oder Spülschrittes verwendet wird oder werden. Dies kann nützlich sein, wenn die zweite dielektrische Schicht 240' ein Hohes-k-dielektrisches Material aufweist oder daraus besteht, welches besonders empfindlich ist hinsichtlich des chemischen Reinigungsmittels.
  • Bezugnehmend auf 7 kann nach dem Bilden der Seitenwand-Abstandshalter 420 ein anderer Ionen-Implantationsschritt durchgeführt werden zum Bilden der Source/Drain-Bereiche 430. In einem oder mehr Ausführungsbeispielen können die Source/Drain-Bereiche 430 gebildet werden als hoch-dotierte Drain(heavily doped drain, HDD)-Bereiche. Der Dotiertyp der Source/Drain-Bereiche 430 kann derselbe sein wie der Dotiertyp der Erweiterungsbereiche 410. Die Dotierstoff-Konzentration der Source/Drain-Bereiche 430 kann größer sein als die Dotierstoff-Konzentration der Erweiterungsbereiche 410. Die Tiefe der Source/Drain-Bereiche 430 kann größer sein als die Tiefe der Erweiterungsbereiche 410.
  • In einem oder mehr Ausführungsbeispielen kann während des Bildens der Source/Drain-Bereiche 430 auch die Steuergate-Schicht 250' mit n-Typ-Dotierstoffen oder p-Typ-Dotierstoffen dotiert werden.
  • In einem oder mehr Ausführungsbeispielen kann die Einrichtung 1010, welche in 7 gezeigt ist, nützlich sein als eine Speichereinrichtung, wie beispielsweise eine Ladungsspeicher-Speichereinrichtung. In einem oder mehr Ausführungsbeispielen kann die Ladungsspeicher-Speichereinrichtung eine Floating Gate-Speichereinrichtung sein. In diesem Fall kann die Ladungsspeicherschicht 230' eine Floating Gate-Schicht oder ein Floating Gate sein. Die Floating Gate-Schicht kann gebildet werden oder sein aus einem Polysilizium-Material wie beispielsweise einem dotierten Polysilizium (n-dotiert oder p-dotiert). Die Steuergate-Schicht 350' kann ebenfalls gebildet werden oder sein aus einem dotierten Polysilizium. Die erste dielektrische Schicht 220' kann gebildet werden oder sein aus einem Oxid, wie beispielsweise Siliziumdioxid (welches gebildet werden kann mittels eines Aufwachs-Prozesses). Die zweite dielektrische Schicht 240' kann gebildet werden oder sein aus einem Hohes-k-Material. Die Abdeckschicht 310 kann gebildet werden oder sein aus einem abgeschiedenen Oxid wie beispielsweise einem abgeschiedenen Siliziumdioxid. Natürlich können andere Materialien ersatzweise für die beschriebenen Materialien verwendet werden.
  • In einem oder mehr Ausführungsbeispielen kann die Ladungsspeicher-Speichereinrichtung 1010 eine Ladungsfänger-Speichereinrichtung sein. In diesem Fall kann die Ladungsspeicherschicht 230 eine Ladungsfängerschicht sein. Die Ladungsfängerschicht kann aufweisen oder bestehen aus einem Nitrid (wie beispielsweise Siliziumnitrid), einem Oxinitrid, einem nanokristallinen Material, und/oder einem Hohes-k-Material. Die erste dielektrische Schicht 220' kann ebenfalls ein Oxid sein (wie beispielsweise ein Siliziumdioxid), welches gebildet werden kann mittels eines Aufwachs-Prozesses. Die zweite dielektrische Schicht kann ein Hohes-k-Material aufweisen oder daraus bestehen, und die Steuergate-Schicht 250' kann dotiertes Polysilizium-Material aufweisen oder daraus bestehen. Die Abdeckschicht 310 kann gebildet werden aus einem abgeschiedenen Oxid (wie beispielsweise einem abgeschiedenen Siliziumdioxid). Natürlich können ersatzweise andere Materialien für die beschriebenen Materialien verwendet werden.
  • In einem oder mehr Ausführungsbeispielen kann die Ladungsspeicher-Speichereinrichtung 1010, die in 7 gezeigt ist, eine eigenständige (stand-alone) Speichereinrichtung sein. In einem oder mehr Ausführungsbeispielen kann die in 7 gezeigte Ladungsspeicher-Speichereinrichtung verwendet werden als eine eingebettete Speichereinrichtung in Kombination mit mindestens einer Logikeinrichtung auf demselbem Chip oder demselben Substrat. Somit kann derselbe Chip (oder dasselbe Substrat) aufweisen einen Speicherbereich (mit einer oder mehr Speichereinrichtungen) und einen Logikbereich (mit einer oder mehr Logikeinrichtungen). In einem oder mehr Ausführungsbeispielen kann derselbe Chip (oder dasselbe Substrat) eine Speichereinrichtung und eine Hohe-Spannung-Transistoreinrichtung aufweisen.
  • Wenn die Speichereinrichtung gebildet wird als eine eingebettete Speichereinrichtung in Kombination mit mindestens einer Logikeinrichtung, so kann die Abdeckschicht eine nützliche Rolle spielen. Bezugnehmend wiederum auf 5 ist es möglich, dass nach dem Bilden der Erweiterungsbereiche 410, jedoch vor dem Bilden der Seitenwand-Abstandshalter 420 (gezeigt in 6), eine Nitrid-Hartmaske gebildet wird über sowohl dem Speicherbereich als auch dem Logikbereich des gemeinsamen Chips oder gemeinsamen Substrats. Es ist möglich, dass ein Oxid (wie beispielsweise ein TEOS-Oxid) dann gebildet wird über der Nitrid-Hartmaske (über sowohl dem Logikbereich als auch dem Speicherbereich). Das Oxid kann dann entfernt werden über nur dem Speicherbereich, jedoch belassen werden über dem Logikbereich (so dass die Nitrid-Hartmaske über dem Speicherbereich freigelegt wird). Eine Chemikalie wie beispielsweise Phosphorsäure kann dann verwendet werden zum Entfernen des freigelegten TEOS-Oxids von dem Speicherbereich. In dem Fall, in dem die zweite dielektrische Schicht 240' aus einem Hohes-k-Material gebildet werden kann, ist es dann möglich, dass die Phosphorsäure das Hohes-k-Material ätzt, wenn es nicht von der Abdeckschicht 310 geschützt wird.
  • 8 bis 13 zeigen ein Ausführungsbeispiel eines Verfahrens zum Herstellen einer Halbleitereinrichtung.
  • In einem anderen Ausführungsbeispiel kann eine Vor-Abdeckschicht 320 gebildet werden über dem Gate-Stapel 300, bevor die Abdeckschicht 310 auf den Gate-Stapel 300 aufgebracht wird. 8 zeigt denselben Gate-Stapel 300 von 2. In einem oder mehr Ausführungsbeispielen kann, wie in 9 gezeigt, eine Vor-Abdeckschicht 320 gebildet werden über mindestens einem Teil der oberen Oberfläche und der Seitenwandflächen des Gate-Stapels 300 sowie über der oberen Oberfläche des Substrats 210. Es ist anzumerken, dass in einem anderen Ausführungsbeispiel stattdessen eine Vor-Abdeckschicht gebildet wird über der in 3B gezeigten Struktur. In gleicher Weise kann in einem anderen Ausführungsbeispiel eine Vor-Abdeckschicht stattdessen gebildet werden über der in 3C gezeigten Struktur.
  • In einem Ausführungsbeispiel kann die Vor-Abdeckschicht 320 ein dielektrisches Material aufweisen oder daraus bestehen. In einem Ausführungsbeispiel kann die Vor-Abdeckschicht 320 ein Oxid aufweisen oder daraus bestehen. Ein Beispiel eines Oxids ist Siliziumdioxid (SiO2). Ein anderes Beispiel eines Oxids ist Tantaloxid. In einem Ausführungsbeispiel kann die Vor-Abdeckschicht 320 ein Nitrid aufweisen oder daraus bestehen. Ein Beispiel eines Nitrids ist Siliziumnitrid. In einem Ausführungsbeispiel kann die Vor-Abdeckschicht 320 ein Oxinitrid aufweisen oder daraus bestehen. Ein Beispiel eines Oxinitrids ist SiON. In einem Ausführungsbeispiel kann die Vor-Abdeckschicht 320 SiOxNy aufweisen oder daraus bestehen. Die Vor-Abdeckschicht 320 kann gebildet werden oder sein mittels eines Aufwachs-Prozesses oder mittels eines Abscheideprozesses.
  • In einem oder mehr Ausführungsbeispielen kann der Abscheideprozess eine konforme Abscheidung sein. In einem Ausführungsbeispiel kann die Vor-Abdeckschicht 320 ein Oxid aufweisen oder daraus bestehen (wie beispielsweise ein Siliziumdioxid), welches gebildet wird mittels eines Aufwachs-Prozesses (wie beispielsweise einem thermischen Aufwachsen oder einem Oxidationsprozess).
  • In dem in 9 gezeigten Ausführungsbeispiel ist die Vor-Abdeckschicht 320 derart gezeigt, dass sie nicht gebildet wird oder ist über den Seitenwandflächen der zweiten dielektrischen Schicht 240' (auch bezeichnet als zweites Gate-Dielektrikum 240'). Beispielsweise kann die zweite dielektrische Schicht 240' ein Hohes-k-Material aufweisen oder daraus bestehen. In einem Ausführungsbeispiel kann die Vor-Abdeckschicht 320 ein Oxid-Material aufweisen oder daraus bestehen (wie beispielsweise ein Siliziumdioxid), das gebildet wird mittels eines Aufwachs-Prozesses wie beispielsweise einem thermischen Aufwachs-Prozess. Das Oxid-Material kann derart eingerichtet sein, dass es nicht aufwächst auf der Oberfläche des Hohes-k-Materials.
  • In anderen Ausführungsbeispielen ist es möglich, dass eine Vor-Abdeckschicht nicht gebildet wird auf einer oder mehr anderen Schichten des Gate-Stapels 300. Beispielsweise kann es möglich sein, dass eine oder mehr andere Schichten des Gate-Stapels ebenfalls ein Hohes-k-dielektrisches Material aufweisen oder daraus bestehen.
  • In anderen Ausführungsbeispielen kann es möglich sein, dass die Vor-Abdeckschicht 320 gebildet werden kann (beispielsweise mittels Aufwachsens oder Abscheidens) auf den Seitenwandflächen der zweiten dielektrischen Schicht 240'.
  • Bezugnehmend auf 10 kann nach dem Bilden der Vor-Abdeckschicht 320 dann eine Abdeckschicht 310 gebildet werden über der in 9 gezeigten Struktur. Somit kann die Abdeckschicht 310 gebildet werden über der Vor-Abdeckschicht 320 sowie über den Seitenwandflächen der zweiten dielektrischen Schicht 240'. Bezugnehmend auf das in 10 gezeigte Ausführungsbeispiel wird die Abdeckschicht 310 gebildet auf der Oberfläche der Vor-Abdeckschicht 320 sowie auf den Seitenwandflächen der zweiten dielektrischen Schicht 240'.
  • In einem oder mehr Ausführungsbeispielen kann die Abdeckschicht 310 ein dielektrisches Material aufweisen oder daraus bestehen. In einem oder mehr Ausführungsbeispielen kann die Abdeckschicht 310 gebildet werden mittels eines Aufwachs-Prozesses. In einem oder mehr Ausführungsbeispielen kann die Abdeckschicht 310 gebildet werden mittels eines Abscheideprozesses. In einem oder mehr Ausführungsbeispielen kann die Abdeckschicht 310 ein Oxid-Material (wie beispielsweise ein Siliziumdioxid) aufweisen oder daraus bestehen. In einem oder mehr Ausführungsbeispielen kann die Abdeckschicht 310 ein Oxid-Material (wie beispielsweise ein Siliziumdioxid) aufweisen oder daraus bestehen, welches gebildet wird mittels eines Abscheideprozesses. In einem oder mehr Ausführungsbeispielen ist es möglich, dass die Abdeckschicht 310 andere Materialien aufweisen kann oder aus anderen Materialien bestehen kann, wie beispielsweise anderen dielektrischen Materialien. In einem oder mehr Ausführungsbeispielen kann die Abdeckschicht 310 ein Nitrid-Material aufweisen oder daraus bestehen. In einem oder mehr Ausführungsbeispielen kann die Abdeckschicht 310 ein Oxinitrid-Material aufweisen oder daraus bestehen. Die Kombination der Vor-Abdeckschicht 320 und der Abdeckschicht 310 kann zum Schutz des Gate-Stapels 300 während des weiteren Prozessierens dienen.
  • Nach dem Bilden der Abdeckschicht 310 kann die Struktur einem Ionen-Implantationsprozess unterzogen werden wie beispielsweise zum Bilden der Source/Drain-Erweiterungsbereiche 410, wie in 11 gezeigt. In einem oder mehr Ausführungsbeispielen können die Erweiterungsbereiche 410 beispielsweise schwach dotierte Drain(lightly doped drain, LDD)-Bereiche 410 sein. In einem oder mehr Ausführungsbeispielen können die Erweiterungsbereiche 410 beispielsweise mittelhoch-dotierte Drain(medium doped drain, MDD)-Bereiche 410 sein. In einem oder mehr Ausführungsbeispielen können die Erweiterungsbereiche 410 n-Typ-Erweiterungsbereiche sein. In einem oder mehr Ausführungsbeispielen können die Erweiterungsbereiche 410 p-Typ-Erweiterungsbereiche sein.
  • Bezugnehmend auf 12 können nach dem Bilden der Erweiterungsbereiche 410 Seitenwand-Abstandshalter (Seitenwand-Spacer) 420 über den Seitenwänden der Abdeckschicht 310 gebildet werden. In einem oder mehr Ausführungsbeispielen können die Seitenwand-Abstandshalter 420 ein dielektrisches Material aufweisen oder daraus bestehen. Beispiele von dielektrischen Materialien schließen ein, sind jedoch nicht beschränkt auf, Oxide, Nitride, Oxinitride und Mischungen derselben.
  • In einem oder mehr Ausführungsbeispielen können die Seitenwand-Abstandshalter 420 ein Polysilizium-Material aufweisen oder daraus bestehen, wie beispielsweise ein n-dotiertes Polysilizium-Material oder ein p-dotiertes Polysilizium-Material. In einem nachfolgenden Prozessierschritt ist es möglich, dass einer der Abstandshalter entfernt wird. In einem oder mehr Ausführungsbeispielen ist es möglich, dass der verbleibende Abstandshalter verwendet wird als ein Auswähl-Gate für eine Speichereinrichtung.
  • Bezugnehmend auf 13 kann nach dem Bilden der Seitenwand-Abstandshalter 410 ein anderer Ionen-Implantationsschritt durchgeführt werden zum Bilden der Source/Drain-Bereiche 430. In einem oder mehr Ausführungsbeispielen können die Source/Drain-Bereiche 430 gebildet werden als stark dotierte Drain(heavily doped drain, HDD)-Bereiche 430. Der Dotierstoff-Typ der Source/Drain-Bereiche 430 kann derselbe sein wie der Dotierstoff-Typ der Erweiterungsbereiche 410. Die Dotierstoff-Konzentration der Source/Drain-Bereiche 430 kann größer sein als die Dotierstoff-Konzentration der Erweiterungsbereiche 410. Die Tiefe der Source/Drain-Bereiche 430 kann größer sein als die Tiefe der Erweiterungsbereiche 410.
  • In einem oder mehr Ausführungsbeispielen kann die in 13 gezeigte Einrichtung 1020 nützlich sein als eine Speichereinrichtung wie beispielsweise eine Ladungsspeicher-Speichereinrichtung. In einem oder mehr Ausführungsbeispielen kann die Ladungsspeicher-Speichereinrichtung eine Floating Gate-Speichereinrichtung sein. In diesem Fall kann die Ladungsspeicherschicht 230' eine Floating Gate-Schicht oder ein Floating Gate sein. Die Floating Gate-Schicht 230' kann gebildet werden aus einem Polysilizium-Material wie beispielsweise einem dotierten Polysilizium (n-dotiert oder p-dotiert). Die Steuergate-Schicht 250' kann ebenfalls gebildet werden aus einem dotierten Polysilizium. Die erste dielektrische Schicht 220' kann gebildet werden aus einem Oxid, wie beispielsweise Siliziumdioxid (welches gebildet werden kann mittels eines Aufwachs-Prozesses). Die zweite dielektrische Schicht 240' kann gebildet werden aus einem Hohes-k-Material. Die Abdeckschicht 310 kann gebildet werden aus einem abgeschiedenen Oxid wie beispielsweise einem abgeschiedenen Siliziumdioxid. Natürlich können andere Materialien ersatzweise für die beschriebenen Materialien verwendet werden. In einem oder mehr Ausführungsbeispielen kann die Ladungsspeicher-Speichereinrichtung 1020 eine Ladungsfänger-Speichereinrichtung sein. In diesem Fall kann die Ladungsspeicherschicht 230' eine Ladungsfänger-Schicht sein. In einem oder mehr Ausführungsbeispielen kann die Ladungsfänger-Schicht ein Nitrid aufweisen oder daraus bestehen (wie beispielsweise Siliziumnitrid), ein Oxinitrid, ein nanokristallines Material, und/oder ein Hohes-k-Material. Die erste dielektrische Schicht 220' kann ein Oxid sein (wie beispielsweise Siliziumdioxid), welches mittels eines Aufwachs-Prozesses gebildet werden kann. Die zweite dielektrische Schicht 240' kann ein Hohes-k-Material aufweisen oder aus einem solchen bestehen, und die Steuergate-Schicht 250' kann dotiertes Polysilizium-Material aufweisen oder daraus bestehen. Die Abdeckschicht 310 kann gebildet werden aus einem abgeschiedenen Oxid (wie beispielsweise einem abgeschiedenen Siliziumdioxid). Natürlich können andere Materialien ersatzweise für die beschriebenen Materialien verwendet werden.
  • In einem oder mehr Ausführungsbeispielen kann die in 13 gezeigte Einrichtung 1020 eine Ladungsspeicher-Speichereinrichtung sein. In einem oder mehr Ausführungsbeispielen kann die Ladungsspeicher-Speichereinrichtung eine eigenständige (stand-alone) Speichereinrichtung sein. In einem oder mehr Ausführungsbeispielen kann die Ladungsspeicher-Speichereinrichtung 1020, die in 12 gezeigt ist, verwendet werden als eine eingebettete Speichereinrichtung in Kombination mit mindestens einer Logikeinrichtung auf demselben Chip oder demselben Substrat. Somit kann derselbe Chip (oder dasselbe Substrat) einen Speicherbereich und einen Logikbereich aufweisen, und wenn die Speichereinrichtung als eine eingebettete Speichereinrichtung in Kombination mit mindestens einer Logikeinrichtung gebildet wird, dann können die Abdeckschicht 310 sowie auch die Vor-Abdeckschicht 320 eine nützliche Rolle spielen. Bezugnehmend wiederum auf 10 kann nach dem Bilden der Erweiterungsbereiche 410, jedoch vor dem Bilden der Seitenwand-Abstandshalter 420 (gezeigt in 11) es möglich sein, dass eine Nitrid-Hartmaske über sowohl dem Speicherbereich als auch dem Logikbereich des Chips oder des Substrats gebildet wird. Es ist möglich, dass ein Oxid (beispielsweise ein TEOS-Oxid) dann gebildet wird über der Nitrid-Hartmaske. Das Oxid kann dann entfernt werden nur über dem Speicherbereich, jedoch belassen werden über dem Logikbereich (so dass die Nitrid-Hartmaske über dem Speicherbereich freigelegt wird). Eine Chemikalie wie beispielsweise Phosphorsäure kann dann verwendet werden zum Entfernen des freigelegten TEOS-Oxids von dem Speicherbereich. Wenn die zweite dielektrische Schicht 240' aus einem Hohes-k-Material gebildet wird, so ist es möglich, dass die Phosphorsäure das Hohes-k-Material ätzen kann, wenn sie nicht von der Abdeckschicht 310 geschützt wird. Die Vor-Abdeckschicht 320 kann dazu dienen, die Schichten 220', 230', und 250' zusätzlich zu schützen.
  • In den in 7 bis 13 gezeigten Ausführungsbeispielen kann die zweite dielektrische Schicht 240' ein Hohes-k-Material aufweisen oder daraus bestehen (und dies kann das Aufwachsen einer Oxid-Vor-Abdeckschicht 320 auf den Seitenwandflächen der zweiten dielektrischen Schicht 240 hemmen oder verhindern). In einem anderen Ausführungsbeispiel ist es möglich, dass die erste dielektrische Schicht 220' ebenfalls ein Hohes-k-Material aufweist oder daraus besteht. Dieses Hohes-k-Material kann ebenfalls das Aufwachsen eines Oxid-Materials auf den Seitenflächen der ersten dielektrischen Schicht 220' hemmen oder verhindern. In noch einem anderen Ausführungsbeispiel ist es möglich, dass die erste dielektrische Schicht 220' ein Hohes-k-Material aufweist oder daraus besteht, jedoch die zweite dielektrische Schicht 240' kein Hohes-k-Material aufweist.
  • In noch einem anderen Ausführungsbeispiel ist es möglich, dass weder die erste dielektrische Schicht 220' noch die zweite dielektrische Schicht 240' ein Hohes-k-Material aufweisen. Bezugnehmend auf 9 bis 13 kann in diesem Fall die Vor-Abdeckschicht 220 auf den Seitenwandflächen der ersten dielektrischen Schicht 220' sowie den Seitenwandflächen der zweiten dielektrischen Schicht 240' gebildet werden und diese bedecken.

Claims (35)

  1. Speichereinrichtung (1010), aufweisend: • ein Substrat (210); • einen Gate-Stapel (300), angeordnet über dem Substrat (210), wobei der Gate-Stapel (300) aufweist eine Ladungsspeicherschicht (230') und eine Hohes-k-Dielektrikum-Schicht; • eine Vor-Abdeckschicht (320), angeordnet über einem Teil des Gate-Stapels (300), wobei Seitenwandflächen der Hohes-k-Dielektrikum-Schicht frei von der Vor-Abdeckschicht (320) sind; und • eine Abdeckschicht (310), angeordnet über der Vor-Abdeckschicht (320) und über den Seitenwandflächen der Hohes-k-Dielektrikum-Schicht, • wobei die Hohes-k-Dielektrikum-Schicht mindestens ein Element aus der folgenden Gruppe von Elementen aufweist: Hf, Al, Zr, Ta, La, Ti, Y, Pr, Gd.
  2. Speichereinrichtung (1010) gemäß Anspruch 1, wobei die Hohes-k-Dielektrikum-Schicht mindestens ein Material aus der folgenden Gruppe von Materialien aufweist: HfSiON, HfSiO, HfO2, HfSiOx, HfAlOx, HfAlOxNy, HfSiAlOx, HfSiAlOxNy, Al2O3, ZrO2, ZrSiOx, Ta2O5, SrTiO3, La2O3, Y2O3, Gd2O3, Pr2O3, TiO2, ZrAlOx, ZrAlOxNy, SiAlOx, SiAlOxNy, ZrSiAlOx, ZrSiAlOxNy
  3. Speichereinrichtung (1010) gemäß Anspruch 1, wobei die Abdeckschicht (310) ein dielektrisches Material aufweist.
  4. Speichereinrichtung (1010) gemäß Anspruch 3, wobei das dielektrische Material ein Oxid ist.
  5. Speichereinrichtung (1010) gemäß Anspruch 4, wobei das Oxid Siliziumdioxid ist.
  6. Speichereinrichtung (1010) gemäß einem der Ansprüche 1 bis 5, wobei die Ladungsspeicherschicht (230') eine Floating Gate-Schicht oder eine Ladungsfänger-Schicht ist.
  7. Speichereinrichtung (1010) gemäß einem der Ansprüche 1 bis 6, wobei der Gate-Stapel (300) ferner aufweist eine Steuergate-Schicht (250'), wobei die Hohes-k-Dielektrikum-Schicht (240') zwischen der Steuergate-Schicht (250') und der Ladungsspeicherschicht (230') angeordnet ist.
  8. Speichereinrichtung (1010) gemäß einem der Ansprüche 1 bis 6, wobei die Hohes-k-Dielektrikum-Schicht (220') zwischen der Ladungsspeicherschicht (230') und dem Substrat (210) angeordnet ist.
  9. Speichereinrichtung (1010) gemäß Anspruch 1 bis 8, wobei die Vor-Abdeckschicht (320) ein dielektrisches Material aufweist.
  10. Speichereinrichtung (1010) gemäß Anspruch 9, wobei das dielektrische Material ein Oxid-Material ist.
  11. Speichereinrichtung (1010) gemäß Anspruch 10, wobei das Oxid-Material derart eingerichtet ist, dass es nicht aufwächst auf einer Oberfläche eines Hohes-k-Materials der Hohes-k-Dielektrikum-Schicht.
  12. Speichereinrichtung (1010) gemäß einem der Ansprüche 1 bis 11, ferner aufweisend: einen Seitenwand-Abstandshalter (420), angeordnet über einer Seitenwand der Abdeckschicht (310).
  13. Verfahren zum Herstellen einer Speichereinrichtung (1010), wobei die Speichereinrichtung (1010) eine Ladungsspeicherschicht (230') aufweist, wobei das Verfahren aufweist: • Bereitstellen eines Substrats (210); • Bilden eines Gate-Stapels (300) über dem Substrat (210), wobei der Gate-Stapel (300) aufweist die Ladungsspeicherschicht (230') und eine Hohes-k-Dielektrikum-Schicht, wobei die Hohes-k-Dielektrikum-Schicht mindestens ein Element aus der folgenden Gruppe von Elementen aufweist: Hf, Al, Zr, Ta, La, Ti, Y, Pr, Gd; • Bilden einer Abdeckschicht (310) über mindestens den freigelegten Oberflächen der Hohes-k-Dielektrikum-Schicht, wobei die Abdeckschicht (310) gebildet wird mittels eines Abscheideprozesses; und • nach dem Bilden des Gate-Stapels (300) und vor dem Abscheiden der Abdeckschicht (310), Unterziehen des Gate-Stapels (300) einem thermischen Oxidationsprozess zum Aufwachsen einer Oxidschicht (320) über einem Teil des Gate-Stapels (300).
  14. Verfahren gemäß Anspruch 13, wobei die Hohes-k-Dielektrikum-Schicht mindestens ein Material aus der folgenden Gruppe von Materialien aufweist: HfSiON, HfSiO, HfO2, HfSiOx, HfAlOx, HfAlOxNy, HfSiAlOx, HfSiAlOxNy, Al2O3, ZrO2, ZrSiOx, Ta2O5, SrTiO3, La2O3, Y2O3, Gd2O3, Pr2O3, TiO2, ZrAlOx, ZrAlOxNy, SiAlOx, SiAlOxNy, ZrSiAlOx, ZrSiAlOxNy.
  15. Verfahren gemäß Anspruch 13, wobei die Abdeckschicht (310) ein dielektrisches Material aufweist.
  16. Verfahren gemäß Anspruch 15, wobei das dielektrische Material ein Oxid ist.
  17. Verfahren gemäß Anspruch 16, wobei das Oxid Siliziumdioxid ist.
  18. Verfahren gemäß einem der Ansprüche 13 bis 17, wobei die Hohes-k-Dielektrikum-Schicht (240') angeordnet ist zwischen der Ladungsspeicherschicht (230') und einer Steuergate-Schicht (250').
  19. Verfahren gemäß einem der Ansprüche 13 bis 18, ferner aufweisend: nach dem Bilden der Abdeckschicht (310), Bilden von Source/Drain-Erweiterungsbereichen (410) in dem Substrat (210).
  20. Verfahren gemäß einem der Ansprüche 13 bis 19, ferner aufweisend: nach dem Bilden der Abdeckschicht (310), Bilden von Seitenwand-Abstandshaltern (420) über Seitenwandflächen der Abdeckschicht (310).
  21. Verfahren gemäß einem der Ansprüche 13 bis 20, ferner aufweisend: nach dem Bilden der Abdeckschicht (310), Erhitzen der Abdeckschicht (310).
  22. Verfahren gemäß einem der Ansprüche 13 bis 21, wobei die Ladungsspeicherschicht (230') eine Floating Gate-Schicht oder eine Ladungsfänger-Schicht ist.
  23. Verfahren zum Herstellen einer Speichereinrichtung (1010), das Verfahren aufweisend: Bereitstellen eines Substrats (210); Bilden eines Gate-Stapels (300) über dem Substrat (210), wobei der Gate-Stapel (300) aufweist: • eine erste dielektrische Schicht (220'), • eine Ladungsspeicherschicht (230'), gebildet über der ersten dielektrischen Schicht (220'), • eine zweite dielektrische Schicht (240'), gebildet über der Ladungsspeicherschicht (230'), und • eine Steuergate-Schicht (250'), gebildet über der zweiten dielektrischen Schicht (240'), • wobei mindestens eine Schicht aus der ersten dielektrischen Schicht (220') oder der zweiten dielektrischen Schicht (240') ein Hohes-k-dielektrisches Material aufweist, wobei das Hohes-k-dielektrische Material mindestens ein Element aus der folgenden Gruppe von Elementen aufweist: Hf, Al, Zr, Ta, La, Ti, Y, Pr, Gd; Bilden einer Vor-Abdeckschicht (320) über einem Teil des Gate-Stapels (300) mittels eines Aufwachs-Prozesses derart, dass eine Oberfläche des Hohes-k-dielektrischen Materials frei von der Vor-Abdeckschicht (320) ist; und, nach dem Bilden der Vor-Abdeckschicht (320), Bilden einer Abdeckschicht (310) über Seitenwandflächen des Gate-Stapels (300) mittels eines Abscheideprozesses derart, dass zumindest die Oberfläche des Hohes-k-dielektrischen Materials bedeckt wird.
  24. Verfahren gemäß Anspruch 23, wobei das Hohes-k-dielektrische Material mindestens ein Material aus der folgenden Gruppe von Materialien aufweist: HfSiON, HfSiO, HfO2, HfSiOx, HfAlOx, HfAlOxNy, HfSiAlOx, HfSiAlOxNy, Al2O3, ZrO2, ZrSiOx, Ta2O5, SrTiO3, La2O3, Y2O3, Gd2O3, Pr2O3, TiO2, ZrAlOx, ZrAlOxNy, SiAlOx, SiAlOxNy, ZrSiAlOx, ZrSiAlOxNy.
  25. Verfahren gemäß Anspruch 23, wobei die Abdeckschicht (310) ein dielektrisches Material aufweist.
  26. Verfahren gemäß Anspruch 25, wobei das dielektrische Material ein Oxid ist.
  27. Verfahren gemäß Anspruch 26, wobei das Oxid Siliziumdioxid ist.
  28. Verfahren gemäß Anspruch 23, wobei die Vor-Abdeckschicht (320) ein Oxid aufweist.
  29. Verfahren gemäß einem der Ansprüche 23 bis 28, ferner aufweisend: nach dem Abscheiden der Abdeckschicht (310), Unterziehen der Abdeckschicht (310) einem Erhitzungsprozess.
  30. Verfahren gemäß einem der Ansprüche 23 bis 29, ferner aufweisend: nach dem Abscheiden der Abdeckschicht (310), Bilden von Source/Drain-Erweiterungen (410) in dem Substrat (210).
  31. Verfahren gemäß einem der Ansprüche 23 bis 30, wobei die erste dielektrische Schicht (220') das Hohes-k-Material aufweist.
  32. Verfahren gemäß einem der Ansprüche 23 bis 31, wobei die zweite dielektrische Schicht (240') das Hohes-k-Material aufweist.
  33. Verfahren gemäß einem der Ansprüche 23 bis 32, wobei die erste dielektrische Schicht (220') ein erstes Hohes-k-Material aufweist und die zweite dielektrische Schicht (240') ein zweites Hohes-k-Material aufweist.
  34. Verfahren gemäß Anspruch 33, wobei das erste Hohes-k-Material dasselbe Material ist wie das zweite Hohes-k-Material.
  35. Verfahren gemäß Anspruch 33, wobei das erste Hohes-k-Material unterschiedlich ist zu dem zweiten Hohes-k-Material.
DE102009011880.2A 2008-06-13 2009-03-05 Speichereinrichtung mit einer Hohes-k-Dielektrikum-Schicht und Verfahren zu deren Herstellung Expired - Fee Related DE102009011880B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/138,457 US20090309150A1 (en) 2008-06-13 2008-06-13 Semiconductor Device And Method For Making Semiconductor Device
US12/138,457 2008-06-13

Publications (2)

Publication Number Publication Date
DE102009011880A1 DE102009011880A1 (de) 2009-12-31
DE102009011880B4 true DE102009011880B4 (de) 2019-08-14

Family

ID=41360829

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102009011880.2A Expired - Fee Related DE102009011880B4 (de) 2008-06-13 2009-03-05 Speichereinrichtung mit einer Hohes-k-Dielektrikum-Schicht und Verfahren zu deren Herstellung

Country Status (2)

Country Link
US (2) US20090309150A1 (de)
DE (1) DE102009011880B4 (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8686490B2 (en) * 2006-12-20 2014-04-01 Sandisk Corporation Electron blocking layers for electronic devices
US8574982B2 (en) * 2010-02-25 2013-11-05 International Business Machines Corporation Implementing eDRAM stacked FET structure
US20120119280A1 (en) * 2010-11-11 2012-05-17 Paolo Tessariol Charge Trap Non-Volatile Memory
JP2014053435A (ja) * 2012-09-06 2014-03-20 Toshiba Corp 半導体装置
US10128259B1 (en) * 2017-07-17 2018-11-13 Taiwan Semiconductor Manufacturing Co., Ltd. Method for manufacturing embedded memory using high-K-metal-gate (HKMG) technology

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5726471A (en) 1996-04-01 1998-03-10 Micron Technology, Inc. Programmable non-volatile memory cell and method of forming a programmable non-volatile memory cell
US6069041A (en) 1996-11-27 2000-05-30 Sharp Kabushiki Kaisha Process for manufacturing non-volatile semiconductor memory device by introducing nitrogen atoms
US20060054943A1 (en) 2004-09-14 2006-03-16 Infineon Technologies North America Corp. Flash EEPROM with metal floating gate electrode
US20060145254A1 (en) 2005-01-05 2006-07-06 Samsung Electronics Co., Ltd. Semiconductor devices including carrier accumulation layers and methods for fabricating the same
US20070029601A1 (en) 2005-08-04 2007-02-08 Orimoto Takashi W SONOS memory cell having high-K dielectric
US20080090350A1 (en) 2006-10-12 2008-04-17 Jiang Yan Strained semiconductor device and method of making same
US20080116507A1 (en) 2006-11-20 2008-05-22 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device and method for manufacturing the same
US20080124880A1 (en) 2006-09-23 2008-05-29 Chartered Semiconductor Manufacturing Ltd. Fet structure using disposable spacer and stress inducing layer
US20080121999A1 (en) 2006-07-04 2008-05-29 Renesas Technology Corp. Semiconductor device which has mos structure and method of manufacturing the same
US20080135922A1 (en) 2006-12-08 2008-06-12 Yuichiro Mitani Nonvolatile semiconductor memory device and method for manufacturing the same
US20080135951A1 (en) 2004-09-21 2008-06-12 Freescale Semiconductor, Inc Semiconductor Device and Method of Forming the Same

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US136589A (en) * 1873-03-11 Improvement in stove-platforms
EP1300888B1 (de) * 2001-10-08 2013-03-13 STMicroelectronics Srl Verfahren zur Herstellung einer Speicherzelle mit zwei Speicherzonen
US6790782B1 (en) * 2001-12-28 2004-09-14 Advanced Micro Devices, Inc. Process for fabrication of a transistor gate including high-K gate dielectric with in-situ resist trim, gate etch, and high-K dielectric removal
US6696331B1 (en) * 2002-08-12 2004-02-24 Advanced Micro Devices, Inc. Method of protecting a stacked gate structure during fabrication
KR100482747B1 (ko) * 2002-12-18 2005-04-14 주식회사 하이닉스반도체 플래시 메모리 소자의 제조 방법
JP2005311300A (ja) * 2004-03-26 2005-11-04 Toshiba Corp 半導体記憶装置及びその製造方法
US7521316B2 (en) * 2004-09-09 2009-04-21 Samsung Electronics Co., Ltd. Methods of forming gate structures for semiconductor devices
JP2006186245A (ja) * 2004-12-28 2006-07-13 Tokyo Electron Ltd トンネル酸化膜の窒化処理方法、不揮発性メモリ素子の製造方法および不揮発性メモリ素子、ならびにコンピュータプログラムおよび記録媒体
TWI396234B (zh) * 2006-02-28 2013-05-11 Tokyo Electron Ltd A plasma oxidation treatment method and a manufacturing method of a semiconductor device

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5726471A (en) 1996-04-01 1998-03-10 Micron Technology, Inc. Programmable non-volatile memory cell and method of forming a programmable non-volatile memory cell
US6069041A (en) 1996-11-27 2000-05-30 Sharp Kabushiki Kaisha Process for manufacturing non-volatile semiconductor memory device by introducing nitrogen atoms
US20060054943A1 (en) 2004-09-14 2006-03-16 Infineon Technologies North America Corp. Flash EEPROM with metal floating gate electrode
US20080135951A1 (en) 2004-09-21 2008-06-12 Freescale Semiconductor, Inc Semiconductor Device and Method of Forming the Same
US20060145254A1 (en) 2005-01-05 2006-07-06 Samsung Electronics Co., Ltd. Semiconductor devices including carrier accumulation layers and methods for fabricating the same
US20070029601A1 (en) 2005-08-04 2007-02-08 Orimoto Takashi W SONOS memory cell having high-K dielectric
US20080121999A1 (en) 2006-07-04 2008-05-29 Renesas Technology Corp. Semiconductor device which has mos structure and method of manufacturing the same
US20080124880A1 (en) 2006-09-23 2008-05-29 Chartered Semiconductor Manufacturing Ltd. Fet structure using disposable spacer and stress inducing layer
US20080090350A1 (en) 2006-10-12 2008-04-17 Jiang Yan Strained semiconductor device and method of making same
US20080116507A1 (en) 2006-11-20 2008-05-22 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device and method for manufacturing the same
US20080135922A1 (en) 2006-12-08 2008-06-12 Yuichiro Mitani Nonvolatile semiconductor memory device and method for manufacturing the same

Also Published As

Publication number Publication date
US20090309150A1 (en) 2009-12-17
US20140024184A1 (en) 2014-01-23
DE102009011880A1 (de) 2009-12-31

Similar Documents

Publication Publication Date Title
DE102009011876B4 (de) Speichereinrichtungen aufweisend eine Gate-Elektrode oder Gate-Elektroden mit einem Kohlenstoff-Allotrop
DE102011053110B4 (de) Verfahren zum Ausbilden eines Speicherbauelements mit Auswahlgate
DE102010037120B4 (de) Verfahren zur Herstellung von Halbleiterbauelementen mit einer Steuergateschicht, Ladungsspeicherschicht und Auswahlgateschicht
DE102010037276B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE102017115340A1 (de) Halbleiter-bauelement und herstellungsverfahren dafür
DE102020111602B4 (de) Mehr-gate-vorrichtungen und gate-strukturierungsprozess dafür
DE112015000701T5 (de) Verfahren zum Herstellen eines Ladungseinfang-Gate-Stapels unter Verwendung eines CMOS-Prozessflusses
DE102010016164B4 (de) Floating-Gate-Speicherbauelement und Verfahren zu dessen Herstellung
DE102019125922B3 (de) Verfahren zum dotieren von high-k/metall-gates zum einstellen von schwellspannungen
DE102009011880B4 (de) Speichereinrichtung mit einer Hohes-k-Dielektrikum-Schicht und Verfahren zu deren Herstellung
DE102021109456A1 (de) Verfahren zum bilden einer halbleitervorrichtung
DE102021105733A1 (de) Kontaktsteckerstruktur eines halbleiterbauelements und verfahren zum bilden derselben
DE102020120917A1 (de) Halbleitervorrichtung und verfahren
WO2006045722A1 (de) Halbleiterbauelement sowie zugehöriges herstellungsverfahren
DE102018108598A1 (de) Halbleiterbauelement und Verfahren
DE102021101001A1 (de) Halbleitervorrichtung und verfahren
DE102018101016B4 (de) Verfahren zum Schneiden von Metall-Gates und daraus gebildete Strukturen
DE102008042151A1 (de) Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
DE102018108152A1 (de) Halbleiterbauelement und herstellungsverfahren davon
DE102022100092A1 (de) Gatestrukturen in transistorvorrichtungen und verfahren zu deren herstellung
DE102018124815B4 (de) FIN-Feldeffekttransistorbauteil und Verfahren
DE102021112556A1 (de) Dreischichtiger high-k gate-dielektrikumstapell für austrittsarbeitskontrolle
DE102020132645A1 (de) Halbleitervorrichtungen mit ferroelektrischem speicher und deren herstellungsverfahren
DE102021110375A1 (de) Vergrösserung von abscheidungsfenster
EP1183718B1 (de) Herstellungsverfahren einer NICHTFLÜCHTIGEN HALBLEITER-SPEICHERZELLE

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0027115000

Ipc: H01L0027115630

R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee