WO2006045722A1 - Halbleiterbauelement sowie zugehöriges herstellungsverfahren - Google Patents
Halbleiterbauelement sowie zugehöriges herstellungsverfahren Download PDFInfo
- Publication number
- WO2006045722A1 WO2006045722A1 PCT/EP2005/055353 EP2005055353W WO2006045722A1 WO 2006045722 A1 WO2006045722 A1 WO 2006045722A1 EP 2005055353 W EP2005055353 W EP 2005055353W WO 2006045722 A1 WO2006045722 A1 WO 2006045722A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- spacer
- dielectric
- gate stack
- layer
- control layer
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 59
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 12
- 125000006850 spacer group Chemical group 0.000 claims abstract description 96
- 239000000758 substrate Substances 0.000 claims abstract description 28
- 239000000463 material Substances 0.000 claims description 40
- 238000000034 method Methods 0.000 claims description 36
- 230000001681 protective effect Effects 0.000 claims description 12
- 238000005530 etching Methods 0.000 claims description 11
- 230000008569 process Effects 0.000 claims description 10
- 238000009792 diffusion process Methods 0.000 claims description 9
- 230000004888 barrier function Effects 0.000 claims description 8
- 150000001875 compounds Chemical class 0.000 claims description 8
- 229910052751 metal Inorganic materials 0.000 claims description 8
- 239000002184 metal Substances 0.000 claims description 8
- 229910052710 silicon Inorganic materials 0.000 claims description 7
- 229910018072 Al 2 O 3 Inorganic materials 0.000 claims description 5
- 230000015572 biosynthetic process Effects 0.000 claims description 5
- 229920000642 polymer Polymers 0.000 claims description 5
- 229920001451 polypropylene glycol Polymers 0.000 claims description 5
- 229910052726 zirconium Inorganic materials 0.000 claims description 5
- 229910052782 aluminium Inorganic materials 0.000 claims description 4
- 238000000354 decomposition reaction Methods 0.000 claims description 4
- 229910052735 hafnium Inorganic materials 0.000 claims description 4
- 150000002823 nitrates Chemical class 0.000 claims description 4
- 229910052757 nitrogen Inorganic materials 0.000 claims description 4
- 150000004760 silicates Chemical class 0.000 claims description 4
- 238000007669 thermal treatment Methods 0.000 claims description 4
- 239000004953 Aliphatic polyamide Substances 0.000 claims description 3
- 239000004593 Epoxy Substances 0.000 claims description 3
- 229920003171 Poly (ethylene oxide) Polymers 0.000 claims description 3
- 229920001665 Poly-4-vinylphenol Polymers 0.000 claims description 3
- 239000002202 Polyethylene glycol Substances 0.000 claims description 3
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 3
- 229920003231 aliphatic polyamide Polymers 0.000 claims description 3
- 229910052759 nickel Inorganic materials 0.000 claims description 3
- 229920003986 novolac Polymers 0.000 claims description 3
- 229920001643 poly(ether ketone) Polymers 0.000 claims description 3
- 229920000636 poly(norbornene) polymer Polymers 0.000 claims description 3
- 229920000058 polyacrylate Polymers 0.000 claims description 3
- 239000004417 polycarbonate Substances 0.000 claims description 3
- 229920000515 polycarbonate Polymers 0.000 claims description 3
- 229920000728 polyester Polymers 0.000 claims description 3
- 229920000570 polyether Polymers 0.000 claims description 3
- 229920001223 polyethylene glycol Polymers 0.000 claims description 3
- 229920000193 polymethacrylate Polymers 0.000 claims description 3
- 229920006324 polyoxymethylene Polymers 0.000 claims description 3
- 229920002635 polyurethane Polymers 0.000 claims description 3
- 239000004814 polyurethane Substances 0.000 claims description 3
- 229910019001 CoSi Inorganic materials 0.000 claims description 2
- 229910005883 NiSi Inorganic materials 0.000 claims description 2
- 229910008484 TiSi Inorganic materials 0.000 claims description 2
- 238000006243 chemical reaction Methods 0.000 claims description 2
- 229920001577 copolymer Polymers 0.000 claims description 2
- 150000002736 metal compounds Chemical class 0.000 claims description 2
- 238000010943 off-gassing Methods 0.000 claims description 2
- 229920001897 terpolymer Polymers 0.000 claims description 2
- FGUUSXIOTUKUDN-IBGZPJMESA-N C1(=CC=CC=C1)N1C2=C(NC([C@H](C1)NC=1OC(=NN=1)C1=CC=CC=C1)=O)C=CC=C2 Chemical compound C1(=CC=CC=C1)N1C2=C(NC([C@H](C1)NC=1OC(=NN=1)C1=CC=CC=C1)=O)C=CC=C2 FGUUSXIOTUKUDN-IBGZPJMESA-N 0.000 claims 3
- -1 Polyketa- Ie Polymers 0.000 claims 1
- YTAHJIFKAKIKAV-XNMGPUDCSA-N [(1R)-3-morpholin-4-yl-1-phenylpropyl] N-[(3S)-2-oxo-5-phenyl-1,3-dihydro-1,4-benzodiazepin-3-yl]carbamate Chemical compound O=C1[C@H](N=C(C2=C(N1)C=CC=C2)C1=CC=CC=C1)NC(O[C@H](CCN1CCOCC1)C1=CC=CC=C1)=O YTAHJIFKAKIKAV-XNMGPUDCSA-N 0.000 claims 1
- 108090000623 proteins and genes Proteins 0.000 claims 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 13
- 230000003071 parasitic effect Effects 0.000 description 11
- 238000005229 chemical vapour deposition Methods 0.000 description 8
- 235000012239 silicon dioxide Nutrition 0.000 description 6
- 239000000377 silicon dioxide Substances 0.000 description 6
- 239000007769 metal material Substances 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 238000000231 atomic layer deposition Methods 0.000 description 4
- 238000005240 physical vapour deposition Methods 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000004913 activation Effects 0.000 description 3
- 239000005380 borophosphosilicate glass Substances 0.000 description 3
- 239000003989 dielectric material Substances 0.000 description 3
- 230000005669 field effect Effects 0.000 description 3
- 238000001465 metallisation Methods 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 238000000137 annealing Methods 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 239000010432 diamond Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920001855 polyketal Polymers 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 239000012925 reference material Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- FANCTJAFZSYTIS-IQUVVAJASA-N (1r,3s,5z)-5-[(2e)-2-[(1r,3as,7ar)-7a-methyl-1-[(2r)-4-(phenylsulfonimidoyl)butan-2-yl]-2,3,3a,5,6,7-hexahydro-1h-inden-4-ylidene]ethylidene]-4-methylidenecyclohexane-1,3-diol Chemical compound C([C@@H](C)[C@@H]1[C@]2(CCCC(/[C@@H]2CC1)=C\C=C\1C([C@@H](O)C[C@H](O)C/1)=C)C)CS(=N)(=O)C1=CC=CC=C1 FANCTJAFZSYTIS-IQUVVAJASA-N 0.000 description 1
- LJIOTBMDLVHTBO-CUYJMHBOSA-N (2s)-2-amino-n-[(1r,2r)-1-cyano-2-[4-[4-(4-methylpiperazin-1-yl)sulfonylphenyl]phenyl]cyclopropyl]butanamide Chemical compound CC[C@H](N)C(=O)N[C@]1(C#N)C[C@@H]1C1=CC=C(C=2C=CC(=CC=2)S(=O)(=O)N2CCN(C)CC2)C=C1 LJIOTBMDLVHTBO-CUYJMHBOSA-N 0.000 description 1
- 206010010144 Completed suicide Diseases 0.000 description 1
- 229910003855 HfAlO Inorganic materials 0.000 description 1
- 229910004143 HfON Inorganic materials 0.000 description 1
- 229910004129 HfSiO Inorganic materials 0.000 description 1
- 229910021193 La 2 O 3 Inorganic materials 0.000 description 1
- 229910004166 TaN Inorganic materials 0.000 description 1
- 229910010413 TiO 2 Inorganic materials 0.000 description 1
- 229910007875 ZrAlO Inorganic materials 0.000 description 1
- 229910006501 ZrSiO Inorganic materials 0.000 description 1
- CETPSERCERDGAM-UHFFFAOYSA-N ceric oxide Chemical compound O=[Ce]=O CETPSERCERDGAM-UHFFFAOYSA-N 0.000 description 1
- 229910000422 cerium(IV) oxide Inorganic materials 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 238000005234 chemical deposition Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 229910052741 iridium Inorganic materials 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229910052702 rhenium Inorganic materials 0.000 description 1
- 229910052703 rhodium Inorganic materials 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- 238000005979 thermal decomposition reaction Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/6653—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using the removal of at least part of spacer, e.g. disposable spacer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
- H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
Abstract
Die vorliegende Erfindung betrifft ein Halbleiterbauelement sowie ein zugehöriges Herstellungsverfahren, wobei in einem Trägersubstrat (1) voneinander beabstandete Source-/Draingebiete (S, D) zum Festlegen eines Kanalgebiets ausgebildet sind und an der Oberfläche des Kanalgebiets ein Gate-Dielektrikum (2) ausgebildet ist. Ein Gatestapel mit zumindest einer Steuerschicht (3, 3a) befindet sich an der Oberfläche des Gate-Dielektrikums, wobei eine an den Seitenwänden des Gatestapels ausgebildete Spacerstruktur jeweils einen Luftspalt-Spacer (6a) aufweist. Durch einen Abschattungs-Spacer (7), der zumindest den Bodenbereich (BB) des Luft-spalt-Spacers abschattet, können die elektrischen Eigenschaften des Halbleiterbauelements bei verringerten Kosten verbessert werden.
Description
Beschreibung
Halbleiterbauelement sowie zugehöriges Herstellungsverfahren
Die vorliegende Erfindung bezieht sich auf ein Halbleiterbau¬ element sowie ein zugehöriges Herstellungsverfahren und ins¬ besondere auf einen Feldeffekttransistor mit einem sogenann¬ ten High-k-Gate-Dielektrikum mit verringerten Streufeldern (fringing fields) .
In der Halbleitertechnik besteht grundsätzlich das Bedürfnis, eine steigende Anzahl von Bauelementen in einer integrierten Schaltung bei verringerter Fläche zu realisieren, um bei¬ spielsweise die Kosten zu senken und andererseits die elek- trischen Eigenschaften zu verbessern. Insbesondere bei in integrierten Schaltungen (Integrated Circuits, IC) verwende¬ ten Halbleiterbauelementen, wie beispielsweise Feldeffekt¬ transistorstrukturen, werden daher jeweilige Kanallängen zunehmend verringert, wobei mittlerweile Kanallängen weit unterhalb von 100 nm erreicht werden.
In heutigen und zukünftigen CMOS-Technologien haben daher parasitäre Kapazitäten, wie beispielsweise derartige „Frin- ge„-Kapazitäten zwischen einem Transistor-Gate und den Sour- ce-/Draingebieten oder zwischen einem Gate und den Source- /Drainkontakten aber auch zwischen benachbarten Gates bzw. Steuerschichten einen negativen Einfluss, insbesondere auf die Wechselstromeigenschaften und den Leistungsverbrauch der Halbleiterbauelemente. Insbesondere können auch die parasitä- ren Kapazitäten zwischen einem High-k-Gate-Dielektrikum und den Source-/Draingebieten sowie den Source-/Drainkontakten einen starken negativen Einfluss auf die Leistungsfähigkeit bzw. Performance der Halbleiterbauelemente haben.
Herkömmliche Halbleiterbauelemente verwenden üblicherweise
Spacer aus Siliziumoxid oder Siliziumnitrid. Ein wesentlicher Nachteil dieser Materialien sind jedoch die hohen Dielektri-
zitätskonstanten von ca. k = 4 für Oxid und k = 7 bis 8 für Nitrid, was sich negativ in den parasitären Kapazitäten be¬ merkbar macht. Über den Transistor wird üblicherweise ein dünner Nitridfilm abgeschieden, der als Diffusionsbarriere zum Schutz der Halbleiterbauelemente gegen Metall-Kontamina¬ tionen oder andere Umwelteinflüsse dient. Diese Nitridschicht kann auch gezielt zur Einstellung eines bestimmten mechani¬ schen Stresses bzw. einer mechanischen Beanspruchung auf das Halbleiterbauelement genutzt werden, wodurch sich eine Mobi- lität von Ladungsträgern und somit wiederum die elektrischen Eigenschaften des Halbleiterbauelements gezielt beeinflussen lassen.
Für das darüberliegende Zwischendielektrikum wird üblicher- weise BPSG (Bor-Phosphorsilikatglas) oder PSG (Phosphorsili¬ katglas) mit einer Dielektrizitätskonstante von ca. k = 4 verwendet. Alle diese Materialien tragen jedoch stark zu den parasitären Kapazitäten bei.
Zur Vermeidung derartiger parasitärer Kapazitäten ist bei¬ spielsweise aus der Druckschrift US 6 093 612 ein MOSFET sowie ein zugehöriges Herstellungsverfahren bekannt, bei dem sogenannte Luftspalt-Spacer an den Seitenwänden eines Gate¬ stapels ausgebildet sind.
Figur 1 zeigt eine vereinfachte Schnittansicht eines derarti¬ gen herkömmlichen MOSFETs, wobei in einem Halbleitersubstrat 100 voneinander beabstandete Source-/Draingebiete S, D zum Festlegen eines Kanalgebiets ausgebildet sind. An der Ober- fläche des Kanalgebiets ist ein Gate-Dielektrikum 103a ausge¬ bildet, an dessen Oberfläche ein Gatestapel mit zumindest einer Steuerschicht 105a ausgebildet ist. An den Seitenwänden des Gatestapels ist ferner eine Spacerstruktur ausgebildet, die jeweils einen Luftspalt-Spacer 104a aufweist, wodurch die vorstehend beschriebenen Streufelder und die damit einherge¬ henden parasitären Kapazitäten wesentlich verringert werden können. Ferner sind Kontakt-Spacer 109a und 109b zum An-
schließen der Source-/Draingebiete S und D sowie zugehörige Kontaktvias 113 zu einer Metallisierungsschicht 114 vorhan¬ den, die an der Oberfläche eines Zwischendielektrikums 112 ausgebildet ist. Obwohl auf diese Weise die Streufelder sowie die zugehörigen parasitären Kapazitäten wesentlich verringert werden können, ist eine derartiges Halbleiterbauelement, insbesondere aufgrund seiner schwierigen Kontaktierung und der komplexen Ätzvorgänge sehr teuer in der Herstellung.
Der Erfindung liegt daher die Aufgabe zugrunde, ein Halblei¬ terbauelement sowie ein zugehöriges Herstellungsverfahren zu schaffen, mit dem auf kostengünstige Art und Weise die elek¬ trischen Eigenschaften verbessert und weiterhin Streufelder und parasitäre Kapazitäten verhindert werden können.
Erfindungsgemäß wird diese Aufgabe hinsichtlich des Halblei¬ terbauelements durch die Merkmale des Patentanspruchs 1 und hinsichtlich des Herstellungsverfahrens durch die Maßnahmen des Patentanspruchs 11 gelöst.
Insbesondere durch die Verwendung von jeweils einem Abschat- tungs-Spacer innerhalb der Spacerstruktur, der zumindest einen Bodenbereich des Luftspalt-Spacers abschattet, können bei verringerten Kosten die elektrischen Eigenschaften weiter verbessert und insbesondere die parasitären Kapazitäten sowie die zugehörigen Streufelder weiter verringert werden.
Vorzugsweise erstreckt sich der Abschattungs-Spacer bogenför¬ mig von einem oberen Bereich der Steuerschicht bis zur Ober- fläche des Trägersubstrats. Der Abschattungs-Spacer und/oder der Luftspalt-Spacer ragen hierbei bezogen auf die Oberfläche des Trägersubstrats über die Steuerschicht hinaus. Dadurch ergibt sich eine optimale Verringerung der von der Steuer¬ schicht ausgehenden Streufelder bzw. "fringing fields".
Die Spacerstruktur kann ferner einen Schutz-Spacer aufweisen, der unmittelbar an den Seitenwänden des Gate-Dielektrikums
und der Steuerschicht ausgebildet ist, wodurch eine An- schluss-Dotierung ermöglicht ist.
Vorzugsweise besteht das Gate-Dielektrikum aus einem High-k- Dielektrikum, wie z.B. HfO2, ZrÜ2 oder AI2O3. In gleicher Weise können auch deren Silikate und Nitrate sowie ternäre oder quarternäre Verbindungen aus Hf, Zr, Al, Si, N und O verwendet werden, wodurch insbesondere für Sub-100-Nanometer- Halbleiterbauelemente eine ausreichende kapazitive Kopplung bei minimalen Leckströmen realisiert werden kann.
Vorzugsweise wird für das Trägersubstrat und die Steuer¬ schicht ein Ξilizium-Halbleitermaterial verwendet und an der Oberfläche der Source-/Draingebiete sowie der Steuerschicht eine selbstjustierende Halbleiter-Metallverbindung, insbeson¬ dere ein Silizid, ausgebildet, wodurch sich die elektrischen Eigenschaften des Halbleiterbauelements weiter verbessern lassen und darüber hinaus eine Kontaktierung vereinfacht wird.
Ferner kann an der Oberfläche des Gatestapels und der Spacer- struktur sowie des Trägersubstrats eine dielektrische Diffu¬ sionsbarrierenschicht ausgebildet werden, die aus dem glei¬ chen Material wie der Abschattungs-Spacer besteht und vor- zugsweise SiC oder SiCN aufweist.
Vorzugsweise wird für das Zwischendielektrikum ein Low-k- Material und insbesondere SiCOH verwendet. Dadurch können die Streufelder sowie die zugehörigen parasitären Kapazitäten weiter verringert werden, wodurch sich die elektrischen Ei¬ genschaften insbesondere für Halbleiterbauelemente mit einer Kanallänge unterhalb von 100 nin wesentlich verbessern lassen.
Hinsichtlich des Verfahrens zur Herstellung eines Halbleiter- bauelements wird nach dem Vorbereiten des Trägersubstrats ein Gate-Dielektrikum, eine Steuerschicht und eine Maskenschicht an der Oberfläche des Trägersubstrats ausgebildet und an-
schließend unter Verwendung der strukturierten Maskenschicht ein Gatestapel ausgebildet. An den Seitenwänden des Gatesta¬ pels werden daraufhin Opfer-Spacer ausgebildet und auf eine Höhe unterhalb der Höhe des Gatestapels zurückgebildet und ferner ein Abschattungs-Spacer an den Seitenwänden des Gate¬ stapels und an der Oberfläche des rückgebildeten Opfer- Spacers ausgebildet. Nach dem Durchführen einer Source- /Drain-Dotierung und dem zumindest teilweisen Entfernen der Maskenschicht zum zumindest teilweisen Freilegen des Opfer- Spacers wird zum Ausbilden eines Luftspalt-Spacers der Opfer- Spacer entfernt, wodurch sich die verbesserten elektrischen Eigenschaften des Halbleiterbauelements ergeben.
Vorzugsweise wird als Opfer-Spacer ein zersetzbares Material, insbesondere Polyester, Polyether wie Polyethylenglykol,
Polypropylenglykol, Polyethylenoxid oder Polypropylenoxid, Polyacrylate, Polymethacrylate, Polyacetale, Polyketale, Polycarbonate, Polyurethane, Polyetherketone, cycloaliphati- sche Polymere wie Polynorbornen, aliphatische Polyamide, Novolake, Polyvinylphenole und Epoxy-Verbindungen sowie Co- oder Ter-Polymere ganzflächig abgeschieden und mittels aniso¬ troper Ätzung als Opfer-Spacer ausgebildet. Durch eine ther¬ mische Behandlung bei 35O0C bis 45O0C kann demzufolge der Opfer-Spacer zersetzt und über die freigelegte Öffnung ein Ausgasen der Zersetzungsprodukte durchgeführt werden, wobei gleichzeitig eine Aktivierung der Source-/Draingebiete er¬ folgt. Ein derartiges Verfahren ist daher sehr effektiv und besonders kostengünstig.
In den weiteren Unteransprüchen sind weitere vorteilhafte Ausgestaltungen der Erfindung gekennzeichnet.
Die Erfindung wird nachstehend an Hand eines Ausführungsbei¬ spiels unter Bezugnahme auf die Zeichnung näher beschrieben.
Es zeigen:
Figur 1 eine vereinfachte Schnittansicht eines herkömmli¬ chen Halbleiterbauelements; und
Figuren 2A bis 2G vereinfachte Schnittansichten zur Veranschaulichung wesentlicher Verfahrensschritte bei der Herstellung eines erfindungsgemäßen Halbleiterbauelements.
Figuren 2A bis 2G zeigen vereinfachte Schnittansichten zur Veranschaulichung wesentlicher Verfahrensschritte bei der Herstellung eines erfindungsgemäßen Halbleiterbauelements.
Zur Realisierung insbesondere von Sub-IQO-Nanometer- Halbleiterbauelementen, bei denen eine Kanallänge weit unter- halb von 100 nm liegt, werden vorzugsweise sogenannte High-k- Dielektrika bzw. dielektrische Materialien mit hohem k-Wert bzw. hoher Dielektrizitätskonstante als Gate-Dielektrikum verwendet. Eine physikalische Dicke dieses Gate-Dielektrikums ergibt sich hierbei aus der sogenannten "Äquivalenz-Oxid- dicke" EOT (Equivalent Oxid Thickness) , welche sich auf SiO2 als Referenzmaterial bezieht. Halbleiterbauelemente mit glei¬ cher äquivalenter Oxiddicke haben die gleiche Koppelkapazität zum Kanalgebiet und verhalten sich damit weitgehend gleich.
Die äquivalente Oxiddicke wird hierbei durch die Beziehung festgelegt
EOT = (ko/k) x TphyS,
wobei ko die Dielektrizitätskonstante von Siliziumdioxid ist und ca. 3,9 beträgt, während k die Dielektrizitätskonstante des jeweils verwendeten High-k-Materials bezeichnet und Tphys eine tatsächliche physikalische Schichtdicke des Gate- Dielektrikums darstellt.
Mit zunehmender Dielektrizitätskonstante kann demzufolge eine tatsächliche Schichtdicke des Gate-Dielektrikums wesentlich vergrößert werden, wodurch insbesondere ein Tunnel-Leckstrom
vom Gate in das Substrat bzw. Kanalgebiet wesentlich verrin¬ gert wird.
Basierend auf dieser Erkenntnis werden vorzugsweise die in Tabelle 1 dargestellten High-k-Materialien zur Realisierung des Gate-Dielektrikums verwendet und mit einer entsprechenden Schichtdicke abgeschieden.
Tabelle 1
High-k-Material k-Wert ( ca . )
HfO2 20-30
HfSiO4 10 - 14 HfSiN
HfON
HfSiON
HfAlO 10 - 25
ZrO2 22 - 28 ZrAlO
ZrSiO4 10 - 15
ZrSiON
La2O3 20
LaAlO3 20 - 30 LaSiO
CeO2 15 - 25
CeHfO4 10 - 20
Pr2O3 30
PrAlO 9 - 15 Y2O3 8 - 12
Gd2O3 11 - 14
Yb2O3 12 - 132
Al2O3 8 - 12
Ta2O5 25 - 45 TiO2 80 -100
In Tabelle 1 stellen insbesondere HfO2, ZrO2 und/oder Al2O3 sowie deren Silikate und Nitrate oder ternäre und quarternäre Verbindungen aus Hf, Zr, Al, Si, N und 0 bevorzugte Kandida¬ ten für das Gate-Dielektrikum dar. In allen in Tabelle 1 genannten Materialien ist die genaue chemische Zusammenset¬ zung abhängig von den Verhältnissen der abgeschiedenen Mengen der einzelnen Komponenten. Die angegebenen k-Werte hängen daher von den verwendeten Quellenmaterialien und den Abschei¬ deprozessen ab und variieren zum Teil erheblich.
Grundsätzlich sind jedoch eine Vielzahl von weiteren soge¬ nannten High-k-Materialien denkbar, wie auch Kombinationen verschiedener High-k-Schichten miteinander oder Schichtfolgen bestehend aus Siliziumdioxid oder Siliziumnitrid und einer oder mehrerer High-k-Schichten.
Zur Vergleichbarkeit sei darauf hingewiesen, dass das übli¬ cherweise als Referenzmaterial verwendete SiO2 eine Dielek¬ trizitätskonstante von k = 3,9 aufweist. Unter High-k- Materialien werden daher Materialien verwendet, deren Dielek¬ trizitätskonstante k größer 8 ist und insbesondere in einem Bereich von k = 10 bis 30 liegt.
Andererseits werden unter sogenannten Low-k-Materialien nach- folgend Materialien bezeichnet, deren Dielektrizitätskonstan¬ te k kleiner 3 ist.
Die Dielektrizitätskonstante von Luft stellt hierbei den in der Praxis realisierbaren kleinsten Wert dar und beträgt etwa k = 1. Als weiteres Low-k-Material ist beispielsweise mittels eines chemischen Abscheideverfahrens (CVD, Chemical Vapor Deposition) abgeschiedenes SiCOH bekannt, wie es bei den Herstellern als "Black Diamond™", „Coral™", „Aurora™" usw. vertrieben wird.
Gemäß Figur 2A wird zunächst ein Trägersubstrat 1, welches beispielsweise ein Halbleitermaterial und vorzugsweise ein
einkristallines Silizium-Halbleitermaterial aufweist, vorbe¬ reitet. Hierbei erfolgen beispielsweise die Definition von Dotier-Wannen sowie das Festlegen von aktiven Bereichen mit¬ tels beispielsweise flacher Grabenisolation (STI, Shallow Trench Isolation) .
Nach einem derartigen Vorbereiten des Trägersubstrats 1 er¬ folgt zunächst ein Ausbilden eines Gate-Dielektrikums 2 an der Oberfläche des Trägersubstrats 1, wobei vorzugsweise eines der vorstehend beschriebenen High-k-Materialien ganz¬ flächig abgeschieden wird. Beispielsweise wird mittels eines chemischen Dampfabscheideverfahrens (CVD, Chemical Vapor Deposition oder MOCVD, Metal Organic Vaporphase Deposition) , einer Atomlagenabscheidung (ALD, Atomic Layer Deposition) , eines Sputterverfahrens (PVD, Physical Vapor Deposition) oder mittels ähnlicher Verfahren das Gate-Dielektrikum 2 an der Oberfläche des Trägersubstrats 1 vorzugsweise konform abge¬ schieden, wobei optional ein chemisches Reinigen vorab durch¬ geführt werden kann.
Anschließend wird eine Steuerschicht 3 an der Oberfläche des Gate-Dielektrikums 2 ausgebildet, wobei beispielsweise ein Halbleitermaterial und insbesondere polykristallines Silizium wiederum mittels eines Abscheideverfahrens ganzflächig ausge- bildet wird. Hierbei kann bereits zu diesem frühen Zeitpunkt die Steuerschicht 3 beispielsweise durch ein in-situ- Dotierverfahren als elektrisch leitende Schicht ausgebildet werden, wobei sie jedoch im vorliegenden bevorzugten Ausfüh¬ rungsbeispiel erst zu einem späteren Zeitpunkt in eine elek- trisch leitende Schicht umgewandelt wird.
Abschließend wird eine Maskenschicht 4 an der Oberfläche der Steuerschicht 3 ausgebildet und strukturiert, wobei vorzugs¬ weise Siliziumdioxid als Hartmaskenschicht mittels eines CVD- Verfahrens abgeschieden und anschließend mittels eines foto- lithografischen Verfahrens strukturiert wird.
Unter Verwendung der strukturierten Maskenschicht 4 wird nunmehr ein Gatestapel bestehend aus dem Gate-Dielektrikum 2, der Steuerschicht 3 und der Hartmaskenschicht 4 ausgebildet, wobei beispielsweise Standardätzverfahren und insbesondere anisotrope Ätzverfahren verwendet werden. Nach dem Ausbilden des Gatestapels kann optional ein Schutz-Spacer 5 vorzugswei¬ se aus Siliziumdioxid unmittelbar an den Seitenwänden des Gatestapels ausgebildet und eine Anschluss-Dotierung zum Erzeugen von Anschluss-Dotiergebieten LDD (Lightly Doped Drain) unter Verwendung des Gatestapels und der Schutz-Spacer 5 als Maske durchgeführt werden. Beispielsweise wird hierbei eine Siliziumdioxidschicht konform mittels eines CVD- Verfahrens ganzflächig abgeschieden und anschließend mittels eines anisotropen, d.h. gerichteten Ätzverfahrens, so lange zurückgeätzt, bis lediglich an den Seitenwänden des Gatesta¬ pels die üblichen Spacerformen entstehen. Alternative kann dieser Schutz-Spacer 5 auch mittels eines thermischen Verfah¬ rens, z.B. einer thermischen Oxidation, selektiv an den Sei¬ tenwänden des Gatestapels bzw. der Steuerschicht 3 ausgebil- det werden. Die Anschluss-Dotiergebiete LDD (Lightly Doped
Drain) werden hierbei vorzugsweise mittels Ionenimplantation ausgebildet.
Gemäß Figur 2B erfolgt nunmehr das Ausbilden eines Opfer- Spacers 6 an den Seitenwänden des Gatestapels, wobei er im bevorzugten Ausführungsbeispiel unmittelbar an der Oberfläche des Schutz-Spacers 5 ausgebildet wird. Genauer gesagt, wird hierbei ein vorzugsweise thermisch zersetzbares Material, wie bei einem Spacer-Verfahren üblich, zunächst konform abge- schieden und anschließend anisotrop zurückgeätzt, bis die typisch spacerförmigen Schichten an den Seitenwänden des Gatestapels bzw. des Schutz-Spacers 5 ausgebildet sind.
Geeignete Materialien bzw. Materialklassen für ein derartiges zersetzbares Material bzw. den zersetzbaren Opfer-Spacer 6 sind beispielsweise Polyester, Polyether wie Polyethylengly- kol, Polypropylenglykol, Polyethylenoxid oder Polypropyleno-
xid, Polyacrylate, Polymethacrylate, Polyacetale, Polyketale, Polycarbonate, Polyurethane, Polyetherketone, cycloaliphati- sche Polymere wie Polynorbornen, aliphatische Polyamide, Novolake, Polyvinylphenole und Epoxy-Verbindungen sowie Co- oder Ter-Polymere.
Vorzugsweise sollte es sich um ein Low-k-Polymer handeln, welches beispielsweise bei ca. 350 bis 45O0C zersetzbar ist, wodurch in einem späteren Schritt gleichzeitig sowohl die Zersetzung des Opfer-Spacers als auch eine Temperaturbehand¬ lung bzw. eine Teil-Aktivierung von Source-/Draingebieten erfolgen kann.
Bei der anisotropen Spacerätzung wird beispielsweise ein O2-, H2/He-, oder ein H2/N2-Plasmaätzen durchgeführt.
Gemäß Figur 2B wird dieses Spacerätzen auch dann noch ange¬ wendet, wenn bereits ein Niveau bzw. eine Höhe des Opfer- Spacers 6 ein Niveau bzw. Höhe der Hartmaskenschicht 4 er- reicht hat, wodurch der Opfer-Spacer 6 weiter zurückgebildet wird. Vorzugsweise erfolgt dieses Rückbilden des Opfer- Spacers 6 bis auf eine Höhe Hl, die zwischen der Höhe H2 des Gatestapels mit der Hartmaskenschicht 4 und einer Höhe H3 des Gatestapels ohne Hartmaskenschicht 4 liegt. Vorzugsweise wird der Opfer-Spacer 6 bis etwa auf die halbe Höhe der Masken¬ schicht 4 zurückgebildet, d.h. Hl = H3 + (H2-H3)/2, wodurch in einem nachfolgenden Spacerschritt der Opfer-Spacer 6 auch in seinem oberen Bereich vollständig abgedeckt werden kann.
Genauer gesagt stellt dieses Rückbilden sicher, dass ein nachfolgend ausgebildeter Abschattungs-Spacer 7 sich bogen¬ förmig von einem oberen Bereich der Steuerschicht bis zur Oberfläche des Trägersubstrats 1 erstreckt und zumindest den Bodenbereich des Opfer-Spacers 6 zuverlässig insbesondere hinsichtlich eines Sputter-Verfahrens abschattet.
Gemäß Figur 2B erfolgt nunmehr ein Ausbilden des Abschat- tungs-Spacers 7 an den Seitenwänden des Gatestapels bzw. an der Oberfläche des zurückgebildeten Opfer-Spacers 6 sowie im oberen Teil an der Oberfläche des Schutz-Spacers 5, wobei vorzugsweise SiC oder SiCN ganzflächig abgeschieden und mit¬ tels anisotroper Spacerätzung zurückgebildet wird. Im Gegen¬ satz zum üblicherweise verwendeten Siliziumnitrid mit seiner Dielektrizitätskonstante von k = 7 bis 8, weisen derartige Materialien eine wesentlich geringere Dielektrizitätskonstan- te von k = 4 bis 5 auf, weshalb sie besonders geeignet sind, um die störenden Streufelder und die dadurch resultierenden parasitären Kapazitäten zu verringern. Darüber hinaus sind derartige Materialien besonders als Diffusionsbarriereschich¬ ten geeignet, um ein Ausdiffundieren insbesondere von metal- lischem Material in das Halbleitersubstrat 1 oder in andere Schichtebenen zu verhindern.
Abschließend wird gemäß Figur 2B eine Source-/Drain-Dotierung zum Ausbilden von Source-/Draingebieten S, D unter Verwendung des Gatestapels und der Spacer 5, 6 und 7 als Maske durchge¬ führt. Vorzugsweise wird eine Ionenimplantation IΞ/D durchge¬ führt, wobei auch die Steuerschicht 3, sofern sie aus Halb¬ leitermaterial besteht, und die Hartmaskenschicht 4 bereits zu diesem frühen Zeitpunkt entfernt wurde, gleichzeitig do- tiert und somit in elektrisch leitendes Material umgewandelt werden kann.
Gemäß Figur 2C kann jedoch auch zu einem späteren Zeitpunkt die Hartmaskenschicht 4 zumindest teilweise entfernt werden, wodurch der Opfer-Spacer 6 in seinem oberen Bereich zumindest teilweise freigelegt wird. Insbesondere bei Verwendung eines gleichen Materials wie beispielsweise Siliziumdioxid für die Maskenschicht 4 und den Schutz-Spacer 5 kann dieses zumindest teilweise Entfernen mit einem herkömmlichen Nass- oder Trok- kenätzverfahren in einem Schritt durchgeführt werden. Das teilweise oder vollständige Rückätzen der Maskenschicht 4 muss jedoch so lange erfolgen, bis zumindest ein Spalt zum
Opfer-Spacer 6 geöffnet wird. Gemäß Figur 2C kann beispiels¬ weise ein Teil der Maskenschicht 4a an der Oberfläche der Steuerschicht 3 bestehen bleiben.
Gemäß Figur 2D erfolgt nunmehr das Entfernen des Opfer- Spacers 6 zum Ausbilden eines Luftspalt-Spacers βa, wobei vorzugsweise eine Temperaturbehandlung in einem Bereich von 3500C bis 4500C zur thermischen Zersetzung des Opfer-Spacers 6 durchgeführt wird, der über den im oberen Bereich des Gate- stapeis ausgebildeten Spalt ausgasen kann. Gleichzeitig wird bei dieser thermischen Behandlung auch ein Ausheilen der Source-/Draingebiete S, D durchgeführt, und die S/D-Implan- tationen aktiviert. Somit werden mittels eines Temperatur¬ schritts sowohl der Luftspalt-Spacer 6a als auch die Teil- Aktivierung bzw. das Ausheilen der Source-/Draingebiete S und D durchgeführt. Zur vollständigen Aktivierung kann nach der Zersetzung des Opfer-Spacers 6 eine weitere thermische Be¬ handlung bei ca. BOO0C bis 12000C z.B. durch RTP (Rapid Ther¬ mal Processing) oder im Ofen durchgeführt werden.
Gemäß Figur 2E kann nach der Temperaturbehandlung ein eventu¬ ell noch vorhandenes Hartmaskenoxid 4a vollständig entfernt werden. Anschließend kann nach der thermischen Behandlung ferner eine Metallschicht 8 ganzflächig abgeschieden und an den freiliegenden Halbleiterbereichen in eine Metall- Halbleiterverbindung 3a und 8a thermisch umgewandelt werden, wobei die nicht umgewandelte Metallschicht anschließend ent¬ fernt wird. Als Metallschicht 8 wird insbesondere Ti, Ni oder Co mittels eines PVD-Verfahrens (Physical Vapor Deposition) abgeschieden, wobei bei der thermischen Umwandlung auf Sili¬ zium insbesondere TiSix, NiSi oder CoSix als selbstjustierte hochleitende Suizide ausgebildet werden. Alternativ kann hierbei die aus einem Halbleitermaterial bestehende Steuer¬ schicht 3 vollständing, d.h. in ihrer gesamten Dicke, in eine Metall-Halbleiterverbindung umgewandelt werden. Als weitere Alternative könnte die Steuerschicht 3 auch als sogenanntes Metall-Gate, d.h. vollständig aus metallischem Material (z.B.
für n-FET Ti, Ta, Zr, TaN, W oder für p-FET Ir, Pt, Rh, Re, W) , ausgebildet werden. Da sich der Abschattungs-Spacer 7 derart über den Luftspalt-Spacer 6a erstreckt bzw. diesen abdeckt, dass zumindest der Bodenbereich BB des Luftspalt- Spacers 6a vollständig abgeschattet ist, kann eine uner¬ wünschte Abscheidung von metallischem Material am Bodenbe¬ reich BB des Luftspalt-Spacers 6a zuverlässig verhindert werden, wodurch die Funktionsfähigkeit insbesondere bei Ver¬ wendung des beschriebenen selbstjustierenden Silizidierungs- Verfahrens weiterhin gewährleistet ist.
Da sich der Abschattungs-Spacer 7 bogenförmig von einem obe¬ ren Bereich der Steuerschicht 3 bis zur Oberfläche des Trä¬ gersubstrats 1 erstreckt und bezogen auf die Oberfläche des Trägersubstrats 1 ferner über die Steuerschicht 3 hinausragt, ergibt sich eine besonders effektive Verringerung der von der Steuerschicht 3 ausgehenden Streufelder bzw. "fringing fields", wodurch sich die elektrischen Eigenschaften des Halbleiterbauelements wesentlich verbessern lassen.
Optional kann vor dem Ni- oder Co-Sputtern auch eine selektiv abgeschiedene Si-Epi-Schicht (epitaktisch ausgebildete Schicht) aufgewachsen werden. Diese (nicht dargestellte) Epi¬ Schicht wächst nur auf der freiliegenden Poly-Si-Steuer- schicht 3 und auf den freiliegenden Source-/Draingebieten S und D auf. Insbesondere kann diese Epi-Si-Schicht den Luft¬ spalt zwischen der Steuerschicht 3 und dem Abschattungs- Spacer 7 schließen, um ein unerwünschtes Abscheiden von me¬ tallischem Material in den Bereich des Luftspalt-Spacers βa vollständig zu verhindern.
Gemäß Figur 2F kann anschließend eine dielektrische Diffusi¬ onsbarrierenschicht 9 ganzflächig ausgebildet werden, wobei an Stelle des üblicherweise verwendeten Si3N4 insbesondere SiC oder SiCN mit kleinerem k = 4 bis 5 mittels z.B. mittels eines CVD-Verfahrens abgeschieden wird. Auf diese Weise kann ein Ausdiffundieren insbesondere von metallischem Material
aus der Leitbahnebene z.B. einer Cu-Metallisierung in angren¬ zende Schichten und insbesondere in das Halbleitersubstrat 1 zuverlässig verhindert werden, wodurch sich die elektrischen Eigenschaften des Halbleiterbauelements weiter verbessern. Da die Dielektrizitätskonstante insbesondere von SiC oder SiCN wesentlich unterhalb der von Siliziumnitrid liegt, welches einen Wert von k = 7 bis 8 aufweist, werden wiederum die Streufelder wesentlich verringert.
Gemäß Figur 2G werden nunmehr ein Zwischendielektrikum 10 auf dem Gatestapel sowie dem Trägersubstrat 1 bzw. an der Ober¬ fläche der dielektrischen Diffusionsbarrierenschicht 9 ausge¬ bildet. Vorzugsweise wird hierbei ein Low-k-Material mittels eines CVD-Verfahrens abgeschieden. Obwohl grundsätzlich BPSG oder PSG verwendet werden kann, wird vorzugsweise als Materi¬ al für dieses Zwischendielektrikum 10 SiCOH verwendet, wel¬ ches unter den Markennamen "Black Diamond™", „Coral™", „Auro¬ ra™" usw. vertrieben wird.
Abschließend erfolgt eine Planarisierung des Zwischendielek¬ trikums 10 sowie das Ausbilden der Kontakte bzw. Vias 11, welche beispielsweise Wolfram-Vias darstellen. An der Ober¬ fläche des Zwischendielektrikums 10 befindet sich eine struk¬ turierbare elektrisch leitende Schicht 12, welche beispiels- weise als erste Metallisierungsebene die Source-/Drain-, und in einem nicht dargestellten Bereich auch die Steuerschicht 3 über die Vias 11 kontaktiert.
Obwohl die Schichtdicken wesentlich von den verwendeten Mate- rialien abhängig sind, seien sie für die beschriebenen Sub-
100-Nanometer-Halbleiterbauelemente beispielhaft angegeben.
Demzufolge besitzt das high-k-Gate-Dielektrikum 2 eine
Schichtdicke von 2 bis 10 nm und typischerweise von ca. 5 nm.
Die Schichtdicke des Schutz-Spacers 5 beträgt ca. 2 bis 10 nm. Die Schichtdicke des Abschattungs-Spacers 7 liegt zwischen 20 bis 50 nm und die Schichtdicke des Luftspalt-
Spacers 6a in einem Bereich von 10 bis 50 nm.
Die Erfindung wurde vorstehend an Hand eines Feldeffekttran¬ sistors auf einem Silizium-Halbleitermaterial beschrieben. Sie ist jedoch nicht darauf beschränkt und umfasst in glei¬ cher Weise alternative Halbleiterbauelemente wie z.B. nicht- flüchtige Speicherelemente mit alternativen Halbleitermate¬ rialien.
Claims
1. Halbleiterbauelement mit einem Trägersubstrat (1) , in dem voneinander beabstandete Source-/Draingebiete (S, D) zum Festlegen eines Kanalgebietes ausgebildet sind; einem Gate-Dielektrikum (2) , das an der Oberfläche des Trä¬ gersubstrats (1) im Bereich des Kanalgebietes ausgebildet ist; einem Gatestapel mit zumindest einer Steuerschicht (3, 3a), der an der Oberfläche des Gate-Dielektrikums (2) ausgebildet ist; und einer Spacerstruktur (5, βa, 7), die an den Seitenwänden des Gatestapels ausgebildet ist und jeweils einen Luftspalt- Spacer (6a) aufweist, dadurch gekennzeichnet, dass die Spacerstruktur ferner jeweils einen Abschattungs-Spacer (7) aufweist, der zumindest einen Bodenbereich (BB) des Luft- spalt-Spacers (6a) abschattet.
2. Halbleiterbauelement nach Patentanspruch 1, dadurch ge¬ kennzeichnet, dass der Abschattungs-Spacer (7) sich bogenför¬ mig von einem oberen Bereich der Steuerschicht (3, 3a) bis zur Oberfläche des Trägersubstrats (1) erstreckt.
3. Halbleiterbauelement nach Patentanspruch 1 oder 2, dadurch gekennzeichnet, dass der Abschattungs-Spacer (7) und/oder der Luftspalt-Spacer (6a) bezogen auf die Oberfläche des Träger¬ substrats (1) über die Steuerschicht (3, 3a) hinausragt.
4. Halbleiterbauelement nach einem der Patentansprüche 1 bis
3, dadurch gekennzeichnet, dass die Spacerstruktur jeweils einen Schutz-Spacer (5) aufweist, der unmittelbar an den Seitenwänden des Gate-Dielektrikums (2) und der Steuerschicht (3, 3a) ausgebildet ist.
5. Halbleiterbauelement nach einem der Patentansprüche 1 bis
4, dadurch gekennzeichnet, dass das Gate-Dielektrikum (2) ein High-k-Dielektrikum, insbesondere HfO2, ZrO2 oder Al2O3 oder deren Silikate und Nitrate oder ternäre oder quaternäre Ver¬ bindungen aus Hf, Zr, Al, Si, N und 0, aufweist.
6. Halbleiterbauelement nach einem der Patentansprüche 1 bis
5, dadurch gekennzeichnet, dass das Trägersubstrat (1) und die Steuerschicht (3) ein Halbleitermaterial aufweisen und an der Oberfläche der Source-/Draingebiete (S/D) sowie der Steu¬ erschicht (3) eine Halbleiter-Metallverbindung (3a, 8a) aus- gebildet ist.
7. Halbleiterbauelement nach einem der Patentansprüche 1 bis
6, dadurch gekennzeichnet, dass an der Oberfläche des Gate¬ stapels und der Spacerstruktur eine dielektrische Diffusions- barrierenschicht (9) ausgebildet ist.
8. Halbleiterbauelement nach einem der Patentansprüche 1 bis
7, dadurch gekennzeichnet, dass der Abschattungs-Spacer (7) und/oder die dielektrische Diffusionsbarrierenschicht (9) SiC oder SiCN aufweist.
9. Halbleiterbauelement nach einem der Patentansprüche 1 bis
8, dadurch gekennzeichnet, dass an der Oberfläche der dielek¬ trischen Diffusionsbarrierenschicht (9) ein Low-k-Zwischen- dielektrikum (10), insbesondere SiCOH, ausgebildet ist.
10. Halbleiterbauelement nach einem der Patentansprüche 1 bis
9, dadurch gekennzeichnet, dass das Kanalgebiet eine Kanal¬ länge kleiner 100 nm aufweist.
11. Verfahren zur Herstellung eines Halbleiterbauelements mit den Schritten: a) Vorbereiten eines Trägersubstrats (1) ; b) Ausbilden eines Gatestapels mit einem Gate-Dielektrikum (2), einer Steuerschicht (3) und einer Maskenschicht (4) an der Oberfläche des Trägersubstrats (1); c) Ausbilden eines Opfer-Spacers (6) an den Seitenwänden des Gatestapels; d) Rückbilden des Opfer-Spacers (6) auf eine Höhe (Hl) zwi¬ schen einer Höhe (H2) des Gatestapels mit Maskenschicht und einer Höhe (H3) des Gatestapels ohne Maskenschicht; e) Ausbilden eines Abschattungs-Spacers (7) an den Seitenwän¬ den des Gatestapels (2, 3, 4) und an der Oberfläche des rück¬ gebildeten Opfer-Spacers (6); f) Durchführen einer Source-/Drain-Dotierung (IS/D) zum Äus- bilden von Source-/Draingebieten (S/D) unter Verwendung des
Gatestapels und der Spacer als Maske; g) zumindest teilweises Entfernen der Maskenschicht (4) zum zumindest teilweisen Freilegen des Opfer-Spacers (6); und h) Entfernen des Opfer-Spacers (6) zum Ausbilden eines Luft- spalt-Spacers (βa) .
12. Verfahren nach Patentanspruch 11, gekennzeichnet durch den weiteren Schritt i) Ausbilden eines Zwischendielektrikums (10) auf dem Gate- Stapel und dem Trägersubstrat (1) .
13. Verfahren nach Patentanspruch 11 oder 12, gekennzeichnet durch den weiteren Schritt j) Ausbilden eines Source-/Drain- und Gate-Kontakts im Zwi- schendielektrikum (10) zum Anschließen der Source- /Draingebiete (S, D) und der Steuerschicht (3) .
14. Verfahren nach einem der Patentansprüche 11 bis 13, da¬ durch gekennzeichnet, dass in Schritt b) als High-k- Dielektrikum (2) insbesondere HfO2, ZrÜ2 oder AI2O3 oder deren Silikate und Nitrate oder ternäre und quarternäre Verbindun¬ gen aus Hf, Zr, Al, Si, N und O abgeschieden werden.
15. Verfahren nach einem der Patentansprüche 11 bis 14, da- durch gekennzeichnet, dass in Schritt a) ein einkristallines
Halbleitermaterial als Trägersubstrat (1) und in Schritt b) ein polykristallines Halbleitermaterial als Steuerschicht (3) verwendet wird.
16. Verfahren nach einem der Patentansprüche 11 bis 15, da- durch gekennzeichnet, dass in Schritt b) als Maskenschicht
(4) eine Hartmaskenschicht, insbesondere Siθ2, abgeschieden und fotolithografisch strukturiert wird.
17. Verfahren nach einem der Patentansprüche 11 bis 16, da- durch gekennzeichnet, dass nach dem Ausbilden des Gatestapels in Schritt b) ein Schutz-Spacer (5) , vorzugsweise aus SiÜ2, unmittelbar an den Seitenwänden des Gatestapels (2, 3, 4) ausgebildet und eine Anschlussdotierung zum Erzeugen von Anschlussdotiergebieten (LDD) unter Verwendung des Gatesta- pels und des Schutz-Spacers (5) als Maske durchgeführt wird.
18. Verfahren nach einem der Patentansprüche 11 bis 17, da¬ durch gekennzeichnet, dass in Schritt c) ein zersetzbares Material, insbesondere Polyester, Polyether wie Polyethylen- glykol, Polypropylenglykol, Polyethylenoxid oder Polypropyle¬ noxid, Polyacrylate, Polymethacrylate, Polyacetale, Polyketa- Ie, Polycarbonate, Polyurethane, Polyetherketone, cycloa- liphatische Polymere wie Polynorbornen, aliphatische Polyami¬ de, Novolake, Polyvinylphenole und Epoxy-Verbindungen sowie Co- oder Ter-Polymere ganzflächig abgeschieden und mittels anisotroper Ätzung als Opfer-Spacer (6) ausgebildet wird.
19. Verfahren nach einem der Patentansprüche 11 bis 18, da¬ durch gekennzeichnet, dass in Schritt d) der Opfer-Spacer (6) bis etwa auf die halbe Höhe der Maskenschicht (4) zurückge¬ bildet wird.
20. Verfahren nach einem der Patentansprüche 11 bis 19, da¬ durch gekennzeichnet, dass in Schritt e) Si3N4, SiC oder SiCN ganzflächig abgeschieden und mittels anisotroper Ätzung als Abschattungs-Spacer (7) ausgebildet wird.
21. Verfahren nach einem der Patentansprüche 11 bis 20, da¬ durch gekennzeichnet, dass in Schritt f) eine Ionenimplanta¬ tion (IS/D) durchgeführt wird.
22. Verfahren nach einem der Patentansprüche 15 bis 20, da¬ durch gekennzeichnet, dass ein vollständiges Entfernen der Maskenschicht (4) vor Schritt f) durchgeführt wird und in Schritt f) gleichzeitig die Steuerschicht (3) dotiert wird.
23. Verfahren nach einem der Patentansprüche 11 bis 22, da¬ durch gekennzeichnet, dass in Schritt h) eine thermische Behandlung bei 350 bis 4500C zum Zersetzen und Ausgasen des Opfer-Spacers (6) durchgeführt wird.
24. Verfahren nach einem der Patentansprüche 11 bis 23, da¬ durch gekennzeichnet, dass nach Schritt h) eine Metallschicht (8) ganzflächig abgeschieden und auf freiliegenden Halblei¬ terbereichen in eine Metall-Halbleiterverbindung (3a, 8a) thermisch umgewandelt wird, wobei die nicht umgewandelte Metallschicht anschließend entfernt wird.
25. Verfahren nach Patentanspruch 24, dadurch gekennzeichnet, dass die Metallschicht (8), insbesondere Ti, Ni oder Co, mittels eines PVD-Verfahrens abgeschieden und bei der thermi- sehen Umwandlung insbesondere TiSix, NiSi oder CoSix ausge¬ bildet wird.
26. Verfahren nach einem der Patentansprüche 12 bis 25, da¬ durch gekennzeichnet, dass vor dem Ausbilden des Zwischendie- lektrikums (10) eine dielektrische Diffusionsbarrierenschicht (9), insbesondere SiC oder SiCN, abgeschieden wird.
27. Verfahren nach einem der Patentansprüche 12 bis 26, da¬ durch gekennzeichnet, dass in Schritt i) als Zwischendielek- trikum (10) ein Low-k-Material, insbesondere SiCOH, abge¬ schieden wird.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE102004052388.6 | 2004-10-28 | ||
| DE102004052388.6A DE102004052388B4 (de) | 2004-10-28 | 2004-10-28 | Halbleiterbauelement sowie zugehöriges Herstellungsverfahren |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| WO2006045722A1 true WO2006045722A1 (de) | 2006-05-04 |
Family
ID=35613699
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| PCT/EP2005/055353 WO2006045722A1 (de) | 2004-10-28 | 2005-10-19 | Halbleiterbauelement sowie zugehöriges herstellungsverfahren |
Country Status (2)
| Country | Link |
|---|---|
| DE (1) | DE102004052388B4 (de) |
| WO (1) | WO2006045722A1 (de) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104425230A (zh) * | 2013-09-09 | 2015-03-18 | 中芯国际集成电路制造(上海)有限公司 | 侧墙结构及其形成方法 |
| US10079293B2 (en) | 2014-03-10 | 2018-09-18 | Qualcomm Incorporated | Semiconductor device having a gap defined therein |
| CN108735751A (zh) * | 2018-04-26 | 2018-11-02 | 上海华力集成电路制造有限公司 | 一种浮栅存储单元及其制备方法 |
| CN109390402A (zh) * | 2017-08-10 | 2019-02-26 | 长鑫存储技术有限公司 | 一种半导体晶体管结构及其制备方法 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20230088516A (ko) | 2015-07-17 | 2023-06-19 | 인텔 코포레이션 | 에어갭 스페이서를 갖는 트랜지스터 |
| DE102020122823B4 (de) | 2020-05-12 | 2022-06-02 | Taiwan Semiconductor Manufacturing Co., Ltd. | Halbleitervorrichtungen mit entkopplungskondensatoren |
| US11450600B2 (en) | 2020-05-12 | 2022-09-20 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor devices including decoupling capacitors |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5736446A (en) * | 1997-05-21 | 1998-04-07 | Powerchip Semiconductor Corp. | Method of fabricating a MOS device having a gate-side air-gap structure |
| US5914519A (en) * | 1997-07-26 | 1999-06-22 | United Microelectronics Corp. | Air-gap spacer of a metal-oxide-semiconductor device |
| US5989965A (en) * | 1998-02-13 | 1999-11-23 | Sharp Laboratories Of America, Inc. | Nitride overhang structures for the silicidation of transistor electrodes with shallow junction |
| US6093612A (en) * | 1997-05-24 | 2000-07-25 | Lg Semicon Co., Ltd. | Metal oxide silicon field effect transistor (MOSFET) and fabrication method of same |
| US6417056B1 (en) * | 2001-10-18 | 2002-07-09 | Chartered Semiconductor Manufacturing Ltd. | Method to form low-overlap-capacitance transistors by forming microtrench at the gate edge |
| US6468877B1 (en) * | 2001-07-19 | 2002-10-22 | Chartered Semiconductor Manufacturing Ltd. | Method to form an air-gap under the edges of a gate electrode by using disposable spacer/liner |
| US20030211684A1 (en) * | 2001-07-16 | 2003-11-13 | Taiwan Semiconductor Manufacturing Company | Gate stack for high performance sub-micron CMOS devices |
| US20040038489A1 (en) * | 2002-08-21 | 2004-02-26 | Clevenger Lawrence A. | Method to improve performance of microelectronic circuits |
| JP2004119549A (ja) * | 2002-09-25 | 2004-04-15 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| JP2004273508A (ja) * | 2003-03-05 | 2004-09-30 | Sharp Corp | 半導体装置及びその製造方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW346652B (en) * | 1996-11-09 | 1998-12-01 | Winbond Electronics Corp | Semiconductor production process |
| US6576976B2 (en) * | 1997-01-03 | 2003-06-10 | Integrated Device Technology, Inc. | Semiconductor integrated circuit with an insulation structure having reduced permittivity |
| US5915182A (en) * | 1997-10-17 | 1999-06-22 | Texas Instruments - Acer Incorporated | MOSFET with self-aligned silicidation and gate-side air-gap structure |
| US6495900B1 (en) * | 1997-11-12 | 2002-12-17 | Micron Technology, Inc. | Insulator for electrical structure |
| TW392357B (en) * | 1998-02-10 | 2000-06-01 | United Microelectronics Corp | Manufacturing method for semiconductor device and structure manufactured by the same |
| DE10054109C2 (de) * | 2000-10-31 | 2003-07-10 | Advanced Micro Devices Inc | Verfahren zum Bilden eines Substratkontakts in einem Feldeffekttransistor, der über einer vergrabenen Isolierschicht gebildet ist |
| US6613637B1 (en) * | 2002-05-31 | 2003-09-02 | Lsi Logic Corporation | Composite spacer scheme with low overlapped parasitic capacitance |
-
2004
- 2004-10-28 DE DE102004052388.6A patent/DE102004052388B4/de not_active Expired - Fee Related
-
2005
- 2005-10-19 WO PCT/EP2005/055353 patent/WO2006045722A1/de active Application Filing
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5736446A (en) * | 1997-05-21 | 1998-04-07 | Powerchip Semiconductor Corp. | Method of fabricating a MOS device having a gate-side air-gap structure |
| US6093612A (en) * | 1997-05-24 | 2000-07-25 | Lg Semicon Co., Ltd. | Metal oxide silicon field effect transistor (MOSFET) and fabrication method of same |
| US5914519A (en) * | 1997-07-26 | 1999-06-22 | United Microelectronics Corp. | Air-gap spacer of a metal-oxide-semiconductor device |
| US5989965A (en) * | 1998-02-13 | 1999-11-23 | Sharp Laboratories Of America, Inc. | Nitride overhang structures for the silicidation of transistor electrodes with shallow junction |
| US20030211684A1 (en) * | 2001-07-16 | 2003-11-13 | Taiwan Semiconductor Manufacturing Company | Gate stack for high performance sub-micron CMOS devices |
| US6468877B1 (en) * | 2001-07-19 | 2002-10-22 | Chartered Semiconductor Manufacturing Ltd. | Method to form an air-gap under the edges of a gate electrode by using disposable spacer/liner |
| US6417056B1 (en) * | 2001-10-18 | 2002-07-09 | Chartered Semiconductor Manufacturing Ltd. | Method to form low-overlap-capacitance transistors by forming microtrench at the gate edge |
| US20040038489A1 (en) * | 2002-08-21 | 2004-02-26 | Clevenger Lawrence A. | Method to improve performance of microelectronic circuits |
| JP2004119549A (ja) * | 2002-09-25 | 2004-04-15 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| JP2004273508A (ja) * | 2003-03-05 | 2004-09-30 | Sharp Corp | 半導体装置及びその製造方法 |
Non-Patent Citations (1)
| Title |
|---|
| PATENT ABSTRACTS OF JAPAN vol. 2003, no. 12 5 December 2003 (2003-12-05) * |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104425230A (zh) * | 2013-09-09 | 2015-03-18 | 中芯国际集成电路制造(上海)有限公司 | 侧墙结构及其形成方法 |
| US10079293B2 (en) | 2014-03-10 | 2018-09-18 | Qualcomm Incorporated | Semiconductor device having a gap defined therein |
| CN109390402A (zh) * | 2017-08-10 | 2019-02-26 | 长鑫存储技术有限公司 | 一种半导体晶体管结构及其制备方法 |
| CN108735751A (zh) * | 2018-04-26 | 2018-11-02 | 上海华力集成电路制造有限公司 | 一种浮栅存储单元及其制备方法 |
| CN108735751B (zh) * | 2018-04-26 | 2020-11-03 | 上海华力集成电路制造有限公司 | 一种浮栅存储单元及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE102004052388B4 (de) | 2016-05-25 |
| DE102004052388A1 (de) | 2006-05-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7067379B2 (en) | Silicide gate transistors and method of manufacture | |
| DE102009015747B4 (de) | Verfahren zur Herstellung von Transistoren mit Metallgateelektrodenstrukturen und Gatedielektrikum mit großem ε und einer Zwischenätzstoppschicht | |
| DE102005009976B4 (de) | Transistor mit Dotierstoff tragendem Metall im Source- und Drainbereich | |
| US6921711B2 (en) | Method for forming metal replacement gate of high performance | |
| DE60312467T2 (de) | Vorrichtung zum verhindern der seitlichen oxidation in einem transistor unter verwendung einer ultradünnen sauerstoffdiffusionsbarriere | |
| US20060275975A1 (en) | Nitridated gate dielectric layer | |
| US20070023842A1 (en) | Semiconductor devices having different gate dielectric layers and methods of manufacturing the same | |
| US20060125026A1 (en) | Semiconductor device with high-k dielectric layer | |
| US7202535B2 (en) | Manufacturing method for an integrated semiconductor structure and corresponding integrated semiconductor structure | |
| US20100102395A1 (en) | Semiconductor device and manufacturing method thereof | |
| US11901437B2 (en) | Semiconductor device and method for fabricating the same | |
| WO2006045722A1 (de) | Halbleiterbauelement sowie zugehöriges herstellungsverfahren | |
| DE102011005718B4 (de) | Verfahren zum Verringern der Äquivalenzdicke von Dielektriika mit großem ε in Feldeffekttranistoren durch Ausführen eines Ausheizprozesses bei geringer Temperatur | |
| US10446667B2 (en) | Method for fabricating semiconductor device | |
| US20210050253A1 (en) | Method for fabricating semiconductor device | |
| TW201740475A (zh) | 半導體元件及其製作方法 | |
| DE102009011880B4 (de) | Speichereinrichtung mit einer Hohes-k-Dielektrikum-Schicht und Verfahren zu deren Herstellung | |
| DE102018101016B4 (de) | Verfahren zum Schneiden von Metall-Gates und daraus gebildete Strukturen | |
| US10978556B2 (en) | Semiconductor device and method for fabricating the same | |
| KR100712523B1 (ko) | 이종의 게이트 절연막을 가지는 반도체 소자 및 그 제조방법 | |
| CN113611736A (zh) | 半导体元件及其制作方法 | |
| US9449829B1 (en) | Semiconductor process | |
| CN114121660B (zh) | 半导体元件及其制作方法 | |
| DE102007061527B4 (de) | Integrierter Schaltkreis und Verfahren zum Herstellen eines integrierten Schaltkreises | |
| US20100120211A1 (en) | Methods of manufacturing Semiconductor Devices Including PMOS and NMOS Transistors Having Different Gate Structures |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| AK | Designated states |
Kind code of ref document: A1 Designated state(s): AE AG AL AM AT AU AZ BA BB BG BW BY BZ CA CH CN CO CR CU CZ DM DZ EC EE EG ES FI GB GD GE GH HR HU ID IL IN IS JP KE KG KM KP KZ LC LK LR LS LT LU LV LY MA MG MK MN MW MX MZ NA NG NI NZ OM PG PH PL PT RO RU SC SD SE SK SL SM SY TJ TM TN TR TT TZ UA US UZ VC VN YU ZA ZM |
|
| AL | Designated countries for regional patents |
Kind code of ref document: A1 Designated state(s): BW GH GM KE LS MW MZ NA SD SZ TZ UG ZM ZW AM AZ BY KG MD RU TJ TM AT BE BG CH CY DE DK EE ES FI FR GB GR HU IE IS IT LU LV MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW MR NE SN TD TG |
|
| 121 | Ep: the epo has been informed by wipo that ep was designated in this application | ||
| 122 | Ep: pct application non-entry in european phase |
Ref document number: 05808060 Country of ref document: EP Kind code of ref document: A1 |