DE102010037120B4 - Verfahren zur Herstellung von Halbleiterbauelementen mit einer Steuergateschicht, Ladungsspeicherschicht und Auswahlgateschicht - Google Patents

Verfahren zur Herstellung von Halbleiterbauelementen mit einer Steuergateschicht, Ladungsspeicherschicht und Auswahlgateschicht Download PDF

Info

Publication number
DE102010037120B4
DE102010037120B4 DE102010037120.3A DE102010037120A DE102010037120B4 DE 102010037120 B4 DE102010037120 B4 DE 102010037120B4 DE 102010037120 A DE102010037120 A DE 102010037120A DE 102010037120 B4 DE102010037120 B4 DE 102010037120B4
Authority
DE
Germany
Prior art keywords
layer
charge storage
forming
over
gate layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102010037120.3A
Other languages
English (en)
Other versions
DE102010037120A1 (de
Inventor
Wolfgang Dickenscheid
John Power
Danny Pak-Chum Shum
Robert Strenz
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102010037120A1 publication Critical patent/DE102010037120A1/de
Application granted granted Critical
Publication of DE102010037120B4 publication Critical patent/DE102010037120B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/788Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881Programmable transistors with only two possible levels of programmation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401Multistep manufacturing processes
    • H01L29/4011Multistep manufacturing processes for data storage electrodes
    • H01L29/40114Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312Gate electrodes for field effect devices
    • H01L29/42316Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/4234Gate electrodes for transistors with charge trapping gate insulator
    • H01L29/42344Gate electrodes for transistors with charge trapping gate insulator with at least one additional gate, e.g. program gate, erase gate or select gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

Verfahren zur Herstellung eines Halbleiterbauelements, mit den folgenden Schritten:Bereitstellen eines Substrats (210);Bilden einer Ladungsspeicherschicht (230) über dem Substrat (210);Bilden einer Steuergateschicht (250) über der Ladungsspeicherschicht (230);Bilden einer Maske (260, 260') über der Steuergateschicht (250) ;Ätzen der Steuergateschicht (250) und der Ladungsspeicherschicht (230);Bilden einer Auswahlgateschicht (280) über der geätzten Steuergateschicht (250) und der geätzten Ladungsspeicherschicht (230);Bilden einer zusätzlichen Schicht (290) über der Auswahlgateschicht (280), wobei die zusätzliche Schicht (290) Kohlenstoff aufweist;Ätzen der zusätzlichen Schicht (290), so dass Seitenwandabstandsschichten (290') über der Auswahlgateschicht (280) gebildet werden; undÄtzen der Auswahlgateschicht (280) mit den Seitenwandabstandsschichten (290') als Masken.

Description

  • TECHNISCHES GEBIET
  • Die vorliegende Erfindung betrifft Verfahren zur Herstellung von Halbleiterbauelementen mit einer Steuergateschicht, Ladungsspeicherschicht und Auswahlgateschicht.
  • STAND DER TECHNIK
  • Halbleiterbauelemente werden in vielen Elektronik- und anderen Anwendungen verwendet. Halbleiterbauelemente umfassen integrierte Schaltungen, die auf Halbleiterwafern gebildet werden, indem viele Arten von Dünnfilmen aus Material über den Halbleiterwafern abgeschieden und die Dünnfilme aus Material strukturiert werden, um die integrierten Schaltungen zu bilden.
  • Eine Art von Halbleiterbauelement ist ein Speicherbauelement, in dem Daten typischerweise als eine logische „1“ oder „0“ gespeichert werden. Eine Art von Speicherbauelement ist ein Ladungsspeicherungs-Speicherbauelement. Ein Beispiel für ein Ladungsspeicherungs-Speicherbauelement ist ein Floating-Gate-Bauelement. Es ist möglich, dass sich das Floating-Gate in einem Doppelstapel-Gate-Bauelement befindet. Ein anderes Beispiel für ein Ladungsspeicherungs-Speicherbauelement ist ein Ladungsfallen-Bauelement.
  • In EP 0 335 395 A2 wird ein nicht-flüchtiges Halbleiterspeicherbauteil und ein entpsrechendes Herstellungsverfahren beschrieben. In der Mitte von einem Halbleiterkanal ist eine gestapelte Schichtenfolge von Kanal, Isolatorschicht, „Floating Gate“, Isolatorschicht und Kontrollgate aufgebracht. Durch Isolatorschichten von Stapel und Kanal getrennt, sind beidseitig des Stapels weitere sogenannte Seitenwand-Gateelektroden angebracht. Der leitende Kanal ist auf einer Seite durch eine hochdotierte „Source“ und auf der gegenüberliegenden Seite durch eine hochdotierte „Drain“ elektrisch kontaktiert. Durch geeignetes Anlegen von elektrischen Spannungen kann nun das „Floating Gate“ elektrisch ge- und entladen werden und sein Ladungszustand ausgelesen werden. Die beiden Seitenwand-Gateelektroden erlauben ein elektrisches An- und Abkoppeln der mittigen Komponenten von Source und Drain, was eine Mehrfachverwendung von den Chipzuleitungen erleichtert.
  • US 2008 / 0 029 805 A1 beschreibt ein ähnliches Bauteil wie in der vorgehenden Offenbarung. Hier ist eine Ladungsfallenschicht, ein Nitrid, vorgesehen.
  • In US 2008 / 0 149 987 A1 wird ein weiteres Verfahren zur Herstellung eines T-förmigen „Floating Gates“ offenbart.
  • US 2009 / 0 134 449 A1 beschreibt einen sehr ähnlichen Aufbau wie EP 0 335 395 A2 wobei in diesem Fall nur eine Seitenwand-Gateelektrode vorgesehen ist.
  • US 2009 /0 039 410 A1 beschreibt ein Verfahren für das Entladen eines „Floating Gates“ über eine speziell geformte Seitenwand-Gateelektrode.
  • US 6 043 530 A und US 2009 / 0 039 410 A1 beschreiben weitere Floating Gate-Bauteile.
  • US 7 397 080 B2 werden zwei Bits hintereinander gespeichert. Ein erstes mit einem „Floating Gate“ und ein zweites Bit mit einer Ladungsfallenschicht.
  • US 2006 / 0 071 265 A1 beschreibt ein weiteres „Floating Gate“-Bauelement.
  • US 2006 / 0 011 967 A1 beschreibt ebenfalls ein „Floating Gate“-Bauelement
  • US 6 160 287 A beschreibt ein weiteres Verfahren zur Herstellung einer Flashspeicherzelle.
  • EP 0 531 526 A1 beschreibt die Optimierung des Verhältnisses der Längen, Höhen und Schichtdicken eines Floating Gate-Bauteils.
  • Figurenliste
    • 1 bis 11, 12A, 13A, 14A, 15A, 16A, 12B, 13B, 14B, 15B und 16B zeigen Verfahren zur Herstellung von Halbleiterbauelementen gemäß Ausführungsformen der vorliegenden Erfindung; und
    • 17 bis 27A, B zeigen Verfahren zur Herstellung von Halbleiterbauelementen gemäß Ausführungsformen der vorliegenden Erfindung.
  • AUSFÜHRLICHE BESCHREIBUNG DER ERFINDUNG
  • Die folgende ausführliche Beschreibung bezieht sich auf die beigefügten Zeichnungen, die zur Veranschaulichung spezifische Einzelheiten und Ausführungsformen zeigen, in denen die Erfindung ausgeübt werden kann. Diese Ausführungsformen werden ausführlich genug beschrieben, um es Fachleuten zu ermöglichen, die Erfindung auszuüben. Es können andere Ausführungsformen benutzt und strukturelle, logische und elektrische Änderungen vorgenommen werden, ohne von dem Schutzumfang der Erfindung abzuweichen. Die verschiedenen Ausführungsformen schließen sich nicht unbedingt gegenseitig aus, da bestimmte Ausführungsformen mit einer oder mehreren anderen Ausführungsformen kombiniert werden können, um neue Ausführungsformen zu bilden.
  • Wie in Patentschriften üblich werden in der vorliegenden Schrift die Ausdrücke „ein“ oder „eine“ so verwendet, dass sie eines oder mehr als eines bedeuten können. In der vorliegenden Schrift soll der Ausdruck „oder“ „nicht exklusives oder“ bedeuten, so dass „A oder B“, sofern es nicht anders angegeben wird, „A, aber nicht B“, „B, aber nicht A“ und „A und B“ umfasst.
  • Mit Bezug auf 1 wird ein Halbleitersubstrat 210 bereitgestellt. Das Substrat 210 kann eine beliebige Art von Substrat sein. Das Substrat 210 kann ein Halbleitersubstrat sein. Das Substrat 210 kann ein Siliziumsubstrat (zum Beispiel ein Bulk-Siliziumsubstrat) sein. Bei einer Ausführungsform kann das Substrat 210 ein Substrat des p-Typs sein. Das Substrat kann ein monokristallines Bulk-Siliziumsubstrat (oder eine darauf aufgewachsene oder anderweitig darin gebildete Schicht), eine Schicht aus (110)-Silizium auf einem (100)-Siliziumwafer oder ein SOI-Substrat (Silizium auf Isolator) sein. Das SOI-Substrat kann zum Beispiel durch einen SIMOX-Prozess gebildet werden, oder durch Waferbonden mit anschließender Entfernung von überschüssigem Silizium von einem der Wafer. Das Substrat kann ein SOS-Substrat (Silizium auf Saphir) sein. Das Substrat kann ein GeOI-Substrat (Germanium auf Isolator) sein. Das Substrat kann ein oder mehrere Materialien umfassen, wie zum Beispiel Halbleitermaterialien wie zum Beispiel Siliziumgermanium, Germanium, Germaniumarsenid, Indiumarsenid, Indiumarsenid, Indiumgalliumarsenid oder Indiumantimonid.
  • Als Nächstes wird eine erste dielektrische Schicht 220 über dem Substrat 210 gebildet. Bei einer oder mehreren Ausführungsformen kann die erste dielektrische Schicht 220 Folgendes umfassen: ein Oxid (wie zum Beispiel Siliziumdioxid SiO2), ein Nitrid (wie zum Beispiel Siliziumnitrid Si3N4 oder SixNy), ein Oxynitrid (wie zum Beispiel Siliziumoxynitrid S-O-N oder SiOxNy), einen Oxid-/Nitridstapel, wie zum Beispiel einen SiO2/SixNy-Stapel (wobei die Schichten in einer beliebigen Reihenfolge vorliegen können), einen Oxid-/Nitrid-/Oxidstapel (zum Beispiel einen ONO-Stapel) oder Kombinationen davon.
  • Bei einer oder mehreren Ausführungsformen kann die erste dielektrische Schicht 220 ein dielektrisches High-k-Material umfassen. Das High-k-Material kann eine Dielektrizitätskonstante von mehr als 3,9 aufweisen. Das High-k-Material kann eine Dielektrizitätskonstante von mehr als Siliziumdioxid aufweisen. Das High-k-Material kann ein auf Hafnium basierendes Material umfassen. Das High-k-Material kann eines oder mehrere der Elemente Hf, Al, Si, Zr, O, N, Ta, La, Ti, Y, Pr, Gd und Kombinationen davon umfassen. The High-k-Material kann HfSiON, HfSiO, HfO2, HfSiOx, HfAlOx, HfAlOxNy, HfSiAlOx, HfSiAlOxNy, Al2O3, ZrO2, ZrSiOx, Ta2O5, SrTiO3 , La2O3, Y2O3, Gd2O3 , Pr2O3, TiO2, ZrAlOx, ZrAlOxNy, SiAlOx, SiAlOxNy, ZrSiAlOx, ZrSiAlOxNy oder Kombinationen davon umfassen. Das High-k-Material kann Al2O3 umfassen. Bei einer oder mehreren Ausführungsformen kann die erste dielektrische Schicht 220 ein beliebiges anderes dielektrisches Material oder dielektrisches High-k-Material umfassen. Bei einer oder mehreren Ausführungsformen kann die erste dielektrische Schicht 220 einen Oxid-/High-k-Stapel, wie zum Beispiel einen SiO2/Al2O3-Stapel umfassen.
  • Bei einer oder mehreren Ausführungsformen kann die erste dielektrische Schicht 220 eine Dicke von mindestens 4 nm (Nanometern) aufweisen. Bei einer oder mehreren Ausführungsformen kann die erste dielektrische Schicht 220 eine Dicke von mindestens 6 nm aufweisen. Bei einer oder mehreren Ausführungsformen kann die erste dielektrische Schicht eine Dicke von mindestens 8 nm aufweisen. Bei einer oder mehreren Ausführungsformen kann die erste dielektrische Schicht eine Dicke von weniger als etwa 15 nm aufweisen. Bei einer oder mehreren Ausführungsformen kann die erste dielektrische Schicht eine Dicke von weniger als etwa 12 nm aufweisen. Bei einer oder mehreren Ausführungsformen kann die erste dielektrische Schicht eine einzige Schicht aus Material umfassen oder kann zwei oder mehr Schichten aus Material umfassen.
  • Die erste dielektrische Schicht 220 kann auf viele verschiedene Weisen gebildet werden. Zum Beispiel kann die erste dielektrische Schicht 220 durch eine thermische Oxidation aufgewachsen, durch eine chemische Aufdampfung (CVD), Atomschichtabscheidung (ALD), physikalische Aufdampfung (PVD) oder Jet-Aufdampfung abgeschieden werden. Daher kann die erste dielektrische Schicht durch einen Wachstumsprozess oder durch einen Abscheidungsprozess gebildet werden.
  • Ein High-k-Material kann zum Beispiel durch einen Abscheidungsprozess gebildet werden. Beispiele für Abscheidungsprozesse, die verwendet werden können, wären chemische Aufdampfung (CVD), physikalische Aufdampfung (PVD), Atomschichtabscheidung (ALD), Molekularstrahlepitaxie (MDE) oder andere Abscheidungsprozesse.
  • Bei einer oder mehreren Ausführungsformen kann die erste dielektrische Schicht 220 als eine dielektrische Tunnelungsschicht für ein Floating-Gate-Speicherbauelement dienen. Bei einer anderen Ausführungsform der Erfindung kann die erste dielektrische Schicht 220 als eine dielektrische Tunnelungsschicht für ein Ladungsfallen-Speicherbauelement dienen.
  • Als Nächstes kann eine Ladungsspeicherschicht 230 über der ersten dielektrischen Schicht 220 gebildet werden. Bei einer oder mehreren Ausführungsformen kann die Ladungsspeicherschicht zum Beispiel ein Polysiliziummaterial umfassen. Das Polysilizium kann mit einem Dotierungsstoff des n-Typs (wie zum Beispiel Phosphor) oder einem Dotierungsstoff des p-Typs (wie zum Beispiel Bor) dotiert werden. Die Dotierung kann unter Verwendung eines Ionenimplantationsprozesses erreicht werden oder kann in-situ geschehen. Bei einer oder mehreren Ausführungsformen erfolgt bei in-situ-Dotierung der Zusatz von Dotierungsstoffgasen, wie zum Beispiel Phosphin und Diboran, zu den bei der Polysiliziumabscheidung verwendeten CVD-Reaktionsmittelgasen.
  • Bei einer oder mehreren Ausführungsformen kann die Ladungsspeicherschicht 230 ein beliebiges leitfähiges Material umfassen. Bei einer oder mehreren Ausführungsformen kann die Ladungsspeicherschicht 230 ein Metallmaterial umfassen, wie zum Beispiel ein reines Metall oder eine Metalllegierung. Bei einer oder mehreren Ausführungsformen kann die Ladungsspeicherschicht ein Halbleitermaterial umfassen. Bei einer oder mehreren Ausführungsformen ist es möglich, dass die Ladungsspeicherschicht 230 ein dielektrisches Material umfassen kann. Bei einer oder mehreren Ausführungsformen kann die Ladungsspeicherschicht 230 ein Metallsilizid oder ein Metallnitrid umfassen.
  • Bei einer oder mehreren Ausführungsformen kann die Ladungsspeicherschicht 230 TiN, TiC, HfN, TaN, TaC, TaN, W, Al, Ru, RuTa, TaSiN, NiSix, CoSix, TiSix, Ir, Y, Pt, I, Pt, Ti, Pd, Re, Rh, Boride von Ti, Boride von Hf, Boride von Zr, Phosphide von Ti, Phosphid von Hf, Phosphide von Zr, Antimonide von Ti, Antimonide von Hf, Antimonide von Zr, TiAlN, Mo, MoN, ZrSiN, ZrN, HfN, HfSiN, WN, Ni, Pr, VN, TiW und/oder Kombinationen davon umfassen.
  • Bei einer oder mehreren Ausführungsformen kann die Ladungsspeicherschicht 230 ein Nitrid umfassen. Bei einer oder mehreren Ausführungsformen kann die Ladungsspeicherschicht 230 ein nanokristallines Material umfassen. Bei einer oder mehreren Ausführungsformen kann die Ladungsspeicherschicht 230 ein dielektrisches High-k-Material umfassen.
  • Die Ladungsspeicherschicht 230 kann eine einzige Schicht oder eine Vielzahl gestapelter Schichten umfassen (wie zum Beispiel eine über einer Metallschicht angeordnete Polysiliziumschicht). Bei einer oder mehreren Ausführungsformen kann die Dicke der Ladungsspeicherschicht 230 etwa 30 nm bis etwa 300 nm betragen, es sind jedoch auch andere Dicken möglich. Die Ladungsspeicherschicht 230 kann auf viele verschiedene Weisen abgeschieden werden. Beispiele wären chemische Aufdampfung, physikalische Aufdampfung und Atomschichtabscheidung. Bei einer oder mehreren Ausführungsformen kann die Ladungsspeicherschicht 230 eine Mischung (wie zum Beispiel eine heterogene Mischung) von zwei oder mehr verschiedenen Materialien sein.
  • Bei einer oder mehreren Ausführungsformen kann die Ladungsspeicherschicht 230 als eine Floating-Gate-Schicht eines Floating-Gate-Bauelements dienen. Bei einer oder mehreren Ausführungsformen kann die Ladungsspeicherschicht 230 als eine Ladungsfallenschicht für ein Ladungsfallen-Bauelement dienen. Bei einer oder mehreren Ausführungsformen ist es möglich, dass beliebige der oben für die Ladungsspeicherschicht beschriebenen Materialien entweder für eine Floating-Gate-Schicht für ein Floating-Gate-Bauelement oder als eine Ladungsfallenschicht für ein Ladungsfallen-Bauelement nützlich sein können.
  • Bei einer oder mehreren Ausführungsformen kann die Ladungsspeicherschicht 230 als eine Floating-Gate-Schicht eines Floating-Gate-Speicherbauelements dienen. Daher kann die Ladungsspeicherschicht 230 ein beliebiges Material umfassen, das als ein Floating-Gate für ein Floating-Gate-Speicherbauelement dienen kann.
  • Bei einer oder mehreren Ausführungsformen kann das Floating-Gate-Material zum Beispiel ein Polysiliziummaterial umfassen. Das Polysiliziummaterial kann Polysilizium sein. Das Polysilizium kann mit einem Dotierungsstoff des n-Typs (wie zum Beispiel Phosphor) oder einem Dotierungsstoff des p-Typs (wie zum Beispiel Bor) dotiert werden. Die Dotierung kann unter Verwendung eines Ionenimplantationsprozesses erreicht werden oder kann in-situ geschehen. Bei einer oder mehreren Ausführungsformen kann bei der in-situ-Dotierung der Zusatz von Dotierungsstoffgasen, wie zum Beispiel Phosphin und Diboran, zu den bei Polysiliziumabscheidung verwendeten CVD-Reaktionsstoffgasen erfolgen.
  • Bei einer oder mehreren Ausführungsformen kann das Floating-Gate-Material ein beliebiges leitfähiges Material umfassen. Bei einer oder mehreren Ausführungsformen kann das Floating-Gate-Material ein Metallmaterial umfassen, wie zum Beispiel ein reines Material oder eine Metalllegierung. Bei einer oder mehreren Ausführungsformen kann das Floating-Gate-Material ein Halbleitermaterial umfassen. Bei einer oder mehreren Ausführungsformen ist es möglich, dass das Floating-Gate-Material ein dielektrisches Material umfassen kann. Bei einer oder mehreren Ausführungsformen kann das Floating-Gate-Material ein Metallsilizid oder ein Metallnitrid umfassen.
  • Bei einer oder mehreren Ausführungsformen kann das Floating-Gate-Material TiN, TiC, HfN, TaN, TaC, TaN, W, Al, Ru, RuTa, TaSiN, NiSix, CoSix, TiSix, Ir, Y, Pt, I, Pt, Ti, Pd, Re, Rh, Boride von Ti, Boride von Hf, Boride von Zr, Phosphide von Ti, Phosphid von Hf, Phosphide von Zr, Antimonide von Ti, Antimonide von Hf, Antimonide von Zr, TiAlN, Mo, MoN, ZrSiN, ZrN, HfN, HfSiN, WN, Ni, Pr, VN, TiW und/oder Kombinationen davon umfassen.
  • Bei einer oder mehreren Ausführungsformen kann die Ladungsspeicherschicht 230 als eine Ladungsfallenschicht für ein Ladungsfallen-Speicherbauelement dienen. Daher kann die Ladungsspeicherschicht ein beliebiges Material umfassen, das als eine Ladungsfallenschicht für ein Ladungsfallen-Speicherbauelement dienen kann. Beispiele für Ladungsfallenmaterialien wären ohne Beschränkung Nitride (wie zum Beispiel Siliziumnitrid), nanokristalline Materialien und möglicherweise bestimmte High-k-Materialien. Bei einer oder mehreren Ausführungsformen kann die Ladungsfallenschicht ein dielektrisches Material umfassen.
  • Wieder mit Bezug auf 1 kann nach der Bildung der Ladungsspeicherschicht 230 eine zweite dielektrische Schicht 240 über der Ladungsspeicherschicht 230 gebildet werden. Bei einer oder mehreren Ausführungsformen kann die zweite dielektrische Schicht 240 durch einen Abscheidungsprozess gebildet werden. Bei einer oder mehreren Ausführungsformen kann die zweite dielektrische Schicht 240 durch einen Wachstumsprozess gebildet werden. Bei einer oder mehreren Ausführungsformen kann die zweite dielektrische Schicht 240 ein Oxid (wie zum Beispiel Siliziumdioxid SiO2), ein Nitrid (wie zum Beispiel Si3N4 oder SixNy), ein Oxynitrid (wie zum Beispiel Siliziumoxynitrid S-O-N oder SiOxNy) oder Kombinationen davon umfassen. Bei einer oder mehreren Ausführungsformen kann die zweite dielektrische Schicht 240 einen Stapel aus zwei oder mehr Schichten umfassen (oder einen Stapel aus drei oder mehr Schichten), wie zum Beispiel einen Oxid-/Nitridstapel, wie zum Beispiel einen SiO2/Si3N4- oder einen SiO2/SixNy-Stapel oder einen Nitrid-/Oxidstapel, einen Oxid-/Nitrid-/Oxidstapel (zum Beispiel einen ONO-Stapel) oder Kombinationen davon.
  • Bei einer oder mehreren Ausführungsformen kann die zweite dielektrische Schicht 240 ein dielektrisches High-k-Material umfassen. Das High-k-Material kann eine Dielektrizitätskonstante von mehr als 3,9 aufweisen. Das High-k-Material kann eine Dielektrizitätskonstante von mehr als Siliziumdioxid aufweisen. Das High-k-Material kann ein auf Hafnium basierendes Material umfassen. Das High-k-Material kann eines oder mehrere der Elemente Hf, Al, Si, Zr, O, N, Ta, La, Ti, Y, Pr, Gd und Kombinationen davon umfassen. Das High-k-Material kann HfSiON, HfSiO, HfO2, HfSiOx, HfAlOx, HfAlOxNy, HfSiAlOx, HfSiAlOxNy, Al2O3, ZrO2, ZrSiOx, Ta2Os, SrTiO3, La2O3, Y2O3, Gd2O3, Pr2O3, TiO2, ZrAlOx, ZrAlOxNy, SiAlOx, SiAlOxNy, ZrSiAlOx, ZrSiAlOxNy oder Kombinationen davon umfassen. Das High-k-Material kann Al2O3 umfassen. Als Alternative kann die zweite dielektrische Schicht 240 ein beliebiges anderes dielektrisches Material oder dielektrisches High-k-Material umfassen.
  • Bei einer oder mehreren Ausführungsformen kann die zweite dielektrische Schicht 240 eine Dicke von mindestens 4 nm (Nanometern) aufweisen. Bei einer oder mehreren Ausführungsformen kann die zweite dielektrische Schicht eine Dicke von mindestens 6 nm aufweisen. Bei einer oder mehreren Ausführungsformen kann die zweite dielektrische Schicht eine Dicke von mindestens 8 nm aufweisen. Bei einer oder mehreren Ausführungsformen kann die zweite dielektrische Schicht 240 eine Dicke von weniger als etwa 20 nm aufweisen. Bei einer oder mehreren Ausführungsformen kann die zweite dielektrische Schicht 240 eine Dicke von weniger als etwa 15 nm aufweisen. Es sind auch andere Dicken möglich. Bei einer oder mehreren Ausführungsformen kann die zweite dielektrische Schicht 240 eine einzige Schicht aus Material umfassen oder kann zwei oder mehr Schichten aus Material umfassen.
  • Die zweite dielektrische Schicht 240 kann auf viele verschiedene Weisen gebildet werden. Bei einer oder mehreren Ausführungsformen kann die zweite dielektrische Schicht 240 durch einen Abscheidungsprozess gebildet werden. Bei einer oder mehreren Ausführungsformen kann die zweite dielektrische Schicht 240 durch einen Wachstumsprozess (wie zum Beispiel einen thermischen Wachstumsprozess) gebildet werden. Zum Beispiel kann die zweite dielektrische Schicht durch thermische Oxidation, Abscheidung durch chemische Aufdampfung (CVD), Atomschichtabscheidung (ALD), physikalische Aufdampfung (PVD) oder eine Jet-Aufdampfung aufgewachsen werden. Daher kann die zweite dielektrische Schicht zum Beispiel durch einen Wachstumsprozess oder durch einen Abscheidungsprozess gebildet werden.
  • Wie bereits erwähnt kann ein High-k-Material zum Beispiel durch einen Abscheidungsprozess gebildet werden. Beispiele für Abscheidungsprozesse, die verwendet werden können, wären chemische Aufdampfung (CVD), physikalische Aufdampfung (PVD), Atomschichtabscheidung (ALD), Molekularstrahlepitaxie (MBE) oder andere Abscheidungsprozesse.
  • Bei einer oder mehreren Ausführungsformen kann die zweite dielektrische Schicht 240 als eine dielektrische Schicht zwischen Gates zwischen einem Floating-Gate und einem Steuergate eines Floating-Gate-Speicherbauelements dienen. Bei einer oder mehreren Ausführungsformen können das Floating-Gate und das Steuergate beide aus einem Polysiliziummaterial gebildet werden. Das Polysiliziummaterial kann ein dotiertes Polysilizium sein. In diesem Fall kann die zweite dielektrische Schicht 240 als dielektrisches Interpoly-Material dienen.
  • Es wird angemerkt, dass die Verwendung eines High-k-Materials als eine dielektrische Schicht zwischen Gates (oder als eine dielektrische Interpoly-Schicht) in einem Floating-Gate-Speicherbauelement von Vorteil sein kann, da die größere Dielektrizitätskonstante zu einer größeren kapazitiven Kopplung führen kann. Dies kann zu einer Verringerung der zum Betrieb des Bauelements benötigten Leistung führen.
  • Als Nächstes kann eine Steuergateschicht 250 über der zweiten dielektrischen Schicht gebildet werden. Die Steuergateschicht 250 kann eine obere Gateschicht sein.
  • Bei einer oder mehreren Ausführungsformen kann die Steuergateschicht 250 zum Beispiel ein Polysiliziummaterial umfassen. Das Polysiliziummaterial kann Polysilizium sein. Das Polysilizium kann mit einem Dotierungsstoff des n-Typs (wie zum Beispiel Phosphor) oder einem Dotierungsstoff des p-Typs (wie zum Beispiel Bor) dotiert werden. Die Dotierung kann unter Verwendung eines Ionenimplantationsprozesses erreicht werden. Bei einer oder mehreren Ausführungsformen ist es möglich, dass sie auch in-situ geschehen kann. Bei einer oder mehreren Ausführungsformen kann die Dotierung mindestens teilweise nach der Bildung des Gatestapels erreicht werden, wie nachfolgend erläutert werden wird. Bei einer oder mehreren Ausführungsformen kann die Dotierung der Steuergateschicht 250 mindestens teilweise während der Bildung der Extensionsregionen und/oder der Source-/Drainregionen erreicht werden.
  • Bei einer oder mehreren Ausführungsformen kann die Steuergateschicht 250 ein beliebiges leitfähiges Material umfassen. Bei einer oder mehreren Ausführungsformen kann die Steuergateschicht 250 ein Metallmaterial umfassen, wie zum Beispiel ein reines Metall oder eine Metalllegierung. Bei einer oder mehreren Ausführungsformen kann die Steuergateschicht ein beliebiges anderes Material sein, das als ein Steuergate für ein Ladungsspeicherungs-Speicherbauelement geeignet ist. Bei einer oder mehreren Ausführungsformen kann die Steuergateschicht 250 ein Metallsilizid oder ein Metallnitrid umfassen. Bei einer oder mehreren Ausführungsformen kann die Steuergateschicht 250 TiN, TiC, HfN, TaN, TaC, TaN, W, Al, Ru, RuTa, TaSiN, NiSix, CoSix, TiSix, Ir, Y, Pt, I, PtTi, Pd, Re, Rh, Boride, Phosphide oder Antimonide von Ti, Hf, Zr, TiAlN, Mo, MoN, ZrSiN, ZrN, HfN, HfSiN, WN, Ni, Pr, VN, TiW, andere Metalle und/oder Kombinationen davon umfassen.
  • Die Steuergateschicht 250 kann eine einzige Schicht oder eine Vielzahl von gestapelten Schichten umfassen (wie zum Beispiel eine über einer Metallschicht angeordnete Polysiliziumschicht). Die Steuergateschicht 250 kann eine Mischung (wie zum Beispiel eine heterogene Mischung) von zwei oder mehr verschiedenen Materialien umfassen. Bei einer oder mehreren Ausführungsformen kann die Dicke der Steuergateschicht 250 etwa 30 Nanometer bis etwa 300 Nanometer betragen, obwohl auch andere Dicken möglich sind. Die Steuergateschicht 250 kann auf viele verschiedene Weisen abgeschieden werden. Beispiele wären chemische Aufdampfung, physikalische Aufdampfung und Atomschichtabscheidung.
  • Bei einer oder mehreren Ausführungsformen kann die Steuergateschicht 250 als ein Steuergate für ein Floating-Gate-Speicherbauelement dienen. Bei einer oder mehreren Ausführungsformen kann die Steuergateschicht als ein Steuergate für ein Ladungsfallen-Speicherbauelement dienen.
  • Als Nächstes kann eine Maskierungsschicht 260 über der Steuergateschicht 250 gebildet werden. Bei einer oder mehreren Ausführungsformen kann die Maskierungsschicht 260 ein Photoresistmaterial umfassen.
  • Mit Bezug auf 2 kann die in 1 gezeigte Maskierungsschicht 260 strukturiert werden, um die Maskierungsschicht 260' wie in 2 gezeigt zu bilden. Die Maskierungsschicht 260' kann natürlich als Maske für einen Ätzprozess fungieren.
  • Mit Bezug auf 3 können unter Verwendung der in 2 gezeigten Maskierungsschicht 260' die Schichten 230, 240 und 250 geätzt werden, um den in 3 gezeigten Gatestapel 255 zu bilden.
  • Der Gatestapel 255 kann eine Ladungsspeicherschicht 230' umfassen, die ein Teil der Ladungsspeicherschicht 230 von 1 ist. Bei einer oder mehreren Ausführungsformen kann die Ladungsspeicherschicht 230' eine Floating-Gate-Schicht 230' für ein Floating-Gate-Speicherbauelement sein. Eine Floating-Gate-Schicht 230' kann auch als Floating-Gate bezeichnet werden. Bei einer oder mehreren Ausführungsformen kann die Ladungsspeicherschicht 230' eine Ladungsfallenschicht 230' für ein Ladungsfallen-Speicherbauelement sein. Der Gatestapel 255 kann eine zweite dielektrische Schicht 240' umfassen, die ein Teil der zweiten dielektrischen Schicht 240 von 1 ist. Der Gatestapel 255 kann eine Steuergateschicht 250' umfassen, die ein Teil der Steuergateschicht 250 von 1 ist. Die Steuergateschicht 250' kann auch als Steuergate für das Ladungsspeicherungs-Speicherbauelement bezeichnet werden.
  • Es wird angemerkt, dass der Ätzprozess zur Bildung des Gatestapels 255 einen oder zwei oder mehr Ätzschritte in Anspruch nehmen kann. Bei einer oder mehreren Ausführungsformen kann mindestens eine Ätzchemie beteiligt sein. Bei einer oder mehreren Ausführungsformen können mindestens zwei Ätzchemien beteiligt sein.
  • Mit Bezug auf 3 kann bei einer oder mehreren Ausführungsformen der Ätzprozess zur Bildung des Gatestapels 255 an oder in der ersten dielektrischen Schicht 220 anhalten. Mit Bezug auf die in 3 gezeigte Ausführungsform kann ein nicht unter dem Gatestapel 255 liegender Teil 220A der ersten dielektrischen Schicht 220 teilweise geätzt werden. Bei einer anderen Ausführungsform ist es möglich, dass der Teil 220A nicht wesentlich geätzt wird. Bei einer anderen Ausführungsform ist es möglich, dass der Teil 220A ganz hindurch geätzt wird. Der Teil 220B, der unter dem Gatestapel 255 liegt, kann nicht wesentlich geätzt werden. Mindestens ein unter dem Gatestapel liegender Teil 220B der ersten dielektrischen Schicht 220 kann als Tunnelungsdielektrikum für ein Ladungsspeicherungs-Bauelement dienen, wie zum Beispiel ein Floating-Gate-Bauelement oder ein Ladungsfallen-Bauelement.
  • Die Maskierungsschicht 260' kann nach der Bildung des Gatestapels 255 entfernt werden und ist in 3 nicht gezeigt.
  • Mit Bezug auf 4 kann in einem nachfolgenden Verarbeitungsschritt eine dielektrische Schicht 270 über der in 3 gezeigten Struktur gebildet werden, um die in 4 gezeigte Struktur zu bilden. Die dielektrische Schicht 270 kann entweder durch einen Wachstumsprozess oder durch einen Abscheidungsprozess gebildet werden. Der Abscheidungsprozess kann ein im Wesentlichen konformer Abscheidungsprozess sein. Die dielektrische Schicht 270 kann auf der oberen und Seitenwandoberfläche bzw. den oberen und Seitenwandoberflächen des Gatestapels 255 sowie über den freigelegten Teilen der ersten dielektrischen Schicht 220 gebildet werden. Die dielektrische Schicht 270 kann über den Seitenwandoberflächen der Schicht 230', der Schicht 240' und der Schicht 250' gebildet werden. Wenn ein Wachstumsprozess verwendet wird, ist es möglich, dass die dielektrische Schicht 270 auf den Seitenwandoberflächen der zweiten dielektrischen Schicht 240' im Wesentlichen nicht wächst.
  • Im Allgemeinen kann die dielektrische Schicht 270 ein beliebiges dielektrisches Material umfassen. Bei einer oder mehreren Ausführungsformen kann die dielektrische Schicht 270 ein Oxid (wie zum Beispiel Siliziumdioxid SiO2), ein Nitrid (wie zum Beispiel Si3N4 oder SixNy), ein Oxynitrid (wie zum Beispiel Siliziumoxynitrid S-O-N oder SiOxNy) oder Kombinationen davon umfassen. Bei einer oder mehreren Ausführungsformen kann die dielektrische Schicht 270 einen Stapel aus zwei oder mehr Schichten (oder einen Stapel aus drei oder mehr Schichten) umfassen, wie zum Beispiel einen Oxid-/Nitridstapel, wie zum Beispiel einen SiO2/Si3N4- oder einen SiO2/SixNy-Stapel oder einen Nitrid-/Oxidstapel, einen Oxid-/Nitrid-/Oxidstapel (zum Beispiel einen ONO-Stapel) oder Kombinationen davon. Bei einer oder mehreren Ausführungsformen kann die dielektrische Schicht 270 ein dielektrisches High-k-Material umfassen.
  • Nunmehr mit Bezug auf 5 kann über der in 4 gezeigten Struktur eine Auswahlgateschicht 280 gebildet werden, um die in 5 gezeigte Struktur zu bilden. Mit Bezug auf 5 ist zu sehen, dass die Auswahlgateschicht 280 über der dielektrischen Schicht 270 gebildet werden kann. Die Auswahlgateschicht 280 kann durch einen Abscheidungsprozess oder einen Wachstumsprozess gebildet werden. Der Abscheidungsprozess kann ein im Wesentlichen konformer Abscheidungsprozess sein.
  • Bei einer oder mehreren Ausführungsformen kann die Auswahlgateschicht 280 zum Beispiel ein Polysiliziummaterial umfassen. Das Polysiliziummaterial kann Polysilizium sein. Das Polysiliziummaterial kann ein dotiertes Polysilizium sein. Das Polysilizium kann mit einem Dotierungsstoff des n-Typs (wie zum Beispiel Phosphor) oder einem Dotierungsstoff des p-Typs (wie zum Beispiel Bor) dotiert werden. Die Dotierung kann unter Verwendung eines Ionenimplantationsprozesses erreicht werden oder kann in-situ geschehen. Bei einer oder mehreren Ausführungsformen kann die Dotierung mindestens teilweise während der Bildung der Extensionsregionen und/oder der Source-/Drainregionen erreicht werden. Die Bildung der Extensionsregionen und der Source-/Drainregionen wird nachfolgend erläutert.
  • Bei einer oder mehreren Ausführungsformen kann die Auswahlgateschicht 280 ein beliebiges leitfähiges Material umfassen. Bei einer oder mehreren Ausführungsformen kann die Auswahlgateschicht 280 ein Metallmaterial umfassen, wie zum Beispiel ein reines Metall oder eine Metalllegierung. Bei einer oder mehreren Ausführungsformen kann die Auswahlgateschicht 280 ein beliebiges anderes Material sein, das sich als Auswahlgate für ein Ladungsspeicherungs-Speicherbauelement eignet. Bei einer oder mehreren Ausführungsformen kann die Auswahlgateschicht 280 ein Metallsilizid oder ein Metallnitrid umfassen. Bei einer oder mehreren Ausführungsformen kann die Auswahlgateschicht 280 TiN, TiC, HfN, TaN, TaC, TaN, W, Al, Ru, RuTa, TaSiN, NiSix, CoSix, TiSix, Ir, Y, Pt, I, PtTi, Pd, Re, Rh, Boride, Phosphide oder Antimonide von Ti, Hf, Zr, TiAlN, Mo, MoN, ZrSiN, ZrN, HfN, HfSiN, WN, Ni, Pr, VN, TiW, andere Metalle und/oder Kombinationen davon umfassen. Bei einer oder mehreren Ausführungsformen kann die Auswahlgateschicht 280 ein Halbleitermaterial umfassen. Bei einer oder mehreren Ausführungsformen kann die Auswahlgateschicht 280 ein dielektrisches Material umfassen.
  • Bei einer oder mehreren Ausführungsformen kann die Auswahlgateschicht 280 eine Dicke von etwa 100 nm oder mehr aufweisen. Bei einer oder mehreren Ausführungsformen kann die Auswahlgateschicht 280 eine Dicke von etwa 150 nm oder mehr aufweisen. Bei einer oder mehreren Ausführungsformen kann die Auswahlgateschicht 280 eine Dicke von etwa 200 nm oder mehr aufweisen. Bei einer oder mehreren Ausführungsformen kann die Auswahlgateschicht 280 eine Dicke zwischen etwa 100 nm und etwa 300 nm aufweisen.
  • Mit Bezug auf 6 wird eine zusätzliche Schicht 290 über der Auswahlgateschicht 280 gebildet. Im Allgemeinen kann die zusätzliche Schicht 290 durch einen Wachstumsprozess oder durch einen Abscheidungsprozess gebildet werden. Bei einer oder mehreren Ausführungsformen kann die zusätzliche Schicht 290 durch einen im Wesentlichen konformen Abscheidungsprozess gebildet werden.
  • Bei einer oder mehreren Ausführungsformen kann die zusätzliche Schicht 290 ein Kohlenstoffmaterial umfassen. Das Kohlenstoffmaterial kann im Allgemeinen ein beliebiges Material sein, das Kohlenstoff (C) umfasst. Bei einer oder mehreren Ausführungsformen kann das Kohlenstoffmaterial ein oder mehrere Kohlenstoffatome umfassen. Bei einer oder mehreren Ausführungsformen kann das Kohlenstoffmaterial molekularen Kohlenstoff umfassen. Bei einer oder mehreren Ausführungsformen kann das Kohlenstoffmaterial eine Kohlenstoffverbindung umfassen. Bei einer oder mehreren Ausführungsformen kann das Kohlenstoffmaterial ein Allotrop von Kohlenstoff umfassen. Ein Allotrop von Kohlenstoff kann auch als ein Kohlenstoffallotrop bezeichnet werden. Beispiele für Kohlenstoffallotrope wären, aber ohne Beschränkung darauf, Diamant, Graphit, amorpher Kohlenstoff und Fullerene (z.B. Buckminsterfullerene). Beispiele für Fullerene wären, aber ohne Beschränkung darauf, Buckyballs, Kohlenstoff-Nanoröhren und -Nanobuds. Weitere Beispiele für Kohlenstoffallotrope wären, aber ohne Beschränkung darauf, aggregierte Diamant-Nanostäbe (oder ADNR), glasartiger Kohlenstoff, Kohlenstoff-Nanoform, Lonsdaleit und linearacetylenischer Kohlenstoff (oder LAC). Bei einer oder mehreren Ausführungsformen kann die zusätzliche Schicht 290 ein leitfähiges Allotrop von Kohlenstoff umfassen (das auch als leitfähiges Kohlenstoffallotrop bezeichnet wird).
  • Bei einer oder mehreren Ausführungsformen kann das Kohlenstoffmaterial ohne Beschränkung darauf Folgendes umfassen: Diamant, Graphit, Graphen, amorphen Kohlenstoff, Siliziumcarbid und Fullerene (z.B. Buckminsterfullerene). Beispiele für Fullerene wären, aber ohne Beschränkung darauf, Buckyballs, Kohlenstoff-Nanoröhren und -Nanobuds. Weitere Beispiele für mögliche Kohlenstoffmaterialien umfassen aggregierte Diamant-Nanostäbe (oder ADNR), glasartigen Kohlenstoff, Kohlenstoff-Nanoform, Lonsdaleit und linear-acetylenischen Kohlenstoff (oder LAC). Bei einer oder mehreren Ausführungsformen kann die zusätzliche Schicht 290 zwei oder mehr verschiedene Kohlenstoffmaterialien umfassen.
  • Bei einer oder mehreren Ausführungsformen kann die zusätzliche Schicht 290 amorphen Kohlenstoff umfassen. Bei einer oder mehreren Ausführungsformen kann der amorphe Kohlenstoff in einer im Wesentlichen reinen oder undotierten Form vorliegen. Bei einer oder mehreren Ausführungsformen kann der amorphe Kohlenstoff dotiert werden. Zum Beispiel kann der amorphe Kohlenstoff bei einer oder mehreren Ausführungsformen zum Beispiel mit Stickstoff dotiert werden.
  • Bei einer oder mehreren Ausführungsformen kann die zusätzliche Schicht 290 Siliziumcarbid umfassen.
  • Bei einer oder mehreren Ausführungsformen kann die zusätzliche Schicht 290 mindestens ein Material umfassen, das aus der Gruppe bestehend aus amorphem Kohlenstoff und Siliziumcarbid ausgewählt wird.
  • Bei einer oder mehreren Ausführungsformen kann die zusätzliche Schicht 290 Kohlenstoff (C) und Silizium (Si) umfassen. Bei einer oder mehreren Ausführungsformen kann die zusätzliche Schicht 290 im Wesentlichen aus Kohlenstoff (C) und Silizium (Si) bestehen. Bei einer oder mehreren Ausführungsformen kann die zusätzliche Schicht 290 Kohlenstoff (C) umfassen. Bei einer oder mehreren Ausführungsformen kann die zusätzliche Schicht 290 im Wesentlichen aus Kohlenstoff (C) bestehen.
  • Wenn die zusätzliche Schicht 290 Kohlenstoff umfasst (der zum Beispiel in der Form von amorphem Kohlenstoff, Graphit, Graphen, Siliziumcarbid oder eines bestimmten anderen Kohlenstoffderivats vorliegen kann), ist es möglich, dass der Kohlenstoff durch einen chemischen Aufdampfungsprozess abgeschieden wird. Als Beispiel kann es sich dabei um einen auf CxHy basierenden CVD-Prozess handeln (wie zum Beispiel einen PECVD- oder einen LPCVD-Prozess oder einen Sputterprozess).
  • Bei einer oder mehreren Ausführungsformen kann die zusätzliche Schicht 290 eine Dicke von etwa 100 nm oder weniger aufweisen. Bei einer oder mehreren Ausführungsformen kann die Schicht 290 eine Dicke von etwa 50 nm oder weniger aufweisen. Bei einer oder mehreren Ausführungsformen kann die Schicht 290 eine Dicke von etwa 10 nm oder mehr aufweisen. Bei einer oder mehreren Ausführungsformen kann die Schicht 290 eine Dicke von etwa 20 nm oder mehr aufweisen. Bei einer oder mehreren Ausführungsformen kann die Schicht 290 eine Dicke zwischen etwa 15 nm und etwa 60 nm aufweisen. Bei einer oder mehreren Ausführungsformen kann die Schicht 290 eine Dicke zwischen etwa 20 nm und etwa 50 nm aufweisen.
  • Bei einer oder mehreren Ausführungsformen kann die zusätzliche Schicht 290 ein dielektrisches Material umfassen. Im Allgemeinen kann jedes beliebige dielektrische Material verwendet werden. Bei einer oder mehreren Ausführungsformen kann das dielektrische Material ein Oxid (wie zum Beispiel Siliziumoxid) umfassen. Bei einer anderen Ausführungsform kann das dielektrische Material ein Nitrid (wie zum Beispiel Siliziumnitrid) umfassen. Bei einer anderen Ausführungsform kann das dielektrische Material ein Oxynitrid (wie zum Beispiel Siliziumoxynitrid) umfassen.
  • Bei einer oder mehreren Ausführungsformen kann die zusätzliche Schicht 290 von der Auswahlgateschicht 280 verschieden sein. Bei einer oder mehreren Ausführungsformen kann die zusätzliche Schicht 290 ein Material umfassen, das von dem der Auswahlgateschicht 280 verschieden ist.
  • Mit Bezug auf 7 kann die in 6 gezeigte zusätzliche Schicht 290 geätzt werden, um einen oder mehrere Teile der zusätzlichen Schicht 290 zu entfernen. Die zusätzliche Schicht 290 kann geätzt werden, um so einen oder mehrere Teile der zusätzlichen Schicht 290 zu entfernen, die horizontal angeordnet sind. Bei einer oder mehreren Ausführungsformen kann die Ätzung mit Endpunktdetektion an Materialien in der Auswahlgateschicht 280 angehalten werden. Zum Beispiel kann die Ätzchemie für Materialien in der zusätzlichen Schicht 290 von der Ätzchemie für Materialien in der Auswahlgateschicht 280 verschieden sein. Zum Beispiel kann gesagt werden, dass die Materialien in der zusätzlichen Schicht 290 gegenüber den Materialien in der Auswahlgateschicht 280 hoch selektiv sind.
  • Bei einer oder mehreren Ausführungsformen kann die zusätzliche Schicht 290 während einer anisotropen Ätzung geätzt werden. Bei einer oder mehreren Ausführungsformen kann die anisotrope Ätzung eine Trockenätzung sein. Bei einer oder mehreren Ausführungsformen kann die zusätzliche Schicht 290 unter Verwendung einer Trockenätzung geätzt werden. Die Trockenätzung kann eine Plasmaätzung sein. Die Trockenätzung kann eine reaktive Ionenätzung (RIE) sein. Die Ätzung kann einen reaktiven chemischen Prozess und/oder einen physikalischen Prozess umfassen, der Ionenbombardierung verwendet. Bei einer oder mehreren Ausführungsformen kann die Auswahlgateschicht 280 zur Endpunktdetektion verwendet werden.
  • Die übrigen Teile der in 6 gezeigten zusätzlichen Schicht 290 können die in 7 gezeigten Seitenwandabstandsschichten 290' bilden.
  • Mit Bezug auf 8 kann die in 7 gezeigte Auswahlgateschicht 280 dann geätzt werden, um die in 8 gezeigte Struktur zu bilden. Es kann eine andere Ätzchemie verwendet werden. Die Auswahlgateschicht 280 kann unter Verwendung einer anisotropen Ätzung geätzt werden. Die Ätzung kann eine Trockenätzung sein, wie zum Beispiel eine Trockenplasmaätzung. Die Trockenätzung kann eine Plasmaätzung sein. Die Trockenätzung kann eine reaktive Ionenätzung (RIE) sein. Die Ätzung kann einen reaktiven chemischen Prozess und/oder einen physikalischen Prozess umfassen, der Ionenbombardierung verwendet. Die verwendete Ätzchemie kann eine Chemie sein, die die Auswahlgateschicht 280 leichter ätzen und die Seitenwandabstandsschichten 290' weniger leicht ätzen kann. Die Ätzung kann gegenüber der Auswahlgateschicht 280 relativ zu den Seitenwandabstandsschichten 290' selektiv sein. Bei einer oder mehreren Ausführungsformen können die Seitenwandabstandsschichten 290' daher somit als Masken beim Ätzen der Auswahlgateschicht 280 dienen. Bei einer oder mehreren Ausführungsformen kann die Auswahlgateschicht 280 Polysilizium umfassen, während die Seitenwandabstandsschichten 290' ein Kohlenstoffmaterial umfassen können. Beispiele für Kohlenstoffmaterialien sind oben angegeben und umfassen ohne Beschränkung Materialien wie zum Beispiel amorphen Kohlenstoff, Graphit, Graphen und Siliziumcarbid.
  • Als Ergebnis der Ätzung werden zwei Auswahlgateschichten 280A, B auf jeder Seite des Gatestapels 255 wie in 8 gezeigt gebildet. Jede der Auswahlgateschichten 280A, B kann an die Schicht 270 angrenzen und lateral von einer Seitenwand der Gatestruktur 255 angeordnet sein. Bei einer oder mehreren Ausführungsformen kann jede der Auswahlgateschichten 280A, B im Wesentlichen blockförmig sein. Bei einer oder mehreren Ausführungsformen kann jede der Auswahlgateschichten 280A, B einen im Wesentlichen rechteckigen vertikalen Querschnitt aufweisen. Bei einer oder mehreren Ausführungsformen kann jede der Auswahlgateschichten 280A, B in der Form einer Seitenwandabstandsschicht vorliegen.
  • Jede der Auswahlgateschichten 280A, B kann auch als ein Auswahlgate 280A, B bezeichnet werden.
  • Als Ergebnis der Anwesenheit der Seitenwandabstandsschichten 290' können die äußeren Seitenwandoberflächen 280AS und 280BS der Auswahlgates 280A, B während der Ätzung der Auswahlgateschicht 280 geschützt werden. Bei einer oder mehreren Ausführungsformen können daher die äußeren Seitenwandoberflächen 280AS, 280BS im Wesentlichen vertikal angeordnet sein.
  • Ohne Absicht, durch Theorie beschränkt zu werden, kann die Form der Auswahlgates 280A, B eine Rolle bei der Bestimmung der elektrischen Eigenschaften der Auswahlgates spielen. Wenn die Auswahlgates eine quasi dreieckige Form aufweisen, ist es möglich, dass der äußere Rand des darunter liegenden Dielektrikums (zum Beispiel Oxid) und Substrats nicht mit Bezug auf die Extensions- und Source-/Drainimplantationen geschützt werden. Dadurch können Zuverlässigkeitsprobleme entstehen. Es kann somit nützlich sein, dass die äußere Seitenwandoberfläche des Auswahlgates (z.B. die dem Gatestapel ferne Seitenwandoberfläche) eine gewisse vertikale Komponente umfasst, damit die Auswahlgates das darunter liegende Dielektrikum (z.B. Oxid) und Substrat vor den Effekten einer unbeabsichtigten Implantation schützen können. Eine solche vertikale Komponente kann zusätzlich die Bildung einer Implantationsschutz-Abstandsschicht (z.B. einer dielektrischen Abstandsschicht) später in dem Prozess erlauben.
  • Mit Bezug auf 9 können die Seitenwandabstandsschichten 290' dann entfernt werden. Die Entfernung kann unter Verwendung eines Ätzprozesses erreicht werden. Der Ätzprozess kann einen Nassätzprozess umfassen. Der Ätzprozess kann eine auf Sauerstoff basierende reaktive Ionenätzung oder andere hoch polymerisierende Ätzchemien umfassen.
  • Mit Bezug auf 10 wird dann eine Maskierungsschicht 300 über der in 9 gezeigten Struktur gebildet, um die in 9 gezeigte Struktur zu bilden. Die Maskierungsschicht 300 kann nur über einer der zwei Auswahlgatestrukturen 280A, B und gegebenenfalls über mindestens einem Teil der Schicht 270 und gegebenenfalls über mindestens einem Teil des Gatestapels 255 gebildet werden. Die Maskierungsschicht 300 wird so gebildet, dass eines der Auswahlgates (z.B. das Auswahlgate 280A) durch die Maskierungsschicht 300 verdeckt wird, während das andere Auswahlgate (z.B. das Auswahlgate 280B) durch die Maskierungsschicht 300 unverdeckt bleibt. Die Maskierungsschicht 300 kann ein Photoresistmaterial umfassen.
  • Mit Bezug auf 11 kann nach der Bildung der Maskierungsschicht 300 das Auswahlgate 280B entfernt werden. Die Entfernung kann durch einen Ätzprozess erreicht werden. Der Ätzprozess kann einen Trockenätzprozess umfassen. Der Trockenätzprozess kann ein Plasmaätzprozess sein. Der Trockenätzprozess kann ein reaktives Ionenätzen umfassen. Der Ätzprozess kann ein anisotropes Ätzen sein. Das Auswahlgate 280A wird nicht geätzt und verbleibt.
  • Nach der Bildung der in 11 gezeigten Struktur sind mindestens zwei mögliche Verfahrensausführungsformen möglich. Die erste Ausführungsform wird durch 12A, 13A, 14A, 15A und 16A beschrieben. Eine zweite Ausführungsform wird durch 12B, 13B, 14B, 15B und 16B beschrieben.
  • Die erste Ausführungsform wie in 12A, 13A, 14A, 15A und 16A gezeigt, wird nun besprochen. Die in 11 gezeigte Struktur kann einem Ionenimplantationsprozess unterzogen werden, um die Extensionsregion EXT wie in 12A gezeigt zu bilden. Mit Bezug auf 12A kann es sich bei einer oder mehreren Ausführungsformen bei der Extensionsregion EXT zum Beispiel um LDD-Regionen (Lightly Doped Drain) handeln. Bei einer oder mehreren Ausführungsformen kann es sich bei der Extensionsregion EXT zum Beispiel um MDD-Regionen (Medium Doped Drain) handeln. Es wird angemerkt, dass in 12A eine Extensionsregion EXT nur auf einer Seite des Gatestapels 255 gebildet wird. Bei einer oder mehreren Ausführungsformen kann die Extensionsregion EXT vom n-Typ sein. Bei einer oder mehreren Ausführungsformen kann die Extensionsregion EXT vom p-Typ sein.
  • Mit Bezug auf 13A kann nach der Bildung der Extensionsregion EXT die Maskierungsschicht 300 entfernt werden. Die Entfernung kann durch einen Ätzprozess erreicht werden.
  • Mit Bezug auf 14A kann dann über der in 13A gezeigten Struktur eine dielektrische Schicht 310 gebildet werden, um die in 14A gezeigte Struktur zu bilden. Die dielektrische Schicht 310 kann über dem Auswahlgate 280A sowie über der dielektrischen Schicht 270 oder über der Gatestruktur 255 gebildet werden. Die dielektrische Schicht 310 kann entweder durch einen Abscheidungsprozess oder einen Wachstumsprozess gebildet werden. Der Abscheidungsprozess kann einen im Wesentlichen konformen Abscheidungsprozess umfassen. Die dielektrische Schicht 310 kann aus einem beliebigen dielektrischen Material gebildet werden. Beispiele für dielektrische Materialien wären, aber ohne Beschränkung darauf, Oxide, Nitride, Oxynitride und Mischungen davon. Das dielektrische Material kann ein High-k-Material umfassen. Bei einer oder mehreren Ausführungsformen kann die dielektrische Schicht 310 von der dielektrischen Schicht 270 verschieden sein. Bei einer oder mehreren Ausführungsformen können die dielektrische Schicht 270 und die dielektrische Schicht 310 verschiedene dielektrische Materialien umfassen. Bei einer Ausführungsform ist es möglich, dass die dielektrische Schicht 270 ein Oxid umfassen kann, während die dielektrische Schicht 310 ein Nitrid umfassen kann. Bei einer anderen Ausführungsform ist es möglich, dass die dielektrische Schicht 270 ein Nitrid umfasst, während die dielektrische Schicht 310 ein Oxid umfasst.
  • Bei einer weiteren Ausführungsform können die dielektrische Schicht 270 und die dielektrische Schicht 310 dasselbe dielektrische Material umfassen.
  • Mit Bezug auf 15A kann die in 14A gezeigte dielektrische Schicht 310 dann geätzt werden, um die in 15A gezeigte Struktur zu bilden. Der Ätzprozess kann eine Trockenätzung sein. Der Ätzprozess kann eine anisotrope Ätzung sein. Der Ätzprozess kann einen Trockenätzprozess umfassen. Der Trockenätzprozess kann eine Plasmaätzung umfassen. Der Trockenätzprozess kann eine reaktive Ionenätzung (RIE) umfassen.
  • Als Ergebnis des Ätzens können Seitenwandabstandsschichten 310A und 310B gebildet werden. Die Seitenwandabstandsschicht 310A kann über der Seitenwand 280AS des Auswahlgates 280A angeordnet sein. Die Seitenwandabstandsschicht 310A kann an die Seitenwand 280AS des Auswahlgates 280A angrenzend und lateral zu diesem angeordnet sein. Die Seitenwandabstandsschicht 310B kann über dem Teil der dielektrischen Schicht 270 liegen, der über einer Seitenwand des Gatestapels 255 liegt. Die Seitenwandabstandsschicht 310B kann an eine Seitenwand der dielektrischen Schicht 270 angrenzend und lateral zu dieser angeordnet werden. Die Seitenwandabstandsschicht 310A kann sich in der Nähe des Auswahlgates 280A und dem Gatestapel 255 fern befinden. Die Seitenwandabstandsschicht 310B kann sich in der Nähe des Gatestapels 255 und dem Auswahlgate 280A fern befinden.
  • Nach der Bildung der Seitenwandabstandsschichten 310A und 310B kann die in 15A gezeigte Struktur ionenimplantiert werden, um die Source-/Drainregionen S/D zu bilden, die in 16A gezeigt sind. Bei einer oder mehreren Ausführungsformen können die Source-/Drainregionen S/D als HDD-Regionen (Heavily Doped Drain) gebildet werden. Der Dotierungsstofftyp der Source-/Drainregionen S/D kann derselbe wie der Dotierungsstofftyp der Extensionsregionen EXT sein. Die Dotierungsstoffkonzentration der Source-/Drainregionen S/D kann größer als die Dotierungsstoffkonzentration der Extensionsregionen EXT sein. Die Tiefe der Source-/Drainregionen S/D kann größer als die Tiefe der Extensionsregionen EXT sein.
  • Bei einer oder mehreren Ausführungsformen kann der zur Bildung der Extensionsregion EXT verwendete Ionenimplantationsschritt auch zum Dotieren der Steuergateschicht 250' und/oder des Auswahlgates 280A entweder mit Dotierungsstoffen des n-Typs oder des p-Typs dienen. Genauso kann bei einer oder mehreren Ausführungsformen der zur Bildung der Source-/Drainregionen S/D verwendete Ionenimplantationsschritt zum Dotieren der Steuergateschicht 250' und/oder des Auswahlgates 280A mit Dotierungsstoffen des n-Typs oder des p-Typs verwendet werden.
  • Die zweite Ausführungsform wie in 12B, 13B, 14B, 15B und 16B gezeigt, wird nun beschrieben. Wieder mit Bezug auf die in 11 gezeigte Struktur kann die Maskierungsschicht 300 entfernt werden, um die in 12B gezeigte Struktur zu bilden.
    Die in 12B gezeigte Struktur kann einem Ionenimplantationsprozess unterzogen werden, um Extensionsregionen EXT wie in 13B gezeigt zu bilden. Bei einer oder mehreren Ausführungsformen können die Extensionsregionen EXT zum Beispiel LDD-Regionen (Lightly Doped Drain) sein. Bei einer oder mehreren Ausführungsformen können die Extensionsregionen EXT zum Beispiel MDD-Regionen (Medium Doped Drain) sein. Es wird angemerkt, dass in 13B die Extensionsregionen EXT lateral auf beiden Seiten des Gatestapels 255 gebildet werden können. Bei einer oder mehreren Ausführungsformen können die Extensionsregionen EXT vom n-Typ sein. Bei einer oder mehreren Ausführungsformen können die Extensionsregionen EXT vom p-Typ sein.
  • Mit Bezug auf 14B kann dann eine dielektrische Schicht 310 über der in 13B gezeigten Struktur gebildet werden, um die in 14B gezeigte Struktur zu bilden. Die dielektrische Schicht 310 kann über dem Auswahlgate 280A sowie über der dielektrischen Schicht 270 und über der Gatestruktur 255 gebildet werden. Die dielektrische Schicht 310 kann entweder durch einen Abscheidungsprozess oder einen Wachstumsprozess gebildet werden. Der Abscheidungsprozess kann einen im Wesentlichen konformen Abscheidungsprozess umfassen. Die dielektrische Schicht 310 kann aus einem beliebigen dielektrischen Material gebildet werden. Beispiele für dielektrische Materialien wären, aber ohne Beschränkung darauf, Oxide, Nitride, Oxynitride und Mischungen davon. Das dielektrische Material kann ein High-k-Material umfassen. Bei einer oder mehreren Ausführungsformen kann die dielektrische Schicht 310 von der dielektrischen Schicht 270 verschieden sein. Bei einer Ausführungsform können die dielektrische Schicht 270 und die dielektrische Schicht 310 verschiedenes dielektrisches Material umfassen. Bei einer Ausführungsform ist es möglich, dass die dielektrische Schicht 270 ein Oxid umfassen kann, während die dielektrische Schicht 310 ein Nitrid umfassen kann. Bei einer anderen Ausführungsform ist es möglich, dass die dielektrische Schicht 270 ein Nitrid umfasst, während die dielektrische Schicht 310 ein Oxid umfasst. Bei einer weiteren Ausführungsform können die dielektrische Schicht 270 und die dielektrische Schicht 310 dasselbe dielektrische Material umfassen.
  • Mit Bezug auf 15B kann die in 14B gezeigte dielektrische Schicht 310 dann geätzt werden, um die in 15B gezeigte Struktur zu bilden. Der Ätzprozess kann eine Trockenätzung sein. Die Trockenätzung kann eine Plasmaätzung sein. Die Trockenätzung kann eine reaktive Ionenätzung (RIE) sein. Der Ätzprozess kann eine anisotrope Ätzung sein. Die anisotrope Ätzung kann eine Trockenätzung sein, wie zum Beispiel eine Plasmaätzung oder eine reaktive Ionenätzung (RIE). Als Ergebnis der Ätzung können dann die Seitenwandabstandsschichten 310A und 310B gebildet werden. Die Seitenwandabstandsschicht 310A kann über der Seitenwand 280AS der Seitenwandabstandsschicht 280A liegen. Die Seitenwandabstandsschicht 310A kann an eine Seitenwand des Auswahlgates 280A angrenzend und lateral zu diesem angeordnet sein. Die Seitenwandabstandsschicht 310B kann über dem Teil der dielektrischen Schicht 270 liegen, der über einer Seitenwand des Gatestapels 255 liegt. Die Seitenwandabstandsschicht 280B kann an eine Seitenwand der dielektrischen Schicht 270 angrenzend und lateral zu dieser angeordnet sein. Die Seitenwandabstandsschicht 310A kann sich in der Nähe des Auswahlgates 280A und dem Gatestapel 255 fern befinden. Die Seitenwandabstandsschicht 310B kann sich in der Nähe des Gatestapels 255 und dem Auswahlgate 280A fern befinden.
  • Mit Bezug auf 16B kann nach der Bildung der Seitenwandabstandsschichten 310A und 310B die in 15B gezeigte Struktur ionenimplantiert werden, um die Source-/Drainregionen S/D wie in 16B gezeigt zu bilden. Bei einer oder mehreren Ausführungsformen können die Source-/Drainregionen S/D als HDD-Regionen (Heavily Doped Drain) gebildet werden. Der Dotierungsstofftyp der Source-/Drainregionen S/D kann derselbe wie der Dotierungsstofftyp der Extensionsregionen EXT sein. Die Dotierungsstoffkonzentration der Source-/Drainregionen EXT kann größer als die Dotierungsstoffkonzentration der Extensionsregionen EXT sein. Die Tiefe der Source-/Drainregionen S/D kann größer als die Tiefe der Extensionsregion EXT sein.
  • Bei einer oder mehreren Ausführungsformen kann der zur Bildung der Extensionsregionen EXT verwendete Ionenimplantationsschritt auch zum Dotieren der Steuergateschicht 250' und/oder der Auswahlgatestruktur 280A mit Dotierungsstoffen entweder des n-Typs oder des p-Typs dienen. Genauso kann der zur Bildung der Source-/Drainregionen S/D verwendete Ionenimplantationsschritt bei einer oder mehreren Ausführungsformen zum Dotieren der Steuergateschicht 250' und/oder der Auswahlgatestruktur 280A mit Dotierungsstoffen des n-Typs oder p-Typs verwendet werden.
  • Das in 16A gezeigte Halbleiterbauelement 410 sowie das in 16B gezeigte Halbleiterbauelement 420 umfassen eine Ladungsspeicherschicht 230', ein Steuergate 250' und ein Auswahlgate 280A.
  • Bei einer oder mehreren Ausführungsformen können das in 16A gezeigte Halbleiterbauelement 410 oder das in 16B gezeigte Halbleiterbauelement 420 als Speicherbauelemente nützlich sein, wie zum Beispiel als ein Ladungsspeicherungs-Speicherbauelement. Das in 16A gezeigte Speicherbauelement 410 und das in 16B gezeigte Speicherbauelement 420 umfassen jeweils eine Ladungsspeicherschicht 230', ein Steuergate 250' und ein Auswahlgate 280A.
  • Bei einer oder mehreren Ausführungsformen können die Ladungsspeicherungs-Speicherbauelemente 410, 420 Floating-Gate-Speicherbauelemente sein. In diesem Fall kann die Ladungsspeicherschicht 230' eine Floating-Gate-Schicht sein. Die Floating-Gate-Schicht kann auch als Floating-Gate für das Floating-Gate-Speicherbauelement bezeichnet werden. Bei einer oder mehreren Ausführungsformen können das Steuergate 250', das Floating-Gate 230' und das Auswahlgate 280A zum Beispiel jeweils aus einem dotierten Polysilizium gebildet werden. Bei einer oder mehreren Ausführungsformen können das Steuergate 250', das Floating-Gate 230' und das Auswahlgate 280A aus einem beliebigen leitfähigen Material gebildet werden. Die erste dielektrische Schicht 220 kann zum Beispiel aus einem Oxid gebildet werden, wie zum Beispiel Siliziumdioxid (das durch einen Wachstumsprozess gebildet werden kann). Die zweite dielektrische Schicht 240' kann zum Beispiel aus einem Oxidmaterial oder aus einem High-k-Material gebildet werden. Bei einer anderen Ausführungsform kann die zweite dielektrische Schicht 240' aus einem Oxid-Nitrid-Oxid-Stapel gebildet werden. Natürlich sind die erwähnten Materialien lediglich Beispiele und andere Materialien können die beschriebenen Materialien ersetzen.
  • Bei einer oder mehreren Ausführungsformen können die Ladungsspeicherungs-Bauelemente 410, 420 Floating-Gate-Bauelemente sein. Bei einer oder mehreren Ausführungsformen kann ein Floating-Gate-Bauelement möglicherweise durch Fowler-Nordheim-Tunnelung oder durch Heißträgerinjektion programmiert werden. Bei einer oder mehreren Ausführungsformen kann Löschung möglicherweise durch UV-Emission oder durch Fowler-Nordheim-Tunnelung erreicht werden. Bei einer oder mehreren Ausführungsformen ist es möglich, dass elektrische Ladung auf dem Floating-Gate gespeichert werden kann, um so die Schwellenspannung VT des Bauelements einzustellen. Natürlich sind dies lediglich Beispiele für mögliche Arten des Betriebs eines Floating-Gate-Bauelements, und es können auch andere Arten möglich sein.
  • Bei einer oder mehreren Ausführungsformen können die Ladungsspeicherungs-Speicherbauelemente 410, 420 Ladungsfallen-Speicherbauelemente sein. In diesem Fall kann die Ladungsspeicherschicht 230' eine Ladungsfallenschicht sein. Die Ladungsfallenschicht kann zum Beispiel ein Nitrid (wie zum Beispiel Siliziumnitrid), ein Oxynitrid, ein nanokristallines Material oder ein High-k-Material umfassen. Bei einer oder mehreren Ausführungsformen kann die Ladungsspeicherschicht ein dielektrisches Material umfassen. Die erste dielektrische Schicht 220 kann zum Beispiel ein Oxid sein (wie zum Beispiel ein Siliziumdioxid) . Das Oxid kann zum Beispiel durch einen Wachstumsprozess gebildet werden. Die zweite dielektrische Schicht 240' kann zum Beispiel ein Oxid oder möglicherweise ein High-k-Material sein. Die Steuergateschicht 250' kann zum Beispiel ein Polysiliziummaterial sein, wie zum Beispiel ein dotiertes Polysilizium. Das Auswahlgate 280A kann zum Beispiel ein Polysiliziummaterial sein, wie zum Beispiel ein dotiertes Polysilizium. Natürlich sind die beschriebenen Materialien lediglich Beispiele und andere Materialien können die beschriebenen Materialien ersetzen.
  • Bei einer oder mehreren Ausführungsformen können die Halbleiterbauelemente 410, 420 Ladungsfallen-Bauelemente sein. Bei einer oder mehreren Ausführungsformen kann ein Ladungsfallen-Bauelement möglicherweise durch Anwenden einer ausreichend hohen positiven Spannung an das Steuergate 250' programmiert werden. Dies kann zu einem Elektronentunnelungsstrom (zum Beispiel durch Fowler-Nordheim-Tunnelung) von dem Substrat 210 durch die erste dielektrische Schicht 220 und in Richtung der Ladungsfallenschicht 230', in der die Elektronen eingefangen werden können, führen. Die eingefangenen Elektroden können zu einer vergrößerten Schwellenspannung VT führen, die anzeigen kann, dass das Bauelement programmiert ist. Bei einer oder mehreren Ausführungsformen kann ein Ladungsfallen-Bauelement möglicherweise durch Anlegen einer geeigneten negativen Spannung an das Steuergate gelöscht werden. Bei einer oder mehreren Ausführungsformen kann als ein weiteres Beispiel ein Ladungsfallen-Bauelement möglicherweise durch Heißträgerinjektion programmiert werden. Dies sind natürlich lediglich Beispiele für mögliche Arten zum möglichen Betrieb eines Ladungsfallen-Bauelements, und es können auch andere Arten möglich sein.
  • Das in 16A gezeigte Ladungsspeicherungs-Speicherbauelement 410 sowie das in 16B gezeigte Ladungsspeicherungs-Speicherbauelement 420 können Teil eines Halbleiterchips sein. Der Halbleiterchip kann eine integrierte Schaltung umfassen und die Ladungsspeicher-Bauelemente 410, 420 können Teil der integrierten Schaltung sein.
  • Bei einer oder mehreren Ausführungsformen können das in 16A gezeigte Ladungsspeicherungs-Speicherbauelement 410 oder das in 16B gezeigte Ladungsspeicherungs-Speicherbauelement 420 selbständige Speicherbauelemente sein. Bei einer oder mehreren Ausführungsformen können das in 16A gezeigte Ladungsspeicherungs-Speicherbauelement 410 oder das in 16B gezeigte Ladungsspeicherungs-Speicherbauelement 420 als eingebettete Speicherbauelemente in Kombination mit mindestens einem Logikbauelement auf demselben Chip oder demselben Substrat verwendet werden. Daher kann derselbe Chip (oder dasselbe Substrat) einen Speicherteil (mit einem oder mehreren Speicherbauelementen) und einen Logikteil (mit einem oder mehreren Logikbauelementen) umfassen.
  • Eine andere Ausführungsform eines Prozesses zur Herstellung eines Halbleiterbauelements wird in 17 bis 24A, B wiedergegeben. 17 ist mit 1 identisch, und 18 ist mit 2 identisch. Die Erläuterung von 17 entspricht der Erläuterung von 1, die oben angegeben wurde. Genauso ist die Erläuterung von 18 mit 2 identisch, die oben angegeben wurde. Mit Bezug auf 19 wird die Steuergateschicht 250' maskiert und geätzt, um die Steuergateschicht 250' zu bilden (die ein geätzter Teil der Steuergateschicht 250 ist). Die Ätzung der Steuergateschicht 250 kann durch eine Trockenätzung durchgeführt werden, wie zum Beispiel eine Trockenplasmaätzung. Die Trockenätzung kann eine reaktive Ionenätzung (RIE) sein. Die Ätzung kann eine anisotrope Ätzung sein. Bei einer oder mehreren Ausführungsformen kann die Ätzung der Steuergateschicht 250 an oder mindestens teilweise in der zweiten dielektrischen Schicht 240 anhalten. Bei einer oder mehreren Ausführungsformen kann die Ätzung der Steuergateschicht 250 auch durch die zweite dielektrische Schicht 240 hindurch gehen.
  • Mit Bezug auf 20 kann in einem nachfolgenden Verarbeitungsschritt eine dielektrische Schicht 270 über der in 19 gezeigten Struktur gebildet werden, um die in 20 gezeigte Struktur zu bilden. Die dielektrische Schicht 270 kann entweder durch einen Wachstumsprozess oder durch einen Abscheidungsprozess gebildet werden. Der Abscheidungsprozess kann ein konformer Abscheidungsprozess sein. Die dielektrische Schicht 270 kann auf der oberen und Seitenwandoberfläche bzw. den oberen und Seitenwandoberflächen der Steuergateschicht 250' sowie über den freigelegten Teilen der zweiten dielektrischen Schicht 240 gebildet werden. Wenn ein Wachstumsprozess verwendet wird, ist es möglich, dass die dielektrische Schicht 270 über den freigelegten Oberflächen der zweiten dielektrischen Schicht 240 im Wesentlichen nicht wächst.
  • Im Allgemeinen kann die dielektrische Schicht 270 ein beliebiges dielektrisches Material umfassen. Bei einer oder mehreren Ausführungsformen kann die dielektrische Schicht 270 ein Oxid (wie zum Beispiel Siliziumdioxid SiO2), ein Nitrid (wie zum Beispiel Si3N4 oder SixNy), ein Oxynitrid (wie zum Beispiel Siliziumoxynitrid S-O-N oder SiOxNy) oder Kombinationen davon umfassen. Bei einer oder mehreren Ausführungsformen kann die dielektrische Schicht 270 einen Stapel aus zwei oder mehr Schichten umfassen (oder einen Stapel aus drei oder mehr Schichten), wie zum Beispiel einen Oxid-/Nitridstapel, wie zum Beispiel einen SiO2/Si3N4 oder einen SiO2/SixNy-Stapel oder einen Nitrid-/Oxidstapel, einen Oxid-/Nitrid-/Oxidstapel (zum Beispiel einen ONO-Stapel) oder Kombinationen davon. Bei einer oder mehreren Ausführungsformen kann die dritte dielektrische Schicht 270 ein dielektrisches High-k-Material umfassen.
  • Mit Bezug auf 21 werden dann unter Verwendung der Steuergateschicht 250' und gegebenenfalls der Schicht 270 als Maske die zweite dielektrische Schicht 240 sowie die Ladungsspeicherschicht 230 geätzt, um die in 21 gezeigte Struktur zu bilden. Die Ätzung bildet den Gatestapel 255'. Der Gatestapel 255' kann die Steuergateschicht 250' umfassen, die ein Teil der Steuergateschicht 250 ist. Der Steuergatestapel 255' kann die zweite dielektrische Schicht 240' umfassen, die ein Teil der zweiten dielektrischen Schicht 240 ist. Das Steuergate 255' kann die Ladungsspeicherschicht 230' umfassen, die ein Teil der Ladungsspeicherschicht 230 ist. Die Steuergateschicht 250' kann auch als das Steuergate bezeichnet werden.
  • Die zur Bildung der in 21 gezeigten Struktur verwendete Ätzung kann eine Trockenätzung sein, wie zum Beispiel eine Trockenplasmaätzung. Die Ätzung kann eine reaktive Ionenätzung (RIE) sein. Die Ätzung kann eine anisotrope Ätzung sein. Die Ätzung kann an oder mindestens teilweise in der ersten dielektrischen Schicht 220 anhalten. Die erste dielektrische Schicht 220 kann somit einen direkt unter dem Gatestapel 255' liegenden Teil 220B umfassen.
  • Mit Bezug auf 22 kann ein Oxidationsprozess folgen (wie zum Beispiel ein Hochtemperatur-Oxidationsprozess), der eine oder mehrere Oxidschichten 272 auf der einen oder den mehreren Seitenwänden der Ladungsspeicherschicht 230' bilden kann. Die Oxidschicht 272 kann die Seitenwände der Ladungsspeicherschicht 230' überdecken und kann bei einer oder mehreren Ausführungsformen zur Einkapselung der Ladungsspeicherschicht 230' dienen. Bei einer oder mehreren Ausführungsformen können sich die Oxidschichten 272 von der dielektrischen Schicht 240' zu der dielektrischen Schicht 220B erstrecken. Bei einer oder mehreren Ausführungsformen können sich die Oxidschichten 272 von der dielektrischen Schicht 270' zu der dielektrischen Schicht 220B erstrecken. Bei einer oder mehreren Ausführungsformen können die Oxidschichten 272 allgemeiner durch eine andere Art von dielektrischem Material ersetzt werden.
  • Mit Bezug auf 23 kann über der in 22 gezeigten Struktur eine Auswahlgateschicht 280 gebildet werden. Mit Bezug auf 23 ist ersichtlich, dass die Auswahlgateschicht 280 über der dielektrischen Schicht 270' und über dem Gatestapel 255' gebildet werden kann. Die Auswahlgateschicht 280 kann auf beliebige Weise gebildet werden, wie zum Beispiel, aber ohne Beschränkung darauf, durch einen Abscheidungsprozess oder einen Wachstumsprozess. Der Abscheidungsprozess kann ein wesentlich konformer Abscheidungsprozess sein. Die Auswahlgateschicht 280 wurde oben beschrieben und kann beliebige der oben beschriebenen Materialien umfassen.
  • Weiter mit Bezug auf 23 kann über der Auswahlgateschicht 280 eine zusätzliche Schicht 290 gebildet werden. Die zusätzliche Schicht 290 kann auf eine beliebige Weise gebildet werden, zum Beispiel, aber ohne Beschränkung darauf, durch einen Abscheidungsprozess oder einen Wachstumsprozess. Der Abscheidungsprozess kann ein im Wesentlichen konformer Abscheidungsprozess sein. Die zusätzliche Schicht 290 wurde oben beschrieben und kann beliebige der oben beschriebenen Materialien umfassen. Die zusätzliche Schicht 290 kann ohne Beschränkung beliebige der oben beschriebenen Kohlenstoffmaterialien umfassen.
  • Mit Bezug auf 24 kann die in 23 gezeigte zusätzliche Schicht 290 geätzt werden, um einen oder mehrere Teile der zusätzlichen Schicht 290 zu entfernen. Die zusätzliche Schicht 290 kann geätzt werden, um so einen oder mehrere Teile der Schicht 290 zu entfernen, die horizontal angeordnet sind. Die zusätzliche Schicht 290 kann unter Verwendung einer anisotropen Ätzung geätzt werden. Die zusätzliche Schicht 290 kann unter Verwendung einer Trockenätzung geätzt werden. Die Trockenätzung kann eine Plasmaätzung sein. Die Trockenätzung kann eine reaktive Ionenätzung (RIE) sein. Die Ätzung kann einen reaktiven chemischen Prozess und/oder einen physikalischen Prozess umfassen, der Ionenbombardierung verwendet. Die übrigen Teile der in 23 gezeigten Schicht 290 können die in 24 gezeigten Seitenwandabstandsschichten 290' bilden.
  • Mit Bezug auf 25 kann die in 24 gezeigte Auswahlgateschicht 280 dann geätzt werden, um die in 25 gezeigte Struktur zu bilden. Die Auswahlgateschicht 280 kann unter Verwendung einer anisotropen Ätzung geätzt werden. Die Ätzung kann eine trockene Ätzung sein, wie zum Beispiel eine Trockenplasmaätzung. Die Trockenätzung kann eine Plasmaätzung sein. Die Trockenätzung kann eine reaktive Ionenätzung (RIE) sein. Die Ätzung kann einen reaktiven chemischen Prozess und/oder einen physikalischen Prozess umfassen, der Ionenbombardierung verwendet. Die verwendete Ätzchemie kann eine Chemie sein, die die Auswahlgateschicht 280 leichter ätzen kann und die Seitenwandabstandsschichten 290' weniger leicht ätzen kann. Die Ätzung kann gegenüber der Auswahlgateschicht 280 relativ zu den Seitenwandabstandsschichten 290' selektiv sein. Bei einer oder mehreren Ausführungsformen kann die Auswahlgateschicht 280 Polysilizium umfassen, während die Seitenwandabstandsschichten 290' ein Kohlenstoffmaterial umfassen können, wie zum Beispiel, aber ohne Beschränkung darauf, amorphen Kohlenstoff, Graphit, Graphen oder Siliziumcarbid. Andere mögliche Kohlenstoffmaterialien werden hier beschrieben.
  • Als Ergebnis der Ätzung werden zwei Auswahlgateschichten 280A, B auf jeder Seite des Gatestapels 255' wie in 25 gezeigt gebildet. Jede der Auswahlgateschichten 280A, B kann an die Schicht 270' angrenzen und lateral von einer Seitenwand der Gatestruktur 255' angeordnet sein. Jede der Auswahlgateschichten 280A, B kann auch als ein Auswahlgate 280A, B bezeichnet werden.
  • Mit Bezug auf 26 können dann die Seitenwandabstandsschichten 290' entfernt werden. Die Entfernung kann unter Verwendung eines Ätzprozesses erreicht werden. Der Ätzprozess kann einen Nassätzprozess umfassen.
  • Die in 26 gezeigte Struktur kann der in 9 gezeigten ähnlich sein (ist aber nicht unbedingt identisch mit ihr). Die übrigen Prozessschritte können den in 10 bis 16A, B gezeigten ähnlich oder mit diesen identisch sein. Die resultierenden Strukturen 410', 420' sind jeweils in 27A, B gezeigt. 27A zeigt eine Bauelementestruktur 410'. Die zur Bildung der Bauelementestruktur 410' verwendeten Prozessschritte können den in 10, 11, 12A, 13A, 14A, 15A und 16A gezeigten ähnlich oder mit diesen identisch sein. 27B zeigt eine Bauelementestruktur 420'. Die zur Bildung der Bauelementestruktur 420' verwendeten Prozessschritte können den in 10, 11, 12B, 13B, 14B, 15B und 16B gezeigten ähnlich oder mit diesen identisch sein.
  • Das in 27A gezeigte Halbleiterbauelement 410' sowie das in 27B gezeigte Halbleiterbauelement 420' umfassen eine Ladungsspeicherschicht 230', ein Steuergate 250' und ein Auswahlgate 280A.
  • Bei einer oder mehreren Ausführungsformen können das in 27A gezeigte Halbleiterbauelement 410' und das in 27B gezeigte Halbleiterbauelement 420' jeweils als Speicherbauelemente, wie zum Beispiel ein Ladungsspeicherungs-Speicherbauelement, nützlich sein. Das in 27A gezeigte Speicherbauelement 410' und das in 27B gezeigte Speicherbauelement 420' umfassen jeweils eine Ladungsspeicherschicht 230', ein Steuergate 250' und ein Auswahlgate 280A. Die obige Besprechung bezüglich des Bauelements 410 gilt für das Bauelement 410'. Genauso gilt die obige Besprechung bezüglich des Bauelements 420 für das Bauelement 420'.
  • Eine oder mehrere Ausführungsformen können ein Verfahren zur Herstellung eines Halbleiterbauelements betreffen, mit den folgenden Schritten: Bereitstellen eines Substrats; Bilden einer Ladungsspeicherschicht über dem Substrat; Bilden einer Steuergateschicht über der Ladungsspeicherschicht; Bilden einer Maske über der Steuergateschicht; Ätzen der Steuergateschicht und der Ladungsspeicherschicht; Bilden einer Auswahlgateschicht über der geätzten Steuergateschicht und der geätzten Ladungsspeicherschicht; Bilden einer zusätzlichen Schicht über der Auswahlgateschicht; Ätzen der zusätzlichen Schicht, um Seitenwandabstandsschichten über der Auswahlgateschicht zu bilden; und Ätzen der Auswahlgateschicht.
  • Eine oder mehrere Ausführungsformen können ein Verfahren zur Herstellung eines Halbleiterbauelements betreffen, mit den folgenden Schritten: Bereitstellen eines Substrats; Bilden einer Ladungsspeicherschicht über dem Substrat; Bilden einer Steuergateschicht über der Ladungsspeicherschicht; Bilden eines Gatestapels, wobei das Bilden des Gatestapels das Bilden einer Maske über der Steuergateschicht umfasst und Ätzen der Steuergateschicht und der Ladungsspeicherschicht; und Bilden eines Auswahlgates, wobei das Bilden des Auswahlgates das Bilden einer Auswahlgateschicht über der geätzten Steuergateschicht und der geätzten Ladungsspeicherschicht umfasst; Bilden einer zusätzlichen Schicht über der Auswahlgateschicht; Ätzen der zusätzlichen Schicht, um Seitenwandabstandsschichten über der Auswahlgateschicht zu bilden; und Ätzen der Auswahlgateschicht.
  • Eine oder mehrere Ausführungsformen können ein Verfahren zur Herstellung eines Halbleiterbauelements betreffen, mit den folgenden Schritten: Bereitstellen eines Substrats; Bilden einer Ladungsspeicherschicht über dem Substrat; Bilden einer Steuergateschicht über der Ladungsspeicherschicht; Bilden einer Maske über der Steuergateschicht; Ätzen der Steuergateschicht; Verwenden der geätzten Steuergateschicht als Maske, Ätzen der Ladungsspeicherschicht; Bilden einer Auswahlgateschicht über der geätzten Steuergateschicht und der geätzten Ladungsspeicherschicht; Bilden einer zusätzlichen Schicht über der Auswahlgateschicht, wobei die zusätzliche Schicht Kohlenstoff umfasst; Ätzen der zusätzlichen Schicht, um Seitenwandabstandsschichten über der Auswahlgateschicht zu bilden; und Ätzen der Auswahlgateschicht.
  • Bei einer oder mehreren Ausführungsformen ist es möglich, dass eine oder mehrere Ausführungsformen der hier beschriebenen Verfahren ein kosteneffektiveres und/oder effizienteres Mittel zur Herstellung eines oder mehrerer Halbleiterbauelemente bereitstellen.

Claims (29)

  1. Verfahren zur Herstellung eines Halbleiterbauelements, mit den folgenden Schritten: Bereitstellen eines Substrats (210); Bilden einer Ladungsspeicherschicht (230) über dem Substrat (210); Bilden einer Steuergateschicht (250) über der Ladungsspeicherschicht (230); Bilden einer Maske (260, 260') über der Steuergateschicht (250) ; Ätzen der Steuergateschicht (250) und der Ladungsspeicherschicht (230); Bilden einer Auswahlgateschicht (280) über der geätzten Steuergateschicht (250) und der geätzten Ladungsspeicherschicht (230); Bilden einer zusätzlichen Schicht (290) über der Auswahlgateschicht (280), wobei die zusätzliche Schicht (290) Kohlenstoff aufweist; Ätzen der zusätzlichen Schicht (290), so dass Seitenwandabstandsschichten (290') über der Auswahlgateschicht (280) gebildet werden; und Ätzen der Auswahlgateschicht (280) mit den Seitenwandabstandsschichten (290') als Masken.
  2. Verfahren gemäß Anspruch 1, ferner mit dem Schritt des Bildens einer dielektrischen Schicht (270) über der geätzten Steuergateschicht (250) und der geätzten Ladungsspeicherschicht (230) vor dem Bilden der Auswahlgateschicht (280).
  3. Verfahren gemäß dem Anspruch 1 oder 2, wobei die zusätzliche Schicht (290) ein oder mehrere Materialien aus der Gruppe bestehend aus amorphem Kohlenstoff und Siliziumcarbid aufweist.
  4. Verfahren gemäß einem der Ansprüche 1 bis 3, wobei die zusätzliche Schicht (290) amorphen Kohlenstoff aufweist.
  5. Verfahren gemäß einem der Ansprüche 1 bis 4, wobei die zusätzliche Schicht (290) ein Dielektrikum aufweist.
  6. Verfahren gemäß Anspruch 5, wobei das Dielektrikum ein oder mehrere Materialien aus der Gruppe bestehend aus Oxid, Nitrid und Oxynitrid aufweist.
  7. Verfahren gemäß einem der Ansprüche 1 bis 6, wobei das Bilden der Auswahlgateschicht (280) einen konformen Abscheidungsprozess aufweist.
  8. Verfahren gemäß einem der Ansprüche 1 bis 7, wobei das Bilden der zusätzlichen Schicht (290) einen konformen Abscheidungsprozess aufweist.
  9. Verfahren gemäß einem der Ansprüche 1 bis 8, wobei das Halbleiterbauelement ein Ladungsspeicherungs-Speicherbauelement mit einem Steuergate, einer Ladungsspeicherschicht (230) und einem Auswahlgate (280) ist.
  10. Verfahren gemäß einem der Ansprüche 1 bis 9, wobei die Auswahlgateschicht (280) ein Polysiliziummaterial aufweist.
  11. Verfahren zur Herstellung eines Halbleiterbauelements, mit den folgenden Schritten: Bereitstellen eines Substrats (210); Bilden einer Ladungsspeicherschicht (230) über dem Substrat (210); Bilden einer Steuergateschicht (250) über der Ladungsspeicherschicht (230); Bilden eines Gatestapels, wobei das Bilden des Gatestapels Folgendes aufweist: Bilden einer Maske (260, 260') über der Steuergateschicht (250); und Ätzen der Steuergateschicht (250) und der Ladungsspeicherschicht (230); und Bilden eines Auswahlgates (280), wobei das Bilden des Auswahlgates (280) Folgendes aufweist: Bilden einer Auswahlgateschicht (280) über der geätzten Steuergateschicht (250) und der geätzten Ladungsspeicherschicht (230); Bilden einer zusätzlichen Schicht (290) über der Auswahlgateschicht (280), wobei die zusätzliche Schicht (290) Kohlenstoff aufweist; Ätzen der zusätzlichen Schicht (290), so dass Seitenwandabstandsschichten (290') über der Auswahlgateschicht (280) gebildet werden; und Ätzen der Auswahlgateschicht (280) mit den Seitenwandabstandsschichten (290') als Masken.
  12. Verfahren gemäß Anspruch 11, ferner mit dem Schritt des Bildens einer dielektrischen Schicht (220) über der geätzten Steuergateschicht (250) und der geätzten Ladungsspeicherschicht (230) vor dem Bilden der Auswahlgateschicht (280).
  13. Verfahren gemäß einem der Ansprüche 11 bis 12, wobei die zusätzliche Schicht (290) ein oder mehrere Materialien aus der Gruppe bestehend aus amorphem Kohlenstoff und Siliziumcarbid aufweist.
  14. Verfahren gemäß einem der Ansprüche 11 bis 13, wobei die zusätzliche Schicht (290) amorphen Kohlenstoff aufweist.
  15. Verfahren gemäß einem der Ansprüche 11 bis 14, wobei die zusätzliche Schicht (290) ein Dielektrikum aufweist.
  16. Verfahren gemäß Anspruch 15, wobei das Dielektrikum ein oder mehrere Materialien aus der Gruppe bestehend aus Oxid, Nitrid und Oxynitrid aufweist.
  17. Verfahren gemäß einem der Ansprüche 11 bis 16, wobei das Bilden der Auswahlgateschicht (280) einen konformen Abscheidungsprozess aufweist.
  18. Verfahren gemäß einem der Ansprüche 11 bis 17, wobei das Bilden der zusätzlichen Schicht (290) einen konformen Abscheidungsprozess aufweist.
  19. Verfahren gemäß einem der Ansprüche 11 bis 18, wobei das Halbleiterbauelement ein Ladungsspeicherungs-Speicherbauelement mit einem Steuergate, einer Ladungsspeicherschicht (230) und einem Auswahlgate ist.
  20. Verfahren gemäß einem der Ansprüche 11 bis 19, wobei die Auswahlgateschicht (280) ein Polysiliziummaterial aufweist.
  21. Verfahren zur Herstellung eines Halbleiterbauelements, mit den folgenden Schritten: Bereitstellen eines Substrats (210); Bilden einer Ladungsspeicherschicht (230) über dem Substrat (210); Bilden einer Steuergateschicht (250) über der Ladungsspeicherschicht (230); Bilden einer Maske (260, 260') über der Steuergateschicht (250); Ätzen der Steuergateschicht (250); Ätzen der Ladungsspeicherschicht (230) unter Verwendung der geätzten Steuergateschicht (250) als Maske; Bilden einer Auswahlgateschicht (280) über der geätzten Steuergateschicht (250) und der geätzten Ladungsspeicherschicht (230); Bilden einer zusätzlichen Schicht (290) über der Auswahlgateschicht (280), wobei die zusätzliche Schicht (290) Kohlenstoff aufweist; Ätzen der zusätzlichen Schicht (290), so dass Seitenwandabstandsschichten (290') über der Auswahlgateschicht (280) gebildet werden; und Ätzen der Auswahlgateschicht (280), mit den Seitenwandabstandsschichten (290') als Masken.
  22. Verfahren gemäß Anspruch 21, ferner mit dem Schritt des Bildens einer dielektrischen Schicht (270) über der geätzten Steuergateschicht (250) und der geätzten Ladungsspeicherschicht (230) vor dem Bilden der Auswahlgateschicht (280).
  23. Verfahren gemäß Anspruch 21 oder 22, wobei die zusätzliche Schicht (290) Kohlenstoff aufweist.
  24. Verfahren gemäß einem der Ansprüche 21 bis 23, wobei die zusätzliche Schicht (290) ein oder mehrere Materialien aus der Gruppe bestehend aus amorphem Kohlenstoff und Siliziumcarbid aufweist.
  25. Verfahren gemäß einem der Ansprüche 21 bis 24, wobei die zusätzliche Schicht (290) amorphen Kohlenstoff aufweist.
  26. Verfahren gemäß einem der Ansprüche 21 bis 25, wobei das Bilden der Auswahlgateschicht (280) einen konformen Abscheidungsprozess aufweist.
  27. Verfahren gemäß einem der Ansprüche 21 bis 26, wobei das Bilden der zusätzlichen Schicht (290) einen konformen Abscheidungsprozess aufweist.
  28. Verfahren gemäß einem der Ansprüche 21 bis 27, wobei das Halbleiterbauelement ein Ladungsspeicherungs-Speicherbauelement mit einem Steuergate, einer Ladungsspeicherschicht (230) und einem Auswahlgate ist.
  29. Verfahren gemäß einem der Ansprüche 21 bis 28, wobei die Auswahlgateschicht (280) ein Polysiliziummaterial aufweist.
DE102010037120.3A 2009-09-23 2010-08-23 Verfahren zur Herstellung von Halbleiterbauelementen mit einer Steuergateschicht, Ladungsspeicherschicht und Auswahlgateschicht Expired - Fee Related DE102010037120B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/565,459 2009-09-23
US12/565,459 US8470670B2 (en) 2009-09-23 2009-09-23 Method for making semiconductor device

Publications (2)

Publication Number Publication Date
DE102010037120A1 DE102010037120A1 (de) 2011-04-28
DE102010037120B4 true DE102010037120B4 (de) 2019-12-12

Family

ID=43756974

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102010037120.3A Expired - Fee Related DE102010037120B4 (de) 2009-09-23 2010-08-23 Verfahren zur Herstellung von Halbleiterbauelementen mit einer Steuergateschicht, Ladungsspeicherschicht und Auswahlgateschicht

Country Status (2)

Country Link
US (1) US8470670B2 (de)
DE (1) DE102010037120B4 (de)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8053870B2 (en) * 2009-12-15 2011-11-08 International Business Machines Corporation Semiconductor structure incorporating multiple nitride layers to improve thermal dissipation away from a device and a method of forming the structure
US8394682B2 (en) 2011-07-26 2013-03-12 Micron Technology, Inc. Methods of forming graphene-containing switches
US9368581B2 (en) 2012-02-20 2016-06-14 Micron Technology, Inc. Integrated circuitry components, switches, and memory cells
US8884352B2 (en) 2012-10-08 2014-11-11 Infineon Technologies Ag Method for manufacturing a memory cell, a method for manufacturing a memory cell arrangement, and a memory cell
US9064902B2 (en) * 2013-02-27 2015-06-23 Kabushiki Kaisha Toshiba Semiconductor memory device and method for manufacturing same
CN105051903B (zh) * 2013-03-15 2018-04-20 密克罗奇普技术公司 具有低电压读取路径及高电压擦除/写入路径的eeprom存储器单元
US9006816B2 (en) * 2013-03-28 2015-04-14 Stmicroelectronics, Inc. Memory device having multiple dielectric gate stacks and related methods
FR3008229B1 (fr) 2013-07-05 2016-12-09 Commissariat Energie Atomique Procede de fabrication d'une cellule memoire electronique a double grille et cellule memoire associee
FR3009130B1 (fr) * 2013-07-26 2016-11-18 Commissariat Energie Atomique Procede de fabrication d'un espaceur pour cellule memoire electronique a double grille et cellule memoire electronique associee
US9466496B2 (en) * 2013-10-11 2016-10-11 Cypress Semiconductor Corporation Spacer formation with straight sidewall
US8895397B1 (en) * 2013-10-15 2014-11-25 Globalfoundries Singapore Pte. Ltd. Methods for forming thin film storage memory cells
US9281413B2 (en) * 2014-01-28 2016-03-08 Infineon Technologies Austria Ag Enhancement mode device
US9691883B2 (en) * 2014-06-19 2017-06-27 Taiwan Semiconductor Manufacturing Co., Ltd. Asymmetric formation approach for a floating gate of a split gate flash memory structure
US10879181B2 (en) * 2016-11-28 2020-12-29 Taiwan Semiconductor Manufacturing Co., Ltd. Embedded non-volatile memory with side word line
KR20230001802A (ko) * 2021-06-29 2023-01-05 삼성전자주식회사 집적회로 소자

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0335395A2 (de) 1988-03-30 1989-10-04 Kabushiki Kaisha Toshiba Nichtflüchtige Halbleiterspeicheranordnung und Verfahren zu ihrer Herstellung
EP0531526A1 (de) 1991-03-06 1993-03-17 Kabushiki Kaisha Toshiba Nichtfluechtige halbleiter-speicherzelle mit einer auf der seitenwand einer gateelektroden-anlage liegenden gateelektrode
US6043530A (en) 1998-04-15 2000-03-28 Chang; Ming-Bing Flash EEPROM device employing polysilicon sidewall spacer as an erase gate
US6160287A (en) 1998-12-08 2000-12-12 United Microelectronics Corp. Flash memory
US20060011967A1 (en) 2004-07-15 2006-01-19 Skymedi Corporation Split gate memory structure and manufacturing method thereof
US20060071265A1 (en) 2004-09-21 2006-04-06 Samsung Electronics Co., Ltd. Nonvolatile memory devices and methods of forming the same
US20080029805A1 (en) * 2006-08-03 2008-02-07 Yasuhiro Shimamoto Semiconductor device and manufacturing method of the same
US20080149987A1 (en) * 2006-12-22 2008-06-26 Ramakanth Alapati Gate structures for flash memory and methods of making same
US7397080B2 (en) 2005-06-27 2008-07-08 Powerchip Semiconductor Corp. Non-volatile memory
US20090039410A1 (en) 2007-08-06 2009-02-12 Xian Liu Split Gate Non-Volatile Flash Memory Cell Having A Floating Gate, Control Gate, Select Gate And An Erase Gate With An Overhang Over The Floating Gate, Array And Method Of Manufacturing
US20090134449A1 (en) 2007-11-22 2009-05-28 Renesas Technology Corp. Non-volatile semiconductor memory device and method of manufacturing the same

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US629129A (en) * 1898-01-14 1899-07-18 Britain Holmes Barrel-header.
US4794565A (en) * 1986-09-15 1988-12-27 The Regents Of The University Of California Electrically programmable memory device employing source side injection
KR940006094B1 (ko) * 1989-08-17 1994-07-06 삼성전자 주식회사 불휘발성 반도체 기억장치 및 그 제조방법
US5429971A (en) * 1994-10-03 1995-07-04 United Microelectronics Corporation Method of making single bit erase flash EEPROM
US6091104A (en) 1999-03-24 2000-07-18 Chen; Chiou-Feng Flash memory cell with self-aligned gates and fabrication process
US7429513B2 (en) * 2003-02-26 2008-09-30 Nxp B.V. Method of manufacturing a semiconductor device
JP4521597B2 (ja) * 2004-02-10 2010-08-11 ルネサスエレクトロニクス株式会社 半導体記憶装置およびその製造方法
US7416945B1 (en) * 2007-02-19 2008-08-26 Freescale Semiconductor, Inc. Method for forming a split gate memory device

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0335395A2 (de) 1988-03-30 1989-10-04 Kabushiki Kaisha Toshiba Nichtflüchtige Halbleiterspeicheranordnung und Verfahren zu ihrer Herstellung
EP0531526A1 (de) 1991-03-06 1993-03-17 Kabushiki Kaisha Toshiba Nichtfluechtige halbleiter-speicherzelle mit einer auf der seitenwand einer gateelektroden-anlage liegenden gateelektrode
US6043530A (en) 1998-04-15 2000-03-28 Chang; Ming-Bing Flash EEPROM device employing polysilicon sidewall spacer as an erase gate
US6160287A (en) 1998-12-08 2000-12-12 United Microelectronics Corp. Flash memory
US20060011967A1 (en) 2004-07-15 2006-01-19 Skymedi Corporation Split gate memory structure and manufacturing method thereof
US20060071265A1 (en) 2004-09-21 2006-04-06 Samsung Electronics Co., Ltd. Nonvolatile memory devices and methods of forming the same
US7397080B2 (en) 2005-06-27 2008-07-08 Powerchip Semiconductor Corp. Non-volatile memory
US20080029805A1 (en) * 2006-08-03 2008-02-07 Yasuhiro Shimamoto Semiconductor device and manufacturing method of the same
US20080149987A1 (en) * 2006-12-22 2008-06-26 Ramakanth Alapati Gate structures for flash memory and methods of making same
US20090039410A1 (en) 2007-08-06 2009-02-12 Xian Liu Split Gate Non-Volatile Flash Memory Cell Having A Floating Gate, Control Gate, Select Gate And An Erase Gate With An Overhang Over The Floating Gate, Array And Method Of Manufacturing
US20090134449A1 (en) 2007-11-22 2009-05-28 Renesas Technology Corp. Non-volatile semiconductor memory device and method of manufacturing the same

Also Published As

Publication number Publication date
US8470670B2 (en) 2013-06-25
US20110070726A1 (en) 2011-03-24
DE102010037120A1 (de) 2011-04-28

Similar Documents

Publication Publication Date Title
DE102010037120B4 (de) Verfahren zur Herstellung von Halbleiterbauelementen mit einer Steuergateschicht, Ladungsspeicherschicht und Auswahlgateschicht
DE102011053110B4 (de) Verfahren zum Ausbilden eines Speicherbauelements mit Auswahlgate
DE102009011876B4 (de) Speichereinrichtungen aufweisend eine Gate-Elektrode oder Gate-Elektroden mit einem Kohlenstoff-Allotrop
DE102010037276B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE112016003961B4 (de) Vertikale Transistoren und Verfahren zur Herstellung derselben
DE102020118388B4 (de) Ferroelektrische direktzugriffsspeichervorrichtungen und verfahren
DE102015210492B4 (de) Halbleiterstruktur, die einen ferroelektrischen Transistor umfasst, und Verfahren zu ihrer Herstellung
DE102020101271B4 (de) Verfahren zur bottom-up-bildung einer vorrichtung mit kontaktsteckern und vorrichtung mit kontaktsteckern
DE102010016164B4 (de) Floating-Gate-Speicherbauelement und Verfahren zu dessen Herstellung
DE102014204114A1 (de) Transistor mit einer Gateelektrode, die sich rund um ein oder mehrere Kanalgebiete erstreckt
DE102019126339B4 (de) Rückstandsentfernung in metall-gate schneideprozess
DE112018002294T5 (de) Transistoren mit vertikalem transport mit gleichen gatestapeldicken
DE102016114517B4 (de) Verfahren zur Herstellung einer Halbleiterstruktur
DE102008002652B4 (de) Verfahren zum Herstellen einer Halbleiterstruktur und eines Halbleiterkörpers
DE102019122443A1 (de) Transistoren mit Halbleiter-Stapelschichten als Kanäle
DE102019104255A1 (de) Eingebettete ferroelektrische speicherzelle
DE102004038874B4 (de) 1-Bit-SONOS-Speicherzelle und Herstellungsverfahren
DE102009011880B4 (de) Speichereinrichtung mit einer Hohes-k-Dielektrikum-Schicht und Verfahren zu deren Herstellung
DE10221884A1 (de) Verfahren zum Herstellen einer Schicht-Anordnung, Schicht-Anordnung und Speicher-Anordnung
DE102021109770A1 (de) Hybrid-halbleitervorrichtung
DE102020121101A1 (de) Halbleitervorrichtung und verfahren zu deren herstellung
DE102018101016B4 (de) Verfahren zum Schneiden von Metall-Gates und daraus gebildete Strukturen
DE102020114846B4 (de) Verfahren zum bilden von gestapelten schichten
DE102020114991B4 (de) In-situ-ausbilden von metallgate-modulatoren
DE102020124124B4 (de) Selbstjustierende rückseitige source-kontakt-struktur und verfahren zu ihrer herstellung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R016 Response to examination communication
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0021824700

Ipc: H01L0027115000

R018 Grant decision by examination section/examining division
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0027115000

Ipc: H01L0027115170

R020 Patent grant now final
R082 Change of representative
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee