DE102008001263B4 - Integriertes Schaltungsbauelement sowie zugehöriges Herstellungsverfahren mit diskreten Haftstellen - Google Patents

Integriertes Schaltungsbauelement sowie zugehöriges Herstellungsverfahren mit diskreten Haftstellen Download PDF

Info

Publication number
DE102008001263B4
DE102008001263B4 DE102008001263.7A DE102008001263A DE102008001263B4 DE 102008001263 B4 DE102008001263 B4 DE 102008001263B4 DE 102008001263 A DE102008001263 A DE 102008001263A DE 102008001263 B4 DE102008001263 B4 DE 102008001263B4
Authority
DE
Germany
Prior art keywords
layer
integrated circuit
fullerenes
fullerene
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102008001263.7A
Other languages
English (en)
Other versions
DE102008001263A1 (de
Inventor
Gerhard Poeppel
Georg Tempel
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102008001263A1 publication Critical patent/DE102008001263A1/de
Application granted granted Critical
Publication of DE102008001263B4 publication Critical patent/DE102008001263B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/02Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using elements whose operation depends upon chemical change
    • G11C13/025Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using elements whose operation depends upon chemical change using fullerenes, e.g. C60, or nanotubes, e.g. carbon or silicon nanotubes
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C2216/00Indexing scheme relating to G11C16/00 and subgroups, for features not directly covered by these groups
    • G11C2216/02Structural aspects of erasable programmable read-only memories
    • G11C2216/06Floating gate cells in which the floating gate consists of multiple isolated silicon islands, e.g. nanocrystals
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00Nanotechnology
    • Y10S977/70Nanostructure
    • Y10S977/762Nanowire or quantum wire, i.e. axially elongated structure having two dimensions of 100 nm or less
    • Y10S977/763Nanowire or quantum wire, i.e. axially elongated structure having two dimensions of 100 nm or less formed along or from crystallographic terraces or ridges
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00Nanotechnology
    • Y10S977/70Nanostructure
    • Y10S977/773Nanoparticle, i.e. structure having three dimensions of 100 nm or less

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

Integriertes Schaltungsbauelement (400), umfassend: eine Fulleren-Schicht (405) mit mehreren Fulleren-Molekülen (406; 501; 701; 801), wobei die Fulleren-Moleküle (406; 501; 701; 801) als Ladungshaftstellen wirken, dadurch gekennzeichnet, dass die Fulleren-Moleküle (406; 501; 701; 801) derart eng angeordnet sind, dass sie sich gegenseitig berühren.

Description

  • Die vorliegende Erfindung betrifft ein integriertes Schaltungsbauelement sowie ein zugehöriges Herstellungsverfahren mit diskreten Haftstellen und insbesondere Speicher mit diskreten Haftstellen, die Fullerene verwenden, um die gefangene Ladung zu halten oder zu platzieren.
  • Speicher mit diskreten Haftstellen (DTM, Discrete Trap Memories) tragen wesentlich zu der Entwicklung des Flash-Speichers bei. 1 ist eine schematische Zeichnung eines bekannten DTM 100. Source 101 und Drain 102 sind in einem Substrat 103, das in der Regel eine Siliziumschicht ist, ausgebildet. Die untere Oxidschicht 104 wird thermisch auf dem Silizium 103 aufgewachsen. Die Nitridschicht 105 wird auf der unteren Oxidschicht 104 abgeschieden und enthält diskrete Ladungshaftstellen 106. Die obere Oxidschicht 107 wird auf der Nitridschicht 105 aufgewachsen oder abgeschieden. Eine Gateschicht 108, bei der es sich um polykristallines Silizium oder Metall handeln kann, ist auf der oberen Oxidschicht 107 abgeschieden. Diese Struktur ist wohlbekannt und wird als SONOS oder MONOS bezeichnet. Das lokale Potential des Kanals und deshalb die lokale Schwellwertspannung wird durch Laden der diskreten Ladungshaftstellen 106 mit Elektronen modifiziert. Das DTM-Bauelement 100 arbeitet derart, dass, wenn eine über der Schwellwertspannung liegende Spannung an das Gate 108 angelegt wird, ein Übertragungsweg zwischen dem Source 101 und dem Drain 102 einen Stromfluss durch das Bauelement gestattet. Der Verlauf des Übertragungswegs hängt von der Verteilung der Haftstellen 106 ab, wie beispielsweise in D. Ielmini et al., A new channel percolation model for VT shift in discrete-trap memories, Reliability Physics Symposium Proceedings, 42nd Annual 2004, 515-521 (25-29 April 2004 IEEE International), beschrieben.
  • Aus der den Oberbegriff des Patentanspruchs 1 bildenden Druckschrift US20070064478 A1 ist ein integriertes Schaltungsbauelement mit einer Fulleren-Schicht mit mehreren Fulleren-Molekülen bekannt, wobei die Fulleren-Moleküle als Ladungshaftstellen wirken.
  • Die Druckschrift US6473351 B2 offenbart Nanospeicherelemente auf der Grundlage von Fulleren-Molekülen sowie zugehörige Herstellungsverfahren, wobei in einem Nano-Käfig ein Fulleren-Molekül beweglich gelagert ist.
  • Ferner ist aus der Druckschrift US20060226551 A1 ein integriertes Schaltungsbauelement sowie ein zugehöriges Herstellungsverfahren bekannt, wobei zur Maskierung Kohlenstoff-Nanoröhren verwendet werden, welche Fullerene enthalten.
  • Demgegenüber liegt der vorliegenden Erfindung die Aufgabe zugrunde ein integriertes Schaltungsbauelement mit einer Fulleren-Schicht sowie ein zugehöriges Herstellungsverfahren zu schaffen, wobei verbesserte elektrische Eigenschaften realisiert werden können.
  • Erfindungsgemäß wird diese Aufgabe hinsichtlich des integrierten Schaltungsbauelements durch die Merkmale des Patentanspruchs 1 und hinsichtlich des Herstellungsverfahrens durch die Maßnahmen des Patentanspruchs 13 gelöst.
  • Insbesondere durch Verwendung einer Fulleren-Schicht, wobei die Fulleren-Moleküle derart eng angeordnet sind, dass sie sich gegenseitig berühren, erhält man eine besonders homogene und dichte Verteilung der Ladungshaftstellen, wodurch unerwünschte Variationen und statistische Zufallsverteilungen von Ladungshaftstellen vermieden werden. Die elektrischen Eigenschaften von integrierten Schaltungsbauelementen (insbesondere die Gleichmäßigkeit der Schwellwertspannungen) sind dadurch verbessert.
  • In den Unteransprüchen sind weitere vorteilhafte Ausgestaltungen der vorliegenden Erfindung gekennzeichnet.
  • Für ein umfassenderes Verständnis der vorliegenden Erfindung und der Vorteile davon wird nun auf die folgenden Beschreibungen in Verbindung mit den beiliegenden Zeichnungen Bezug genommen. Es zeigen:
    • 1 ein Diagramm eines bekannten Speicherbauelements mit diskreten Haftstellen (DTM - discrete trap memory);
    • 2A die Verteilung von Ladungshaftstellen in einem bekannten DTM;
    • 2B eine Speicherschicht, wenn eine Schwellwertspannung an einen DTM angelegt wird;
    • 3A die Verteilung von Ladungshaftstellen in einem bekannten DTM;
    • 3B eine Speicherschicht, wenn eine Schwellwertspannung an einen DTM angelegt wird;
    • 4 ein Diagramm eines Speicherbauelements mit diskreten Haftstellen gemäß einer nicht beanspruchten Ausführungsform der vorliegenden Erfindung;
    • 5 Fullerene, die in einer Schicht eines Speicherbauelements mit diskreten Haftstellen gemäß einer Ausführungsform der Erfindung angeordnet sind;
    • 6 Fullerene, die in einer Schicht eines Speicherbauelements mit diskreten Haftstellen gemäß einer nicht beanspruchten Ausführungsform der Erfindung angeordnet sind;
    • 7 endohedrale Fullerene, die in einer Schicht eines Speicherbauelements mit diskreten Haftstellen gemäß einer Ausführungsform der Erfindung angeordnet sind und
    • 8 Fullerene, die als eine Maskenschicht gemäß einer nicht beanspruchten Ausführungsform der Erfindung angeordnet sind.
  • Die Herstellung und die Verwendung der gegenwärtig bevorzugten Ausführungsformen werden nachstehend ausführlich erörtert.
  • Bekannte DTMs werden durch die Effekte einer ungleichförmigen Verteilung der eingefangenen Ladung begrenzt. Die Ladungsverteilung bewirkt die Operation und die elektrischen Charakteristiken des Speichers. Unter Bezugnahme auf 1 sind diskrete Haftstellen 106 statistisch innerhalb der Nitridschicht 105 verteilt. Dementsprechend wird die Verteilung bei einigen Bauelementen weniger gleichförmig sein als in anderen Bauelementen. Dies kann zu einer Konfiguration führen, die den Übertragungsweg zwischen Source und Drain blockieren wird oder die am Gate eine höhere Schwellwertspannung erfordern wird, um die Ausbildung eines Übertragungswegs zu gestatten.
  • 2A veranschaulicht die Verteilung von Ladungshaftstellen 201 in einem bekannten SONOS- oder MONOS-DTM 200. Ladungshaftstellen 201 sind hierbei im Bauelement 200 ungleichförmig verteilt. 2B veranschaulicht das Bauelement 200, wenn eine Schwellwertspannung an das Gate des Bauelements 200 angelegt wird. Wie in 2B gezeigt, gestattet die Verteilung der Ladungshaftstellen 201 nicht die Herstellung eines Übertragungswegs zwischen dem Source 202 und dem Drain 203.
  • 3A veranschaulicht einen weiteren bekannten DTM 300 mit einer anderen Verteilung von Ladungshaftstellen 301. Die Ladungshaftstellen 301 sind im Vergleich zum Bauelement 200 im Bauelement 300 gleichförmiger verteilt. Dementsprechend wird bei Anlegen einer Schwellwertspannung an das Gate des Bauelements 300 ein Übertragungsweg 304 zwischen dem Source 302 und dem Drain 303 erzeugt, wie in 3B gezeigt.
  • Die Verteilung von Ladungshaftstellen in bekannten DTMs folgt der Poissonschen Statistik. Die DTMs werden durch vorhandene Grenzbedingungen beschränkt, wenn die Bauelemente beispielsweise von 200 nm × 200 nm auf 25 nm × 25 nm skaliert werden. Die Dichte der Ladungshaftstellenverteilung bleibt unabhängig von der Bauelementgröße in den Bauelementen gleich. Wenn die Bauelemente kleiner ausgeführt werden, steigt dementsprechend die Chance, dass die Ladungsverteilung den Übertragungsweg blockiert oder einen permanenten Übertragungsweg gestattet. Die statistischen Charakteristiken von bekannten DTM-Bauelementen können durch eine homogene Verteilung der Ladungshaftstellen verbessert werden. Ein Verfahren zum Bereitstellen einer homogenen Verteilung von Ladungshaftstellen besteht in der Verwendung einer Nanomaske für Nanokristalle, wobei die Nanomaske mit Hilfe von Proteinen entwickelt wird. Diese Technik wird beispielsweise in Shan Tung et al., Nanocrystal Flash Memory Fabricated with Proteinmediated Assembly, Electron Devices Meeting, 2005, IEDM Technical Digest, 174-177 (5.-7. Dezember 2005 IEEE International) beschrieben, dessen Offenbarung durch Bezugnahme hierin in seiner Gänze aufgenommen ist.
  • Die vorliegende Erfindung stellt eine flexible Alternative bereit, über die Ladungshaftstellen unter Verwendung von Fullerenen in DTM homogen geordnet werden können. Fullerene können in unterschiedlichen Größen und Formen hergestellt werden, wie etwa kugelförmige Fullerene, als C60, C70 und C240 bekannt. Es sind auch endohedrale Fullerene bekannt, die zusätzliche Atome, Ionen oder Cluster aufweisen, die innerhalb ihrer inneren Kugeln eingeschlossen sind. Beispielsweise trägt ein mit Stickstoff ausgestattetes C60-Fulleren (N@C60) individuelle Stickstoffatome auf ihrer Innenseite. Unter Verwendung dieser Charakteristiken können Fullerene dazu verwendet werden, die Dichte und die Verteilung der Ladungshaftstellen zu steuern.
  • 4 ist eine schematische Zeichnung eines nicht beanspruchten DTM 400. Das Source 401 und das Drain 402 sind im Substrat 403, das eine Siliziumschicht sein kann, ausgebildet. Eine untere Oxidschicht 404 ist thermisch auf der Siliziumschicht 403 aufgewachsen. Anstelle einer Nitridschicht, die bei einigen bekannten DTMs auf der unteren Oxidschicht 404 abgeschieden ist, kann das Nitrid durch ein dichtes Muster aus endohedralen Fullerenen 405 ersetzt werden, die Ladungshaftstellen 406 erzeugen. Eine obere Oxidschicht 407 ist auf der Fulleren-Schicht 405 abgeschieden. Eine Gateschicht 408, bei der es sich um polykristallines Silizium oder Metall handeln kann, ist auf der oberen Oxidschicht 407 abgeschieden. Das DTM-Bauelement 400 arbeitet so, dass bei Anlegung einer Schwellwertspannung an das Gate 408 ein Übertragungsweg zwischen Source 401 und Drain 402 einen Stromfluss durch das Bauelement gestattet. Die Fulleren-Schicht 405 kann eine regelmäßige und dichte Organisation aus endohedralen Fullerenen 406 sein. Unter Verwendung von Fullerenen 406 beseitigt die vorliegende Erfindung die statistische Zufallsverteilung von Ladungshaftstellen, die in Nitridschichten von bekannten DTMs angetroffen wird, und reduziert Variationen bei der Schwellwertspannung. Bei alternativen Ausführungsformen können andere Materialien anstelle der Oxidschichten 404, 407 verwendet werden, wie etwa ein einen hohen k-Wert aufweisendes Dielektrikum, ein Isolator, eine Tunnelbarriere, Siliziumoxid, Al2O3, HfO2, SiC, SiN oder andere Materialien.
  • Durch Verwendung von endohedralen Fullerenen können die Größe und Art der Ladungshaftstellen gesteuert und der lokale Effekt der lokalen Haftstellen spezifiziert werden. Somit können DTMs mit einer präziseren Schwellwertspannung und einer kleineren Zellengröße hergestellt werden. 5 ist ein Draufsichtdiagramm einer Fulleren-Schicht in einem DTM gemäß einer Ausführungsform der vorliegenden Erfindung. Fullerene 501 können kugelförmige Fullerene oder endohedrale Fullerene sein. Wie in 5 gezeigt, sind die Fullerene 501 eng beabstandet, was eine regelmäßigere Anordnung der Ladungshaftstellen in den Fullerenen gestattet. Diese Anordnung reduziert Variationen bei der Schwellwertspannung auf ein Minimum, indem die raueren geometrischen Effekte, die in bekannten Nitrid-DTMs vorliegen, eliminiert werden. Je dichter die Fullerene gepackt sind, umso weniger Variation werden Bauelemente der gleichen Größe aufweisen. DTMs mit dicht gepackten Fullerenen gestatten auch eine genauere Vorhersage der Charakteristiken eines Bauelements, wenn es auf unterschiedliche Größen skaliert wird. 6 veranschaulicht eine nicht beanspruchte Ausführungsform, bei der Fullerene 601 in einem zufälligeren Muster, das weniger dicht beabstandet ist, angeordnet sind.
  • Fullerene 501 können als diskrete einfangende Objekte wirken, wie in 5 gezeigt. Alternativ können, wie in 7 gezeigt, endohedrale Fullerene 701, die andere Atome 702 halten, als Ladungshaftstellen verwendet werden. Bei einer Ausführungsform können Atome 702 in Fullerenen 701 Atome mit einer großen Elektronegativität sein wie etwa Flourin, das ein Elektronenakzeptor oder eine Elektronenhaftstelle ist. Elemente mit einer kleineren Elektronegativität wie etwa Sauerstoff könnten ebenfalls verwendet werden. Atome wie etwa Mangan können ebenfalls verwendet werden, sowie auch Cluster von Atomen. Verschiedene endohedrale Objekte können aufgrund komplexer Orbitalstrukturen nützliche Effekte verursachen. Bei anderen Ausführungsformen können Heterofullerene (d.h. Fulleren-artige Strukturen, bei denen andere Atome wie etwa Stickstoffatome für einige der Kohlenstoffatome in den „Fullerenen“ substituiert sind) anstelle von Fullerenen 501 verwendet werden. Alternativ können von Atomen wie etwa Gold compoundierte Fullerene anstelle der Fullerene 501 verwendet werden.
  • 8 veranschaulicht eine nicht beanspruchte Ausführungsform, bei der Fullerene 801 als eine Maske verwendet werden können. Fullerene 801 können kugelförmig, elliptisch oder endohedral sein. Die Art und Größe von Fullerenen 801 werden gewählt, um die Größe des Bereichs 802 zwischen benachbarten Fullerenen 801 zu steuern. Der Bereich 802 ist ein offener Raum zur darunter liegenden Schicht 803. Fullerene 801 werden als eine Maske für die Herstellung von Ladungshaftstellen verwendet, indem Räume 802 für die Abscheidung von Nanoclustern auf der Oberfläche 803 verwendet werden, wodurch verursacht wird, dass sich Ladungshaftstellen entwickeln.

Claims (18)

  1. Integriertes Schaltungsbauelement (400), umfassend: eine Fulleren-Schicht (405) mit mehreren Fulleren-Molekülen (406; 501; 701; 801), wobei die Fulleren-Moleküle (406; 501; 701; 801) als Ladungshaftstellen wirken, dadurch gekennzeichnet, dass die Fulleren-Moleküle (406; 501; 701; 801) derart eng angeordnet sind, dass sie sich gegenseitig berühren.
  2. Integriertes Schaltungsbauelement (400) nach Anspruch 1, wobei die mehreren Fullerene (406) kugelförmige oder elliptische Fullerene sind.
  3. Integriertes Schaltungsbauelement (400) nach Anspruch 1, wobei die mehreren Fullerene (406) endohedrale Fullerene sind.
  4. Integriertes Schaltungsbauelement (400) nach Anspruch 1, wobei die mehreren Fullerene (406) so angeordnet sind, dass sie eine einzelne Schicht von Fullerenen (406) bilden.
  5. Integriertes Schaltungsbauelement (400) nach Anspruch 1, wobei die Fullerene (406) Heterofullerene sind.
  6. Integriertes Schaltungsbauelement (400) nach Anspruch 1 mit Speicher mit diskreten Haftstellen, umfassend: eine Siliziumsubstratschicht (403); eine untere Dielektrikumsschicht (404) auf der Siliziumsubstratschicht (403); die Fulleren-Schicht (405) auf der unteren Dielektrikumsschicht (404); eine obere Dielektrikumsschicht (407) auf der Fulleren-Schicht (405) und eine Gateschicht (408) auf der oberen Dielektrikumsschicht (407), wobei eine Source (401) und ein Drain (402) des Speichers in der Siliziumsubstratschicht (403) angeordnet sind.
  7. Integriertes Schaltungsbauelement (400) mit Speicher mit diskreten Haftstellen nach Anspruch 6, wobei die Fulleren-Schicht (405) weiterhin umfasst: mehrere in einer einzelnen Schicht angeordnete Fullerene (406; 501; 701 801).
  8. Integriertes Schaltungsbauelement (400) mit Speicher mit diskreten Haftstellen nach Anspruch 6, wobei die Fulleren-Schicht (405) Heterofullerene umfasst.
  9. Integriertes Schaltungsbauelement (400) mit Speicher mit diskreten Haftstellen nach Anspruch 6, wobei die Fulleren-Schicht weiterhin umfasst: mehrere endohedrale Fullerene (406; 701), die als Ladungshaftstellen wirken.
  10. Integriertes Schaltungsbauelement (400) mit Speicher mit diskreten Haftstellen nach Anspruch 6, wobei die Fulleren-Schicht (405) weiterhin umfasst: mehrere kugelförmige (406; 501; 701; 801) oder elliptische Fullerene, die als Ladungshaftstellen wirken.
  11. Integriertes Schaltungsbauelement (400) mit Speicher mit diskreten Haftstellen nach Anspruch 6, wobei ein die untere Dielektrikumsschicht (404) ausbildendes Material ausgewählt ist aus der Gruppe bestehend aus: einem einen hohen k-Wert aufweisenden Dielektrikum; einem Oxid; Siliziumoxid; Al2O3; HfO2; SiC und SiN.
  12. Integriertes Schaltungsbauelement (400) mit Speicher mit diskreten Haftstellen nach Anspruch 6, wobei ein die obere Dielektrikumsschicht (407) ausbildendes Material ausgewählt ist aus der Gruppe bestehend aus: einem einen hohen k-Wert aufweisenden Dielektrikum; einem Oxid; Siliziumoxid; Al2O3; HfO2; SiC und SiN.
  13. Verfahren zum Herstellen eines integrierten Schaltungsbauelements (400) mit diskreten Haftstellen, umfassend: Ausbilden einer unteren Dielektriukumschicht (404); Ausbilden einer Fulleren-Schicht (405) durch Anordnen mehrerer Fulleren-Moleküle (406; 501, 701; 801) auf der unteren Dielektrikumsschicht (404) derart, dass sie sich gegenseitig berühren; und Abscheiden einer oberen Dielektrikumsschicht (407) über der Fulleren-Schicht (405).
  14. Verfahren nach Anspruch 13, wobei ein thermisches Aufwachsen der unteren Dielektrikumsschicht (404) auf einem Siliziumsubstrat (403) durchgeführt wird; und eine Gateschicht (408) über der oberen Dielektrikumsschicht (407) ausgebildet wird.
  15. Verfahren nach einem der Ansprüche 13 oder 14, wobei die untere Dielektrikumsschicht (404) eine Oxidschicht ist.
  16. Verfahren nach Anspruch 15, wobei die obere Dielektrikumsschicht (407) eine Siliziumoxidschicht ist.
  17. Verfahren nach einem der Ansprüche 13 oder 14, wobei ein die untere Dielektrikumsschicht (404) bildendes Material ausgewählt ist aus der Gruppe bestehend aus: einem einen hohen k-Wert aufweisenden Dielektrikum; einem Oxid; Siliziumoxid; Al2O3; HfO2; SiC und SiN.
  18. Verfahren nach Anspruch 13 oder 14, wobei ein die obere Dielektrikumsschicht (407) bildendes Material ausgewählt ist aus der Gruppe bestehend aus: einem einen hohen k-Wert aufweisenden Dielektrikum; einem Oxid; Siliziumoxid; Al2O3; HfO2; SiC und SiN.
DE102008001263.7A 2007-05-30 2008-04-18 Integriertes Schaltungsbauelement sowie zugehöriges Herstellungsverfahren mit diskreten Haftstellen Expired - Fee Related DE102008001263B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/755,509 US20080296662A1 (en) 2007-05-30 2007-05-30 Discrete Trap Memory (DTM) Mediated by Fullerenes
US11/755,509 2007-05-30

Publications (2)

Publication Number Publication Date
DE102008001263A1 DE102008001263A1 (de) 2008-12-04
DE102008001263B4 true DE102008001263B4 (de) 2019-03-14

Family

ID=39917513

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102008001263.7A Expired - Fee Related DE102008001263B4 (de) 2007-05-30 2008-04-18 Integriertes Schaltungsbauelement sowie zugehöriges Herstellungsverfahren mit diskreten Haftstellen

Country Status (2)

Country Link
US (2) US20080296662A1 (de)
DE (1) DE102008001263B4 (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100906014B1 (ko) * 2007-06-11 2009-07-06 삼성전자주식회사 비휘발성 메모리 소자 및 그 제조 방법
US7947582B2 (en) * 2009-02-27 2011-05-24 Tel Epion Inc. Material infusion in a trap layer structure using gas cluster ion beam processing
US20120012919A1 (en) 2009-03-27 2012-01-19 Cornell University Nonvolatile flash memory structures including fullerene molecules and methods for manufacturing the same
US8623337B2 (en) 2009-04-14 2014-01-07 Bucky ‘O’ Zun APS Endohedral fullerenes having enclosed therein one or more ozone molecules, and their use as a UV-absorbing agent
KR101903747B1 (ko) * 2011-11-16 2018-10-04 삼성디스플레이 주식회사 박막 트랜지스터 및 이를 포함하는 표시 장치
JP2013187362A (ja) 2012-03-08 2013-09-19 Toshiba Corp 不揮発性半導体記憶装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6473351B2 (en) 1999-02-12 2002-10-29 Board Of Trustees Operating Michigan State University Nanocapsules containing charged particles, their uses and methods of forming same
US20060226551A1 (en) 2001-05-02 2006-10-12 Fujitsu Limited Integrated circuit device and method of producing the same
US20070064478A1 (en) 2005-06-30 2007-03-22 Yuegang Zhang Nanotube- and nanocrystal-based non-volatile memory

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1456124A4 (de) * 2001-11-20 2009-01-28 Univ Wm Marsh Rice Beschichtete fullrene und daraus hergestellte verbundwerkstoffe und dielektrika
US20040169007A1 (en) * 2003-02-28 2004-09-02 Melissa Sander Template-assisted nanostructure formation
US7330369B2 (en) * 2004-04-06 2008-02-12 Bao Tran NANO-electronic memory array
JP4383996B2 (ja) * 2004-09-29 2009-12-16 株式会社東芝 屈折率変化装置および屈折率変化方法
KR100668330B1 (ko) * 2005-02-21 2007-01-12 삼성전자주식회사 비휘발성 메모리 소자 및 그 제조방법
FR2889620B1 (fr) * 2005-08-02 2007-11-30 Commissariat Energie Atomique Polyoxometallates dans des dispositifs de memoire
JP2007073969A (ja) * 2005-09-07 2007-03-22 Samsung Electronics Co Ltd 電荷トラップ型メモリ素子及びその製造方法
WO2007136350A1 (en) * 2006-05-22 2007-11-29 Nanyang Technological University Organic memory device and method of its manufacture
KR100897881B1 (ko) * 2006-06-02 2009-05-18 삼성전자주식회사 유기물층 및 버크민스터 플러렌층의 적층을 정보 저장요소로 채택하는 유기 메모리 소자의 제조방법
KR100884240B1 (ko) * 2006-10-20 2009-02-17 삼성전자주식회사 반도체 소자 및 그 형성 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6473351B2 (en) 1999-02-12 2002-10-29 Board Of Trustees Operating Michigan State University Nanocapsules containing charged particles, their uses and methods of forming same
US20060226551A1 (en) 2001-05-02 2006-10-12 Fujitsu Limited Integrated circuit device and method of producing the same
US20070064478A1 (en) 2005-06-30 2007-03-22 Yuegang Zhang Nanotube- and nanocrystal-based non-volatile memory

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
D. Ielmini et al., A new channel percolation model for VT shift in discrete- trap momories, Reliability Physics Symposium Proceedings, 42nd Annual 2004, 515-521 (25-29 April 2004 IEEE International) *
D. Ielmini et al., A new channel percolation model for VT shift in discrete-trap memories, Reliability Physics Symposium Proceedings, 42nd Annual 2004, 515-521
Shan Tung et al., Nanocrystal Flash Memory Fabricated with Proteinmediated Assembly, Electron Devices Meeting, 2005, IEDM Technical Digest, 174-177
Shan Tung et.al., Nonocrystal Flash Momory Fabricated with Proteinmediated Assembly, Electron Devices Meeting, 2005, IEDM Technical Digest, 174-177 (5.-7. Dezember 2005 IEEE International) *

Also Published As

Publication number Publication date
US20090176358A1 (en) 2009-07-09
US20080296662A1 (en) 2008-12-04
US7847325B2 (en) 2010-12-07
DE102008001263A1 (de) 2008-12-04

Similar Documents

Publication Publication Date Title
DE69811658T2 (de) Aus quanteninseln gemachte anordnung und verfahren zur herstellung
DE10250829B4 (de) Nichtflüchtige Speicherzelle, Speicherzellen-Anordnung und Verfahren zum Herstellen einer nichtflüchtigen Speicherzelle
DE102008001263B4 (de) Integriertes Schaltungsbauelement sowie zugehöriges Herstellungsverfahren mit diskreten Haftstellen
DE19929926B4 (de) Verfahren zur Herstellung eines Speichers mit Mehrpegel-Quantenpunktstruktur
DE19512431C2 (de) Halbleiterspeicherzelle mit wahlfreiem Zugriff auf Silicium-auf-Isolator mit doppelten Steuergates und deren Herstellungsverfahren
DE4006701C2 (de) Schichtkondensator in Halbleitereinrichtungen und Verfahren zu dessen Herstellung
DE102008009365A1 (de) Elektronische Vorrichtung mit nichtflüchtigem Speicher unter Verwendung von Nanodraht als Ladungskabel und Nanoteilchen als Ladungsfalle sowie Verfahren zur Herstellung derselben
DE102005035445B4 (de) Nichtflüchtige, resistive Speicherzelle auf der Basis von Metalloxid-Nanopartikeln sowie Verfahren zu deren Herstellung und entsprechende Speicherzellenanordnung
DE10306076B4 (de) Quantenpunkt aus elektrisch leitendem Kohlenstoff, Verfahren zur Herstellung und Anwendung
DE112017006252T5 (de) Split-Gate-Flashzelle, die auf ausgeschnittenem Substrat geformt ist
DE102004043517B4 (de) Halbleiterspeicherbauelement mit Speicherzellen mit Floating-Gate-Elektrode und Herstellungsverfahren
DE102005045371B4 (de) Halbleiterspeicher, die Herstellung davon und Verfahren zum Betreiben des Halbleiterspeichers
DE112013005987B4 (de) Halbleitervorrichtung mit nichtflüchtiger Speicherzelle und Verfahren zur Herstellung
WO2001006570A1 (de) Nichtflüchtige halbleiterspeicherzelle und verfahren zur herstellung derselben
DE10324081B4 (de) Speichervorrichtung zur Speicherung elektrischer Ladung und Verfahren zur Herstellung derselben
DE2949171A1 (de) Nicht-fluechtige halbleiterspeicherelemente und verfahren zu ihrer herstellung
DE4410287C1 (de) Verfahren zur Herstellung einer nichtflüchtigen Halbleiterspeichereinrichtung
DE10158019C2 (de) Floatinggate-Feldeffekttransistor
DE4401442C1 (de) Mikroelektronisches Bauelement
DE112004003004T5 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
WO2000074143A1 (de) Doppel-gate-mosfet-transistor und verfahren zu seiner herstellung
DE10130765A1 (de) Transistor-Anordnung, Verfahren zum Betreiben einer Transistor-Anordnung als Datenspeicher und Verfahren zum Herstellen einer Transistor-Anordnung
DE69834948T2 (de) Coulomb-Blockade-Mehrpegelspeicheranordnung und entsprechende Herstellungs- und Betriebsverfahren
DE69719584T2 (de) Verfahren zum Programmieren einer Flash-Speicherzelle
DE10345475B4 (de) Nichtflüchtiger integrierter Halbleiterspeicher

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R016 Response to examination communication
R130 Divisional application to

Ref document number: 102008064830

Country of ref document: DE

R130 Divisional application to

Ref document number: 102008064830

Country of ref document: DE

Effective date: 20140723

R082 Change of representative

Representative=s name: KINDERMANN, PETER, DIPL.-ING.UNIV., DE

R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee