JP2007073969A - 電荷トラップ型メモリ素子及びその製造方法 - Google Patents

電荷トラップ型メモリ素子及びその製造方法 Download PDF

Info

Publication number
JP2007073969A
JP2007073969A JP2006242853A JP2006242853A JP2007073969A JP 2007073969 A JP2007073969 A JP 2007073969A JP 2006242853 A JP2006242853 A JP 2006242853A JP 2006242853 A JP2006242853 A JP 2006242853A JP 2007073969 A JP2007073969 A JP 2007073969A
Authority
JP
Japan
Prior art keywords
nanoparticles
memory device
charge trapping
charge trap
charge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006242853A
Other languages
English (en)
Other versions
JP2007073969A5 (ja
Inventor
Kyung-Sang Cho
Jae Yeong Choi
Eun Joo Jang
Shin Ae Jun
Byung-Ki Kim
Jae-Ho Lee
Jung-Eun Lim
Koshu Setsu
在榮 崔
銀珠 張
在昊 李
貞恩 林
信愛 田
光洙 薛
慶相 趙
丙基 金
Original Assignee
Samsung Electronics Co Ltd
三星電子株式会社Samsung Electronics Co.,Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to KR20050083324 priority Critical
Priority to KR1020060085295A priority patent/KR20070028240A/ko
Application filed by Samsung Electronics Co Ltd, 三星電子株式会社Samsung Electronics Co.,Ltd. filed Critical Samsung Electronics Co Ltd
Publication of JP2007073969A publication Critical patent/JP2007073969A/ja
Publication of JP2007073969A5 publication Critical patent/JP2007073969A5/ja
Application status is Pending legal-status Critical

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/04Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0466Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS]
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer, carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer, carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in H01L21/20 - H01L21/268
    • H01L21/28273Making conductor-insulator-conductor-insulator-semiconductor electrodes
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312Gate electrodes for field effect devices
    • H01L29/42316Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324Gate electrodes for transistors with a floating gate
    • H01L29/42332Gate electrodes for transistors with a floating gate with the floating gate formed by two or more non connected parts, e.g. multi-particles flating gate
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/788Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881Programmable transistors with only two possible levels of programmation
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C2216/00Indexing scheme relating to G11C16/00 and subgroups, for features not directly covered by these groups
    • G11C2216/02Structural aspects of erasable programmable read-only memories
    • G11C2216/06Floating gate cells in which the floating gate consists of multiple isolated silicon islands, e.g. nanocrystals
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/962Quantum dots and lines

Abstract

【課題】ナノ粒子の複合体を利用した電荷トラップ型メモリ素子及びその製造方法を提供する。
【解決手段】本発明によれば、基板と、この基板上にナノ粒子の複合体で形成された電荷トラップ層を有するゲート構造体と、を備える電荷トラップ型メモリ素子と、その製造方法が提供される。本発明によれば、電荷トラップ性の良好なナノ粒子が絶縁性ナノ粒子の間に存在するので、既存の電荷トラップ性の良好なナノ粒子のみを使用してメモリを形成する場合に問題になった金属ナノ粒子が互いに集まる現象が生じない。また、電荷トラップ性の良好なナノ粒子が絶縁性ナノ粒子の複合体からなる電荷トラップ層を備えることにより、優秀なリテンション特性を持つことができる。
【選択図】図1

Description

本発明は、電荷トラップ型メモリ素子及びその製造方法に関する。

メモリ素子のうち不揮発性メモリ素子は、電源供給が遮断されても保存されたデータが消滅されずに保存される保存素子であって、代表的なものとして、例えばフラッシュメモリ素子を挙げることができる。

フラッシュメモリ素子には、フローティングゲートが誘電膜間に形成されてフローティングゲートに電荷を蓄積する浮遊ゲート型メモリ素子と、電荷トラップ層が誘電膜間に形成されて電荷トラップ層に電荷を蓄積し、この電荷トラップ層をストレージノードとして利用する電荷トラップ型メモリ素子とがある。

電荷トラップ型メモリ素子の一例には、電荷トラップ層としてシリコン窒化膜を使用する、SONOS(Silicon−Oxide−Nitride−Oxide−Silicon)型メモリ素子がある。ここで、SONOS型メモリ素子は、ソース領域とドレイン領域とが形成されたシリコン基板上に、トンネル絶縁膜、電荷トラップ層、ブロッキング絶縁膜が積層され、このブロック層絶縁膜上にゲート電極を形成した構造を持つ。トンネル絶縁膜及びブロッキング絶縁膜は、SiOから形成され、電荷トラップ層は、シリコン窒化膜(Si)から形成されうる。

近年、ナノ粒子を電荷トラップ層として使用する電荷トラップ型メモリ素子が、活発に研究されている。金属及び半導体ナノ粒子は、大きい仕事関数を持っており、電極から伝えられた電子を安定して保存できるので、トンネル絶縁膜を通過する電荷を保存するトラップサイトの役割を果たす。

フラッシュメモリ素子において、毎年増大しつつあるメモリ容量の拡大要求を充足させるために、メモリセルサイズは急速に縮小している。また、電荷トラップ型メモリ素子においても、漏れ電流により保存されたデータを長時間正常に維持する特性、すなわち、リテンション特性を維持しつつ電荷を保存でき、かつメモリセルサイズを縮小させるために、多くの努力がなされつつある。したがって、それぞれのナノ粒子を、独立した一つのメモリセルとして使用すれば、メモリセルサイズを非常に縮小させた、高集積メモリを具現できると予想される。

しかしながら、メモリの集積度を増大させるために単位面積当たりナノ粒子の数を増大させれば、ナノ粒子に蓄積される電荷量が増大して、メモリの速度及び性能が向上するが、ナノ粒子の密度が増大するにつれてナノ粒子間の距離が近づいて、ナノ粒子間のトンネリングによって漏れ電流が増大する問題が激しくなる。また、漏れ電流が増大すれば、情報維持時間が低下して、メモリ性能が低下する。また、ナノ粒子の密度を増大させれば、メモリを製造する過程で金属ナノ粒子が互いに集まって、素子の性能が落ちる現象が生じる。

そこで、本発明は、このような問題に鑑みてなされたもので、その目的は、ナノ粒子の密度の増大に伴う漏れ電流の増大やナノ粒子が互いに集まってしまうという問題を改善することが可能な、新規かつ改良された電荷トラップ型メモリ素子及びその製造方法を提供することにある。

上記課題を解決するために、本発明のある観点によれば、基板と、基板上に形成され、電荷トラップ層を有するゲート構造体と、を備え、上記電荷トラップ層は、電荷トラップ性の良好なナノ粒子(電荷トラップ性ナノ粒子)と絶縁性のナノ粒子(絶縁性ナノ粒子)との複合体で形成される電荷トラップ型メモリ素子が提供される。

上記の複合体は、電荷トラップ性の良好なナノ粒子と絶縁性ナノ粒子との複合体溶液を固形化して形成され、上記複合体溶液中の電荷トラップ性の良好なナノ粒子と絶縁性ナノ粒子とは、有機溶媒を使用する液相合成を通じて互いに混ざりあうことが可能な界面活性剤で、キャッピングされている(覆われている)ように構成してもよい。

上記の電荷トラップ性ナノ粒子は、(1)Pt、Pd、Ni、Ru、Co、Cr、Mo、W、Mn、Fe、Ru、Os、Ph、Ir、Ta、Au、Agからなる群より選択されたいずれか一つあるいは二種以上の合金からなる金属ナノ粒子、(2)Si、Geを含む単一元素化合物、及びSiC、SiGeを含む二元素化合物からなる群より選択されたIV族半導体からなるナノ粒子、(3)CdSe、CdTe、ZnS、ZnSe、ZnTe、ZnO、HgS、HgSe、HgTeの二元素化合物、CdSeS、CdSeTe、CdSTe、ZnSeS、ZnSeTe、ZnSTe、HgSeS、HgSeTe、HgSTe、CdZnS、CdZnSe、CdZnTe、CdHgS、CdHgSe、CdHgTe、HgZnS、HgZnSeの三元素化合物、及びHgZnTe、CdZnSeS、CdZnSeTe、CdZnSTe、CdHgSeS、CdHgSeTe、CdHgSTe、HgZnSeS、HgZnSeTe、HgZnSTeの四元素化合物からなる群より選択されたII−VI族化合物半導体ナノ粒子、(4)GaN、GaP、GaAs、GaSb、AlN、AlP、AlAs、AlSb、InN、InP、InAs、InSbの二元素化合物、GaNP、GaNAs、GaNSb、GaPAs、GaPSb、AlNP、AlNAs、AlNSb、AlPAs、AlPSb、InNP、InNAs、InNSb、InPAs、InPSb、GaAlNPの三元素化合物、及びGaAlNAs、GaAlNSb、GaAlPAs、GaAlPSb、GaInNP、GaInNAs、GaInNSb、GaInPAs、GaInPSb、InAlNP、InAlNAs、InAlNSb、InAlPAs、InAlPSbの四元素化合物からなる群より選択されたIII−V族化合物半導体ナノ粒子、(5)SnS、SnSe、SnTe、PbS、PbSe、PbTeの二元素化合物、SnSeS、SnSeTe、SnSTe、PbSeS、PbSeTe、PbSTe、SnPbS、SnPbSe、SnPbTeの三元素化合物及びSnPbSSe、SnPbSeTe、SnPbSTeの四元素化合物からなる群より選択されたIV−VI族化合物半導体ナノ粒子のうち一つあるいは二種以上からなり、上記絶縁性ナノ粒子は、ZnO、ZrO、SiO、SnO、TiO、HfO、BaTiO、CeO、Al、Ta、Inを含む酸化物ナノ粒子、シリコン窒化物及びシリコンオキシナイトライドを含む窒化物ナノ粒子、C(carbon、diamond)、II−V族、III−V族化合物半導体物質粒子からなる群より選択されたいずれか一つあるいは二種以上からなるように構成してもよい。

上記の界面活性剤は、末端にCOOH基を持つ炭素数6〜22のアルカンまたはアルケン、末端にPOOH基を持つ炭素数6〜22のアルカンまたはアルケン、または末端にSOOH基を持つ炭素数6〜22のアルカンまたはアルケン、及び末端にNH基を持つ炭素数6〜22のアルカンまたはアルケンのうちいずれか一つからなるように構成してもよい。

上記の界面活性剤は、オレイン酸、ステアリン酸、パルミチン酸、へキシルホスホン酸、n−オクチルホスホン酸、テトラデシルホスホン酸、オクタデシルホスホン酸、n−オクチルアミン、ヘキサデシルアミンからなる群より選択された少なくともいずれか一つであるように構成してもよい。

上記の界面活性剤は、末端にCOOH基を持つ炭素数6〜22のアルカンまたはアルケン、末端にPOOH基を持つ炭素数6〜22のアルカンまたはアルケン、または末端にSOOH基を持つ炭素数6〜22のアルカンまたはアルケン、及び末端にNH基を持つ炭素数6〜22のアルカンまたはアルケンのうちいずれか一つからなるように構成してもよい。

上記の電荷トラップ性ナノ粒子は、(1)Pt、Pd、Ni、Ru、Co、Cr、Mo、W、Mn、Fe、Ru、Os、Ph、Ir、Ta、Au、Agからなる群より選択されたいずれか一つあるいは二種以上の合金からなる金属ナノ粒子、(2)Si、Geを含む単一元素化合物及びSiC、SiGeを含む二元素化合物からなる群より選択されたIV族半導体からなるナノ粒子、(3)CdSe、CdTe、ZnS、ZnSe、ZnTe、ZnO、HgS、HgSe、HgTeの二元素化合物、CdSeS、CdSeTe、CdSTe、ZnSeS、ZnSeTe、ZnSTe、HgSeS、HgSeTe、HgSTe、CdZnS、CdZnSe、CdZnTe、CdHgS、CdHgSe、CdHgTe、HgZnS、HgZnSeの三元素化合物及びHgZnTe、CdZnSeS、CdZnSeTe、CdZnSTe、CdHgSeS、CdHgSeTe、CdHgSTe、HgZnSeS、HgZnSeTe、HgZnSTeの四元素化合物からなる群より選択されたII−VI族化合物半導体ナノ粒子、(4)GaN、GaP、GaAs、GaSb、AlN、AlP、AlAs、AlSb、InN、InP、InAs、InSbの二元素化合物、GaNP、GaNAs、GaNSb、GaPAs、GaPSb、AlNP、AlNAs、AlNSb、AlPAs、AlPSb、InNP、InNAs、InNSb、InPAs、InPSb、GaAlNPの三元素化合物及びGaAlNAs、GaAlNSb、GaAlPAs、GaAlPSb、GaInNP、GaInNAs、GaInNSb、GaInPAs、GaInPSb、InAlNP、InAlNAs、InAlNSb、InAlPAs、InAlPSbの四元素化合物からなる群より選択されたIII−V族化合物半導体ナノ粒子、(5)SnS、SnSe、SnTe、PbS、PbSe、PbTeの二元素化合物、SnSeS、SnSeTe、SnSTe、PbSeS、PbSeTe、PbSTe、SnPbS、SnPbSe、SnPbTeの三元素化合物及びSnPbSSe、SnPbSeTe、SnPbSTeの四元素化合物からなる群より選択されたIV−VI族化合物半導体ナノ粒子のうち一つあるいは二種以上からなるように構成してもよい。

上記の絶縁性ナノ粒子は、ZnO、ZrO、SiO、SnO、TiO、HfO、BaTiO、CeO、Al、Ta、Inを含む酸化物ナノ粒子、シリコン窒化物及びシリコンオキシナイトライドを含む窒化物ナノ粒子、C(carbon、diamond)、II−V族、III−V族化合物半導体物質粒子からなる群より選択されたいずれか一つあるいは二種以上からなるように構成してもよい。

すなわち、上記の電荷トラップ性ナノ粒子は、合金からなる金属ナノ粒子、IV族半導体からなるナノ粒子、II−VI族化合物半導体ナノ粒子、III−V族化合物半導体ナノ粒子、およびIV−VI族化合物半導体ナノ粒子からなる群より選択された一つあるいは二種以上から構成されてもよい。

上記の合金からなる金属ナノ粒子は、Pt、Pd、Ni、Ru、Co、Cr、Mo、W、Mn、Fe、Ru、Os、Ph、Ir、Ta、Au、およびAgからなる群より選択されたいずれか一つあるいは二種以上の合金を含むように構成してもよい。

上記のIV族半導体からなるナノ粒子は、Si、Ge、SiC、およびSiGeからなる群より選択されたIV族半導体を含んでもよい。

上記のII−VI族化合物半導体ナノ粒子は、CdSe、CdTe、ZnS、ZnSe、ZnTe、ZnO、HgS、HgSe、HgTe、CdSeS、CdSeTe、CdSTe、ZnSeS、ZnSeTe、ZnSTe、HgSeS、HgSeTe、HgSTe、CdZnS、CdZnSe、CdZnTe、CdHgS、CdHgSe、CdHgTe、HgZnS、HgZnSe、HgZnTe、CdZnSeS、CdZnSeTe、CdZnSTe、CdHgSeS、CdHgSeTe、CdHgSTe、HgZnSeS、HgZnSeTe、およびHgZnSTeからなる群より選択されたII−VI族化合物半導体を含んでも良い。

上記のIII−V族化合物半導体ナノ粒子は、GaN、GaP、GaAs、GaSb、AlN、AlP、AlAs、AlSb、InN、InP、InAs、InSb、GaNP、GaNAs、GaNSb、GaPAs、GaPSb、AlNP、AlNAs、AlNSb、AlPAs、AlPSb、InNP、InNAs、InNSb、InPAs、InPSb、GaAlNP、GaAlNAs、GaAlNSb、GaAlPAs、GaAlPSb、GaInNP、GaInNAs、GaInNSb、GaInPAs、GaInPSb、InAlNP、InAlNAs、InAlNSb、InAlPAs、およびInAlPSbからなる群より選択されたIII−V族化合物半導体を含んでもよい。

IV−VI族化合物半導体ナノ粒子は、SnS、SnSe、SnTe、PbS、PbSe、PbTe、SnSeS、SnSeTe、SnSTe、PbSeS、PbSeTe、PbSTe、SnPbS、SnPbSe、SnPbTe、SnPbSSe、SnPbSeTe、およびSnPbSTeからなる群より選択されたIV−VI族化合物半導体を含んでも良い。

また、上記絶縁性ナノ粒子は、酸化物ナノ粒子、窒化物ナノ粒子、炭素、II−V族化合物半導体物質粒子、およびIII−V族化合物半導体物質粒子からなる群より選択されたいずれか一つあるいは二種以上からなるように構成してもよい。

上記の酸化物ナノ粒子は、ZnO、ZrO、SiO、SnO、TiO、HfO、BaTiO、CeO、Al、Ta、Inを含むように構成してもよい。

上記の窒化物ナノ粒子は、シリコン窒化物及びシリコンオキシナイトライドを含むように構成してもよい。

上記の炭素としては、例えば、炭素の単体やダイアモンド等を挙げることができる。

また、上記の電荷トラップ性ナノ粒子は、合金からなる金属ナノ粒子、IV族半導体からなるナノ粒子、II−VI族化合物半導体ナノ粒子、III−V族化合物半導体ナノ粒子、およびIV−VI族化合物半導体ナノ粒子からなる群より選択された一つあるいは二種以上から構成され、かつ、上記絶縁性ナノ粒子は、酸化物ナノ粒子、窒化物ナノ粒子、炭素、II−V族化合物半導体物質粒子、およびIII−V族化合物半導体物質粒子からなる群より選択されたいずれか一つあるいは二種以上から構成されてもよい。

また、上記の絶縁性ナノ粒子は、電荷トラップ性ナノ粒子よりエネルギーバンドギャップの大きい物質からなるように構成してもよい。

上記のゲート構造体は、基板と電荷トラップ層との間に設けられるトンネル絶縁膜と、電荷トラップ層上に形成されるブロッキング絶縁膜と、ブロッキング絶縁膜上に形成されるゲート電極と、をさらに備えるように構成してもよい。

トンネル絶縁膜と接触するように基板に形成された、第1不純物領域及び第2不純物領域をさらに備えるように構成してもよい。

上記課題を解決するために、本発明の別の観点によれば、基板上に電荷トラップ層を有するゲート構造体を備える、電荷トラップ型メモリ素子の製造方法であって、上記電荷トラップ層を形成する工程は、電荷トラップ性ナノ粒子と絶縁性ナノ粒子との複合体溶液を塗布する工程と、上記複合体溶液を固形化して複合体を形成する工程と、を含むことを特徴とする、電荷トラップ型メモリ素子の製造方法が提供される。

上記課題を解決するために、本発明のさらに別の観点によれば、基板上に電荷トラップ層を有するゲート構造体を備える電荷トラップ型メモリ素子の製造方法であって、上記電荷トラップ層を有するゲート構造体を形成する工程を備え、当該電荷トラップ層を形成する工程は、電荷トラップ性ナノ粒子と絶縁性ナノ粒子との複合体溶液を塗布する工程と、この複合体溶液を固形化して複合体を形成する工程と、を含むことを特徴とする、電荷トラップ型メモリ素子の製造方法が提供される。

上記の複合体溶液は、スピンコーティング、ディップコーティング、ドロップキャスティング及びセルフアセンブリのうちいずれか一つで塗布されるように構成してもよい。

上記のゲート構造体を形成する工程は、電荷トラップ層の形成前に、基板上にトンネル絶縁膜を形成する工程と、電荷トラップ層上にブロッキング絶縁膜を形成する工程と、ブロッキング絶縁膜上にゲート電極を形成する工程と、をさらに含むように構成してもよい。

第1不純物領域及び第2不純物領域が、トンネル絶縁膜と接触するように、基板にさらに形成されるように構成してもよい。

上記のように、本発明によれば、電子トラップ層を金属または半導体ナノ粒子のみで形成した場合に、ナノ粒子の密度の増大につれて漏れ電流が増大するか、互いに集まる問題を改善できるように、電荷トラップ性の良好なナノ粒子と絶縁性ナノ粒子との複合体を使用する電荷トラップ型メモリ素子及びその製造方法を提供することができる。

本発明によれば、電荷トラップ性の良好なナノ粒子が絶縁性ナノ粒子の間に存在するので、既存の電荷トラップ性の良好なナノ粒子のみを使用してメモリを形成する場合に問題になった金属ナノ粒子が互いに集まる現象が生じない。

また、本発明の電荷トラップ型メモリ素子によれば、電荷トラップ性の良好なナノ粒子が絶縁性ナノ粒子の複合体からなる電荷トラップ層を備えることにより、優秀なリテンション特性を持つことができる。

以下に添付図面を参照しながら、本発明の好適な実施の形態について詳細に説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。

本発明は、メモリ素子及びその製造方法に係り、より詳細には、ナノ粒子の複合体を利用した電荷トラップ型メモリ素子及びその製造方法に関する。

図1は、本発明の一実施形態による電荷トラップ型メモリ素子10を概略的に示す。図1での各層や領域の厚さは、明確性のために誇張して図示した。

図1を参照すれば、本発明の一実施形態による電荷トラップ型メモリ素子10は、基板11と、この基板11上に形成されたゲート構造体20とを備える。

基板11には、所定の導電性不純物がドーピングされた第1不純物領域13及び第2不純物領域15が形成されている。第1不純物領域13及び第2不純物領域15のうち一つは、ドレインD、残りの一つはソースSとして用いられる。

ゲート構造体20は、電荷トラップ層23を備える。基板11と電荷トラップ層23との間には、トンネル絶縁膜21が設けられている。このトンネル絶縁膜21は、第1不純物領域13及び第2不純物領域15と接触するように、基板11上に形成される。電荷トラップ層23上には、ブロッキング絶縁膜25が形成され、ブロッキング絶縁膜25上にゲート電極27が形成される。基板11上に、トンネル絶縁膜21、電荷トラップ層23、ブロッキング絶縁膜25及びゲート電極27の順序に積層される。

トンネル絶縁膜21は、単層構造で、例えばSiOを用いて形成できる。また、トンネル絶縁膜21は、相異なるエネルギーバンドギャップを持つ物質を用いて複数層構造で形成されてもよい。このような複数層構造からなるトンネル絶縁膜を持つメモリ素子については、本出願人により提案された大韓民国特許出願2005−111046号に開示されているので、これを参照することとし、ここでは、これについてのさらに詳細な説明は省略する。

ブロッキング絶縁膜25は、単一層または多層構造で形成できる。ブロッキング絶縁膜25を単一構造で形成する場合、このブロッキング絶縁膜25はSiOで形成されるか、トンネル絶縁膜21より高い誘電率を持つ物質であるhigh−k物質、例えば、Si、Al、HfO、TaまたはZrOで形成されてもよい。

ブロッキング絶縁膜25を複数層構造で形成する場合、ブロッキング絶縁膜25は、SiOのような通常用いられる絶縁物質からなる絶縁層と、トンネル絶縁膜21より高い誘電率を持つ物質で形成された高誘電体層とを備えて、二層またはそれ以上で構成されてもよい。

ブロッキング絶縁膜25をこのように単層または高誘電体層を有する多層構造で形成することについては、本出願人により提案された大韓民国特許出願2005−108126号に開示されているので、これを参照することとし、ここでは、これについてのさらに詳細な説明は省略する。

図1は、トンネル絶縁膜21及びブロッキング絶縁膜25それぞれが、単層構造で形成された場合を例示的に示す。

ゲート電極27は、金属膜で形成できる。例えば、ゲート電極27は、アルミニウム(Al)で形成でき、それ以外にも、通常的に半導体メモリ素子のゲート電極27として使われるRu、TaN金属またはNiSiなどのシリサイド(silicide)物質で形成してもよい。

本発明による電荷トラップ型メモリ素子10において、電荷トラップ層23は、電荷トラップ性の良好なナノ粒子23aと絶縁性ナノ粒子23bの複合体からなる。

この電荷トラップ層23は、電荷トラップ性の良好なナノ粒子23a溶液と絶縁性ナノ粒子23b溶液との複合体溶液を固形化させて形成できる。この時、電荷トラップ性の良好なナノ粒子23a及び絶縁性ナノ粒子23bは、それぞれ有機溶媒を使用する液相合成を通じて互いに混ざりあうことが可能な界面活性剤でキャッピングして形成されることが望ましい。すなわち、電荷トラップ性の良好なナノ粒子23a及び絶縁性ナノ粒子23bは、それぞれ有機溶媒を使用する液相合成を通じて互いに混ざりあうことが可能な界面活性剤によって、覆われることが望ましい。

電荷トラップ性の良好なナノ粒子23a(以下、必要に応じてナノ粒子23aと略記する。)は、例えば、(1)Pt、Pd、Ni、Ru、Co、Cr、Mo、W、Mn、Fe、Ru、Os、Ph、Ir、Ta、Au、Agを含むグループのなかから選択されたいずれか一つあるいは二種以上の合金からなる金属ナノ粒子、(2)Si、Geを含む単一元素化合物、及びSiC、SiGeを含む二元素化合物を含むグループのなかから選択されたIV族半導体からなるナノ粒子、(3)CdSe、CdTe、ZnS、ZnSe、ZnTe、ZnO、HgS、HgSe、HgTeの二元素化合物、CdSeS、CdSeTe、CdSTe、ZnSeS、ZnSeTe、ZnSTe、HgSeS、HgSeTe、HgSTe、CdZnS、CdZnSe、CdZnTe、CdHgS、CdHgSe、CdHgTe、HgZnS、HgZnSeの三元素化合物、及びHgZnTe、CdZnSeS、CdZnSeTe、CdZnSTe、CdHgSeS、CdHgSeTe、CdHgSTe、HgZnSeS、HgZnSeTe、HgZnSTeの四元素化合物を含むグループのなかから選択されたII−VI族化合物半導体ナノ粒子、(4)GaN、GaP、GaAs、GaSb、AlN、AlP、AlAs、AlSb、InN、InP、InAs、InSbの二元素化合物、GaNP、GaNAs、GaNSb、GaPAs、GaPSb、AlNP、AlNAs、AlNSb、AlPAs、AlPSb、InNP、InNAs、InNSb、InPAs、InPSb、GaAlNPの三元素化合物、及びGaAlNAs、GaAlNSb、GaAlPAs、GaAlPSb、GaInNP、GaInNAs、GaInNSb、GaInPAs、GaInPSb、InAlNP、InAlNAs、InAlNSb、InAlPAs、InAlPSbの四元素化合物を含むグループのなかから選択されたIII−V族化合物半導体ナノ粒子、(5)SnS、SnSe、SnTe、PbS、PbSe、PbTeの二元素化合物、SnSeS、SnSeTe、SnSTe、PbSeS、PbSeTe、PbSTe、SnPbS、SnPbSe、SnPbTeの三元素化合物、及びSnPbSSe、SnPbSeTe、SnPbSTeの四元素化合物を含むグループのうち選択されたIV−VI族化合物半導体ナノ粒子などがあり、このうち一つあるいは二種以上を選択して使用できる。

上記の二元素化合物、三元素化合物または四元素化合物は、均一な濃度で粒子内に存在するか、濃度分布が部分的に異なる状態に分けられて同一粒子内に存在でき、したがって、合金、コア−シェル、多層シェル構造がいずれも可能である。このようなナノ粒子23aは大きい仕事関数を持っており、電極から伝えられた電子を、安定的に保存することができる。

絶縁性ナノ粒子23bは、電荷トラップ性の良好なナノ粒子23a間の距離を確保可能にして、漏れ電流が増大するか、電荷トラップ性の良好なナノ粒子同士で集まる現象を防止する機能を行うナノ粒子であって、ZnO、ZrO、SiO、SnO、TiO、HfO、BaTiO、CeO、Al、Ta、Inを含む酸化物ナノ粒子、シリコン窒化物、シリコンオキシナイトライドのような窒化物ナノ粒子、C(carbon、diamond)、II−V族、III−V族化合物半導体物質粒子を含むグループのうち選択されたいずれか一つあるいは二種以上からなりうる。メモリ特性のために、絶縁性ナノ粒子23bは、電荷トラップ性の良好なナノ粒子23aよりエネルギーバンドギャップの大きいものを選択することが望ましい。このとき、同種のナノ粒子として、電荷トラップ性の良好なナノ粒子23aと絶縁性ナノ粒子23bとを共に使用する場合には、仕事関数の低い方が電荷をトラップする役割を行う。

電荷トラップ層23を構成するナノ粒子23aと絶縁性ナノ粒子23bとの複合体のうち、ナノ粒子23aが、トンネル絶縁膜21を通過する電荷を保存するトラップサイトの役割を行う。

ここで、ナノ粒子23aは、大きい仕事関数を持っていて電極から伝えられた電子を安定的に保存することができるので、メモリ素子の電荷トラップ物質に適している。また、ナノ粒子23aが金属ナノ粒子である場合に伝導性が高いので、金属ナノ粒子23aで電極を形成してもよく、粒径がナノサイズに小さくなるにつれて、粒子の体積に比べて表面に多く露出された活性電子を利用して触媒として使用してもよい。

ここで、絶縁性ナノ粒子23bは、誘電率の大きさによって絶縁体、半導体または金属特性を表し、光励起により電子及び正孔を生成して電流を発生するか、再び発光するなどの多様な特性を表すことができる。例えば、SiOの場合、絶縁体として、または低誘電率を持つlow−k誘電体物質(low−k dielectric material)として応用でき、ZnO、TiO、CdSe、CdS、CdTe、ZnS、PbS、InPなどの場合、光励起されて電流を生成するか、または伝達する物質として光触媒やソーラーセルに応用でき、HfO、ZrO、Siの場合、高い誘電率を持っていて、high−k物質として使用され、ITO(Indium Tin Oxide)、FTO(Fluorine doped Tin Oxide)などは電極としても使用されることができる。

本発明において、上記のナノ粒子23a及び絶縁性ナノ粒子23bは、界面活性剤でキャッピングして形成されるので、比較的簡単な液相工程で非常に均一な大きさ分布を持つように合成でき、合成条件によって大きさ調節が可能である。

したがって、液相工程で合成されたナノ粒子23a及び絶縁性ナノ粒子23bを上記のような多様な応用分野に使用すれば、大きさと大きさ分布、表面の条件、薄膜の密度などを調節しやすく、特に、有機溶媒で比較的高い温度で合成されるために結晶性が良くて安定化していて凝集が抑制されるので、ナノ粒子の濃度を高めることができ、これにより素子への適用時に水分による汚染を防止できる長所がある。

また、ナノ粒子23a及び絶縁性ナノ粒子23bの溶液を混合して使用すれば、簡単に2種類以上の特性を同時に活用できる素子を製造することができ、他の種類のナノ粒子の比率を所望の素子の特性に合せて容易に変化させることもできる。

上記のように有機溶媒上で合成された均一な大きさのナノ粒子23a及び絶縁性ナノ粒子23bを適切な割合で混合し、これを固形化して得られる複合体は、ナノ粒子23a及び絶縁性ナノ粒子23bの固有な特性をいずれも表す。

本発明で提示するナノ粒子23a及び絶縁性ナノ粒子23bの複合体は、製造が簡単であり、ナノ粒子23aと絶縁性ナノ粒子23bとの比率調節が容易であり、粒径及び分布を調節できる等、様々な長所を持っている。

このような本発明で提示するナノ粒子23a及び絶縁性ナノ粒子23bの複合体は、多様な分野に応用できる。

例えば、大きい仕事関数を持って電荷保存能力の良いPt、Pd、Au、Siなどのナノ粒子と、高い誘電率を持つHfO、ZrO、Siなどの絶縁性ナノ粒子とを混合した複合体を電荷トラップ型メモリ素子に応用すれば、絶縁性ナノ粒子間に存在する電荷トラップ性の良好なナノ粒子により保存された電荷が容易に漏れないように設計した電荷トラップ型メモリ素子を実現できる。また、電荷をトラップするナノ粒子のみを素子に使用した時に現れうる、素子工程時にこのナノ粒子が互いに集まって素子の性能が落ちる現象を防止することができる。また、添加する絶縁性ナノ粒子の比率を変えることによって、電荷をトラップするナノ粒子間の距離及び密度を容易に調節できる。

さらに他の例で、Pt、Pd、Au、Siなどの電荷トラップ性の良好なナノ粒子と光、すなわち、光子とにより電子と正孔とを望ましく生成するZnO、TiO、CdSe、CdS、CdTe、ZnS、PbS、InPなどの絶縁性ナノ粒子を混合した複合体をメモリ素子に応用すれば、絶縁性ナノ粒子が光子により生成した電子を他のナノ粒子に保存する光子誘導電荷トラップ型メモリ素子10を製作できる。

したがって、本発明による電荷トラップ型メモリ素子10は、電荷トラップ層23の形成に使われたナノ粒子23a及び絶縁性ナノ粒子23bの物質によって、通常的な意味の電荷トラップ型メモリ素子または光子誘導電荷トラップ型メモリ素子になりうる。本発明による電荷トラップ型メモリ素子10は、この2種の概念の電荷トラップ型メモリ素子をいずれも含む。

一方、本発明で提示したナノ粒子23aと絶縁性ナノ粒子23bとの複合体において、ナノ粒子23aが、伝導性が良くて電子をよく伝達するCu、Ag、Au、Ptなどからなり、絶縁性ナノ粒子23bが、光を受けて電子と正孔とを望ましく生成するZnO、TiO、CdSe、CdS、CdTe、ZnS、PbS、InPなどからなる場合、絶縁性ナノ粒子で生成された電子は、伝導性の良いナノ粒子23aにより容易に電極に移動する。したがって、このような移動現象を利用してソーラーセルなどを具現してもよい。すなわち、本発明で提示したナノ粒子の複合体を利用してソーラーセルを製造してもよい。

図1では、電荷トラップ層23が電荷トラップ性の良好なナノ粒子23a及び絶縁性ナノ粒子23bが単層で配列された単層構造の例を示す。

この代りに、図2のように、電荷トラップ層23’は、電荷トラップ性の良好なナノ粒子23a及び絶縁性ナノ粒子23bが複層で配列された複層構造に形成されてもよい。図2は、本発明の他の実施形態による電荷トラップ型メモリ素子10’を概略的に示すものであって、本発明の他の実施形態による電荷トラップ型メモリ素子10’は、基板11と、この基板11上に形成されたゲート構造体20’とを備える。本発明の他の実施形態による電荷トラップ型メモリ素子10’は、ゲート構造体20’の電荷トラップ層23’がナノ粒子23a及び絶縁性ナノ粒子23bが複層で配列された点を除いては、本発明の一実施形態による電荷トラップ型メモリ素子10と実質的に同一である。

以下では、電荷トラップ性の良好なナノ粒子23aと絶縁性ナノ粒子23bとの複合体溶液の形成、及びこの複合体溶液を利用して本発明による電荷トラップ型メモリ素子10、10’の電荷トラップ層23、23’の形成について説明する。

図3は、電荷トラップ性の良好なナノ粒子23a及び絶縁性ナノ粒子23bの複合体溶液を製造して、これを図1でのトンネル絶縁膜21上に塗布してナノ粒子23a及び絶縁性ナノ粒子23bの複合体からなる電荷トラップ層23、23’を形成する過程を示す。

図3を参照すれば、本発明で提示するナノ粒子23aと絶縁性ナノ粒子23bとの複合体を製造するために、まず、有機溶媒を使用する液相合成を通じて互いに混ざりうる界面活性剤でキャッピングして製造されたナノ粒子溶液30及びナノ粒子溶液40を準備する(I)。この二つの溶液30、40を使用して所望の大きさと分布、密度を持つ均一な複合体溶液50を製造し(II)、この複合体溶液50をトンネル絶縁膜21上に塗布する(III、IV)。

この時、二つの溶液を混合して複合体溶液を製造する前に複合する過程で集まる現象を防止するために、溶液に過剰存在しうる界面活性剤を、洗浄工程を経て除去することが望ましい。また、反応時に添加した前駆体が残っていて電荷トラップ性の良好なナノ粒子や絶縁性ナノ粒子に損傷をもたらす場合、この前駆体を完全に除去するための処理を行った後、再び洗浄工程を経て二つの溶液を混合して使用することが望ましい。

この時、ナノ粒子を覆い包む界面活性剤としては、末端にCOOH基を持つ炭素数6〜22のアルカンまたはアルケン、末端にPOOH基を持つ炭素数6〜22のアルカンまたはアルケン、末端にSOOH基を持つ炭素数6〜22のアルカンまたはアルケン、及び末端にNH基を持つ炭素数6〜22のアルカンまたはアルケンなどがある。

具体的には、オレイン酸、ステアリン酸、パルミチン酸、へキシルホスホン酸、n−オクチルホスホン酸、テトラデシルホスホン酸、オクタデシルホスホン酸、n−オクチルアミン、ヘキサデシルアミンを例として挙げることができる。

ナノ粒子を取り囲んでいる界面活性剤の性質が相異なって同じ溶媒内での混合が困難である場合、追加的に界面活性剤を置換する過程を経た後に混合できる。

複合体溶液50の塗布は、スピンコーティング、ディップコーティング、ドロップキャスティング及びセルフアセンブリ方式のうちいずれか一つの方式を使用して行なわれてもよい。

複合体溶液50の塗布は、ナノ粒子23aとナノ粒子23bとからなる層が、図3の(III)のように単層からなる電荷トラップ層23で形成されるように行なわれるか、図3の(IV)のように複層からなる電荷トラップ層23’で形成されるように行なわれる。

図3の(III)のように、ナノ粒子23aとナノ粒子23bとの配列が単層からなる電荷トラップ層23を形成すれば、本発明の一実施形態による電荷トラップ型メモリ素子10が得られる。図3の(IV)のように、ナノ粒子23aとナノ粒子23bとの配列が複層からなる電荷トラップ層23’を形成すれば、本発明の他の実施形態による電荷トラップ型メモリ素子10’が得られる。

上記のように、トンネル絶縁膜21に塗布された複合体溶液50を固形化すれば、電荷トラップ性の良好なナノ粒子23aと絶縁性ナノ粒子23bとの複合体で電荷トラップ層23、23’が形成される。

図1及び図2に図示された構造を持つ本発明による電荷トラップ型メモリ素子10、10’のゲート構造体20、20’を製造する過程は、次の通りである。

まず、電荷トラップ層23、23’の形成前に、基板11上にトンネル絶縁膜21を形成する。その後、上記のような方法で、電荷トラップ層23、23’を形成する。電荷トラップ層23、23’を形成した後、この電荷トラップ層23、23’上にブロッキング絶縁膜25を形成し、その上にゲート電極27を形成する。

基板11には、トンネル絶縁膜21と接触するように、第1不純物領域13及び第2不純物領域15をさらに形成できる。

以下では、本発明で提示する電荷トラップ性の良好なナノ粒子及び絶縁性ナノ粒子複合体溶液の製造についての具体的な一実施形態、及びこれより製造された複合体溶液を利用して、電荷トラップ型メモリ素子を製造する具体的な一実施形態を説明する。以下の具体的な実施形態を通じて本発明をより詳細に説明するが、下記の実施形態は説明の目的のためのものであり、本発明を制限しようとするものではない。

(実施例1)
まず、Pdナノ粒子とZrOナノ粒子との複合体溶液の製造についての具体的な一実施形態を説明すれば、次の通りである。

(Pdナノ粒子の製造)
1mL TOP、9mL オレイルアミン、Pdアセチルアセトネート0.1gを同時に還流コンデンサーが設置された125mlフラスコに入れて、攪拌しつつ反応温度を徐々に260℃に上げ、260℃で約30分間反応させた。反応が終結すれば、反応混合物の温度を最大限速く落とし、非溶媒であるエタノールを付加して遠心分離を実施した。

遠心分離された沈殿を除外した溶液の上澄み液は捨てて、沈殿をクロロホルムに約1質量%溶液になるように分散させた。このように製造されたPdナノ粒子の電子顕微鏡写真が図4に示されている。

(ZrOナノ粒子の製造)
1.4mLのオレイン酸、10mLのトリオクチルアミン、1mLのオレイルアミン、0.6gの塩化ジルコニウムを同時に還流コンデンサーが設置された125mlフラスコに入れて、攪拌しつつ反応温度を徐々に320℃に上げ、320℃で約1時間反応させた。反応が終結すれば、反応混合物の温度を最大限速く落とし、非溶媒であるエタノールを付加して遠心分離を実施した。

遠心分離された沈殿を除外した溶液の上澄み液は捨てて、沈殿をクロロホルムに約1質量%溶液になるように分散させた。このように製造されたZrOナノ粒子の電子顕微鏡写真が図5に示されている。

(複合体溶液の製造)
二つの溶液を混合して複合体溶液を製造する前に、複合する過程で集まる現象を防止するために、溶液に過剰存在しうる界面活性剤を数回の洗浄工程を経て除去した。

特に、ZrOナノ粒子の溶液には、余分な界面活性剤と塩化化合物とが多く残っていて、Pdナノ粒子に損傷をもたらす恐れがあるので、アセトン−クロロホルム溶液で少なくとも二回以上洗浄した。

0.5質量%Pdナノ粒子クロロホルム溶液1mLと、0.5質量%ZrOナノ粒子クロロホルム溶液2mLと、を混合して製造した複合体溶液を、シリコンウェーハ上に2000rpmでコーティングした時、図6のように単層からなるPdナノ粒子とZrOナノ粒子との複合体が製造できた。

(実施例2)
1質量%Pdナノ粒子クロロホルム溶液1mLと、1質量%ZrOナノ粒子クロロホルム溶液3mLとを混合して製造した複合体溶液を、シリコンウェーハ上に1500rpmでコーティングした時、図7のように複層からなるPdナノ粒子とZrOナノ粒子との複合体を製造できた。

上記のように製造されたPdナノ粒子とZrOナノ粒子との複合体を利用して、電荷トラップ型メモリ素子を製造する具体的な一実施形態を説明すれば、次の通りである。

(電荷トラップ型メモリ素子の製造)
実施例1で0.5質量%Pdナノ粒子クロロホルム溶液1mLと、0.5質量%ZrOナノ粒子クロロホルム溶液2mLとを混合して製造した複合体溶液を、5nmのSiOがトンネル酸化膜に熱的蒸着されたp型シリコン基板上に、2000rpmでスピンコーティングすることで、Pdナノ粒子とZrOナノ粒子との複合体を形成した。その後、その上にHfOを原子層蒸着(Atomic Layer Deposition:ALD)で30nm蒸着した。ゲート金属としては、Alを電子ビーム蒸発で300nm蒸着した。このように製造されたメモリ素子のプログラム−消去特性と電荷トラップ特性の測定結果が図8及び図9にそれぞれ示されている。

本発明による電荷トラップ型メモリ素子のプログラム/消去特性及び電荷リテンション特性を、図8及び図9を参照して説明すれば次の通りである。

図8及び図9は、それぞれ本発明の実施例1による電荷トラップ型メモリ素子10のプログラム/消去特性及び電荷リテンション特性を示すグラフである。

図8及び図9の結果を得るために、本発明による電荷トラップ型メモリ素子10のサンプルは次のように形成した。

p型基板11に、5nm厚さのトンネル絶縁膜21、例えば、トンネル酸化膜を形成する。このトンネル絶縁膜21は、シリコン熱酸化方式で形成される。このトンネル絶縁膜21上に、Pdナノ粒子とZrOナノ粒子とが1:2の割合で含まれた複合体溶液を塗布して固形化させて、Pdナノ粒子23aとZrOナノ粒子との複合体からなる電荷トラップ層23を形成する。ここで、上記のPdナノ粒子は、電荷トラップ性の良好なナノ粒子23aであり、上記のZrOナノ粒子は、絶縁性ナノ粒子23bである。

この電荷トラップ層23上に、ブロッキング絶縁膜25、すなわち、制御酸化膜を30nm厚さに形成する。ブロッキング絶縁膜25は、HfOをALD方法により蒸着する。ゲート電極27は、ブロッキング絶縁膜25上にAlを電子ビーム蒸発蒸着方式で300nm厚さに蒸着して形成される。

図8では、上記のサンプルに対するプログラム/消去時に、パルス電圧バイアスの維持時間(sec)によるフラットバンド電圧(V)の変化が分かる。図8の結果は、18Vのポジティブパルス電圧バイアスでプログラムし、−18Vのネガティブパルス電圧バイアスで消去して得られる。

図9は、上記サンプルに対する経時的なリテンション特性を示すグラフである。図9から分かるように、経時的にプログラム状態及び消去状態に対するフラットバンド電圧(Vfb)の変動がほとんど発生しないことが分かる。図9を参照すれば、10年(10yr)間のプログラム状態に対するフラットバンド電圧変動(ΔVfb)は約0.7Vであり、消去状態に対するフラットバンド電圧変動(ΔVfb)は0.1Vより小さい。

図9から、本実施例による電荷トラップ型メモリ素子10は、良好な正孔リテンション特性を持つことを確認することができる。

本発明で提示した電荷トラップ性の良好なナノ粒子23a及び絶縁性ナノ粒子23bの複合体が、電荷トラップ型メモリ素子10、10’の電荷トラップ層23、23’の形成に使われることについて具体的に説明及び図示したが、本発明で提示した複合体の適用分野が電荷トラップ型メモリ素子10、10’のみに限定されるものではなく、それ以外にも多様な素子、例えば、ソーラーセルに適用されてもよい。

以上説明したように、本発明の電荷トラップ型メモリ素子によれば、電荷トラップ層は電荷トラップ性の良好なナノ粒子と絶縁性ナノ粒子との複合体からなる。この時、電荷トラップ層は、電荷トラップ性の良好なナノ粒子と絶縁性ナノ粒子との複合体溶液を固形化させて形成される。電荷トラップ性の良好なナノ粒子と絶縁性ナノ粒子とは、それぞれ有機溶媒を使用する液相合成を通じて互いに混ざりうる界面活性剤でキャッピングして形成される。

したがって、電荷トラップ性の良好なナノ粒子が絶縁性ナノ粒子の間に存在するので、既存の電荷トラップ性の良好なナノ粒子のみを使用してメモリを形成する場合に問題になった金属ナノ粒子が互いに集まる現象が生じない。

また、本発明の電荷トラップ型メモリ素子によれば、電荷トラップ性の良好なナノ粒子が絶縁性ナノ粒子の複合体からなる電荷トラップ層を備えることにより、優秀なリテンション特性を持つことができる。

以上、添付図面を参照しながら本発明の好適な実施形態について説明したが、本発明はかかる例に限定されないことは言うまでもない。当業者であれば、特許請求の範囲に記載された範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、それらについても当然に本発明の技術的範囲に属するものと了解される。

本発明のナノ粒子の複合体を利用した電荷トラップ型メモリ素子及びその製造方法は、例えば、メモリ分野以外にもソーラーセルなどに好適に用いられる。

本発明の実施形態による電荷トラップ型メモリ素子を概略的に示す図面である。 本発明の実施形態による電荷トラップ型メモリ素子を概略的に示す図面である。 電子をトラップできるナノ粒子及び絶縁性ナノ粒子の複合体溶液を製造して、これを図1でのトンネル絶縁膜上に塗布してナノ粒子の複合体からなる電荷トラップ層を形成する過程を示す図面である。 本発明で用いられたPdナノ粒子の電子顕微鏡写真である。 本発明で用いられたZrOナノ粒子の電子顕微鏡写真である。 単層で形成されたPdナノ粒子とZrOナノ粒子との複合体薄膜の断面電子顕微鏡写真である。 複層で形成されたPdナノ粒子とZrOナノ粒子との複合体薄膜の断面電子顕微鏡写真である。 本発明の実施例による電荷トラップ型メモリ素子のプログラム/消去特性を示すグラフである。 本発明の実施例による電荷トラップ型メモリ素子の電荷リテンション特性を示すグラフである。

符号の説明

10 電荷トラップ型メモリ素子
11 基板
13 第1不純物領域
15 第2不純物領域
20 ゲート構造体
21 トンネル絶縁膜
23 電荷トラップ層
23a、23b ナノ粒子
25 ブロッキング絶縁膜
27 ゲート電極

Claims (16)

  1. 基板と、
    前記基板上に形成され、電荷トラップ層を有するゲート構造体と、
    を備え、
    前記電荷トラップ層は、
    電荷トラップ性ナノ粒子と絶縁性ナノ粒子との複合体から形成されることを特徴とする、電荷トラップ型メモリ素子。
  2. 前記複合体は、前記電荷トラップ性ナノ粒子と絶縁性ナノ粒子との複合体溶液を固形化して形成され、
    前記複合体溶液中の前記電荷トラップ性ナノ粒子と前記絶縁性ナノ粒子とは、有機溶媒を使用する液相合成を通じて互いに混ざりうる界面活性剤で、キャッピングされていることを特徴とする、請求項1に記載の電荷トラップ型メモリ素子。
  3. 前記電荷トラップ性ナノ粒子は、
    Pt、Pd、Ni、Ru、Co、Cr、Mo、W、Mn、Fe、Ru、Os、Ph、Ir、Ta、Au、およびAgからなる群より選択されたいずれか一つあるいは二種以上の合金からなる金属ナノ粒子、
    Si、Geを含む単一元素化合物、及びSiC、SiGeを含む二元素化合物からなる群より選択されたIV族半導体からなるナノ粒子、
    CdSe、CdTe、ZnS、ZnSe、ZnTe、ZnO、HgS、HgSe、HgTeの二元素化合物、CdSeS、CdSeTe、CdSTe、ZnSeS、ZnSeTe、ZnSTe、HgSeS、HgSeTe、HgSTe、CdZnS、CdZnSe、CdZnTe、CdHgS、CdHgSe、CdHgTe、HgZnS、HgZnSeの三元素化合物、及びHgZnTe、CdZnSeS、CdZnSeTe、CdZnSTe、CdHgSeS、CdHgSeTe、CdHgSTe、HgZnSeS、HgZnSeTe、HgZnSTeの四元素化合物からなる群より選択されたII−VI族化合物半導体ナノ粒子、
    GaN、GaP、GaAs、GaSb、AlN、AlP、AlAs、AlSb、InN、InP、InAs、InSbの二元素化合物、GaNP、GaNAs、GaNSb、GaPAs、GaPSb、AlNP、AlNAs、AlNSb、AlPAs、AlPSb、InNP、InNAs、InNSb、InPAs、InPSb、GaAlNPの三元素化合物、及びGaAlNAs、GaAlNSb、GaAlPAs、GaAlPSb、GaInNP、GaInNAs、GaInNSb、GaInPAs、GaInPSb、InAlNP、InAlNAs、InAlNSb、InAlPAs、InAlPSbの四元素化合物からなる群より選択されたIII−V族化合物半導体ナノ粒子、
    SnS、SnSe、SnTe、PbS、PbSe、PbTeの二元素化合物、SnSeS、SnSeTe、SnSTe、PbSeS、PbSeTe、PbSTe、SnPbS、SnPbSe、SnPbTeの三元素化合物及びSnPbSSe、SnPbSeTe、SnPbSTeの四元素化合物からなる群より選択されたIV−VI族化合物半導体ナノ粒子のうち一つあるいは二種以上からなり、
    前記絶縁性ナノ粒子は、ZnO、ZrO、SiO、SnO、TiO、HfO、BaTiO、CeO、Al、Ta、Inを含む酸化物ナノ粒子、シリコン窒化物及びシリコンオキシナイトライドを含む窒化物ナノ粒子、C(carbon、diamond)、II−V族、III−V族化合物半導体物質粒子からなる群より選択されたいずれか一つあるいは二種以上からなることを特徴とする、請求項2に記載の電荷トラップ型メモリ素子。
  4. 前記界面活性剤は、末端にCOOH基を持つ炭素数6〜22のアルカンまたはアルケン、末端にPOOH基を持つ炭素数6〜22のアルカンまたはアルケン、または末端にSOOH基を持つ炭素数6〜22のアルカンまたはアルケン、及び末端にNH基を持つ炭素数6〜22のアルカンまたはアルケンのうちいずれか一つからなることを特徴とする、請求項3に記載の電荷トラップ型メモリ素子。
  5. 前記界面活性剤は、オレイン酸、ステアリン酸、パルミチン酸、へキシルホスホン酸、n−オクチルホスホン酸、テトラデシルホスホン酸、オクタデシルホスホン酸、n−オクチルアミン、ヘキサデシルアミンからなる群より選択された少なくともいずれか一つであることを特徴とする、請求項4に記載の電荷トラップ型メモリ素子。
  6. 前記界面活性剤は、末端にCOOH基を持つ炭素数6〜22のアルカンまたはアルケン、末端にPOOH基を持つ炭素数6〜22のアルカンまたはアルケン、または末端にSOOH基を持つ炭素数6〜22のアルカンまたはアルケン、及び末端にNH基を持つ炭素数6〜22のアルカンまたはアルケンのうちいずれか一つからなることを特徴とする、請求項2に記載の電荷トラップ型メモリ素子。
  7. 前記界面活性剤は、オレイン酸、ステアリン酸、パルミチン酸、へキシルホスホン酸、n−オクチルホスホン酸、テトラデシルホスホン酸、オクタデシルホスホン酸、n−オクチルアミン、ヘキサデシルアミンからなる群より選択された少なくともいずれか一つであることを特徴とする、請求項6に記載の電荷トラップ型メモリ素子。
  8. 前記電荷トラップ性ナノ粒子は、
    Pt、Pd、Ni、Ru、Co、Cr、Mo、W、Mn、Fe、Ru、Os、Ph、Ir、Ta、Au、Agからなる群より選択されたいずれか一つあるいは二種以上の合金からなる金属ナノ粒子、
    Si、Geを含む単一元素化合物及びSiC、SiGeを含む二元素化合物からなる群より選択されたIV族半導体からなるナノ粒子、
    CdSe、CdTe、ZnS、ZnSe、ZnTe、ZnO、HgS、HgSe、HgTeの二元素化合物、CdSeS、CdSeTe、CdSTe、ZnSeS、ZnSeTe、ZnSTe、HgSeS、HgSeTe、HgSTe、CdZnS、CdZnSe、CdZnTe、CdHgS、CdHgSe、CdHgTe、HgZnS、HgZnSeの三元素化合物及びHgZnTe、CdZnSeS、CdZnSeTe、CdZnSTe、CdHgSeS、CdHgSeTe、CdHgSTe、HgZnSeS、HgZnSeTe、HgZnSTeの四元素化合物からなる群より選択されたII−VI族化合物半導体ナノ粒子、
    GaN、GaP、GaAs、GaSb、AlN、AlP、AlAs、AlSb、InN、InP、InAs、InSbの二元素化合物、GaNP、GaNAs、GaNSb、GaPAs、GaPSb、AlNP、AlNAs、AlNSb、AlPAs、AlPSb、InNP、InNAs、InNSb、InPAs、InPSb、GaAlNPの三元素化合物及びGaAlNAs、GaAlNSb、GaAlPAs、GaAlPSb、GaInNP、GaInNAs、GaInNSb、GaInPAs、GaInPSb、InAlNP、InAlNAs、InAlNSb、InAlPAs、InAlPSbの四元素化合物からなる群より選択されたIII−V族化合物半導体ナノ粒子、
    SnS、SnSe、SnTe、PbS、PbSe、PbTeの二元素化合物、SnSeS、SnSeTe、SnSTe、PbSeS、PbSeTe、PbSTe、SnPbS、SnPbSe、SnPbTeの三元素化合物及びSnPbSSe、SnPbSeTe、SnPbSTeの四元素化合物からなる群より選択されたIV−VI族化合物半導体ナノ粒子のうち一つあるいは二種以上からなることを特徴とする、請求項1に記載の電荷トラップ型メモリ素子。
  9. 前記絶縁性ナノ粒子は、ZnO、ZrO、SiO、SnO、TiO、HfO、BaTiO、CeO、Al、Ta、Inを含む酸化物ナノ粒子、シリコン窒化物及びシリコンオキシナイトライドを含む窒化物ナノ粒子、C(carbon、diamond)、II−V族、III−V族化合物半導体物質粒子からなる群より選択されたいずれか一つあるいは二種以上からなることを特徴とする、請求項1に記載の電荷トラップ型メモリ素子。
  10. 前記絶縁性ナノ粒子は、前記電荷トラップ性ナノ粒子よりエネルギーバンドギャップの大きい物質からなることを特徴とする、請求項1に記載の電荷トラップ型メモリ素子。
  11. 前記ゲート構造体は、
    前記基板と前記電荷トラップ層との間のトンネル絶縁膜と、
    前記電荷トラップ層上に形成されるブロッキング絶縁膜と、
    前記ブロッキング絶縁膜上に形成されるゲート電極と、
    をさらに備えることを特徴とする、請求項1〜10のいずれかに記載の電荷トラップ型メモリ素子。
  12. 前記トンネル絶縁膜と接触するように前記基板に形成された、第1不純物領域及び第2不純物領域をさらに備えることを特徴とする、請求項11に記載の電荷トラップ型メモリ素子。
  13. 基板上に電荷トラップ層を有するゲート構造体を備える電荷トラップ型メモリ素子の製造方法であって、
    前記電荷トラップ層を有する前記ゲート構造体を形成する工程を備え、
    前記電荷トラップ層を形成する工程は、
    電荷トラップ性ナノ粒子と絶縁性ナノ粒子との複合体溶液を塗布する工程と、
    前記複合体溶液を固形化して複合体を形成する工程と、
    を含むことを特徴とする、電荷トラップ型メモリ素子の製造方法。
  14. 前記複合体溶液は、スピンコーティング、ディップコーティング、ドロップキャスティング及びセルフアセンブリのうちいずれか一つで塗布されることを特徴とする、請求項13に記載の電荷トラップ型メモリ素子の製造方法。
  15. 前記ゲート構造体を形成する工程は、
    前記電荷トラップ層の形成前に、前記基板上にトンネル絶縁膜を形成する工程と、
    前記電荷トラップ層上にブロッキング絶縁膜を形成する工程と、
    前記ブロッキング絶縁膜上にゲート電極を形成する工程と、
    をさらに含むことを特徴とする、請求項13に記載の電荷トラップ型メモリ素子の製造方法。
  16. 第1不純物領域及び第2不純物領域が、前記トンネル絶縁膜と接触するように、前記基板にさらに形成されることを特徴とする、請求項15に記載の電荷トラップ型メモリ素子の製造方法。
JP2006242853A 2005-09-07 2006-09-07 電荷トラップ型メモリ素子及びその製造方法 Pending JP2007073969A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR20050083324 2005-09-07
KR1020060085295A KR20070028240A (ko) 2005-09-07 2006-09-05 나노 입자의 복합체를 이용한 전하 트랩형 메모리 소자 및그 제조 방법

Publications (2)

Publication Number Publication Date
JP2007073969A true JP2007073969A (ja) 2007-03-22
JP2007073969A5 JP2007073969A5 (ja) 2009-10-22

Family

ID=37883862

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006242853A Pending JP2007073969A (ja) 2005-09-07 2006-09-07 電荷トラップ型メモリ素子及びその製造方法

Country Status (2)

Country Link
US (1) US7482619B2 (ja)
JP (1) JP2007073969A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009081316A (ja) * 2007-09-26 2009-04-16 Toshiba Corp 不揮発性半導体記憶装置
WO2009118783A1 (ja) * 2008-03-26 2009-10-01 国立大学法人広島大学 半導体メモリ、それを用いた半導体メモリシステム、および半導体メモリに用いられる量子ドットの製造方法
US10043808B1 (en) 2017-03-16 2018-08-07 Toshiba Memory Corporation Semiconductor memory

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7927948B2 (en) 2005-07-20 2011-04-19 Micron Technology, Inc. Devices with nanocrystals and methods of formation
KR100884240B1 (ko) * 2006-10-20 2009-02-17 삼성전자주식회사 반도체 소자 및 그 형성 방법
US8687418B1 (en) * 2007-02-12 2014-04-01 Avalanche Technology, Inc. Flash memory with nano-pillar charge trap
US7652923B2 (en) * 2007-02-02 2010-01-26 Macronix International Co., Ltd. Semiconductor device and memory and method of operating thereof
US20080296662A1 (en) * 2007-05-30 2008-12-04 Gerhard Poeppel Discrete Trap Memory (DTM) Mediated by Fullerenes
US8367506B2 (en) * 2007-06-04 2013-02-05 Micron Technology, Inc. High-k dielectrics with gold nano-particles
FI122011B (fi) * 2007-06-08 2011-07-15 Teknologian Tutkimuskeskus Vtt Menetelmä elektroniikkamoduulin tuottamiseksi, välituote elektroniikkamoduulin valmistamiseksi, muistielementti, painettu elektroniikkatuote, anturilaite sekä RFID-tunniste
US20120168853A1 (en) * 2007-06-22 2012-07-05 Hua Ji Semiconductor non-volatile memory device
KR101192358B1 (ko) * 2007-07-31 2012-10-18 삼성전자주식회사 불휘발성 메모리 장치 및 프로그래밍 방법
DE102007043360A1 (de) * 2007-09-12 2009-03-19 Forschungszentrum Karlsruhe Gmbh Elektronisches Bauelement, Verfahren zu seiner Herstellung und seine Verwendung
KR20090075547A (ko) * 2008-01-04 2009-07-08 삼성전자주식회사 중성빔을 조사한 절연층을 포함하는 플래시 메모리 소자의제조방법
US8199580B2 (en) * 2008-02-25 2012-06-12 The Board Of Trustees Of The University Of Illinois Memory device that selectively stores holes
US8426906B2 (en) * 2008-04-18 2013-04-23 Macronix International Co., Ltd. Method and structure for a semiconductor charge storage device
GB2467162A (en) * 2009-01-26 2010-07-28 Sharp Kk Fabrication of nitride nanoparticles
GB2467161A (en) 2009-01-26 2010-07-28 Sharp Kk Nitride nanoparticles
US20120012919A1 (en) * 2009-03-27 2012-01-19 Cornell University Nonvolatile flash memory structures including fullerene molecules and methods for manufacturing the same
FR2943832B1 (fr) * 2009-03-27 2011-04-22 Commissariat Energie Atomique Procede de realisation d'un dispositif memoire a nanoparticules conductrices
JP5690348B2 (ja) * 2009-11-17 2015-03-25 スリーエム イノベイティブ プロパティズ カンパニー 光吸収性基板の表面の微細構造化
US8847195B2 (en) 2009-12-24 2014-09-30 Micron Technology, Inc. Structures for resistance random access memory and methods of forming the same
US8575678B2 (en) 2011-01-13 2013-11-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device with floating gate
US9001564B2 (en) 2011-06-29 2015-04-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and a method for driving the same
US8514626B2 (en) * 2011-07-26 2013-08-20 Micron Technology, Inc. Memory cells and methods of storing information
US10253187B2 (en) * 2011-11-08 2019-04-09 Samsung Electronics Co., Ltd. Nano-structure of block copolymer and method of manufacturing the same
US20170176780A1 (en) * 2014-04-02 2017-06-22 Yissum Research Development Company Of The Hebrew University Of Jerusalem Ltd. Semiconductor waveguide structure
WO2018048713A1 (en) * 2016-09-06 2018-03-15 Becsis, Llc Electrostatic catalysis

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005076368A1 (en) * 2004-01-06 2005-08-18 Philips Intellectual Property & Standards Gmbh Transistor with quantum dots in its tunnelling layer
JP2005228804A (ja) * 2004-02-10 2005-08-25 Sharp Corp メモリ素子の製造方法およびそれに用いられるメモリ素子の製造装置

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU781584B2 (en) * 1999-12-21 2005-06-02 Flexenable Limited Solution processed devices
US20050216075A1 (en) * 2003-04-08 2005-09-29 Xingwu Wang Materials and devices of enhanced electromagnetic transparency
US6853587B2 (en) * 2002-06-21 2005-02-08 Micron Technology, Inc. Vertical NROM having a storage density of 1 bit per 1F2
US6888739B2 (en) * 2002-06-21 2005-05-03 Micron Technology Inc. Nanocrystal write once read only memory for archival storage
US6979580B2 (en) * 2002-12-09 2005-12-27 Progressant Technologies, Inc. Process for controlling performance characteristics of a negative differential resistance (NDR) device
US6849483B2 (en) * 2002-12-09 2005-02-01 Progressant Technologies, Inc. Charge trapping device and method of forming the same
US6806117B2 (en) * 2002-12-09 2004-10-19 Progressant Technologies, Inc. Methods of testing/stressing a charge trapping device
US6812084B2 (en) * 2002-12-09 2004-11-02 Progressant Technologies, Inc. Adaptive negative differential resistance device
US6980467B2 (en) * 2002-12-09 2005-12-27 Progressant Technologies, Inc. Method of forming a negative differential resistance device
KR20070020183A (ko) * 2003-10-06 2007-02-20 매사추세츠 인스티튜트 오브 테크놀로지 비휘발성 메모리 장치
US6830963B1 (en) * 2003-10-09 2004-12-14 Micron Technology, Inc. Fully depleted silicon-on-insulator CMOS logic
US6991984B2 (en) * 2004-01-27 2006-01-31 Freescale Semiconductor, Inc. Method for forming a memory structure using a modified surface topography and structure thereof
US6952366B2 (en) * 2004-02-10 2005-10-04 Micron Technology, Inc. NROM flash memory cell with integrated DRAM
US7075146B2 (en) * 2004-02-24 2006-07-11 Micron Technology, Inc. 4F2 EEPROM NROM memory arrays with vertical devices
WO2005089165A2 (en) * 2004-03-10 2005-09-29 Nanosys, Inc. Nano-enabled memory devices and anisotropic charge carrying arrays
US7351358B2 (en) * 2004-03-17 2008-04-01 E.I. Du Pont De Nemours And Company Water dispersible polypyrroles made with polymeric acid colloids for electronics applications
CA2500938A1 (en) * 2004-03-24 2005-09-24 Rohm And Haas Company Memory devices based on electric field programmable films
WO2005093837A1 (en) * 2004-03-29 2005-10-06 Industry-University Cooperation Foundation Hanyang University Flash memory device utilizing nanocrystals embeded in polymer
KR20050108126A (ko) 2004-05-11 2005-11-16 브이케이 주식회사 이동통신 단말기의 심카드 고정구조
KR100665711B1 (ko) 2004-05-20 2007-01-09 (주)아이뮤직소프트 이미지 뷰어에서의 오버레이를 이용한 이미지 보호 방법
US7179708B2 (en) * 2004-07-14 2007-02-20 Chung Yuan Christian University Process for fabricating non-volatile memory by tilt-angle ion implantation
US7307888B2 (en) * 2004-09-09 2007-12-11 Macronix International Co., Ltd. Method and apparatus for operating nonvolatile memory in a parallel arrangement
EP1818978A4 (en) * 2004-11-30 2009-04-01 Fujitsu Microelectronics Ltd Semiconductor storage device and manufacturing method thereof
US7355238B2 (en) * 2004-12-06 2008-04-08 Asahi Glass Company, Limited Nonvolatile semiconductor memory device having nanoparticles for charge retention
KR100668330B1 (ko) * 2005-02-21 2007-01-12 삼성전자주식회사 비휘발성 메모리 소자 및 그 제조방법
US20060231889A1 (en) * 2005-04-13 2006-10-19 Tupei Chen Two-terminal solid-state memory device and two-terminal flexible memory device based on nanocrystals or nanoparticles
AT409350T (de) * 2005-06-03 2008-10-15 Imec Inter Uni Micro Electr Extraktionsverfahren für die lastverteilung in einem halbleiterbauelement
AT460735T (de) * 2005-06-03 2010-03-15 Imec Verfahren zur steuerung einen nichtflüchtigen ladungshaftstellen-speicheranordnungen und verfahren zur bestimmung der programmier- /löschparameter
US7262991B2 (en) * 2005-06-30 2007-08-28 Intel Corporation Nanotube- and nanocrystal-based non-volatile memory
US7575978B2 (en) * 2005-08-04 2009-08-18 Micron Technology, Inc. Method for making conductive nanoparticle charge storage element
US20080150004A1 (en) * 2006-12-20 2008-06-26 Nanosys, Inc. Electron Blocking Layers for Electronic Devices

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005076368A1 (en) * 2004-01-06 2005-08-18 Philips Intellectual Property & Standards Gmbh Transistor with quantum dots in its tunnelling layer
JP2005228804A (ja) * 2004-02-10 2005-08-25 Sharp Corp メモリ素子の製造方法およびそれに用いられるメモリ素子の製造装置

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009081316A (ja) * 2007-09-26 2009-04-16 Toshiba Corp 不揮発性半導体記憶装置
US9590117B2 (en) 2007-09-26 2017-03-07 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device
US9379256B2 (en) 2007-09-26 2016-06-28 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device
JP4594973B2 (ja) * 2007-09-26 2010-12-08 株式会社東芝 不揮発性半導体記憶装置
US7956406B2 (en) 2007-09-26 2011-06-07 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device
US8237217B2 (en) 2007-09-26 2012-08-07 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device
US8426909B2 (en) 2007-09-26 2013-04-23 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device
US8581331B2 (en) 2007-09-26 2013-11-12 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device
US8823080B2 (en) 2007-09-26 2014-09-02 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device
US9142686B2 (en) 2007-09-26 2015-09-22 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device
US9231116B2 (en) 2007-09-26 2016-01-05 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device
US7829935B2 (en) 2008-03-26 2010-11-09 Hiroshima University Semiconductor memory, semiconductor memory system using the memory, and method for manufacturing quantum dot used in semiconductor memory
WO2009118783A1 (ja) * 2008-03-26 2009-10-01 国立大学法人広島大学 半導体メモリ、それを用いた半導体メモリシステム、および半導体メモリに用いられる量子ドットの製造方法
US10043808B1 (en) 2017-03-16 2018-08-07 Toshiba Memory Corporation Semiconductor memory

Also Published As

Publication number Publication date
US7482619B2 (en) 2009-01-27
US20070064468A1 (en) 2007-03-22

Similar Documents

Publication Publication Date Title
EP1940739B1 (en) Controlled preparation of nanoparticle materials
US7482059B2 (en) Semiconductor nanocrystal complexes comprising a metal coating and methods of making same
CN102054527B (zh) 纳米结构的后沉积包封:组合物、器件及包含它们的系统
KR100982991B1 (ko) 양자점 파장변환체, 양자점 파장변환체의 제조방법 및 양자점 파장변환체를 포함하는 발광장치
JP5561935B2 (ja) ナノ粒子
US8277942B2 (en) Semiconductor nanocrystal heterostructures
US8134175B2 (en) Nanocrystals including III-V semiconductors
US9957442B2 (en) Anistropic semiconductor nanoparticles
US8541810B2 (en) Blue light emitting semiconductor nanocrystal materials
CN104781942B (zh) 具有宽色域的基于led的设备
US20060273328A1 (en) Light emitting nanowires for macroelectronics
EP1536483A1 (en) Nonvolatile semiconductor storage device and manufacturing method
US20080238299A1 (en) Nanodot electroluminescent diode of tandem structure and method for fabricating the same
EP2221355A1 (en) Quantum dot light emitting device having quantum dot multilayer
KR100901947B1 (ko) 반도체 나노결정을 이용하는 백색 발광 다이오드 및 그의제조방법
US20070089784A1 (en) Solar cell-driven display device and method of manufacturing thereof
KR101462651B1 (ko) 나노결정 혼합물 및 그를 이용하는 발광 다이오드
KR101111747B1 (ko) 혼합 나노 입자 및 이를 이용한 전자소자
KR101290251B1 (ko) 복합 발광 재료 및 그를 포함하는 발광 소자
KR100678285B1 (ko) 발광 다이오드용 양자점 형광체 및 그의 제조방법
JP5419326B2 (ja) 不揮発性メモリデバイス
US9640686B2 (en) Electro-optical device
US7927515B2 (en) Nanocrystal-metal oxide-polymer composites and preparation method thereof
KR101711085B1 (ko) 나노 복합 입자, 그 제조방법 및 상기 나노 복합 입자를 포함하는 소자
KR101702000B1 (ko) 반도체 나노결정-고분자 복합입자, 이의 제조방법 및 이를 포함하는 복합체 필름 및 광전자 소자

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20090903

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090903

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090903

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120530

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120612

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20121106