DE10324081B4 - Speichervorrichtung zur Speicherung elektrischer Ladung und Verfahren zur Herstellung derselben - Google Patents
Speichervorrichtung zur Speicherung elektrischer Ladung und Verfahren zur Herstellung derselben Download PDFInfo
- Publication number
- DE10324081B4 DE10324081B4 DE10324081A DE10324081A DE10324081B4 DE 10324081 B4 DE10324081 B4 DE 10324081B4 DE 10324081 A DE10324081 A DE 10324081A DE 10324081 A DE10324081 A DE 10324081A DE 10324081 B4 DE10324081 B4 DE 10324081B4
- Authority
- DE
- Germany
- Prior art keywords
- electrode layer
- substrate
- tube elements
- filling
- barrier layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000003860 storage Methods 0.000 title claims abstract description 30
- 238000004519 manufacturing process Methods 0.000 title claims description 15
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims abstract description 56
- 239000002041 carbon nanotube Substances 0.000 claims abstract description 56
- 229910021393 carbon nanotube Inorganic materials 0.000 claims abstract description 55
- 239000000463 material Substances 0.000 claims abstract description 28
- 239000000758 substrate Substances 0.000 claims abstract description 27
- 230000004888 barrier function Effects 0.000 claims abstract description 26
- 238000000576 coating method Methods 0.000 claims abstract description 19
- 239000011248 coating agent Substances 0.000 claims abstract description 17
- 239000000945 filler Substances 0.000 claims abstract description 8
- 238000000034 method Methods 0.000 claims description 27
- 239000003990 capacitor Substances 0.000 claims description 19
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 12
- 239000004020 conductor Substances 0.000 claims description 9
- 238000000151 deposition Methods 0.000 claims description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 7
- 229920005591 polysilicon Polymers 0.000 claims description 7
- 238000007740 vapor deposition Methods 0.000 claims description 7
- 229910018072 Al 2 O 3 Inorganic materials 0.000 claims description 4
- 229910052782 aluminium Inorganic materials 0.000 claims description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 4
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims description 4
- 229910000608 Fe(NO3)3.9H2O Inorganic materials 0.000 claims description 3
- 238000001465 metallisation Methods 0.000 claims description 3
- 239000002210 silicon-based material Substances 0.000 claims description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 3
- 229910052721 tungsten Inorganic materials 0.000 claims description 3
- 239000010937 tungsten Substances 0.000 claims description 3
- 229910002554 Fe(NO3)3·9H2O Inorganic materials 0.000 claims description 2
- 239000004205 dimethyl polysiloxane Substances 0.000 claims description 2
- 238000000609 electron-beam lithography Methods 0.000 claims description 2
- 229920000435 poly(dimethylsiloxane) Polymers 0.000 claims description 2
- -1 polydimethylsiloxane Polymers 0.000 claims description 2
- 238000007654 immersion Methods 0.000 claims 1
- 239000003989 dielectric material Substances 0.000 description 6
- 239000002071 nanotube Substances 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 238000011161 development Methods 0.000 description 4
- 230000018109 developmental process Effects 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 230000005669 field effect Effects 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000001419 dependent effect Effects 0.000 description 2
- 239000002086 nanomaterial Substances 0.000 description 2
- 239000002070 nanowire Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000002109 single walled nanotube Substances 0.000 description 2
- 239000004215 Carbon black (E152) Substances 0.000 description 1
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 1
- 244000052616 bacterial pathogen Species 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 238000007233 catalytic pyrolysis Methods 0.000 description 1
- 239000011231 conductive filler Substances 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 229930195733 hydrocarbon Natural products 0.000 description 1
- 150000002430 hydrocarbons Chemical class 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000002074 nanoribbon Substances 0.000 description 1
- 239000002135 nanosheet Substances 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/02—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using elements whose operation depends upon chemical change
- G11C13/025—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using elements whose operation depends upon chemical change using fullerenes, e.g. C60, or nanotubes, e.g. carbon or silicon nanotubes
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0033—Disturbance prevention or evaluation; Refreshing of disturbed memory data
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
- H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
- H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
- H10K85/20—Carbon compounds, e.g. carbon nanotubes or fullerenes
- H10K85/221—Carbon nanotubes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
- H10K85/60—Organic compounds having low molecular weight
- H10K85/615—Polycyclic condensed aromatic hydrocarbons, e.g. anthracene
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S977/00—Nanotechnology
- Y10S977/84—Manufacture, treatment, or detection of nanostructure
- Y10S977/842—Manufacture, treatment, or detection of nanostructure for carbon nanotubes or fullerenes
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S977/00—Nanotechnology
- Y10S977/902—Specified use of nanostructure
- Y10S977/932—Specified use of nanostructure for electronic or optoelectronic application
- Y10S977/943—Information storage or retrieval using nanostructure
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Nanotechnology (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
Speichervorrichtung
zur Speicherung elektrischer Ladung, mit:
a) einem Substrat (100);
b) mindestens zwei in das Substrat (100) eingebetteten Dotierungsgebieten (104);
c) mindestens einem Gate-Dielektrikum (103) zur Verbindung zweier benachbarter Dotierungsgebiete (104);
d) mindestens einer auf dem mindestens einen Gate-Dielektrikum (103) aufgebrachten Wortleitung (102);
e) einem Knoten-Kontaktierungselement (108) zur Verbindung der Wortleitung (102) mit einer Barrierenschicht (201);
f) einer auf der Barrierenschicht (201) abgeschiedenen Elektrodenschicht (202),
dadurch gekennzeichnet,
dass die Speichervorrichtung weiter aufweist:
g) auf der Elektrodenschicht (202) aufgebrachte und mit dieser kontaktierte Röhrenelemente (301), wobei die Röhrenelemenete (301):
g1) als Kohlenstoffnanoröhrchen (CNT) ausgebildet sind; und
g2) eine auf der Elektrodenschicht (202) senkrecht stehende Symmetrieachse aufweisen;
h) einen dielektrischen Überzug (302), mit welchem die Röhrenelemente (301) überzogen sind;
i) ein Füllmaterial (403) zur Auffüllung des Raums zwischen den Röhrenelementen (301); und
j) eine mit dem Füllmaterial...
a) einem Substrat (100);
b) mindestens zwei in das Substrat (100) eingebetteten Dotierungsgebieten (104);
c) mindestens einem Gate-Dielektrikum (103) zur Verbindung zweier benachbarter Dotierungsgebiete (104);
d) mindestens einer auf dem mindestens einen Gate-Dielektrikum (103) aufgebrachten Wortleitung (102);
e) einem Knoten-Kontaktierungselement (108) zur Verbindung der Wortleitung (102) mit einer Barrierenschicht (201);
f) einer auf der Barrierenschicht (201) abgeschiedenen Elektrodenschicht (202),
dadurch gekennzeichnet,
dass die Speichervorrichtung weiter aufweist:
g) auf der Elektrodenschicht (202) aufgebrachte und mit dieser kontaktierte Röhrenelemente (301), wobei die Röhrenelemenete (301):
g1) als Kohlenstoffnanoröhrchen (CNT) ausgebildet sind; und
g2) eine auf der Elektrodenschicht (202) senkrecht stehende Symmetrieachse aufweisen;
h) einen dielektrischen Überzug (302), mit welchem die Röhrenelemente (301) überzogen sind;
i) ein Füllmaterial (403) zur Auffüllung des Raums zwischen den Röhrenelementen (301); und
j) eine mit dem Füllmaterial...
Description
- Die vorliegende Erfindung betrifft Speichervorrichtungen, Strukturen und Herstellungsverfahren für DRAM (Dynamic Random Access Memory, Schreib-/Lesespeicher)-Kondensatoren, und betrifft insbesondere eine Speichervorrichtung zur Speicherung elektronischer Ladung, bei der eine Speicherdichte gegenüber herkömmlichen Speichervorrichtungen erhöht ist. Weiterhin betrifft die Erfindung ein Herstellungsverfahren für die Speichervorrichtung zur Speicherung elektrischer Ladung.
- Speichervorrichtungen zur Speicherung elektrischer Ladung besitzen in der DRAM-Technologie eine erhebliche Bedeutung, wobei hier insbesondere Stack-Kondensatoren eine große Verbreitung erfahren haben. Für DRAMs im Bereich von 4 Gigabit und darüber ist eine Speicherkapazität von etwa 30 fF (Femtofarad) etwa erforderlich. Für eine derartige Kapazität steht in herkömmlicher Weise eine Grundfläche von typisch 100 × 100 nm2 (Nanometer2) zur Verfügung. Um auf einer derartigen Grundfläche die erforderliche Kapazität verwirklichen zu können, sind mit den üblichen Materialien für Dielektrika Elektroden mit einem Aspektverhältnis von größer 100 erforderlich. In nachteiliger Weise sind derartige Strukturen mit derart hohen Aspektverhältnissen aus Silizium mechanisch instabil.
- Das Dokument "Fundamental scaling laws of DRAM dielectrics", von Reisinger, H.; Stengl, R., veröffentlicht in Proceedings of the 2000 Third IEEE International Caracas Conference on Devices, Circuits and Systems (Cat. No. OOTH8474), ISBN 0-7803-5766-3 veröffentlicht prinzipielle Skalierungsgesetze von DRAM-Dielektrika. Nach dem Stand der Technik ist bekannt, dass eine Dielektrizitätszahl den Wert von 500 bis 1000 nicht überschreiten darf. Aus diesem Grund sind einer Erhöhung einer Speicherkapazität durch eine Erhöhung der Dielektrizitätszahl des Dielektrikums des Speicherkondensators einer Speichervorrichtung in nachteiliger Weise Grenzen gesetzt. Insbesondere begrenzt die an der Speicherzelle anliegende Spannung eine Erhöhung der Dielektrizitätszahl.
- Zur Erhöhung der Speicherkapazität ist vorgeschlagen worden, Elektroden mit einem Aspektverhältnis von größer 100 bereitzustellen. In nachteiliger Weise sind Strukturen mit derartig hohen Aspektverhältnissen mechanisch instabil.
- Weiterhin ist vorgeschlagen worden, als Kondensatoren der Speichervorrichtung Trench-Kondensatoren bereitzustellen. In dem Dokument "B. El-Kareh et al., The Evolution of DRAM cell technology, May 1997, Solid State Techn., pp. 89-101", das unter Bezugnahme eingeschlossen ist, sind herkömmliche Halbleiterspeicherzellen und deren Entwicklung, zum Teil unter Verwendung von Trench-Kondensatoren beschrieben. In nachteiliger Weise stellen die Vorrichtungen und Verfahren, welche in dem Dokument beschrieben sind, keine Strukturen mit hohem Aspektverhältnis bereit. Auf diese Weise ist eine Kapazität zur Speicherung elektrischer Ladung begrenzt.
- Die
US 5,561,310 offenbart eine 1T1C-DRAM-Speicherzelle mit einer irregulär vergrößerten Oberfläche der Speicherelektrode. Hierbei sind Balken unregelmäßiger Formen auf einer leitfähigen Schicht gebildet, um obere und untere Platten zu verbinden. - In der US 2003/0064583 A1 sind ein Verfahren und eine Vorrichtung für einen Entkopplungskondensator auf einem Chip (elektronische Baueinheit) offenbart. Der Kondensator schließt eine untere Elektrode, die aus Nanostrukturen besteht, die über einem ebenen Metall gebildet sind, ein dielektrisches Material, das über den Nanostrukturen abgeschieden ist, und eine obere Elektrode, die über dem dielektrischen Material gebildet ist, ein.
- Die Veröffentlichung US 2003/0100189 A1 offenbart ein Verfahren zum Erhöhen der Kapazität einer integrierten Schaltungseinrichtung. Auf einem Substrat wird ein Nanoröhrchen, ein Nanodraht oder ein Nanoband gebildet, darauf wird eine erste dielektrische Schicht abgeschieden, und schließlich wird eine Elektrodenschicht auf der ersten dielektrischen Schicht gebildet. Die Veröffentlichung lehrt jedoch nicht ein selektives Aufwachsen von Kohlenstoffnanoröhrchen zur Erzeugung eines Stapelkondensators.
- Die
US 6,515,325 B1 offenbart eine 1T1C-DRAM-Speicherzelle und deren Herstellungsverfahren, wobei ein Transistor und ein Kondensator durch eine einzelne Kohlenstoffnanoröhre (CNT) bereitgestellt sind. - Die
DE 100 32 370 C1 beschreibt einen Feldeffekttransistor, bei dem mittels des Feldeffekts durch ein Anlegen einer elektrischen Spannung an eine zweite Nanoröhre eine Leitfähigkeit eines Kanalbereichs einer ersten Nanoröhre steuerbar ist. - Die
US 6,297,063 B1 offenbart eine Schaltung, die zumindest zwei Schaltungsschichten aufweist, die mit einer Mehrzahl von im Wesentlichen gleich langen Nanodrähten verbunden sind, die zwischen ihnen angeordnet sind. - Die
US 6,361,861 B2 offenbart Kohlenstoffnanoröhrchen, deren Hohlkerne zu 100% mit einem leitfähigen Füllmaterial gefüllt sind. Dadurch wird die Aufgabe gelöst, ein Feld von gut ausgerichteten Kohlenstoffnanoröhrchen auf einem leitfähigen Substrat bereitzustellen. - Die WO 99/25652 A1 offenbart ein Verfahren zum Herstellen gleichförmig ausgerichteter Nanoröhrchen einer einheitlichen Größe über eine katalytische Pyrolyse eines Kohlenwasserstoffs.
- Die Publikation „Carbon nanotubes: opportunities and challenges", Surface Science, Bd 500, Nr 1-3, 10. März 2002, S. 218-241 von H. Dai gibt einen ausführlichen Überblick über den Stand der Technik und die Verwendungsmöglichkeiten von Kohlenstoffnanoröhrchen, ohne jedoch auf ihre spezifische Ausgestaltung für Speicherzellen einzugehen. Die Publikation beschreibt als eine wissenschaftliche Veröffentlichung zahlreiche Parameter von Kohlenstoffnanoschichten, die unter unterschiedlichsten Messbedingungen gewonnen wurden.
- Die Publikation „Single-walled carbon nanotube electronics", IEEE Transactions on Nanotechnology, Bd 1, Nr. 1, März 2002, S. 78-85 von P.L. McEuen, M.S. Fuhrer, H. Park behandelt einwandige Kohlenstoffnanoröhrchen zum Einsatz in elektronischen Vorrichtungen.
- Es ist daher eine Aufgabe der vorliegenden Erfindung, eine Speichervorrichtung zur Speicherung elektrischer Ladung bereitzustellen, bei der eine auf eine Grundfläche bezogene Speicherkapazität erhöht ist und die eine große Speicherdichte aufweist.
- Diese Aufgabe wird erfindungsgemäß durch eine Vorrichtung mit den Merkmalen des Patentanspruchs 1 gelöst.
- Ferner wird die Aufgabe durch ein im Patentanspruch 11 angegebenes Verfahren gelöst.
- Weitere Ausgestaltungen der Erfindung ergeben sich aus den Unteransprüchen.
- Ein wesentlicher Gedanke der Erfindung besteht darin, erhabene Strukturen mit einem hohen Aspektverhältnis und einer hohen Leitfähigkeit durch Verwendung selektiv aufgebrachter Röhrenelemente bereitzustellen, um dadurch eine zur Verfügung stehende Speicherkapazität pro verfügbarer Grundfläche zu erhöhen. Erfindungsgemäß werden die erhabenen Röhrenelemente in vorteilhafter Weise mit einem geeigneten Dielektrikum überzogen.
- Ein wesentlicher Vorteil der vorliegenden Erfindung besteht darin, dass herkömmliche Herstellungsverfahren für selektiv gewachsene Röhrenelemente bzw. Kohlenstoffnanoröhrchen (CNT = carbon nano tube) zur Herstellung eines Stack-Kondensatorelementes herangezogen werden können.
- Die erfindungsgemäße Speichervorrichtung zur Speicherung elektrischer Ladung weist im Wesentlichen auf:
- a) ein Substrat;
- b) mindestens zwei in das Substrat eingebettete Dotierungsgebiete;
- c) mindestens ein Gate-Dielektrikum zur Verbindung zweier benachbarter Dotierungsgebiete;
- d) mindestens eine auf dem mindestens einen Gate-Dielektrikum aufgebrachte Wortleitung;
- e) ein Knoten-Kontaktierungselement zur Verbindung der Wortleitung mit einer Barrierenschicht;
- f) eine auf der Barrierenschicht abgeschiedene Elektrodenschicht;
- g) auf der Elektrodenschicht aufgebrachte und mit dieser kontaktierte Röhrenelemente, wobei die Röhrenelemenete: g1) als Kohlenstoffnanoröhrchen ausgebildet sind; und g2) eine auf der Elektrodenschicht senkrecht stehende Symmetrieachse aufweisen;
- h) einen dielektrischen Überzug, mit welchem die Röhrenelemente überzogen sind;
- i) ein Füllmaterial zur Auffüllung des Raums zwischen den Röhrenelementen; und
- j) eine mit dem Füllmaterial verbundene Gegenelektrode, die derart angeordnet ist, dass zwischen der Elektrodenschicht und der Gegenelektrode ein elektrischer Kondensator zur Speicherung elektrischer Ladung ausgebildet wird.
- Ferner weist das erfindungsgemäse Herstellungsverfahren für eine Speichervorrichtung zur Speicherung elektrischer Ladung im Wesentlichen die folgenden Schritte auf:
- a) Bereitstellen eines Substrats;
- b) Einbetten von mindestens zwei Dotierungsgebieten in das Substrat;
- c) Aufbringen mindestens eines Gate-Dielektrikums zur Verbindung zweier benachbarter Dotierungsgebiete;
- d) Aufbringen mindestens einer Wortleitung auf dem mindestens einen Gate-Dielektrikum;
- e) Bereitstellen eines Knoten-Kontaktierungselements zum Verbinden der Wortleitung mit einer Barrierenschicht;
- f) Abscheiden einer Elektrodenschicht auf der Barrierenschicht;
- g) Aufbringen und Kontaktieren von Röhrenelementen auf der Elektrodenschicht, wobei die Röhrenelemente als Kohlenstoffnanoröhrchen bereitgestellt werden und derart ausgerichtet werden, dass sie eine auf der Elektrodenschicht senkrecht stehende Symmetrieachse aufweisen, mit den folgenden Unterschritten: – Eintauchen einer Stempeleinrichtung, welche eine Stempelstruktur aufweist, in eine Tinte, welche aus Fe(NO3)3·9H2O zusammengesetzt ist; – Bereitstellen von Wachstumskeimen für ein Wachstum der Kohlenstoffnanoröhrchen durch einen Stempelabdruck auf die Elektrodenschicht mittels der Stempeleinrichtung; und – Abscheiden der Kohlenstoffnanoröhrchen mittels eines Gasphasenabscheideverfahrens;
- h) Überziehen der Röhrenelemente mit einem dielektrischen Überzug;
- i) Auffüllen des Raums zwischen den Röhrenelementen mit einem Füllmaterial; und
- j) Verbinden einer Gegenelektrode mit dem Füllmaterial derart, dass zwischen der Elektrodenschicht und der Gegenelektrode ein elektrischer Kondensator zur Speicherung elektrischer Ladung ausgebildet wird.
- In den Unteransprüchen finden sich vorteilhafte Weiterbildungen und Verbesserungen des jeweiligen Gegenstandes der Erfindung.
- Gemäß einer bevorzugten Weiterbildung der vorliegenden Erfindung ist das Substrat aus einem p-leitenden Siliziummaterial gebildet.
- Gemäß noch einer weiteren bevorzugten Weiterbildung der vorliegenden Erfindung sind die in das Substrat eingebetteten Dotierungsgebiete als hochdotierte n-leitende Gebiete, vorzugsweise als n++-Gebiete ausgebildet.
- Gemäß noch einer weiteren bevorzugten Weiterbildung der vorliegenden Erfindung beträgt die Dotierung der in das Substrat eingebetteten Dotierungsgebiete mehr als 1020 cm–3.
- Gemäß noch einer weiteren bevorzugten Weiterbildung der vorliegenden Erfindung sind die in das Substrat eingebetteten Dotierungsgebiete als Drain- und Sourcegebiete der Speichervorrichtung bereitgestellt, wobei ein Paar von Drain- und Sourcegebieten zusammen mit dem Gate-Dielektrikum und der Wortleitung einen Feldeffekttransistor FET der Speichervorrichtung bilden.
- Gemäß noch einer weiteren bevorzugten Weiterbildung der vorliegenden Erfindung ist das Knoten-Kontaktierungselement zur Verbindung der Wortleitung mit der Barrierenschicht aus Polysilizium oder Wolfram gebildet.
- Gemäß noch einer weiteren bevorzugten Weiterbildung der vorliegenden Erfindung ist die Barrierenschicht vorzugsweise aus einem elektrisch leitfähigen Material, vorzugsweise aus Titannitrid (TiNi) ausgeführt.
- Gemäß noch einer weiteren bevorzugten Weiterbildung der vorliegenden Erfindung ist die auf der Barrierenschicht abgeschiedene Elektrodenschicht aus einem leitfähigen Element gebildet, vorzugsweise besteht die Elektrodenschicht aus Aluminium.
- Es ist zweckmäßig, dass die Röhrenelemente bzw. die CNT-Elemente, d.h. die Kohlenstoffnanoröhrchen mit einer Metallisierungsschicht überzogen sind, um eine gute elektrische Leitfähigkeit mit der Umgebung bereitzustellen.
- Gemäß noch einer weiteren bevorzugten Weiterbildung der vorliegenden Erfindung wird ein Füllmaterial zur Auffüllung des Raums zwischen den Röhrenelementen und der Elektrodenschicht als ein elektrisch leitfähiges Material bereitgestellt, um die Röhrenelemente zu kontaktieren.
- Es ist vorteilhaft, dass das Füllmaterial zur Auffüllung des Raums zwischen den Röhrenelementen aus Polysilizium oder Titannitrid (TiNi) besteht.
- Gemäß noch einer weiteren bevorzugten Weiterbildung der vorliegenden Erfindung besteht der dielektrische Überzug, mit welchem die Röhrenelemente überzogen sind, aus einem Material mit einer hohen Dielektrizitätszahl.
- Weiterhin kann in zweckmäßiger Weise der dielektrische Überzug aus einem Material bereitgestellt werden, das aus Aluminiumoxid (Al2O3) besteht. Gemäß noch einer weiteren bevorzugten Weiterbildung der vorliegenden Erfindung wird die mit dem Füllmaterial verbundene Gegenelektrode auf ein Massepotential gelegt, so dass ein Anschluss sämtlicher Speicherkondensatoren auf einem gemeinsamen, d.h. dem Massepotential liegt.
- Vorzugsweise werden die Röhrenelemente in einer gerade oder in einer "Zickzack"-Form mittels einer Gasphasenabscheidung (CVD = "chemical vapour deposition") abgeschieden.
- Gemäß noch einer weiteren bevorzugten Weiterbildung der vorliegenden Erfindung wird die Stempeleinrichtung als ein Kunststoffstempel bereitgestellt. Vorzugsweise besteht der Kunststoffstempel aus Polydimethylsiloxan. Es ist vorteilhaft, wenn die Stempeleinrichtung als ein Rohling aus einem Siliziumsubstrat gezogen wird, das zuvor mittels einer Elektronenstrahllithografie oder durch ein STM (Scanning Tunnelling Microscope = Rastertunnelmikroskop) strukturiert ist. Gemäß noch einer weiteren bevorzugten Weiterbildung der vorliegenden Erfindung werden die aus Wachstumskeimen gebildeten, auf der Elektrodenschicht aufzubringenden und mit dieser zu kontaktierenden Kohlenstoffnanoröhrchen mittels eines Gasphasenbeschichtungsverfahrens (Gasphasenabscheideverfahrens, CVD) abgeschieden.
- Ausführungsbeispiele der Erfindung sind in den Zeichnungen dargestellt und in der nachfolgenden Beschreibung näher erläutert.
- In den Zeichnungen zeigen:
-
1 einen ersten Schritt eines Prozessablaufs zur Herstellung einer Speichervorrichtung zur Speicherung elektrischer Ladung gemäß einem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung; -
2 den Schritt eines Aufbringens von Wachstumskeimen mittels einer Stempeleinrichtung auf die gemäß dem in2 gezeigten Schritt hergestellte Speichervorrichtung; -
3 den Schritt eines Abscheidens von Kohlenstoffnanoröhrchen auf der in2 gezeigten Anordnung; und -
4 den Schritt eines Kontaktierens der Kohlenstoffnanoröhrchen zur Ausbildung von Speicherkapazitäten der Speichervorrichtung. - In den Figuren bezeichnen gleiche Bezugszeichen gleiche oder funktionsgleiche Komponenten oder Schritte.
-
1 zeigt ein Substrat100 , welches vorzugsweise aus einem p-leitenden Material besteht. In dieses Substrat100 sind Dotierungsgebiete104 eingebracht, welche vorzugsweise eine hohe n-Dotierung (n++-Dotierung) aufweisen. Diese Dotierungsgebiete bilden in der Speicherzellenanordnung Drain- bzw. Sourcegebiete eines Speicherzellen-FETs. Zwischen zwei benachbarten Dotierungsgebieten104 befindet sich ein Gate-Dielektrikum103 , mit welchem die Dotierungsgebiete104 verbunden werden. - Oberhalb des Dielektrikums ist jeweils eine Wortleitung aufgebracht. Die Wortleitung dient zur Beaufschlagung der Speichervorrichtung mit extern vorgebbaren Signalen. Eine erste Oxidschicht
105 , die mittels einer Gasphasenabscheidung aufgebracht ist, deckt die Wortleitungen102 auf ein jeweiliges Knoten-Kontaktierungselement108 und ein Bitleitungs-Kontaktierungselement107 ab. - Auf dem Bitleitungs-Kontaktierungselement
107 wird eine Bitleitung101 kontaktiert, welche ebenfalls eine Beaufschlagung der Speichervorrichtung mit extern vorgebbaren Signalen bereitstellt. Durch eine zweite Oxidschicht106 , welche ebenfalls durch ein Gasphasenabscheideverfahren aufgebracht wird, d.h. mittels eines CVD-Verfahrens, wird die Bitleitung101 abgedeckt, wobei die beiden in1 veranschaulichten Knoten-Kontaktierungselemente108 von außen zugänglich bleiben. - Als nächstes wird der Schritt eines Aufbringens von Barrieren- und Elektrodenschichten sowie eines Bereitstellens von Wachstumskeimen für die Kohlenstoffnanoröhrchen unter Bezugnahme auf
2 näher erläutert werden. -
2 zeigt eine der jeweils auf der Oberfläche der zweiten Oxidschicht106 im Bereich des Knoten-Kontaktierungselementes108 aufgebrachten Barrierenschichten201 . Die Barrierenschichten 0 bestehen vorzugsweise aus einem elektrisch leitfähigen Material, vorzugsweise ein Titannitrid – TiNi. Auf die Barrierenschichten201 werden jeweils Elektrodenschichten202 aufgebracht, welche aus Polysilizium oder einem Metall wie beispielsweise Aluminium bestehen können. - Die somit vorbereitete und in
2 veranschaulichte Speichervorrichtung wird nun mit Wachstumskeimen für ein Wachstum von Kohlenstoffnanoröhrchen versehen. Hierbei wird eine Stempeleinrichtung204 , welche eine Stempelstruktur203 aufweist, in eine Tinte, beispielsweise aus Fe(NO3)3·9H2O getaucht, wobei danach große Bereiche des DRAM-Wafers mit Wachstumszentren bzw. Wachstumskeimen für die Kohlenstoffnanoröhrchen bzw. die „carbon nano tubes" bedeckt sind. - Schließlich werden die Kohlenstoffnanoröhrchen in einer Zickzack-Form oder in einer geraden Form mittels eines Gasphasenabscheideverfahrens (CVD-Verfahren) abgeschieden. Die Abscheidehöhe der Kohlenstoffnanoröhrchen richtet sich hierbei nach dem Durchmesser und der Anzahl der Kohlenstoffnanoröhrchen pro Flächeneinheit.
- Nachdem die Kohlenstoffnanoröhrchen mit einem Dielektrikum versehen werden, um eine Kondensatorstruktur auszubilden, lassen sich für eine typische Dielektrikumsdicke von 3 nm und eine typische Dielektrizitätszahl von ε = 4 die folgenden Abmessungen angeben, um beispielsweise eine Kapazität von 30 fF (Femtofarad) bereitzustellen:
- (i) 100 Kohlenstoffnanoröhrchen mit 10 nm Durchmesser erfordern eine Höhe von 1 μm;
- (ii) 1 Kohlenstoffnanoröhrchen mit 100 nm Durchmesser erfordert eine Höhe von 10 μm; und
- (iii) 10 Kohlenstoffnanoröhrchen mit 25 nm Durchmesser erfordern eine Höhe von 4 μm.
-
3 zeigt den Schritt des Herstellungsverfahrens für die Speichervorrichtung, nachdem die Kohlenstoffnanoröhrchen301 abgeschieden wurden. Nach der Abscheidung der Kohlenstoffnanoröhrchen bzw. der Röhrenelemente301 werden diese mit einem dielektrischen Überzug302 versehen. - Es sei darauf hingewiesen, dass die Kohlenstoffnanoröhrchen vor einem Überziehen mit einem dielektrischen Material noch mit einem Metallüberzug beschichtet werden können, um die Leitfähigkeit weiter zu erhöhen. Dieser Metallüberzug kann beispielsweise aus Ruthenium mit einer Schichtdicke von 3 nm bestehen. Das Dielektrikum kann einerseits aus Al2O3, d.h. Aluminiumoxid einer geringen Dielektrizitätszahl oder einem Material mit einer hohen Dielektrizitätszahl entsprechend der oben angegebenen Aspektverhältnisse bestehen.
-
4 zeigt schließlich die Vervollständigung der Speicherzellenanordnung, indem Füllmaterial403 bereitgestellt wird, welches in den Raum zwischen den Röhrenelementen301 eingebracht wird. Das Füllmaterial ist als ein elektrisch leitfähiges Material bereitgestellt und ist vorzugsweise aus Titannitrid TiNi ausgeführt. Das Füllmaterial oberhalb der Elektrodenschicht202 ist zu seiner lateralen Umgebung durch eine aufgebrachte, dritte Oxidschicht401 abgegrenzt und isoliert. - Als letzter Herstellungsschritt wird eine Gegenelektrode
402 aufgebracht, die das Füllmaterial403 kontaktiert. Beispielsweise kann die Gegenelektrode402 für sämtliche Speicherzellen gemeinsam ausgebildet werden, wie in4 veranschaulicht. Die Erfindung ist jedoch nicht auf eine gemeinsame Gegenelektrode402 beschränkt, vielmehr kann die Gegenelektrode402 je nach Bedarf in einzelne Gegen-Teilelektroden aufgesplittet sein. Vorzugsweise wird die Gegenelektrode402 mit Masse verbunden. - Durch das erfindungsgemäße Herstellungsverfahren ist es somit möglich, ausreichende Speicherkapazitäten auf einer vorgegebenen, äußerst geringen Grundfläche bereitzustellen. Gegenüber herkömmlichen Verfahren ist die Speicherkapazität deswegen erhöht, weil erhabene Strukturen gebildet werden, die eine Fläche der entsprechenden Kondensatorelemente erhöhen.
- Insbesondere ist es vorteilhaft, Röhrenelemente
301 als Kohlenstoffnanoröhrchen auszubilden und hierbei bekannte Herstellungsverfahren für Kohlenstoffnanoröhrchen einzusetzen. Die Verwendung von Kohlenstoffnanoröhrchen erlaubt es infolge der äußerst kleinen Dimensionen der Nanoröhrchen, d.h. im Nanometerbereich, die Oberfläche der der Gegenelektrode gegenüberüberstehenden Elektrode drastisch zu erhöhen. Weiterhin ist es vorteilhaft, dass durch die drastische Flächenerhöhung der Speicherkondensatoren eine unvorteilhafte Erhöhung der Dielektrizitätszahl vermieden werden kann. - In den Figuren bezeichnen gleiche Bezugszeichen gleiche oder funktionsgleiche Komponenten oder Schritte.
-
- 100
- Substrat
- 101
- Bitleitung
- 102
- Wortleitung
- 103
- Gate-Dielektrikum
- 104
- Dotierungsgebiet
- 105
- Erste Oxidschicht
- 106
- Zweite Oxidschicht
- 107
- Bitleitungs-Kontaktierungselement
- 108
- Knoten-Kontaktierungselement
- 201
- Barrierenschicht
- 202
- Elektrodenschicht
- 203
- Stempelstruktur
- 204
- Stempeleinrichtung
- 301
- Röhrenelemente
- 302
- Dielektrischer Überzug
- 401
- Dritte Oxidschicht
- 402
- Gegenelektrode
- 403
- Füllmaterial
- CNT
- Kohlenstoffnanoröhrchen = carbon nano tube
- CVD
- Gasphasenabscheidung = chemical vapour deposition
Claims (37)
- Speichervorrichtung zur Speicherung elektrischer Ladung, mit: a) einem Substrat (
100 ); b) mindestens zwei in das Substrat (100 ) eingebetteten Dotierungsgebieten (104 ); c) mindestens einem Gate-Dielektrikum (103 ) zur Verbindung zweier benachbarter Dotierungsgebiete (104 ); d) mindestens einer auf dem mindestens einen Gate-Dielektrikum (103 ) aufgebrachten Wortleitung (102 ); e) einem Knoten-Kontaktierungselement (108 ) zur Verbindung der Wortleitung (102 ) mit einer Barrierenschicht (201 ); f) einer auf der Barrierenschicht (201 ) abgeschiedenen Elektrodenschicht (202 ), dadurch gekennzeichnet, dass die Speichervorrichtung weiter aufweist: g) auf der Elektrodenschicht (202 ) aufgebrachte und mit dieser kontaktierte Röhrenelemente (301 ), wobei die Röhrenelemenete (301 ): g1) als Kohlenstoffnanoröhrchen (CNT) ausgebildet sind; und g2) eine auf der Elektrodenschicht (202 ) senkrecht stehende Symmetrieachse aufweisen; h) einen dielektrischen Überzug (302 ), mit welchem die Röhrenelemente (301 ) überzogen sind; i) ein Füllmaterial (403 ) zur Auffüllung des Raums zwischen den Röhrenelementen (301 ); und j) eine mit dem Füllmaterial (403 ) verbundene Gegenelektrode (402 ), die derart angeordnet ist, dass zwischen der Elektrodenschicht (202 ) und der Gegenelektrode (402 ) ein elektrischer Kondensator zur Speicherung elektrischer Ladung ausgebildet wird. - Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, dass das Substrat (
100 ) aus einem p-leitenden Siliziummaterial gebildet ist. - Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, dass die in das Substrat (
100 ) eingebetteten Dotierungsgebiete (104 ) als hochdotierte n-leitende Gebiete gebildet sind. - Vorrichtung nach Anspruch 3, dadurch gekennzeichnet, dass die Dotierung der in das Substrat (
100 ) eingebetteten Dotierungsgebiete (104 ) mehr als 1020 cm–3 beträgt. - Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, dass die in das Substrat (
100 ) eingebetteten Dotierungsgebiete (104 ) als Drain- und Sourcegebiete der Speichervorrichtung bereitgestellt sind. - Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, dass das Knoten-Kontaktierungselement (
108 ) zur Verbindung der Wortleitung (102 ) mit der Barrierenschicht (201 ) aus Polysilizium gebildet ist. - Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, dass das Knoten-Kontaktierungselement (
108 ) zur Verbindung der Wortleitung (102 ) mit der Barrierenschicht (201 ) aus Wolfram gebildet ist. - Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, dass die Barrierenschicht (
201 ) aus einem elektrisch leitfähigen Material (TiNi) gebildet ist. - Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, dass die auf der Barrierenschicht (
201 ) abgeschiedene Elektrodenschicht (202 ) aus Aluminium gebildet ist. - Vorrichtung nach Anspruch 9, dadurch gekennzeichnet, dass die auf der Elektrodenschicht (
202 ) aufgebrachten und mit dieser kontaktierten Kohlenstoffnanoröhrchen (CNT) durch aus Tinte bestehenden Wachstumskeimen bereitgestellt sind. - Vorrichtung nach Anspruch 10, dadurch gekennzeichnet, dass die auf der Elektrodenschicht (
202 ) aufgebrachten und mit dieser kontaktierten Kohlenstoffnanoröhrchen (CNT) aus Wachstumskeimen von Fe(NO3)3·9H2O -Tinte gebildet sind. - Vorrichtung nach den Ansprüchen 1, 9, 10 oder 11, dadurch gekennzeichnet, dass die Röhrenelemente (
301 ) mit einer Metallisierungsschicht überzogen sind. - Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, dass das Füllmaterial (
403 ) zur Auffüllung des Raums zwischen den Röhrenelementen (301 ) ein elektrisch leitfähiges Material ist. - Vorrichtung nach Anspruch 13, dadurch gekennzeichnet, dass das Füllmaterial (
403 ) zur Auffüllung des Raums zwischen den Röhrenelementen (301 ) aus Polysilizium oder einem Titannitrid (TiNi) besteht. - Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, dass der dielektrische Überzug (
302 ), mit welchem die Röhrenelemente (301 ) überzogen sind, aus einem Material mit einer hohen Dielektrizitätszahl besteht. - Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, dass der dielektrische Überzug (
302 ), mit welchem die Röhrenelemente (301 ) überzogen sind, aus Aluminiumoxid (Al2O3) besteht. - Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, dass die mit dem Füllmaterial (
403 ) verbundene Gegenelektrode (402 ) auf Massepotential liegt. - Herstellungsverfahren für eine Speichervorrichtung zur Speicherung elektrischer Ladung, mit den Schritten: a) Bereitstellen eines Substrats (
100 ); b) Einbetten von mindestens zwei Dotierungsgebieten (104 ) in das Substrat (100 ); c) Aufbringen mindestens eines Gate-Dielektrikums (103 ) zur Verbindung zweier benachbarter Dotierungsgebiete (104 ); d) Aufbringen mindestens einer Wortleitung (102 ) auf dem mindestens einen Gate-Dielektrikum (103 ); e) Bereitstellen eines Knoten-Kontaktierungselements (108 ) zum Verbinden der Wortleitung (102 ) mit einer Barrierenschicht (201 ); f) Abscheiden einer Elektrodenschicht (202 ) auf der Barrierenschicht (201 ), dadurch gekennzeichnet, dass das Herstellungsverfahren weiter die folgenden Schritte aufweist: g) Aufbringen und Kontaktieren von Röhrenelementen (301 ) auf der Elektrodenschicht (202 ), wobei die Röhrenelemente (301 ) als Kohlenstoffnanoröhrchen (CNT) bereitgestellt werden und derart ausgerichtet werden, dass sie eine auf der Elektrodenschicht (202 ) senkrecht stehende Symmetrieachse aufweisen, mit den folgenden Unterschritten: – Eintauchen einer Stempeleinrichtung (204 ), welche eine Stempelstruktur (203 ) aufweist, in eine Tinte, welche aus Fe(NO3)3·9H2O zusammengesetzt ist; – Bereitstellen von Wachstumskeimen für ein Wachstum der Kohlenstoffnanoröhrchen (CNT) durch einen Stempelabdruck auf die Elektrodenschicht (202 ) mittels der Stempeleinrichtung (204 ); und – Abscheiden der Kohlenstoffnanoröhrchen (CNT) mittels eines Gasphasenabscheideverfahrens (CVD); h) Überziehen der Röhrenelemente (301 ) mit einem dielektrischen Überzug (302 ); i) Auffüllen des Raums zwischen den Röhrenelementen (301 ) mit einem Füllmaterial (403 ); und j) Verbinden einer Gegenelektrode (402 ) mit dem Füllmaterial (403 ) derart, dass zwischen der Elektrodenschicht (202 ) und der Gegenelektrode (402 ) ein elektrischer Kondensator zur Speicherung elektrischer Ladung ausgebildet wird. - Verfahren nach Anspruch 20, dadurch gekennzeichnet, dass das Substrat (
100 ) aus einem p-leitenden Siliziummaterial bereitgestellt wird. - Verfahren nach Anspruch 20, dadurch gekennzeichnet, dass die in das Substrat (
100 ) eingebetteten Dotierungsgebiete (104 ) als hochdotierte n-leitende Gebiete gebildet werden. - Vorrichtung nach Anspruch 3, dadurch gekennzeichnet, dass die Dotierung der in das Substrat (
100 ) eingebetteten Dotierungsgebiete (104 ) auf mehr als 1020 cm–3 eingestellt wird. - Verfahren nach Anspruch 20, dadurch gekennzeichnet, dass die in das Substrat (
100 ) eingebetteten Dotierungsgebiete (104 ) als Drain- und Sourcegebiete der Speichervorrichtung bereitgestellt werden. - Verfahren nach Anspruch 20, dadurch gekennzeichnet, dass das Knoten-Kontaktierungselement (
108 ) zur Verbindung der Wortleitung (102 ) mit der Barrierenschicht (201 ) aus Polysilizium ausgeführt wird. - Verfahren nach Anspruch 20, dadurch gekennzeichnet, dass das Knoten-Kontaktierungselement (
108 ) zur Verbindung der Wortleitung (102 ) mit der Barrierenschicht (201 ) aus Wolfram ausgeführt wird. - Verfahren nach Anspruch 20, dadurch gekennzeichnet, dass die Barrierenschicht (
201 ) aus einem elektrisch leitfähigen Material gebildet wird. - Verfahren nach Anspruch 20, dadurch gekennzeichnet, dass die auf der Barrierenschicht (
201 ) abgeschiedene Elektrodenschicht (202 ) aus Aluminium gebildet wird. - Vorrichtung nach den Ansprüchen 20, dadurch gekennzeichnet, dass die Röhrenelemente (
301 ) mit einer Metallisierungsschicht überzogen werden. - Verfahren nach Anspruch 20, dadurch gekennzeichnet, dass Wachstumskeime für die auf der Elektrodenschicht (
202 ) aufzubringenden und mit dieser zu kontaktierenden Kohlenstoffnanoröhrchen (CNT) mittels einer Stempeleinrichtung (204 ) aufgebracht werden. - Verfahren nach Anspruch 30 dadurch gekennzeichnet, dass die Stempeleinrichtung (
204 ) als ein Kunststoffstempel aus Polydimethylsiloxan bereitgestellt wird. - Verfahren nach Anspruch 30 dadurch gekennzeichnet, dass eine Stempelstruktur (
203 ) der Stempeleinrichtung (204 ) durch Elektronenstrahllithographie bereitgestellt wird. - Verfahren nach Anspruch 20, dadurch gekennzeichnet, dass das Füllmaterial (
403 ) zur Auffüllung des Raums zwischen den Röhrenelementen (301 ) durch ein elektrisch leitfähiges Material gebildet wird. - Verfahren nach Anspruch 33 dadurch gekennzeichnet, dass das Füllmaterial (
403 ) zur Auffüllung des Raums zwischen den Röhrenelementen (301 ) aus Polysilizium bereitgestellt wird. - Verfahren nach Anspruch 20, dadurch gekennzeichnet, dass der dielektrische Überzug (
302 ), mit welchem die Röhrenelemente (301 ) überzogen wird, aus einem Material mit einer hohen Dielektrizitätszahl gebildet wird. - Verfahren nach Anspruch 20, dadurch gekennzeichnet, dass der dielektrische Überzug (
302 ), mit welchem die Röhrenelemente (301 ) überzogen werden, aus Aluminiumoxid (Al2O3) bereitgestellt wird. - Verfahren nach Anspruch 20, dadurch gekennzeichnet, dass die mit dem Füllmaterial (
403 ) verbundene Gegenelektrode (402 ) auf Massepotential gelegt wird. - Verfahren nach den Ansprüchen 20 dadurch gekennzeichnet, dass die aus Wachstumskeimen gebildeten, auf der Elektrodenschicht (
202 ) aufzubringenden und mit dieser zu kontaktierenden Kohlenstoffnanoröhrchen (CNT) mittels eines Gasphasenbeschichtungsverfahrens (CVD) abgeschieden werden. - Verfahren nach Anspruch 33 dadurch gekennzeichnet, dass das elektrisch leitfähige Material, aus welchem das Füllmaterial (
403 ) zur Auffüllung des Raums zwischen den Röhrenelementen (301 ) gebildet wird, durch ein Titannitrid (TiNi) bereitgestellt wird.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10324081A DE10324081B4 (de) | 2003-05-27 | 2003-05-27 | Speichervorrichtung zur Speicherung elektrischer Ladung und Verfahren zur Herstellung derselben |
US10/853,734 US6995416B2 (en) | 2003-05-27 | 2004-05-26 | Memory device for storing electrical charge and method for fabricating the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10324081A DE10324081B4 (de) | 2003-05-27 | 2003-05-27 | Speichervorrichtung zur Speicherung elektrischer Ladung und Verfahren zur Herstellung derselben |
Publications (2)
Publication Number | Publication Date |
---|---|
DE10324081A1 DE10324081A1 (de) | 2004-12-23 |
DE10324081B4 true DE10324081B4 (de) | 2005-11-17 |
Family
ID=33482220
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE10324081A Expired - Fee Related DE10324081B4 (de) | 2003-05-27 | 2003-05-27 | Speichervorrichtung zur Speicherung elektrischer Ladung und Verfahren zur Herstellung derselben |
Country Status (2)
Country | Link |
---|---|
US (1) | US6995416B2 (de) |
DE (1) | DE10324081B4 (de) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7538422B2 (en) * | 2003-08-25 | 2009-05-26 | Nanoconduction Inc. | Integrated circuit micro-cooler having multi-layers of tubes of a CNT array |
US7345296B2 (en) * | 2004-09-16 | 2008-03-18 | Atomate Corporation | Nanotube transistor and rectifying devices |
US7271058B2 (en) * | 2005-01-20 | 2007-09-18 | Infineon Technologies Ag | Storage capacitor and method of manufacturing a storage capacitor |
US7126207B2 (en) * | 2005-03-24 | 2006-10-24 | Intel Corporation | Capacitor with carbon nanotubes |
EP1796162A3 (de) | 2005-12-06 | 2010-06-02 | Canon Kabushiki Kaisha | Schaltkreiselement mit einem Kondensator und Feldeffekttransistor mit Nanodrähten |
JP4744360B2 (ja) * | 2006-05-22 | 2011-08-10 | 富士通株式会社 | 半導体装置 |
US8424177B2 (en) * | 2006-10-04 | 2013-04-23 | Stmicroelectronics (Crolles 2) Sas | MIM capacitor with enhanced capacitance |
US8168495B1 (en) | 2006-12-29 | 2012-05-01 | Etamota Corporation | Carbon nanotube high frequency transistor technology |
WO2009023304A2 (en) * | 2007-05-02 | 2009-02-19 | Atomate Corporation | High density nanotube devices |
EP2238611A2 (de) * | 2007-12-31 | 2010-10-13 | Etamota Corporation | Kantenkontaktierter vertikaler kohlenstoffnanoröhrchentransistor |
KR101095784B1 (ko) * | 2009-07-03 | 2011-12-21 | 주식회사 하이닉스반도체 | 반도체 기억 장치 및 그의 제조 방법 |
US8766345B2 (en) * | 2012-11-30 | 2014-07-01 | International Business Machines Corporation | Area-efficient capacitor using carbon nanotubes |
US10580778B2 (en) * | 2018-07-18 | 2020-03-03 | Nanya Technology Corporation | Dynamic random access memory structure and method for preparing the same |
US10985164B1 (en) * | 2019-09-27 | 2021-04-20 | Nanya Technology Corporation | Semiconductor device with nanowire contact and method for fabricating the same |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5561310A (en) * | 1992-10-21 | 1996-10-01 | Hyundai Electronics Industries Co., Ltd. | Storage electrode of DRAM cell |
WO1999025652A1 (en) * | 1997-11-18 | 1999-05-27 | Martin Moskovits | Controlled synthesis and metal-filling of aligned carbon nanotubes |
US6297063B1 (en) * | 1999-10-25 | 2001-10-02 | Agere Systems Guardian Corp. | In-situ nano-interconnected circuit devices and method for making the same |
DE10032370C1 (de) * | 2000-07-04 | 2001-12-13 | Infineon Technologies Ag | Feldeffekttransistor |
US6361861B2 (en) * | 1999-06-14 | 2002-03-26 | Battelle Memorial Institute | Carbon nanotubes on a substrate |
US6515325B1 (en) * | 2002-03-06 | 2003-02-04 | Micron Technology, Inc. | Nanotube semiconductor devices and methods for making the same |
US20030064583A1 (en) * | 2001-09-12 | 2003-04-03 | Kim Sarah E. | Method and device for on-chip decoupling capacitor using nanostructures as bottom electrode |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1299914B1 (de) | 2000-07-04 | 2008-04-02 | Qimonda AG | Feldeffekttransistor |
DE10036897C1 (de) * | 2000-07-28 | 2002-01-03 | Infineon Technologies Ag | Feldeffekttransistor, Schaltungsanordnung und Verfahren zum Herstellen eines Feldeffekttransistors |
TW506083B (en) | 2001-11-28 | 2002-10-11 | Ind Tech Res Inst | Method of using nano-tube to increase semiconductor device capacitance |
-
2003
- 2003-05-27 DE DE10324081A patent/DE10324081B4/de not_active Expired - Fee Related
-
2004
- 2004-05-26 US US10/853,734 patent/US6995416B2/en not_active Expired - Fee Related
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5561310A (en) * | 1992-10-21 | 1996-10-01 | Hyundai Electronics Industries Co., Ltd. | Storage electrode of DRAM cell |
WO1999025652A1 (en) * | 1997-11-18 | 1999-05-27 | Martin Moskovits | Controlled synthesis and metal-filling of aligned carbon nanotubes |
US6361861B2 (en) * | 1999-06-14 | 2002-03-26 | Battelle Memorial Institute | Carbon nanotubes on a substrate |
US6297063B1 (en) * | 1999-10-25 | 2001-10-02 | Agere Systems Guardian Corp. | In-situ nano-interconnected circuit devices and method for making the same |
DE10032370C1 (de) * | 2000-07-04 | 2001-12-13 | Infineon Technologies Ag | Feldeffekttransistor |
US20030064583A1 (en) * | 2001-09-12 | 2003-04-03 | Kim Sarah E. | Method and device for on-chip decoupling capacitor using nanostructures as bottom electrode |
US6515325B1 (en) * | 2002-03-06 | 2003-02-04 | Micron Technology, Inc. | Nanotube semiconductor devices and methods for making the same |
Non-Patent Citations (7)
Title |
---|
Abstrakt TW 506083 B der Datenbank EPODOC * |
Abstrakt TW506083 B der Datenbank EPODOC |
DAI H.: "Carbon nanotubes: opportunities and challenges". Surface Science, Bd. 500, Nr. 1-3, 10. März 2002, 218-241 * |
EI KAREH B. et al.: "The Evolution of DRAM Cell Technology", Solid State Technology 1997, Bd. 40, No. 5, 89-101 * |
McEUEN et al.: "Single-walled carbon nanotube electronics". IEEE Transactions on Nanotechnology, Bd. 1, Nr. 1, März 2002, 78-85 |
McEUEN et al.: "Single-walled carbon nanotube electronics". IEEE Transactions on Nanotechnology,Bd. 1, Nr. 1, März 2002, 78-85 * |
REISINGER, H.; STENGL, R.: "Fundamental scaling laws of DRAM dielectrics" Proceedings of the 2000 Third IEEE International Caracas Conference on Devices. Circuits and Systems. 15-17 März 2000, D26/1-D26/4 * |
Also Published As
Publication number | Publication date |
---|---|
US20040262637A1 (en) | 2004-12-30 |
US6995416B2 (en) | 2006-02-07 |
DE10324081A1 (de) | 2004-12-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE10250829B4 (de) | Nichtflüchtige Speicherzelle, Speicherzellen-Anordnung und Verfahren zum Herstellen einer nichtflüchtigen Speicherzelle | |
DE19521489B4 (de) | Kondensatorplatte und Kondensator, je in einer Halbleitervorrichtung gebildet, die Verwendung eines solchen Kondensators als Speicherkondensator einer Halbleitervorrichtung, Verfahren zur Herstellung eines Kondensators und Verwendung eines solchen Verfahrens zur Herstellung von DRAM-Vorrichtungen | |
DE10306281B4 (de) | Anordnung und Verfahren zur Herstellung von vertikalen Transistorzellen und transistorgesteuerten Speicherzellen | |
DE69221530T2 (de) | Verfahren zum Erhöhen der Kapazität eines DRAMs durch Anodisieren der Polysiliziumschicht einer unteren Kondensatorplatte | |
DE10344814B3 (de) | Speichervorrichtung zur Speicherung elektrischer Ladung und Verfahren zu deren Herstellung | |
DE10250830B4 (de) | Verfahren zum Herstellung eines Schaltkreis-Arrays | |
DE10324081B4 (de) | Speichervorrichtung zur Speicherung elektrischer Ladung und Verfahren zur Herstellung derselben | |
DE69615883T2 (de) | Verfahren für DRAM-Kondensator-Elektrode | |
DE102004006520B4 (de) | Verfahren zur Herstellung einer DRAM-Speicherzellenanordnung mit Trenchkondensatoren und Stegfeldeffekttransistoren (FinFET) sowie DRAM-Speicherzellenanordnung | |
DE4323363A1 (de) | Verfahren zur Herstellung eines Kondensators für ein Halbleiterspeicherbauelement | |
DE69811658T2 (de) | Aus quanteninseln gemachte anordnung und verfahren zur herstellung | |
DE19860829B4 (de) | Verfahren zur Herstellung eines Halbleiterbausteins | |
DE4224946A1 (de) | Halbleiterbauelement mit einem kondensator und verfahren zu dessen herstellung | |
DE10345394B4 (de) | Verfahren zum Herstellen von Speicherzellen | |
EP1162663A2 (de) | DRAM-Speicherzelle und deren Herstellungsverfahren | |
DE19718721A1 (de) | DRAM-Zellenanordnung und Verfahren zu deren Herstellung | |
DE102021110278A1 (de) | Ferroelektrische speichervorrichtung unter verwendung von back-end-of-line(beol)-dünnschicht-zugriffstransistoren und verfahren zu deren herstellung | |
EP1556893A2 (de) | Speicherzelle, speicherzellen-anordnung, strukturier-anordnung und verfahren zum herstellen einer speicherzelle | |
DE19805712A1 (de) | Speicherzellenanordnung und entsprechendes Herstellungsverfahren | |
DE4328510A1 (de) | Verfahren zur Herstellung eines Halbleiterspeicherbauelementes mit einem Kondensator und damit herstellbares Halbleiterspeicherbauelement | |
EP0779656A2 (de) | Verfahren zur Herstellung von Kondensatoren in einer Halbleiteranordnung | |
DE19632835C1 (de) | Verfahren zur Herstellung eines Kondensators in einer Halbeiteranordnung | |
DE102021100397A1 (de) | Grabenstruktur zur steigerung der grabenkondensator-ausbeute und verfahren zur herstellung einer solchen | |
DE4409718A1 (de) | Kondensator für ein Halbleiterbauelement und Verfahren zu seiner Herstellung | |
DE102020132592A1 (de) | 3d feram mit hoher dichte |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8364 | No opposition during term of opposition | ||
8327 | Change in the person/name/address of the patent owner |
Owner name: QIMONDA AG, 81739 MUENCHEN, DE |
|
R081 | Change of applicant/patentee |
Owner name: POLARIS INNOVATIONS LTD., IE Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE Owner name: INFINEON TECHNOLOGIES AG, DE Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE |
|
R081 | Change of applicant/patentee |
Owner name: POLARIS INNOVATIONS LTD., IE Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE |
|
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |