DE10324081A1 - Speichervorrichtung zur Speicherung elektrischer Ladung und Verfahren zur Herstellung derselben - Google Patents

Speichervorrichtung zur Speicherung elektrischer Ladung und Verfahren zur Herstellung derselben Download PDF

Info

Publication number
DE10324081A1
DE10324081A1 DE10324081A DE10324081A DE10324081A1 DE 10324081 A1 DE10324081 A1 DE 10324081A1 DE 10324081 A DE10324081 A DE 10324081A DE 10324081 A DE10324081 A DE 10324081A DE 10324081 A1 DE10324081 A1 DE 10324081A1
Authority
DE
Germany
Prior art keywords
electrode layer
substrate
contacted
barrier layer
filling material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE10324081A
Other languages
English (en)
Other versions
DE10324081B4 (de
Inventor
Hans Reisinger
Reinhard Stengl
Herbert Schäfer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Polaris Innovations Ltd
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10324081A priority Critical patent/DE10324081B4/de
Priority to US10/853,734 priority patent/US6995416B2/en
Publication of DE10324081A1 publication Critical patent/DE10324081A1/de
Application granted granted Critical
Publication of DE10324081B4 publication Critical patent/DE10324081B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/02—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using elements whose operation depends upon chemical change
    • G11C13/025—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using elements whose operation depends upon chemical change using fullerenes, e.g. C60, or nanotubes, e.g. carbon or silicon nanotubes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0033—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/20—Carbon compounds, e.g. carbon nanotubes or fullerenes
    • H10K85/221—Carbon nanotubes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/60—Organic compounds having low molecular weight
    • H10K85/615—Polycyclic condensed aromatic hydrocarbons, e.g. anthracene
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/84—Manufacture, treatment, or detection of nanostructure
    • Y10S977/842—Manufacture, treatment, or detection of nanostructure for carbon nanotubes or fullerenes
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/902—Specified use of nanostructure
    • Y10S977/932—Specified use of nanostructure for electronic or optoelectronic application
    • Y10S977/943—Information storage or retrieval using nanostructure

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

Die Erfindung schafft eine Speichervorrichtung zur Speicherung elektrischer Ladung, welche als Speicherelemente auf einer Elektrodenschicht (202) aufgebrachte und mit dieser kontaktierte Röhrenelemente (301) aufweist. Die Röhrenelemente (301) sind mit einem dielektrischen Überzug (302) versehen, wobei ein Füllmaterial (403) zur Auffüllung des Raums zwischen den Röhrenelementen (301) bereitgestellt ist. Eine mit dem Füllmaterial (403) verbundene Gegenelektrode (402) ist derart ausgebildet, dass zwischen der Elektrodenschicht (202) und der Gegenelektrode (402) ein elektrischer Kondensator zur Speicherung elektrischer Ladung ausgebildet wird. In vorteilhafter Weise bestehen die Röhrenelemente aus Kohlenstoffnanoröhrchen, wodurch die Kapazität des Kondensators infolge einer drastischen Flächenerhöhung der Kondensatorelektrodenoberfläche ...

Description

  • Die vorliegende Erfindung betrifft Speichervorrichtungen, Strukturen und Herstellungsverfahren für DRAM (Dynamic Random Access Memory, Schreib-/Lesespeicher)-Kondensatoren, und betrifft insbesondere eine Speichervorrichtung zur Speicherung elektronischer Ladung, bei der eine Speicherdichte gegenüber herkömmlichen Speichervorrichtungen erhöht ist. Weiterhin betrifft die Erfindung ein Herstellungsverfahren für die Speichervorrichtung zur Speicherung elektrischer Ladung.
  • Speichervorrichtungen zur Speicherung elektrischer Ladung besitzen in der DRAM-Technologie eine erhebliche Bedeutung, wobei hier insbesondere Stack-Kondensatoren eine große Verbreitung erfahren haben. Für DRAMs im Bereich von 4 Gigabit und darüber ist eine Speicherkapazität von etwa 30 fF (Femtofarad) etwa erforderlich. Für eine derartige Kapazität steht in herkömmlicher Weise eine Grundfläche von typisch 100 × 100 nm2 (Nanometer2) zur Verfügung. Um auf einer derartigen Grundfläche die erforderliche Kapazität verwirklichen zu können, sind mit den üblichen Materialien für Dielektrika Elektroden mit einem Aspektverhältnis von größer 100 erforderlich. In nachteiliger Weise sind derartige Strukturen mit derart hohen Aspektverhältnissen aus Silizium mechanisch instabil.
  • Das Dokument "Fundamental scaling laws of DRAM dielectrics", von Reisfinger, H.; Stengl, R., veröffentlicht in Proceedings of the 2000 Third IEEE International Caracas Conference on Devices, Circuits and Systems (Cat. No. OOTH8474), ISBN 0-7803-5766-3 veröffentlicht prinzipielle Skalierungsgesetze von DRAM-Dielektrika. Nach dem Stand der Technik ist bekannt, dass eine Dielektrizitätszahl den Wert von 500 bis 1000 nicht überschreiten darf. Aus diesem Grund sind einer Erhöhung einer Speicherkapazität durch eine Erhöhung der Dielektrizitätszahl des Dielektrikums des Speicherkondensators einer Speichervorrichtung in nachteiliger Weise Grenzen gesetzt. Insbesondere begrenzt die an der Speicherzelle anliegende Spannung eine Erhöhung der Dielektrizitätszahl.
  • Zur Erhöhung der Speicherkapazität ist vorgeschlagen worden, Elektroden mit einem Aspektverhältnis von größer 100 bereitzustellen. In nachteiliger Weise sind Strukturen mit derartig hohen Aspektverhältnissen mechanisch instabil.
  • Weiterhin ist vorgeschlagen worden, als Kondensatoren der Speichervorrichtung Trench-Kondensatoren bereitzustellen. In dem Dokument "8. El-Kareh et al., The Evolution of DRAM cell technology, May 1997, Solid State Techn., pp. 89–101", das unter Bezugnahme eingeschlossen ist, sind herkömmliche Halbleiterspeicherzellen und deren Entwicklung, zum Teil unter Verwendung von Trench-Kondensatoren beschrieben. In nachteiliger Weise stellen die Vorrichtungen und Verfahren, welche in dem Dokument beschrieben sind, keine Strukturen mit hohem Aspektverhältnis bereit. Auf diese Weise ist eine Kapazität zur Speicherung elektrischer Ladung begrenzt.
    •
  • Es ist daher eine Aufgabe der vorliegenden Erfindung, eine Speichervorrichtung zur Speicherung elektrischer Ladung bereitzustellen, bei der eine auf eine Grundfläche bezogene Speicherkapazität gegenüber herkömmlichen Vorrichtungen erhöht ist.
  • Diese Aufgabe wird erfindungsgemäß durch eine Vorrichtung mit den Merkmalen des Patentanspruchs 1 gelöst.
  • Ferner wird die Aufgabe durch ein im Patentanspruch 11 angegebenes Verfahren gelöst.
  • Weitere Ausgestaltungen der Erfindung ergeben sich aus den Unteransprüchen.
  • Ein wesentlicher Gedanke der Erfindung besteht darin, erhabene Strukturen mit einem hohen Aspektverhältnis und einer hohen Leitfähigkeit durch Verwendung selektiv aufgebrachter Röhrenelemente bereitzustellen, um dadurch eine zur Verfügung stehende Speicherkapazität pro verfügbarer Grundfläche zu erhöhen. Erfindungsgemäß werden die erhabenen Röhrenelemente in vorteilhafter Weise mit einem geeigneten Dielektrikum überzogen.
  • Ein wesentlicher Vorteil der vorliegenden Erfindung besteht darin, dass herkömmliche Herstellungsverfahren für selektiv gewachsene Röhrenelemente bzw. Kohlenstoffnanoröhrchen (CNT = carbon nano tube) zur Herstellung eines Stack-Kondensatorelementes herangezogen werden können.
  • Die erfindungsgemäße Speichervorrichtung zur Speicherung elektrischer Ladung weist im Wesentlichen auf:
    • a) ein Substrat;
    • b) mindestens zwei in das Substrat eingebettete Dotierungsgebiete;
    • c) mindestens ein Gate-Dielektrikum zur Verbindung zweier benachbarter Dotierungsgebiete;
    • d) mindestens eine auf dem mindestens einen Gate-Dielektrikum aufgebrachte Wortleitung;
    • e) ein Knoten-Kontaktierungselement zur Verbindung der Wortleitung mit einer Barrierenschicht;
    • f) eine auf der Barrierenschicht abgeschiedene Elektrodenschicht;
    • g) Röhrenelemente, die auf der Elektrodenschicht aufgebracht und mit dieser kontaktiert sind;
    • h) einen dielektrischen Überzug, mit welchem die Röhrenelemente überzogen sind;s
    • i) ein Füllmaterial zur Auffüllung des Raums zwischen den Röhrenelementen; und
    • j) eine mit dem Füllmaterial verbundene Gegenelektrode, die derart angeordnet ist, dass zwischen der Elektrodenschicht und der Gegenelektrode ein elektrischer Kondensator zur Speicherung elektrischer Ladung ausgebildet wird.
  • Ferner weist das erfindungsgemäße Herstellungsverfahren für eine Speichervorrichtung zur Speicherung elektrischer Ladung im Wesentlichen die folgenden Schritte auf:
    • a) Bereitstellen eines Substrats;
    • b) Einbetten von mindestens zwei Dotierungsgebieten in das Substrat;
    • c) Aufbringen mindestens eines Gate-Dielektrikums zur Verbindung zweier benachbarter Dotierungsgebiete;
    • d) Aufbringen mindestens einer Wortleitung auf dem mindestens einen Gate-Dielektrikum;
    • e) Bereitstellen eines Knoten-Kontaktierungselementes zum Verbinden der Wortleitung mit einer Barrierenschicht;
    • f) Abscheiden einer Elektrodenschicht auf der Barrierenschicht;
    • g) Aufbringen und Kontaktieren von Röhrenelementen auf der Elektrodenschicht;
    • h) Überziehen der Röhrenelemente mit einem dielektrischen Überzug;
    • i) Auffüllen des Raums zwischen den Röhrenelementen mit einem Füllmaterial; und
    • j) Verbinden einer Gegenelektrode mit dem Füllmaterial derart, dass zwischen der Elektrodenschicht und der Gegenelektrode ein elektrischer Kondensator zur Speicherung elektrischer Ladung bereitgestellt wird.
  • In den Unteransprüchen finden sich vorteilhafte Weiterbildungen und Verbesserungen des jeweiligen Gegenstandes der Erfindung.
  • Gemäß einer bevorzugten Weiterbildung der vorliegenden Erfindung ist das Substrat aus einem p-leitenden Siliziummaterial gebildet.
  • Gemäß noch einer weiteren bevorzugten Weiterbildung der vorliegenden Erfindung sind die in das Substrat eingebetteten Dotierungsgebiete als hochdotierte n-leitende Gebiete, vorzugsweise als n++-Gebiete ausgebildet.
  • Gemäß noch einer weiteren bevorzugten Weiterbildung der vorliegenden Erfindung beträgt die Dotierung der in das Substrat eingebetteten Dotierungsgebiete mehr als 1020cm–3.
  • Gemäß noch einer weiteren bevorzugten Weiterbildung der vorliegenden Erfindung sind die in das Substrat eingebetteten Dotierungsgebiete als Drain- und Sourcegebiete der Speichervorrichtung bereitgestellt, wobei ein Paar von Drain- und Sourcegebieten zusammen mit dem Gate-Dielektrikum und der Wortleitung einen Feldeffekttransistor FET der Speichervorrichtung bilden.
  • Gemäß noch einer weiteren bevorzugten Weiterbildung der vorliegenden Erfindung ist das Knoten-Kontaktierungselement zur Verbindung der Wortleitung mit der Barrierenschicht aus Polysilizium oder Wolfram gebildet.
  • Gemäß noch einer weiteren bevorzugten Weiterbildung der vorliegenden Erfindung ist die Barrierenschicht vorzugsweise aus einem elektrisch leitfähigen Material, vorzugsweise aus Titannitrid (TiNi) ausgeführt.
  • Gemäß noch einer weiteren bevorzugten Weiterbildung der vorliegenden Erfindung ist die auf der Barrierenschicht abgeschiedene Elektrodenschicht aus einem leitfähigen Element gebildet, vorzugsweise besteht die Elektrodenschicht aus Aluminium.
  • Gemäß noch einer weiteren bevorzugten Weiterbildung der vorliegenden Erfindung sind die auf der Elektrodenschicht aufgebrachten und mit dieser elektrisch leitend verbundenen Röhrenelemente als Kohlenstoffnanoröhrchen, d.h. als CNT-Elemente (CNT = carbon nano tubes) bereitgestellt.
  • Gemäß noch einer weiteren bevorzugten Weiterbildung der vorliegenden Erfindung sind die Kohlenstoffnanoröhrchen (CNT) vorzugsweise aus Wachstumskeimen erzeugt, welche aus Tinte bestehen.
  • In vorteilhafter Weise besteht die Tinte aus einem Material der Zusammensetzung Fe (NO3)3·9H2O. Es ist zweckmäßig, dass die Röhrenelemente bzw. die CNT-Elemente, d.h. die Kohlenstoffnanoröhrchen mit einer Metallisierungsschicht überzogen sind, um eine gute elektrische Leitfähigkeit mit der Umgebung bereitzustellen.
  • Gemäß noch einer weiteren bevorzugten Weiterbildung der vorliegenden Erfindung wird ein Füllmaterial zur Auffüllung des Raums zwischen den Röhrenelementen und der Elektrodenschicht als ein elektrisch leitfähiges Material bereitgestellt, um die Röhrenelemente zu kontaktieren.
  • Es ist vorteilhaft, dass das Füllmaterial zur Auffüllung des Raums zwischen den Röhrenelementen aus Polysilizium oder Titannitrid (TiNi) besteht.
  • Gemäß noch einer weiteren bevorzugten Weiterbildung der vorliegenden Erfindung besteht der dielektrische Überzug, mit welchem die Röhrenelemente überzogen sind, aus einem Material mit einer hohen Dielektrizitätszahl.
  • Weiterhin kann in zweckmäßiger Weise der dielektrische Überzug aus einem Material bereitgestellt werden, das aus Aluminiumoxid (Al2O3) besteht. Gemäß noch einer weiteren bevorzugten Weiterbildung der vorliegenden Erfindung wird die mit dem Füllmaterial verbundene Gegenelektrode auf ein Massepotential gelegt, so dass ein Anschluss sämtlicher Speicherkondensatoren auf einem gemeinsamen, d.h. dem Massepotential liegt.
  • Gemäß noch einer weiteren bevorzugten Weiterbildung der vorliegenden Erfindung weisen die auf der Elektrodenschicht aufgebrachten und mit dieser kontaktierten Röhrenelemente eine auf der Elektrodenschicht senkrecht stehende Symmetrieachse auf.
  • Vorzugsweise werden die Röhrenelemente in einer gerade oder in einer "Zickzack"-Form mittels einer Gasphasenabscheidung (CVD = "chemical vapour deposition") abgeschieden.
  • Gemäß noch einer weiteren bevorzugten Weiterbildung der vorliegenden Erfindung werden Wachstumskeime für die auf der Elektrodenschicht aufzubringenden und mit dieser zu kontaktierenden Kohlenstoffnanoröhrchen mittels einer Stempeleinrichtung aufgebracht.
  • Gemäß noch einer weiteren bevorzugten Weiterbildung der vorliegenden Erfindung wird die Stempeleinrichtung als ein Kunststoffstempel bereitgestellt. Vorzugsweise besteht der Kunststoffstempel aus Polydimethylsiloxan. Es ist vorteilhaft, wenn die Stempeleinrichtung als ein Rohling aus einem Siliziumsubstrat gezogen wird, das zuvor mittels einer Elektronenstrahllithografie oder durch ein STM (Scanning Tunnelling Microscope = Rastertunnelmikroskop) strukturiert ist. Gemäß noch einer weiteren bevorzugten Weiterbildung der vorliegenden Erfindung werden die aus Wachstumskeimen gebildeten, auf der Elektrodenschicht aufzubringenden und mit dieser zu kontaktierenden Kohlenstoffnanoröhrchen mittels eines Gasphasenbeschichtungsverfahrens abgeschieden.
    •
  • Ausführungsbeispiele der Erfindung sind in den Zeichnungen dargestellt und in der nachfolgenden Beschreibung näher erläutert.
  • In den Zeichnungen zeigen:
  • 1 einen ersten Schritt eines Prozessablaufs zur Herstellung einer Speichervorrichtung zur Speicherung elektrischer Ladung gemäß einem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung;
  • 2 den Schritt eines Aufbringens von Wachstumskeimen mittels einer Stempeleinrichtung auf die gemäß dem in 2 gezeigten Schritt hergestellte Speichervorrichtung;
  • 3 den Schritt eines Abscheidens von Kohlenstoffnanoröhrchen auf der in 2 gezeigten Anordnung; und
  • 4 den Schritt eines Kontaktierens der Kohlenstoffnanoröhrchen zur Ausbildung von Speicherkapazitäten der Speichervorrichtung.
  • In den Figuren bezeichnen gleiche Bezugszeichen gleiche oder funktionsgleiche Komponenten oder Schritte.
  • 1 zeigt ein Substrat 100, welches vorzugsweise aus einem p-leitenden Material besteht. In dieses Substrat 100 sind Dotierungsgebiete 104 eingebracht, welche vorzugsweise eine hohe n-Dotierung (n++-Dotierung) aufweisen. Diese Dotierungsgebiete bilden in der Speicherzellenanordnung Drain- bzw. Sourcegebiete eines Speicherzellen-FETs. Zwischen zwei benachbarten Dotierungsgebieten 104 befindet sich ein Gate-Dielektrikum 103, mit welchem die Dotierungsgebiete 104 verbunden werden.
  • Oberhalb des Dielektrikums ist jeweils eine Wortleitung aufgebracht. Die Wortleitung dient zur Beaufschlagung der Speichervorrichtung mit extern vorgebbaren Signalen. Eine erste Oxidschicht 105, die mittels einer Gasphasenabscheidung aufgebracht ist, deckt die Wortleitungen 102 auf ein jeweiliges Knoten-Kontaktierungselement 108 und ein Bitleitungs-Kontaktierungselement 107 ab.
  • Auf dem Bitleitungs-Kontaktierungselement 107 wird eine Bitleitung 101 kontaktiert, welche ebenfalls eine Beaufschlagung der Speichervorrichtung mit extern vorgebbaren Signalen bereitstellt. Durch eine zweite Oxidschicht 106, welche ebenfalls durch ein Gasphasenabscheideverfahren aufgebracht wird, d.h. mittels eines CVD-Verfahrens, wird die Bitleitung 101 abgedeckt, wobei die beiden in 1 veranschaulichten Knoten-Kontaktierungselemente 108 von außen zugänglich bleiben.
  • Als nächstes wird der Schritt eines Aufbringens von Barrieren- und Elektrodenschichten sowie eines Bereitstellens von Wachstumskeimen für die Kohlenstoffnanoröhrchen unter Bezugnahme auf 2 näher erläutert werden.
  • 2 zeigt eine der jeweils auf der Oberfläche der zweiten Oxidschicht 106 im Bereich des Knoten-Kontaktierungselementes 108 aufgebrachten Barrierenschichten 201. Die Barrierenschichten 0 bestehen vorzugsweise aus einem elektrisch leitfähigen Material, vorzugsweise ein Titannitrid – TiNi. Auf die Barrierenschichten 201 werden jeweils Elektrodenschichten 202 aufgebracht, welche aus Polysilizium oder einem Metall wie beispielsweise Aluminium bestehen können.
  • Die somit vorbereitete und in 2 veranschaulichte Speichervorrichtung wird nun mit Wachstumskeimen für ein Wachstum von Kohlenstoffnanoröhrchen versehen. Hierbei wird eine Stempeleinrichtung 204, welche eine Stempelstruktur 203 aufweist, in eine Tinte, beispielsweise aus Fe(NO3)3·9H2O getaucht, wobei danach große Bereiche des DRAM-Wafers mit Wachstumszentren bzw. Wachstumskeimen für die Kohlenstoffnanoröhrchen bzw. die „carbon nano tubes" bedeckt sind.
  • Schließlich werden die Kohlenstoffnanoröhrchen in einer Zickzack-Form oder in einer geraden Form mittels eines Gasphasenabscheideverfahrens (CVD-Verfahren) abgeschieden. Die Abscheidehöhe der Kohlenstoffnanoröhrchen richtet sich hierbei nach dem Durchmesser und der Anzahl der Kohlenstoffnanoröhrchen pro Flächeneinheit.
  • Nachdem die Kohlenstoffnanoröhrchen mit einem Dielektrikum versehen werden, um eine Kondensatorstruktur auszubilden, lassen sich für eine typische Dielektrikumsdicke von 3 nm und eine typische Dielektrizitätszahl von ε = 4 die folgenden Abmessungen angeben, um beispielsweise eine Kapazität von 30 fF (Femtofarad) bereitzustellen:
    • (i) 100 Kohlenstoffnanoröhrchen mit 10 nm Durchmesser erfordern eine Höhe von 1 μm;
    • (ii) 1 Kohlenstoffnanoröhrchen mit 100 nm Durchmesser erfordert eine Höhe von 10 μm; und
    • (iii) 10 Kohlenstoffnanoröhrchen mit 25 nm Durchmesser erfordern eine Höhe von 4 μm.
  • 3 zeigt den Schritt des Herstellungsverfahrens für die Speichervorrichtung, nachdem die Kohlenstoffnanoröhrchen 301 abgeschieden wurden. Nach der Abscheidung der Kohlenstoffnanoröhrchen bzw. der Röhrenelemente 301 werden diese mit einem dielektrischen Überzug 302 versehen.
  • Es sei darauf hingewiesen, dass die Kohlenstoffnanoröhrchen vor einem Überziehen mit einem dielektrischen Material noch mit einem Metallüberzug beschichtet werden können, um die Leitfähigkeit weiter zu erhöhen. Dieser Metallüberzug kann beispielsweise aus Ruthenium mit einer Schichtdicke von 3 nm bestehen, Das Dielektrikum kann einerseits aus Al2O3, d.h. Aluminiumoxid einer geringen Dielektrizitätszahl oder einem Material mit einer hohen Dielektrizitätszahl entsprechend der oben angegebenen Aspektverhältnisse bestehen.
  • 4 zeigt schließlich die Vervollständigung der Speicherzellenanordnung, indem Füllmaterial 403 bereitgestellt wird, welches in den Raum zwischen den Röhrenelementen 301 eingebracht wird. Das Füllmaterial ist als ein elektrisch leitfähiges Material bereitgestellt und ist vorzugsweise aus Titannitrid TiNi ausgeführt. Das Füllmaterial oberhalb der Elektrodenschicht 202 ist zu seiner lateralen Umgebung durch eine aufgebrachte, dritte Oxidschicht 401 abgegrenzt und isoliert.
  • Als letzter Herstellungsschritt wird eine Gegenelektrode 402 aufgebracht, die das Füllmaterial 403 kontaktiert. Beispielsweise kann die Gegenelektrode 402 für sämtliche Speicherzellen gemeinsam ausgebildet werden, wie in 4 veranschaulicht. Die Erfindung ist jedoch nicht auf eine gemeinsame Gegenelektrode 402 beschränkt, vielmehr kann die Gegenelektrode 402 je nach Bedarf in einzelne Gegen-Teilelektroden aufgesplittet sein. Vorzugsweise wird die Gegenelektrode 402 mit Masse verbunden.
  • Durch das erfindungsgemäße Herstellungsverfahren ist es somit möglich, ausreichende Speicherkapazitäten auf einer vorgegebenen, äußerst geringen Grundfläche bereitzustellen. Gegenüber herkömmlichen Verfahren ist die Speicherkapazität deswegen erhöht, weil erhabene Strukturen gebildet werden, die eine Fläche der entsprechenden Kondensatorelemente erhöhen.
  • Insbesondere ist es vorteilhaft, Röhrenelemente 301 als Kohlenstoffnanoröhrchen auszubilden und hierbei bekannte Herstellungsverfahren für Kohlenstoffnanoröhrchen einzusetzen. Die Verwendung von Kohlenstoffnanoröhrchen erlaubt es infolge der äußerst kleinen Dimensionen der Nanoröhrchen, d.h. im Nanometerbereich, die Oberfläche der der Gegenelektrode gegenüberüberstehenden Elektrode drastisch zu erhöhen. Weiterhin ist es vorteilhaft, dass durch die drastische Flächenerhöhung der Speicherkondensatoren eine unvorteilhafte Erhöhung der Dielektrizitätszahl vermieden werden kann.
  • Obwohl die vorliegende Erfindung vorstehend anhand bevorzugter Ausführungsbeispiele beschrieben wurde, ist sie darauf nicht beschränkt, sondern auf vielfältige Weise modifizierbar.
  • Auch ist die Erfindung nicht auf die genannten Anwendungsmöglichkeiten beschränkt.
  • In den Figuren bezeichnen gleiche Bezugszeichen gleiche oder funktionsgleiche Komponenten oder Schritte.
    • 100
    Substrat
    101
    Bitleitung
    102
    Wortleitung
    103
    Gate-Dielektrikum
    104
    Dotierungsgebiet
    105
    Erste Oxidschicht
    106
    Zweite Oxidschicht
    107
    Bitleitungs-Kontaktierungselement
    108
    Knoten-Kontaktierungselement
    201
    Barrierenschicht
    202
    Elektrodenschicht
    203
    Stempelstruktur
    204
    Stempeleinrichtung
    301
    Röhrenelemente
    302
    Dielektrischer Überzug
    401
    Dritte Oxidschicht
    402
    Gegenelektrode
    403
    Füllmaterial
    CNT
    Kohlenstoffnanoröhrchen = carbon nano tube
    CVD
    Gasphasenabscheidung = chemical vapour deposition

Claims (43)

  1. Speichervorrichtung zur Speicherung elektrischer Ladung, mit. a) einem Substrat (100); b) mindestens zwei in das Substrat (100) eingebetteten Dotierungsgebieten (104); c) mindestens einem Gate-Dielektrikum (103) zur Verbindung zweier benachbarter Dotierungsgebiete (104); d) mindestens einer auf dem mindestens einen Gate-Dielektrikum (103) aufgebrachten Wortleitung (102); e) einem Knoten-Kontaktierungselement (108) zur Verbindung der Wortleitung (102) mit einer Barrierenschicht (201); f) einer auf der Barrierenschicht (201) abgeschiedenen Elektrodenschicht (202), dadurch gekennzeichnet , dass die Speichervorrichtung weiter aufweist: g) auf der Elektrodenschicht (202) aufgebrachte und mit dieser kontaktierte Röhrenelemente (301); h) einen dielektrischen Überzug (302), mit welchem die Röhrenelemente (301) überzogen sind; i) ein Füllmaterial (403) zur Auffüllung des Raums zwischen den Röhrenelementen (301); und j) eine mit dem Füllmaterial (403) verbundene Gegenelektrode (402), die derart angeordnet ist, dass zwischen der Elektrodenschicht (202) und der Gegenelektrode (402) ein elektrischer Kondensator zur Speicherung elektrischer Ladung ausgebildet wird.
  2. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, dass das Substrat (100) aus einem p-leitenden Siliziummaterial gebildet ist.
  3. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, dass die in das Substrat (100) eingebetteten Dotierungsgebiete (104) als hochdotierte n-leitende Gebiete gebildet sind.
  4. Vorrichtung nach Anspruch 3, dadurch gekennzeichnet, dass die Dotierung der in das Substrat (100) eingebetteten Dotierungsgebiete (104) mehr als 1020 cm–3 beträgt.
  5. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, dass die in das Substrat (100) eingebetteten Dotierungsgebiete (104) als Drain- und Sourcegebiete der Speichervorrichtung bereitgestellt sind.
  6. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, dass das Knoten-Kontaktierungselement (108) zur Verbindung der Wortleitung (102) mit der Barrierenschicht (201) aus Polysilizium gebildet ist.
  7. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, dass das Knoten-Kontaktierungselement (108) zur Verbindung der Wortleitung (102) mit der Barrierenschicht (201) aus Wolfram gebildet ist.
  8. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, dass die Barrierenschicht (201) aus einem elektrisch leitfähigen Material (TiNi) gebildet ist.
  9. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, dass die auf der Barrierenschicht (201) abgeschiedene Elektrodenschicht (202) aus Aluminium gebildet ist.
  10. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, dass die auf der Elektrodenschicht (202) aufgebrachten und mit dieser kontaktierten Röhrenelemente (301) Kohlenstoffnanoröhrchen (CNT) sind.
  11. Vorrichtung nach Anspruch 10, dadurch gekennzeichnet, dass die auf der Elektrodenschicht (202) aufgebrachten und mit dieser kontaktierten Kohlenstoffnanoröhrchen (CNT) durch aus Tinte bestehenden Wachstumskeimen bereitgestellt sind.
  12. Vorrichtung nach Anspruch 11, dadurch gekennzeichnet, dass die auf der Elektrodenschicht (202) aufgebrachten und mit dieser kontaktierten Kohlenstoffnanoröhrchen (CNT) aus Wachstumskeimen von Fe(NO3)3·9H2O -Tinte gebildet sind.
  13. Vorrichtung nach den Ansprüchen 1, 10, 11 oder 12, dadurch gekennzeichnet, dass die Röhrenelemente (301) mit einer Metallisierungsschicht überzogen sind.
  14. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, dass das Füllmaterial (403) zur Auffüllung des Raums zwischen den Röhrenelementen (301) ein elektrisch leitfähiges Material ist.
  15. Vorrichtung nach Anspruch 14, dadurch gekennzeichnet, dass das Füllmaterial (403) zur Auffüllung des Raums zwischen den Röhrenelementen (301) aus Polysilizium oder einem Titannitrid (TiNi) besteht.
  16. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, dass der dielektrische Überzug (302), mit welchem die Röhrenelemente (301) überzogen sind, aus einem Material mit einer hohen Dielektrizitätszahl besteht.
  17. Vorrichtung nach Anspruch 1, ddadurch gekennzeichnet, dass der dielektrische Überzug (302), mit welchem die Röhrenelemente (301) überzogen sind, aus Aluminiumoxid (Al2O3) besteht.
  18. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, dass die mit dem Füllmaterial (403) verbundene Gegenelektrode (402) auf Massepotential liegt.
  19. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, dass die auf der Elektrodenschicht (202) aufgebrachten und mit dieser kontaktierten Röhrenelemente (301) eine auf der Elektrodenschicht (202) senkrecht stehende Symmetrieachse aufweisen.
  20. Herstellungsverfahren für eine Speichervorrichtung zur Speicherung elektrischer Ladung, mit den Schritten: a) Bereitstellen eines Substrats (100); b) Einbetten von mindestens zwei Dotierungsgebieten (104) in das Substrat (100); c) Aufbringen mindestens eines Gate-Dielektrikums (103) zur Verbindung zweier benachbarter Dotierungsgebiete (104); d) Aufbringen mindestens einer Wortleitung (102) auf dem mindestens einen Gate-Dielektrikum (103); e) Bereitstellen eines Knoten-Kontaktierungselements (108) zum Verbinden der Wortleitung (102) mit einer Barrierenschicht (201); f) Abscheiden einer Elektrodenschicht (202) auf der Barrierenschicht (201), dadurch gekennzeichnet, dass das Herstellungsverfahren weiter die folgenden Schritte aufweist: g) Aufbringen und Kontaktieren von Röhrenelementen (301) auf der Elektrodenschicht (202); h) Überziehen der Röhrenelemente (301) mit einem dielektrischen Überzug (302); i) Auffüllen des Raums zwischen den Röhrenelementen (301) mit einem Füllmaterial (403); und j) Verbinden einer Gegenelektrode (402) mit dem Füllmaterial (403) derart, dass zwischen der Elektrodenschicht (202) und der Gegenelektrode (402) ein elektrischer Kondensator zur Speicherung elektrischer Ladung ausgebildet wird.
  21. Verfahren nach Anspruch 20, dadurch gekennzeichnet, dass das Substrat (100) aus einem p-leitenden Siliziummaterial bereitgestellt wird.
  22. Verfahren nach Anspruch 20, dadurch gekennzeichnet, dass die in das Substrat (100) eingebetteten Dotierungsgebiete (104) als hochdotierte n-leitende Gebiete gebildet werden.
  23. Vorrichtung nach Anspruch 3, dadurch gekennzeichnet, dass die Dotierung der in das Substrat (100) eingebetteten Dotierungsgebiete (104) auf mehr als 1020 cm–3 eingestellt wird.
  24. Verfahren nach Anspruch 20, dadurch gekennzeichnet, dass die in das Substrat (100) eingebetteten Dotierungsgebiete (104) als Drain- und Sourcegebiete der Speichervorrichtung bereitgestellt werden.
  25. Verfahren nach Anspruch 20, dadurch gekennzeichnet, dass das Knoten-Kontaktierungselement (108) zur Verbindung der Wortleitung (102) mit der Barrierenschicht (201) aus Polysilizium ausgeführt wird.
  26. Verfahren nach Anspruch 20, dadurch gekennzeichnet, dass das Knoten-Kontaktierungselement (108) zur Verbindung der Wortleitung (102) mit der Barrierenschicht (201) aus Wolfram ausgeführt wird.
  27. Verfahren nach Anspruch 20, dadurch gekennzeichnet, dass die Barrierenschicht (201) aus einem elektrisch leitfähigen Material gebildet wird.
  28. Verfahren nach Anspruch 20, dadurch gekennzeichnet, dass die auf der Barrierenschicht (201) abgeschiedene Elektrodenschicht (202) aus Aluminium gebildet wird.
  29. Verfahren nach Anspruch 20, dadurch gekennzeichnet, dass die auf der Elektrodenschicht (202) aufgebrachten und mit dieser kontaktierten Röhrenelemente (301) als Kohlenstoffnanoröhrchen (CNT) bereitgestellt werden.
  30. Verfahren nach Anspruch 20, dadurch gekennzeichnet, dass die auf der Elektrodenschicht (202) aufgebrachten und mit dieser kontaktierten Kohlenstoffnanoröhrchen (CNT) durch aus Tinte bestehende Wachstumskeime bereitgestellt werden.
  31. Verfahren nach Anspruch 20, dadurch gekennzeichnet, dass die auf der Elektrodenschicht (202) aufgebrachten und mit dieser kontaktierten Kohlenstoffnanoröhrchen (CNT) aus Wachstumskeimen von Fe(NO3)3·9H20 -Tinte gebildet werden.
  32. Vorrichtung nach den Ansprüchen 20, 29, 30 oder 31, dadurch gekennzeichnet, dass die Röhrenelemente (301) mit einer Metallisierungsschicht überzogen werden.
  33. Verfahren nach Anspruch 20, dadurch gekennzeichnet, dass Wachstumskeime für die auf der Elektrodenschicht (202) aufzubringenden und mit dieser zu kontaktierenden Koh lenstoffnanoröhrchen (CNT) mittels einer Stempeleinrichtung (204) aufgebracht werden.
  34. Verfahren nach Anspruch 33, dadurch gekennzeichnet, dass die Stempeleinrichtung (204) als ein Kunststoffstempel aus Polydimethylsiloxan bereitgestellt wird.
  35. Verfahren nach Anspruch 33, dadurch gekennzeichnet, dass eine Stempelstruktur (203) der Stempeleinrichtung (204) durch Elektronenstrahllithographie bereitgestellt wird.
  36. Verfahren nach Anspruch 20, dadurch gekennzeichnet, dass das Füllmaterial (403) zur Auffüllung des Raums zwischen den Röhrenelementen (301) durch ein elektrisch leitfähiges Material gebildet wird.
  37. Verfahren nach Anspruch 36, dadurch gekennzeichnet, dass das Füllmaterial (403) zur Auffüllung des Raums zwischen den Röhrenelementen (301) aus Polysilizium bereitgestellt wird.
  38. Verfahren nach Anspruch 20, dadurch gekennzeichnet, dass der dielektrische Überzug (302), mit welchem die Röhrenelemente (301) überzogen wird, aus einem Material mit einer hohen Dielektrizitätszahl gebildet wird.
  39. Verfahren nach Anspruch 20, dadurch gekennzeichnet, dass der dielektrische Überzug (302), mit welchem die Röhrenelemente (301) überzogen werden, aus Aluminiumoxid (Al2O3) bereitgestellt wird.
  40. Verfahren nach Anspruch 20, dadurch gekennzeichnet, dass die mit dem Füllmaterial (403) verbundene Gegenelektrode (402) auf Massepotential gelegt wird.
  41. Verfahren nach Anspruch 20, dadurch gekennzeichnet, dass die auf der Elektrodenschicht (202) aufgebrachten und mit dieser kontaktierten Röhrenelemente (301) derart ausgerichtet werden, dass sie eine auf der Elektrodenschicht (202) senkrecht stehende Symmetrieachse aufweisen.
  42. Verfahren nach den Ansprüchen 20 und 29 bis 30, dadurch gekennzeichnet, dass die aus Wachstumskeimen gebildeten, auf der Elektrodenschicht (202) aufzubringenden und mit dieser zu kontaktierenden Kohlenstoffnanoröhrchen (CNT) mittels eines Gasphasenbeschichtungsverfahrens (CVD) abgeschieden werden.
  43. Verfahren nach Anspruch 36, dadurch gekennzeichnet, dass das elektrisch leitfähige Material, aus welchem das Füllmaterial (403) zur Auffüllung des Raums zwischen den Röhrenelementen (301) gebildet wird, durch ein Titannitrid (TiNi) bereitgestellt wird.
DE10324081A 2003-05-27 2003-05-27 Speichervorrichtung zur Speicherung elektrischer Ladung und Verfahren zur Herstellung derselben Expired - Fee Related DE10324081B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE10324081A DE10324081B4 (de) 2003-05-27 2003-05-27 Speichervorrichtung zur Speicherung elektrischer Ladung und Verfahren zur Herstellung derselben
US10/853,734 US6995416B2 (en) 2003-05-27 2004-05-26 Memory device for storing electrical charge and method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10324081A DE10324081B4 (de) 2003-05-27 2003-05-27 Speichervorrichtung zur Speicherung elektrischer Ladung und Verfahren zur Herstellung derselben

Publications (2)

Publication Number Publication Date
DE10324081A1 true DE10324081A1 (de) 2004-12-23
DE10324081B4 DE10324081B4 (de) 2005-11-17

Family

ID=33482220

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10324081A Expired - Fee Related DE10324081B4 (de) 2003-05-27 2003-05-27 Speichervorrichtung zur Speicherung elektrischer Ladung und Verfahren zur Herstellung derselben

Country Status (2)

Country Link
US (1) US6995416B2 (de)
DE (1) DE10324081B4 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1796162A2 (de) 2005-12-06 2007-06-13 Canon Kabushiki Kaisha Schaltkreiselement mit einem Kondensator und Feldeffekttransistor mit Nanodrähten

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7538422B2 (en) * 2003-08-25 2009-05-26 Nanoconduction Inc. Integrated circuit micro-cooler having multi-layers of tubes of a CNT array
US7345296B2 (en) * 2004-09-16 2008-03-18 Atomate Corporation Nanotube transistor and rectifying devices
US7271058B2 (en) * 2005-01-20 2007-09-18 Infineon Technologies Ag Storage capacitor and method of manufacturing a storage capacitor
US7126207B2 (en) * 2005-03-24 2006-10-24 Intel Corporation Capacitor with carbon nanotubes
JP4744360B2 (ja) * 2006-05-22 2011-08-10 富士通株式会社 半導体装置
US8424177B2 (en) * 2006-10-04 2013-04-23 Stmicroelectronics (Crolles 2) Sas MIM capacitor with enhanced capacitance
US8168495B1 (en) 2006-12-29 2012-05-01 Etamota Corporation Carbon nanotube high frequency transistor technology
WO2009023304A2 (en) * 2007-05-02 2009-02-19 Atomate Corporation High density nanotube devices
WO2009088882A2 (en) * 2007-12-31 2009-07-16 Atomate Corporation Edge-contacted vertical carbon nanotube transistor
KR101095784B1 (ko) * 2009-07-03 2011-12-21 주식회사 하이닉스반도체 반도체 기억 장치 및 그의 제조 방법
US8766345B2 (en) * 2012-11-30 2014-07-01 International Business Machines Corporation Area-efficient capacitor using carbon nanotubes
US10580778B2 (en) * 2018-07-18 2020-03-03 Nanya Technology Corporation Dynamic random access memory structure and method for preparing the same
US10985164B1 (en) * 2019-09-27 2021-04-20 Nanya Technology Corporation Semiconductor device with nanowire contact and method for fabricating the same

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5561310A (en) * 1992-10-21 1996-10-01 Hyundai Electronics Industries Co., Ltd. Storage electrode of DRAM cell
WO1999025652A1 (en) * 1997-11-18 1999-05-27 Martin Moskovits Controlled synthesis and metal-filling of aligned carbon nanotubes
US6297063B1 (en) * 1999-10-25 2001-10-02 Agere Systems Guardian Corp. In-situ nano-interconnected circuit devices and method for making the same
DE10032370C1 (de) * 2000-07-04 2001-12-13 Infineon Technologies Ag Feldeffekttransistor
US6361861B2 (en) * 1999-06-14 2002-03-26 Battelle Memorial Institute Carbon nanotubes on a substrate
US6515325B1 (en) * 2002-03-06 2003-02-04 Micron Technology, Inc. Nanotube semiconductor devices and methods for making the same
US20030064583A1 (en) * 2001-09-12 2003-04-03 Kim Sarah E. Method and device for on-chip decoupling capacitor using nanostructures as bottom electrode

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002003482A1 (de) 2000-07-04 2002-01-10 Infineon Technologies Ag Feldeffekttransistor
DE10036897C1 (de) * 2000-07-28 2002-01-03 Infineon Technologies Ag Feldeffekttransistor, Schaltungsanordnung und Verfahren zum Herstellen eines Feldeffekttransistors
TW506083B (en) 2001-11-28 2002-10-11 Ind Tech Res Inst Method of using nano-tube to increase semiconductor device capacitance

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5561310A (en) * 1992-10-21 1996-10-01 Hyundai Electronics Industries Co., Ltd. Storage electrode of DRAM cell
WO1999025652A1 (en) * 1997-11-18 1999-05-27 Martin Moskovits Controlled synthesis and metal-filling of aligned carbon nanotubes
US6361861B2 (en) * 1999-06-14 2002-03-26 Battelle Memorial Institute Carbon nanotubes on a substrate
US6297063B1 (en) * 1999-10-25 2001-10-02 Agere Systems Guardian Corp. In-situ nano-interconnected circuit devices and method for making the same
DE10032370C1 (de) * 2000-07-04 2001-12-13 Infineon Technologies Ag Feldeffekttransistor
US20030064583A1 (en) * 2001-09-12 2003-04-03 Kim Sarah E. Method and device for on-chip decoupling capacitor using nanostructures as bottom electrode
US6515325B1 (en) * 2002-03-06 2003-02-04 Micron Technology, Inc. Nanotube semiconductor devices and methods for making the same

Non-Patent Citations (7)

* Cited by examiner, † Cited by third party
Title
Abstrakt TW 506083 B der Datenbank EPODOC *
Abstrakt TW506083 B der Datenbank EPODOC
DAI H.: "Carbon nanotubes: opportunities and challenges". Surface Science, Bd. 500, Nr. 1-3, 10. März 2002, 218-241 *
EI KAREH B. et al.: "The Evolution of DRAM Cell Technology", Solid State Technology 1997, Bd. 40, No. 5, 89-101 *
McEUEN et al.: "Single-walled carbon nanotube electronics". IEEE Transactions on Nanotechnology, Bd. 1, Nr. 1, M#rz 2002, 78-85
McEUEN et al.: "Single-walled carbon nanotube electronics". IEEE Transactions on Nanotechnology,Bd. 1, Nr. 1, M#rz 2002, 78-85 *
REISINGER, H.; STENGL, R.: "Fundamental scaling laws of DRAM dielectrics" Proceedings of the 2000 Third IEEE International Caracas Conference on Devices. Circuits and Systems. 15-17 März 2000, D26/1-D26/4 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1796162A2 (de) 2005-12-06 2007-06-13 Canon Kabushiki Kaisha Schaltkreiselement mit einem Kondensator und Feldeffekttransistor mit Nanodrähten
EP1796162A3 (de) * 2005-12-06 2010-06-02 Canon Kabushiki Kaisha Schaltkreiselement mit einem Kondensator und Feldeffekttransistor mit Nanodrähten

Also Published As

Publication number Publication date
US6995416B2 (en) 2006-02-07
US20040262637A1 (en) 2004-12-30
DE10324081B4 (de) 2005-11-17

Similar Documents

Publication Publication Date Title
DE10306281B4 (de) Anordnung und Verfahren zur Herstellung von vertikalen Transistorzellen und transistorgesteuerten Speicherzellen
DE10344814B3 (de) Speichervorrichtung zur Speicherung elektrischer Ladung und Verfahren zu deren Herstellung
DE19521489B4 (de) Kondensatorplatte und Kondensator, je in einer Halbleitervorrichtung gebildet, die Verwendung eines solchen Kondensators als Speicherkondensator einer Halbleitervorrichtung, Verfahren zur Herstellung eines Kondensators und Verwendung eines solchen Verfahrens zur Herstellung von DRAM-Vorrichtungen
DE102004006520B4 (de) Verfahren zur Herstellung einer DRAM-Speicherzellenanordnung mit Trenchkondensatoren und Stegfeldeffekttransistoren (FinFET) sowie DRAM-Speicherzellenanordnung
DE19843979C1 (de) Speicherzellenanordnung mit ferroelektrischem oder dynamischen Speicherzellen und entsprechendes Herstellungsverfahren
EP1568087A1 (de) Nichtflüchtige speicherzelle, speicherzellen-anordnung und v erfahren zum herstellen einer nichtflüchtigen speicherzelle
DE10028424A1 (de) DRAM-Speicherzelle für DRAM-Speichervorrichtung und deren Herstellungsverfahren
DE4323363A1 (de) Verfahren zur Herstellung eines Kondensators für ein Halbleiterspeicherbauelement
DE10345394B4 (de) Verfahren zum Herstellen von Speicherzellen
DE3414057A1 (de) Halbleiter-speichervorrichtung und verfahren zu deren herstellung
DE10324081B4 (de) Speichervorrichtung zur Speicherung elektrischer Ladung und Verfahren zur Herstellung derselben
DE3844120A1 (de) Halbleitereinrichtung mit grabenfoermiger struktur
DE3787687T2 (de) Halbleiterspeicher.
WO2001017019A2 (de) Speicher mit grabenkondensator und auswahltransistor und verfahren zu seiner herstellung
DE19718721A1 (de) DRAM-Zellenanordnung und Verfahren zu deren Herstellung
DE4139489C2 (de) Dynamische Halbleiterspeichervorrichtung sowie Verfahren zur Herstellung derselben
WO2004040644A2 (de) Speicherzelle, speicherzellen-anordnung, strukturier-anordnung und verfahren zum herstellen einer speicherzelle
DE19805712A1 (de) Speicherzellenanordnung und entsprechendes Herstellungsverfahren
DE4210855A1 (de) Speicherelement fuer einen dram und herstellungsverfahren fuer einen dram
EP0779656A2 (de) Verfahren zur Herstellung von Kondensatoren in einer Halbleiteranordnung
EP0883185A1 (de) Selbstverstärkende DRAM-Zellenanordnung und Verfahren zu deren Herstellung
DE69019414T2 (de) Halbleiterspeicher mit hoher Zelldichte.
DE102020129019A1 (de) 3-d-dram-zelle hoher dichte mit skalierten kondensatoren
EP1364408B1 (de) Verfahrenher zur herstellung einer elektrodenanordnung zur ladungsspeicherung
WO2003028104A2 (de) Halbleiterspeicher mit einen vertikalen auswahltransistor umfassenden speicherzellen sowie verfahren zu seiner herstellung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: QIMONDA AG, 81739 MUENCHEN, DE

R081 Change of applicant/patentee

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

Owner name: INFINEON TECHNOLOGIES AG, DE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

R081 Change of applicant/patentee

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee