WO2001017019A2 - Speicher mit grabenkondensator und auswahltransistor und verfahren zu seiner herstellung - Google Patents

Speicher mit grabenkondensator und auswahltransistor und verfahren zu seiner herstellung Download PDF

Info

Publication number
WO2001017019A2
WO2001017019A2 PCT/DE2000/002866 DE0002866W WO0117019A2 WO 2001017019 A2 WO2001017019 A2 WO 2001017019A2 DE 0002866 W DE0002866 W DE 0002866W WO 0117019 A2 WO0117019 A2 WO 0117019A2
Authority
WO
WIPO (PCT)
Prior art keywords
trench
insulation
word line
conductive
epitaxial layer
Prior art date
Application number
PCT/DE2000/002866
Other languages
English (en)
French (fr)
Other versions
WO2001017019A3 (de
Inventor
Dietmar Temmler
Herbert Benzinger
Wolfram Karcher
Catharina Pusch
Martin Schrems
Jürgen Faul
Original Assignee
Infineon Technologies Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Ag filed Critical Infineon Technologies Ag
Priority to JP2001520467A priority Critical patent/JP3878019B2/ja
Publication of WO2001017019A2 publication Critical patent/WO2001017019A2/de
Publication of WO2001017019A3 publication Critical patent/WO2001017019A3/de
Priority to US10/085,940 priority patent/US6664167B2/en

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • H10B12/30DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/37DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor being at least partially in a trench in the substrate
    • H10B12/373DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor being at least partially in a trench in the substrate the capacitor extending under or around the transistor
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • H10B12/01Manufacture or treatment
    • H10B12/02Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03Making the capacitor or connections thereto
    • H10B12/038Making the capacitor or connections thereto the capacitor being in a trench in the substrate

Definitions

  • the present invention relates to a trench capacitor with a selection transistor and a corresponding manufacturing method.
  • Integrated circuits (ICs) or chips contain capacitors for the purpose of charge storage, such as a dynamic random access memory (DRAM).
  • DRAM dynamic random access memory
  • the state of charge in the capacitor represents a data bit.
  • a DRAM memory cell usually contains a transistor connected to a capacitor.
  • the transistor consists, among other things, of two diffusion regions which are separated from one another by a channel which is controlled by a gate. Depending on the direction of the current flow, one diffusion region is referred to as a drain and the other as a source.
  • the source region is connected to a bit line
  • the drain region is connected to the trench capacitor and the gate is connected to a word line.
  • the substrate surface available per memory cell continues to decrease.
  • the associated reduction in the trench diameter leads to a reduction in the trench capacitor capacity. If the trench capacitor capacity is dimensioned so small that the storable charge is not sufficient for correct reading out with the downstream sense amplifiers, this results in reading errors.
  • a DRAM memory cell is known from JP 10-321813 A, in which the selection transistor is located in a subsequently grown, epitaxial silicon layer directly above the trench capacitor.
  • a so-called “surface strap” diffusion layer 35 is provided in order to electrically connect the inner capacitor electrode 25 to the source / drain regions 34.
  • the idea on which the present invention is based consists in the use of a self-aligned connection which electrically connects the trench capacitor to the transistor. Structures already present on a substrate are used to form the self-aligned connection.
  • the contact trench is formed in a self-aligned manner between the first and the second word line. This means that the first and second word lines with their first and second insulation sleeves are used as etching masks to form the contact trench.
  • Another advantageous method carries out an in situ doping of the epitaxial layer.
  • the channel doping of the transistor and the well doping can be set as soon as the epitaxial layer is grown.
  • the formation of very steep-sided doping profiles is made possible, which lead to small leakage currents and make the components scalable.
  • FIG. 2 shows the top view of the exemplary embodiment of a DRAM memory cell array according to FIG. 1;
  • FIG. 7 shows an earlier process stage of the exemplary embodiment according to FIGS. 6 and ⁇
  • the lower region 125 of the trench 115 is clad with a dielectric layer 140, which forms the storage dielectric of the trench capacitor 110.
  • FIG. 4 shows a further top view of the memory cell shown in FIG. 1. In contrast to FIG. 3, the position of the trench 115 is shown.
  • FIG. 5 shows a further top view of the memory cell shown in FIG. 1.
  • the size of the memory cell 100 is identified by a frame. It is an 8 F 2 cell, where F is the smallest achievable lithography measure.
  • a large part of the substrate surface 106 is used by the trench 115 within the frame which characterizes the memory cell 100.
  • the position of the epitaxial shooting joint 275 is shown, which is formed on the insulating cover layer 135.
  • the contact trench 205 which removes a part of the drain region 165 and the epitaxial layer 245 in this region, is etched by means of anisotropic etching.
  • the selective etching stops on the insulating cover layer 135, which consists of silicon oxide.
  • the epitaxial closing joint 275 is removed by the etching of the contact trench 205.
  • the insulation collar 235 is then etched back to the height of the drain region 165. After a cleaning step, the conductive cap 230 is deposited. In this exemplary embodiment, the conductive cap 230 is formed from doped polysilicon. The conductive trench filling 130 is thus electrically connected to the drain region 165 via the conductive material 225 and the conductive cap 230. Furthermore, the insulation collar 235 is formed such that neither the conductive trench filling 130, the conductive material 225 nor the conductive cap 230 have electrical contact with the epitaxial layer 245. This arrangement prevents leakage currents that could discharge the trench capacitor 110.

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

Die vorliegende Erfindung umfasst einen Speicher mit einer Speicherzelle (100), die in einem Substrat (105) gebildet ist und aus einem Grabenkondensator (110) und einem Transistor (160) besteht. Der Grabenkondensator (110) ist mit einem selbstjustierten Anschluss (220) an den Transistor (160) angeschlossen. Der Transistor (160) überdeckt zumindest teilweise den Grabenkondensator (110). Der Grabenkondensator (110) ist mit einer leitenden Grabenfüllung (130) gefüllt und auf der leitenden Grabenfüllung (130) befindet sich eine isolierende Deckschicht (135). Oberhalb der isolierenden Deckschicht (135) befindet sich eine Epitaxieschicht (245). Der Transistor (160) ist in der Epitaxieschicht (245) gebildet. Der selbstjustierte Anschluss (220) ist in einem Kontaktgraben (205) gebildet und besteht aus einem Isolationskragen (235), in dem ein leitendes Material (225) eingebracht ist. Auf dem leitenden Material ist eine leitende Kappe (230) gebildet.

Description

Beschreibung
Speicher mit Grabenkondensator und Auswahltransistor und Verfahren zu seiner Herstellung
Die vorliegende Erfindung betrifft einen Grabenkondensator mit einem Auswahltransistor und ein entsprechendes Herstellungsverfahren .
Die vorliegende Erfindung wird m Bezug auf einen m einer DRAM-Speicherzelle verwendeten Grabenkondensator erläutert. Zu Diskussionszwecken wird die Erfindung hinsichtlich der Bildung einer einzelnen Speicherzelle beschrieben.
Integrierte Schaltungen (ICs) oder Chips enthalten Kondensatoren zum Zwecke der Ladungsspeicherung, wie zum Beispiel ein dynamischer Schreib-Lesespeicher mit wahlfreiem Zugriff (DRAM) . Der Ladungszustand in dem Kondensator repräsentiert dabei ein Datenbit.
Ein DRAM-Chip enthalt eine Matrix von Speicherzellen, welche m Form von Zeilen und Spalten angeordnet sind und von Wort- leitungen und Bitleitungen angesteuert werden. Das Auslesen von Daten aus den Speicherzellen, oder das Schreiben von Da- ten m die Speicherzellen, wird durch die Aktivierung geeigneter ortleitungen und Bitleitungen bewerkstelligt.
Eine DRAM-Speicherzelle enthalt üblicherweise einen mit einem Kondensator verbundenen Transistor. Der Transistor besteht unter anderem aus zwei Diffusionsgebieten, welche durch einen Kanal voneinander getrennt sind, der von einem Gate gesteuert wird. Abhangig von der Richtung des Stromflusses wird ein Diffusionsgebiet als Drain und der andere als Source bezeichnet. Das Source-Gebiet ist mit einer Bitleitung, das Drain- Gebiet ist mit dem Grabenkondensator und das Gate ist mit einer Wortleitung verbunden. Durch Anlegen geeigneter Spannungen an das Gate wird der Transistor so gesteuert, daß ein Stromfluß zwischen dem Dram-Gebiet und dem Source-Gebiet durch den Kanal ein- und ausgeschaltet wird.
Die m dem Kondensator gespeicherte Ladung baut sich mit der Zeit aufgrund von Leckstromen ab. Bevor sich die Ladung auf einen Pegel unterhalb eines Schwellwertes abgeoaut hat, muß der Speicherkondensator aufgefrischt werden. Aus diesem Grund werden diese Speicher als dynamisches RAM (DRAM) bezeichnet.
Das zentrale Problem bei den bekannten DRAM-Varianten auf Basis eines Grabenkondensators ist die Erzeugung einer ausreichend großen Kapazität des Grabenkondensators. Diese Problematik verschärft sich m Zukunft durch die fortschreitende Miniaturisierung von Halbleiterbauelementen. Die Erhöhung der Integrationsdichte bedeutet, daß die pro Speicherzelle zur
Verfugung stehende Flache und damit die Kapazität des Grabenkondensators immer weiter abnimmt.
Leseverstarker erfordern einen ausreichenden Signalpegel für ein zuverlässiges Auslesen der in der Speicherzelle befindlichen Information. Das Verhältnis der Speicherkapazität zu der Bitleitungskapazitat ist entscheidend bei der Bestimmung des Signalpegels. Falls die Speicherkapazität zu gering ist, kann dieses Verhältnis zu klein zur Erzeugung eines hinreichenden Signals sein.
Ebenfalls erfordert eine geringere Speicherkapazität eine höhere Auffrischfrequenz, denn die m dem Grabenkondensator gespeicherte Ladungsmenge ist durch seine Kapazität begrenzt und nimmt zusatzlich durch Leckstrome ab. irα eine Mmdest- ladungsmenge in dem Speicherkondensator unterschritten, so ist es nicht mehr möglich, die m ihm gespeicherte Information mit den angeschlossenen Leseverstarkern auszulesen, die Information geht verloren und -es kommt zu Lesefehlern.
Zur Vermeidung von Lesefehlern bietet sich die Reduktion der Leckstrome an. Zum einen können Leckstrome durch Transisto- ren, zum anderen Leckstrome durch Dielektrika, wie zum Beispiel das Kondensatordielektrikum, reduziert werden. Durch diese Maßnahmen kann eine unerwünscht verringerte Haltezeit (Retension ti e) verl ngert werden.
Üblicherweise werden in DRAMs Stapelkondensatoren oder Grabenkondensatoren verwendet. Beispiele für DRAM-Speicherzellen mit Grabenkondensator sind in den Patenten US-5,658,816 , US- 4,649,625 , US-5,512,767 , US-5,641,694 , US-5,691,549 , US- 5,065,273 , US-5,736,760 , US-5,744,386 und TJS-5, 869, 868 gegeben. Ein Grabenkondensator hat eine dreidimensionale Struktur, welche zum Beispiel in einem Siliziumsubstrat ausgebildet ist. Eine Erhöhung der Kondensatorelektrodenflache und damit der Kapazität des Grabenkondensators kann zum Beispiel durch tieferes Atzen in das Substrat und damit durch tiefere Graben erreicht werden. Dabei bewirkt die Steigerung in der Kapazität des Grabenkondensators keine Vergrößerung der von der Speicherzelle beanspruchten Substratoberflache. Dieses Verfahren ist aber auch beschrankt, da die erzielbare Atztie- fe des Grabenkondensators von dem Grabendurchmesser abhangt, und bei der Herstellung nur bestimmte, endliche Aspektver- haltnisse zwischen Grabentiefe und Grabendurch esser erzielbar sind.
Bei fortschreitender Erhöhung der Integrationsdichte nimmt die, pro Speicherzelle zur Verfugung stehende Substratoberflache, immer weiter ab. Die damit verbundene Reduktion des Grabendurchmessers fuhrt zu einer Verringerung der Grabenkon- densatorkapazitat . Ist die Grabenkondensatorkapazitat so ge- ring bemessen, daß die speicherbare Ladung nicht zum einwandfreien Auslesen mit den nachgeschalteten Leseverstarkern ausreicht, so hat dies Lesefehler zur Folge.
Dieses Problem wird zum Beispiel m der Veröffentlichung N.C.C. Lou, IEDM 1988, Seite 588ff. gelost, indem der Transistor, der sich üblicherweise neben dem Grabenkondensator befindet, an eine Position verlagert wird, die sich oberhalb des Grabenkondensators befindet. Dadurch kann der Graben einen Teil der Substratoberfläche einnehmen, die herkömmlicherweise für den Transistor reserviert ist. Durch diese Anordnung teilen sich der Grabenkondensator und der Transistor ei- nen Teil der Substratoberflache . Ermöglicht wird diese Anordnung durch eine Epitaxieschicht, die oberhalb des Grabenkondensators gewachsen wird.
Problematisch ist allerdings der elektrische Anschluß des Grabenkondensators an den Transistor. Dazu wird in N.C.C.
Lou, TEDM 1988, Seite 588ff , ein Verfahren beschrieben, bei dem die lithographische Justage der einzelnen lithographischen Ebenen zueinander einen Mindestabstand zwischen Grabenkondensator und Transistor erfordert. Dadurch benötigen die Speicherzellen in einem Speicherzellenfeld eine relativ große Fläche und sind für die Integration in einem hochintegrierten Zellenfeld ungeeignet.
Des weiteren ist aus der JP 10-321813 A ebenfalls eine DRAM- Speicherzelle bekannt, bei der sich der Auswahltransistor in einer nachträglich gewachsenen, epitaktischen Siliziumschicht direkt oberhalb des Grabenkondensators befindet. Eine sog. „surface strap" Diffusionsschicht 35 ist vorgesehen, um die innere Kondensatorelektrode 25 mit den Source/Drain-Gebieten 34 elektrisch zu verbinden.
Ferner ist aus der US-Patentschrift US 5 843 820 eine DRAM- Speicherzelle bekannt, bei der sich der Auswahltransistor in einer nachträglich gewachsenen, egitaktischen Siliziumschicht oberhalb eines horizontalen Grabenkondensators befindet.
Überdies ist aus der US-Patentschrift US 5 410 503 eine Speicherzelle mit einem Auswahltransistor und einem Grabenkondensator bekannt. Dabei ist der Auswahltransistor in einer nach- träglich gewachsenen, epitaktischen Siliziumschicht angeordnet und grenzt horizontal an den Grabenkondensator an, so daß die Source-Elektrode mit der äußeren Kondensatorelektrode elektrisch leitend verbunden ist.
Die Aufgabe der vorliegenden Erfindung besteht darin, den Grabenkondensator in einer Weise elektrisch an den Transistor anzuschließen, die für ein hochintegriertes Zellenfeld geeignet ist.
Erfindungsgemäß wird diese Aufgabe durch den in Anspruch 1 angegebenen Speicher gelöst. Weiterhin wird die gestellte
Aufgabe durch das in Anspruch 8 angegebene Verfahren gelöst.
Bevorzugte Weiterbildungen sind Gegenstand der jeweiligen Unteransprüche .
Die der vorliegenden Erfindung zugrundeliegende Idee besteht in der Verwendung eines selbstjustierten Anschlusses, der den Grabenkondensator elektrisch an den Transistor anschließt. Zur Bildung des selbstjustierten Anschlusses werden dabei be- reits auf einem Substrat vorhandene Strukturen verwendet.
Vorteilhafterweise werden dabei Wortleitungen mit ihren Isolationshüllen als Ätzmaske zur Bildung eines Kontaktgrabens verwendet. In dem Kontaktgraben kann anschließend der selbst- justierte Anschluss gebildet werden.
In einer weiteren vorteilhaf en Ausführung der Erfindung wird eine Grabenisolierung (STI) als Ätzmaske zur Bildung eines Kontaktgrabens verwendet, in dem anschließend der selbstju- stierte Anschluß gebildet wird.
In einer weiteren vorteilhaften Ausführung der Erfindung befindet sich in dem unteren Bereich des Kontaktgrabens ein Isolationskragen . In einer weiteren vorteilhaf en Ausführung der Erfindung befindet sich in dem Kontaktgraben ein leitendes Material, welches zu der elektrischen Verbindung zwischen Grabenkondensator und Transistor beiträgt.
In einer weiteren vorteilhaften Ausführung der Erfindung befindet sich in dem Kontaktgraben auf dem leitenden Material eine leitende Kappe, die ebenfalls zu der elektrischen Verbindung zwischen Grabenkondensator und Transistor beiträgt.
Vorteilhaf erweise erstreckt sich der Isolationskragen von einer isolierenden Deckschicht bis zu einem Drain-Gebiet des Transistors. Dadurch wird das leitende Material und die leitende Kappe so isoliert, daß Leckströme, die den Grabenkon- densator entladen könnten, reduziert werden.
In einer weiteren vorteilhaften Ausprägung der Erfindung reicht die Grabenisolierung mindestens bis auf Tiefe der isolierenden Deckschicht.
Das erfindungsgemäße Verfahren zur Ausbildung eines Speichers mit Speicherzellen, welche jeweils einen Transistor mit einem Drain-Gebiet, einem Source-Gebiet , einem Kanal und einer zwischen Source-Gebiet und Drain-Gebiet angeordneten ersten Wortleitung sowie einen Grabenkondensator mit innerer Elektrode, äußerer Elektrode und dielektrischer Schicht aufweisen, umfaßt die Schritte Bereitstellen eines Substrats mit einem Graben, Füllen des Grabens mit einer leitenden Grabenfüllung zur Bildung der inneren Elektrode des Grabenkondensa- tors , Bilden einer isolierenden Deckschicht auf der leitenden Grabenfüllung, Aufwachsen einer Epitaxieschicht, auf einer Oberfläche des Substrats, so daß die Epitaxieschicht die isolierende Deckschicht zumindest teilweise überdeckt, Bilden einer Grabenisolierung zumindest in der Epitaxieschicht zur Isolierung benachbarter Speicherzellen, Bilden einer ersten Wortleitung oberhalb der Epitaxieschicht und einer zweiten Wortleitung oberhalb der Grabenisolierung, wobei die erste Wortleitung mit einer ersten Isolationshülle umgeben wird und die zweite Wortleitung mit einer zweiten Isolationshülle umgeben wird, Definieren des Source-Gebiets und des Drain- Gebiets in der Epitaxieschicht, Ätzen eines Kontaktgrabens durch die Epitaxieschicht und die isolierende Deckschicht bis zur leitenden Grabenfüllung, wobei die erste Wortleitung mit ihrer ersten Isolationshülle und die zweite Wortleitung mit ihrer zweiten Isolationshülle als Ätzmaske für die Ätzung des Kontaktgrabens verwendet werden, und Bereitstellen eines selbstjustierten Anschlusses in dem Kontaktgraben, der die leitende Grabenfüllung mit dem Drain-Gebiet elektrisch ver- bindet.
Gemäß der vorliegenden Erfindung wird der Kontaktgraben selbstjustiert zwischen der ersten und der zweiten Wortleitung gebildet. Das bedeutet, das die erste und zweite Wort- leitung mit ihrer ersten bzw. zweiten Isolationshülle als Ätzmaske zur Bildung des Kontaktgrabens verwendet wird.
In einer weiteren Ausprägung wird die Grabenisolierung als Ätzmaske zur Bildung des Kontaktgrabens gebildet.
Vorteilhafterweise wird in dem Kontaktgraben ein Isolationskragen gebildet. Weiterhin wird in dem Kontaktgraben zumindest ein leitendes Material eingebracht, welches zum elektrischen Anschluß zwischen Grabenkondensator und Transistor bei- trägt.
In einer weiteren vorteilhaften Ausprägung des Herstellungsverfahrens wrid oberhalb des leitenden Materials und oberhalb des Isolationskragens eine leitende Kappe gebildet, die eben- falls zu dem elektrischen Anschluß beiträgt. Vorteilhafterweise wird der Isolationskragen so gebildet, daß das leitende Material und die leitende Kappe nur über das Drain-Gebiet mit der Epitaxieschicht elektrisch verbunden
S sind. Dadurch werden Leckströme verringert, die den Grabenkondensator entladen können.
Ein weiteres vorteilhaftes Verfahren führt eine in situ Do- tierung der Epitaxieschicht durch. Dadurch kann die Kanaldotierung des Transistors und die Wannendotierung bereits beim Aufwachsen der Epitaxieschicht eingestellt werden. Weiterhin wird die Bildung sehr steilflankiger Dotierprofile ermöglicht, die zu kleinen Leckströmen führen und die Bauelemente skalierbar gestalten.
In einer weiteren vorteilhaften Ausprägung des erfindungsgemäßen Verfahrens wird eine epitaxiale Schließfuge in der Epitaxieschicht gebildet, die zumindest teilweise durch die Gra- benisolierung und/oder durch den Kontaktgraben entfernt wird. Außerdem ist es vorteilhaft das Layout des Grabens so auf eine Kristallorientierung des Substrats auszurichten, daß die epitaxiale Schließfuge möglichst klein wird.
In einer weiteren vorteilhaften Verfahrensvariante wird die 'isolierende Deckschicht vor dem Entfernen einer Hartmaske, mit deren Hilfe der Graben strukturiert wurde, gebildet. Dadurch ist es möglich, die isolierende Deckschicht selektiv in dem Graben auf der leitenden Grabenfüllung zu bilden.
Weiterhin ist es vorteilhaft, die Epitaxieschicht mit einem Temperaturschritt zu behandeln, der die Defekte in der Epitaxieschicht verringert und die epitaxialen Schließfuge ausheilt. Dabei wird die Kristallstruktur der epitaxialen Schließfuge möglichst vollständig rekonstruiert.
Weiterhin ist es vorteilhaft, die Epitaxieschicht mit einem Planarisierungsschritt zu behandeln, der die Oberfläche der Epitaxieschicht glättet und teilweise zurückätzt.
In einer vorteilhaften Ausprägung werden die Wortleitungen und ihre, Isolationshüllen als seitliche Randstege (spacer) an Ao den Flanken der Grabenisolierung gebildet. Dies hat den Vorteil, daß die Wortleitungen e ne Breite aufweisen können, die unterhalb des kleinsten Lithographiemasses F liegt.
Ausfuhrungsbeispiele der vorliegenden Erfindung sind in den Zeichnungen dargestellt und nachfolgend naher erläutert. Es zeigen:
Figur 1 ein Ausfuhrungsbeispiel einer DRAM-Speicherzelle gemäß der vorliegenden Erfindung, entsprechend einer ersten Ausfuhrungsform des erfindungsgema- ßen Verfahrens;
Figur 2 die Draufsicht auf das Ausfuhrungsbeispiel eines DRAM-Speicherzellenarrays gemäß Figur 1;
Figur 3 eine weitere Draufsicht auf das Ausfuhrungsbeispiel eines DRAM-Speicherzellenarrays gemäß Figur 1 ;
Figur 4 eine weitere Draufsicht auf das Ausfuhrungsbeispiel eines DRAM-Speicherzellenarrays gemäß Figur 1;
Figur 5 eine weitere Draufsicht auf das Ausfuhrungsbeispiel eines DRAM-Speicherzellenarrays gemäß Figur 1;
Figur 6 ein zweites Ausfuhrungsbeispiel einer DRAM- Speicherzelle gemäß der vorliegenden Erfindung, entsprechend einer zweiten Ausfuhrungsform des erfindungsge aßen Verfahrens;
Figur 7 ein früheres Prozeßstadium des Ausfuhrungsbei- spiels nach Figur 6 und λλ
Figur 8 die Draufsicht auf das Ausführungsbeispiel einer DRAM-Speicherzellenarrays gemäß Figur 6.
In den Figuren bezeichnen gleiche Bezugszeichen gleiche oder funktionsgleiche Elemente.
Mit Bezug auf Figur 1 ist eine erste Ausfuhrungsform der vorliegenden Erfindung gezeigt. Eine Speicherzelle 100 besteht aus einem Grabenkondensator 110 und einem Transistor 160. Der Grabenkondensator 110 wird in einem Substrat 105 gebildet, das eine Oberfläche 106 aufweist. In dem Substrat 105, das beispielsweise aus p-dotiertem Silizium besteht, ist eine vergrabene Wanne 155 eingebracht, die zum Beispiel aus n-dotiertem Silizium besteht. Zur Dotierung von Silizium sind Bor, Arsen oder Phosphor als Dotierstoff geeignet. Der Grabenkondensator 110 weist einen Graben 115 mit einem oberen Bereich 120 und einem unteren Bereich 125 auf. In dem oberen Bereich 120 des Grabens 115 befindet sich ein großer Isolationskragen 150. Der untere Bereich 125 des Grabens durchdringt die vergrabene Wanne 155 zumindest teilweise. Um den unteren Bereich 125 des Grabens 115 ist eine vergrabene Platte 145 angeordnet, welche die äußere Kondensatorelektrode des Grabenkondensators 110 bildet. Die vergrabenen Platten der benachbarten Speicherzellen werden durch die vergrabene Wanne 155 elektrisch miteinander verbunden. Die vergrabene Platte 145 besteht beispielsweise aus n-dotiertem Silizium.
Der untere Bereich 125 des Grabens 115 ist mit einer dielektrischen Schicht 140 verkleidet, welche das Speicherdielek- triku des Grabenkondensators 110 bildet. Die dielektrische
Schicht 140 kann aus Schichten beziehungsweise Schichtstapeln hergestellt werden, die aus Siliziumoxid, Siliziumnitrid oder Silizium-Oxynitrid bestehen. Es können auch Speicherdielektrika verwendet werden, die eine hohe Dielektrizitätskonstan- te aufweisen, wie zum Beispiel Tantaloxid, Titanoxid, BST
(Bariu -Strontium-Titanat) , sowie jedes andere geeignete Dielektrikum. co ) ) KJ l-1 -1 cπ o Cn o Cπ o cπ
Figure imgf000014_0001
umoxid. D e Position der Grabemsolierung wird anhand von Figur 2 naher erläutert. Oberhalb der Grabemsolierung 250 verlauft einer zweite Wortleitung 190, die von einer zweiten Isolationshulle verkleidet ist. Neben der ersten Wortleitung 180 verlauft eine dritte Wortleitung 200. Oberhalb der Wortleitung und des Source-Gebiets 170 ist eine Stoppschicht 240 angeordnet, die zwischen der ersten und der zweiten Wortleitung entfernt ist. Die Stoppschicht schützt den Bereich zwischen der ersten Wortleitung 180 und der dritten Wortleitung 200.
Ein Aktives Gebiet 270 wird rundherum von der Grabemsolierung 250 umgeben und befindet sich m der Epitaxieschicht 245.
In Figur 2 ist die Draufsicht auf das in Figur 1 gezeigte Ausfuhrungsbeispiel der erfmdungsgemaßen Speicherzelle gezeigt. Das Aktive Gebiet 270 wird rundherum von der Grabemsolierung 250 umgeben. An einem Ende des aktiven Gebiets 270 befindet sich der Graben 115.
In Figur 3 ist eine weitere Draufsicht auf die in Figur 1 dargestellte Speicherzelle dargestellt. Der Übersichtlichkeit wegen ist der Graben 115 nicht mit eingezeichnet, befindet sich aber an der m Figur 2 gezeigten Position. In Fig. 3 verlauft die erste Wortleitung 180 mit ihrer ersten Isolationshulle 185 ber das aktive Gebiet 270. Die zweite Wortleitung 190 mit ihrer zweiten Isolationshulle verlauft über der Grabemsolierung 250. Der selbstjustierte Anschluß 220 wird von der ersten Wortleitung 180 mit erster Isolationshulle
185, von der zweiten Wortleitung 190 mit zweiter Isolationshulle 195 und von dem Grabemsolierung 250 begrenzt. Zusätzlich ist das Source-Gebiet 170 zwischen der Grabemsolierung 250, der ersten Wortleitung 180 und der dritten Wortleitung 200 angeordnet. Figur 4 stellt eine weitere Draufsicht der in Figur 1 dargestellten Speicherzelle dar. Im Unterschied zu Figur 3 ist die Position des Grabens 115 eingezeichnet.
In Figur 5 ist eine weitere Draufsicht auf die in Figur 1 dargestellte Speicherzelle gezeigt. Die Größe der Speicherzelle 100 ist durch einen Rahmen gekennzeichnet. Es handelt sich um eine 8 F2 Zelle, wobei F das kleinste erzielbare Lithographiemaß ist. Innerhalb des Rahmens, der die Speicher- zelle 100 kennzeichnet, wird ein großer Teil der Substratoberfläche 106 von dem Graben 115 verwendet. Im Vergleich zu Figur 4 ist die Position der epitaxialen Schießfuge 275 gezeigt, die auf der isolierenden Deckschicht 135 gebildet wird.
Der Transistor 160, der von der ersten Wortleitung 180 gesteuert wird, und ein benachbarter Transistor, der von der dritten Wortleitung 200 gesteuert wird, verwenden beide das gemeinsame Source-Gebiet 170, welches zwischen diesen beiden Wortleitungen angeordnet ist.
In dem oberen Bereich von Figur 5 ist die Grabenisolierung 250 der Übersichtlichkeit wegen, ohne Wortleitungen gezeigt, welche auf der Grabemsolierung 250 verlaufen.
Mit Bezug auf Figur 1 bis 5 wird das Herstellungsverfahren der erfindungsgemäßen Speicherzelle erläutert. Es wird das Substrat 105 bereitgestellt, in und auf dem die DRAM- Speicherzelle herzustellen ist. Bei der vorliegenden Variante ist das Substrat 105 leicht mit p-Typ-Dotierstoffen dotiert, wie zum Beispiel Bor. In das Substrat 105 wird in geeigneter Tiefe eine n-dotierte, vergrabene Wanne 155 gebildet. Zur Dotierung der vergrabenen Wanne 155 kann zum Beispiel Phosphor oder Arsen als Dotierstoff verwendet werden. Die vergrabene Wanne 155 kann zum Beispiel durch Implantation erzeugt werden und bildet eine leitende Verbindung zwischen den vergrabenen Platten der benachbarten Kondensatoren. Alternativ kann die AS vergrabene Wanne 155 durch epitaktisch aufgewachsene, dotierte Siliziumschichten oder durch eine Kombination von Kristallwachstum (Epitaxie) und Implantation gebildet werden. Diese Technik ist in dem US-Patent 5,250,829 von Bronner et al. beschrieben.
Mit einer geeigneten Hartmaskenschicht als Atzmaske für einen reaktiven Ionenatzschritt (RIE) wird der Graben 115 gebildet. Anschließend wird in dem oberen Bereich 120 des Grabens 115 der große Isolationskragen 150 gebildet, der zum Beispiel aus Siliziumoxid besteht. Anschließend wird die vergrabene Platte 145 mit n-Typ-Dotierstoffen, wie zum Beispiel Arsen oder Phosphor als äußere Kondensatorelektrode gebildet. Der große Isolationskragen 150 dient dabei als Dotiermaske, welche die Dotierung auf den unteren Bereich 125 des Grabens 108 beschrankt. Zur Bildung der vergrabenen Platte 145 kann eine Gasphasendotierung, eine Plasmadotierung oder eine Plas aim- mersions-Ionemmplantation (PIII) verwendet werden. Diese Techniken sind beispielsweise m Ranso et al., J. Electro- chemical. Soc, Band 141, Nr. 5 (1994), S.1378ff.; US-Patent 5,344,381 und US-Patent 4,937,205 beschrieben. Eine Ionenimplantation unter Verwendung des großen Isolationskragens 150 als Dotiermaske ist ebenfalls möglich. Alternativ kann die vergrabene Platte 145 unter Verwendung eines dotierten Sili- katglases als Dotierstoffquelle, wie zum Beispiel ASG (Arsen Silikat Glas), gebildet werden. Diese Variante ist beispielsweise m Becker et al . , J. Electrochemical . Soc, Band 136 (1989), Seite 3033ff. beschrieben. Wird dotiertes Silikatglas zur Dotierung verwendet, so wird es nach der Bildung der ver- grabenen Platte 145 entfernt.
Anschließend wird eine dielektrische Schicht 140 gebildet, die den unteren Bereich 125 des Grabens 115 auskleidet. Die dielektrische Schicht 140 dient als Speicherdielektπkum zum Separieren der Kondensatorelektroden. Die dielektrische
Schicht 140 besteht beispielsweise aus einem Siliziumoxid, einen Siliziummtrid, einem Silizium-Oxymtπd oder einem co co t > t ) h- P* cπ o π o cπ o cπ
P* N CΛ P ≤ t-1 W d o O N P z 3 er cn s ü cn ιQ rt σ > Pf f tr cn N > CΛ yo s O P a P P o O a er PJ d Φ c DJ φ P n φ J o Φ tr Φ d φ o Φ T3 & d d O co tr 3 N P cπ P P Φ 3 3 P cn Ϊ P1 tr P N tr Hi Φ o Hi 3 3 3 P CΛ 3 n tr co Φ p rt P rt er P Pf rt P P P d P d P Pf 3 o tr P
-. •n P
CD P 3 P d J PJ P Hi P1 P CO φ Φ P Φ o φ o tr 3 CΛ P < Φ f t to o
Φ φ U3 3 P d X DJ 1 P PJ Φ 3 < 3 tr 3 f tr P P o Φ φ 3 DJ cn Φ g tr
CΛ P to o d P Hi P cn PJ n P P cn • rt • o rt rt cn tr P P a ≤ P P DJ rt
Φ cn Po P P d Φ <Q φ n tr φ Φ PJ O P a n P
P z er 3 φ CΛ rt Λ
P Ό d PJ er Φ cn tr Φ 3 d tr d σ P> M a P* z tr O P- φ Φ - P tP T φ rt rt P tQ P Cπ Φ P Z O d Φ O Hl P P P o CΛ Φ co φ Φ tr φ 3 P cn φ P P J
Φ Φ Φ N P CΛ PJ tr er o P tr o O φ cπ 3 Cπ P a rt P α cn N Φ 3 φ P TJ
P1 P z O n P CΛ (- O CΛ P- tr tr P P rt Ό g α P1 DJ Φ
Cπ M J J P* tr n rt o tr rt Pi φ rt yQ co CΛ CΛ N J φ o P" Φ rt P 3 DJ P1 co P -J Ej P o P ω tr P CTl P • P P Φ P φ rt d 3 X CO 3 Φ d s: H P o a Cπ ιQ tr Φ φ rt PJ n φ Hl P1 1 3 Hi • P Cπ P z ^ CΛ P DJ φ DJ
Hl d Φ CΛ P 3 rt α tr P CO z d P Φ σ P Φ φ cn d P a 3 d
Hi P er cn φ Φ tVJ Φ rt <Q d φ tr d ; r Φ CO P. > DJ yQ 3 P ζ P. α rt CΛ
Φ ö Φ rt 3 3 J^ P1 CΛ Φ P er PJ P a rt cn Φ P d rt φ α Φ P1 O PJ 3
P PJ P Φ P- ω Cn o 3 er cn o rt ιQ P O P φ n P er CD Φ P φ rt α PJ P CΛ er CΛ ≤ PJ φ Φ cπ CΛ rt rt tr < 3 cn tr O P P 3 cn 3 P P o rt P
Φ < P) -> ö P Φ d P Φ £ P P- V P1 3 P" J • Φ Φ φ X P" ω Φ CΛ o rt P ö tf Z er α P> Φ Φ PJ Φ P φ P P. er x P P Φ P o P φ tr ^ Φ φ P P P ω P P rt N P P d P Φ P P P Φ Φ π Φ rt 1 P N tr o P- U) o Φ rt P rt Φ 3 O d P Pi CΛ P1 rt φ Φ rt 3 < cn Φ φ 3 P
P Hi Φ φ P f 3 PJ α P er P φ P Φ P • Hi σ 3 P o Φ d
P Hi f 3 O CΛ CΛ f PJ cn P Φ 3 cn < O 3 g d 1 CD rt α P 3
Φ Φ rt • 3 O o > rt yQ rt P Φ P ~> O Φ o < α PJ ö P1 P d Φ Φ o er 3 P P- tr d P Φ ω n 3 Hi rt P1 P P σ φ CΛ φ P P- o D) O 3 P tr X
Φ rt < Ö DJ P P Hl CΛ P tr P1 N α P rt 1 n P φ d P. er P- P- o P
3 Φ DJ P1 φ n s n Φ P J d DJ φ Φ s CD tr rt cn 3 Φ Φ *< Φ co tr P
• P er H" P tr DJ t P o N P n 3 P φ P P Φ Φ uq P a 1 CΛ Φ 1
O Φ Φ φ φ rt O 3 Cπ d Φ tr u3 N Φ P cn PJ P 3 Pf cn CD H 3 o tr V P 3 3 tr d P Φ d a rt tr n tr α P. DJ J o P d
O d P P h-1 CΛ 3 lQ tr P P P P- Φ DJ tr Φ d Φ 3 CO 3 P* α DJ Λ" σ 3
P 3 rt Φ to Φ co Φ α rt Φ P Λ < Φ P Φ 3 Hi Φ 3 3 3 3 o P- P* Φ er o P P- rt ιQ PJ a P cπ a • Hl φ o o CΛ P 3 α rt P Hi uq Φ cπ P Φ a φ f rt O ö cn P cn P^ P φ φ ^ P d CD N z P 3 3 CΛ er rt cn tr Φ 3 α Φ 3 Φ P tr CD cn σ 3 Φ P d P φ DJ DJ Hi φ Φ P φ o P rt rt o P Φ P- % p 3 φ J P φ < P1 φ DJ 3 P er 3 d 3 Pf P" Λ 3 cn Φ d Pf rt P Φ cn Φ P 3 DJ 3 o CD P Φ d P er P tr yQ o P1 rt P rt o tr 3 CΛ f O 3 csi φ P- er f P Φ P 3 Φ co φ Φ P < P N
Φ -3 tr rt ιQ o Φ w rt tr • φ 3 Φ Φ CS3 cn DJ Hl ι£l P a Φ P cn TJ
• f d Φ P P tr φ φ tr P O P P1 P P 3 3 φ n er P D> cn Hi P P PJ n tr N n 3 P d t p 3 P a P 0 P z rt φ cn P tr Φ cn tr H1 O
• d CΛ φ 3 tr Φ iQ z P
> P n Pf rt Φ φ Ό P rt P 3 o P CO 1 Ό 3 P 3 Φ rt
PJ o d φ 3 tr P DJ PJ CD P d ö Λ P» TJ n Hl P- Φ o P - P P rt
\- Φ -1 ~ • 3 DJ P
Hl P rt P X d Φ P 3 φ rt -> d tr d P 3 Φ d φ CΛ Φ CΛ co P. rt rt
P1 Z φ rt cn P Hi a Φ Pf n cπ 3 rt P- φ P P 3 P1 O Φ P o Φ CΛ P
Φ t-1 PJ Ό P1 rt Φ P 3 rt Pf d f * P cn Φ ιQ T) rt f p
P o n P Φ co PJ CΛ a P1
P CΛ 3 rt d φ φ rt 3 P P O
P d tr rt P Cπ P1 n n P-
Φ 3 P
≤ Φ PJ P Φ co 3 3 P α P φ o N P. z 3 cn
P - CΛ DJ a tr 3 P 3 d tr P P cπ ιQ P ≤ 3 Φ co rt P f N
Φ X P rt Pi P t P P Φ cn
3 n f Z P P P Ξ P Φ Φ o 3 o φ Φ p d φ p rt ιQ H 3 P P P 3 n CΛ P1 tr
P Hi n DJ Φ Φ ? 3 yQ Φ 3 tP φ 3 P- DJ H
CΛ M PJ P P Φ tr d Φ tr s P P σ P P rt P cn 3 3 DJ CTl σ er Φ 3 s S P- n
3 rt er P P Φ rt P P X 3 P1 Φ Φ P Φ ω d 3 φ Φ N
P er Φ 3 rt
P φ rt "* tr
3 P rt Φ DJ 3 n rt n n P Φ J Λ M rt Φ rt n d Φ H Φ rt J P rt P Pf tr Pf
CΛ o P tr CΛ I 1 z Φ p P P j-» P o a rt cn N 1 1 tr 3 rt Z 3
1 P 1 cπ PJ Cπ d 1 φ d 1 P
Φ Φ rt P
P 1 1 1 φ
co CO l\) M P» ->
Lπ O Cπ O Cπ o Cπ
Figure imgf000019_0002
Figure imgf000019_0001
A&
270 und die zweite Wortleitung 190 auf der Grabemsolierung 250 gebildet. Die erste Wortleitung 180 wird mit einer ersten Isolationshulle 185 wahrend die zweite Wortleitung 190 mit einer zweiten Isolationshulle 195 umgeben wird. Die Isolati- onshullen bestehen beispielsweise aus Siliziumnitrid.
Anschließend wird das Dram-Gebiet 165 und das Source-Gebiet 170 mit Ionenimplantation gebildet. Dabei dienen die aus Po- lysilizium gebildeten Wortleitungen mit ihren Isolationshul- len als Implantationsmaske. Da die erste Wortleitung 180 so angeordnet ist, daß sie teilweise senkrecht oberhalb der isolierenden Deckschicht 135 verlauft, befindet sich ein Teil des Kanals 175 des Transistors 160 direkt oberhalb der isolierenden Deckschicht 135, so daß der Transistor 160 als par- tieller SOI-Transistor gebildet wird.
Anschließend wird die Stoppschicht 240 konform abgeschieden, so daß sie die Isolationshullen der Wortleitungen bedeckt. Die Stoppschicht 240 wird beispielsweise aus Siliziumnitrid gebildet. Danach wird eine Oxidschicht abgeschieden und bis auf die Stoppschicht 240 zuruckplanaπsiert, so daß zum Beispiel die Isolationsfullung 280 zwischen der ersten Wortleitung 180 und der dritten Wortleitung 200 gebildet wird. Anschließend wird mittels Fotolithografie und Atzung ein Fen- ster m der Stoppschicht 240 geöffnet. Dabei wird die Stoppschicht 240 zwischen der ersten Wortleitung 180 und der zweiten Wortleitung 190, oberhalb des Dram-Gebiets 165 entfernt. Mit anisotropem Plasmaatzen, welches selektiv zu der Grabemsolierung 250, die aus Siliziumoxid besteht und selektiv zu der ersten Isolationshulle 185 und der zweiten Isolationshulle 195, die aus Siliziumnitrid bestehen, wird das Dram- Gebiet 165 und die Epitaxieschicht 245 bis auf die isolierende Deckschicht 135 heruntergeatzt. Die Atzung stoppt aufgrund ihrer Selektivität auf der isolierenden Deckschicht 135. Zu- satzlich ist die Atzung selbstjustiert, da sie lateral durch die Isolationshullen der Wortleitungen und durch die Grabemsolierung 250 begrenzt wird. Bei dieser Atzung wird Vorzugs- weise der Rest der entstandenen epitaxialen Schließfuge 275 entfernt.
Anschließend wird der freigelegte Teil der isolierenden Deck- schicht 135 entfernt. Dies wird mit einer selektiven Atzung durchgeführt, welche die isolierende Deckschicht 135, die aus Siliziumoxid besteht, selektiv entfernt. Die Selektivität besteht gegenüber der leitenden GrabenfüUung 130, die aus dotiertem Polysilizium besteht, gegenüber der Epitaxieschicht 245, die aus Silizium besteht und gegenüber der ersten und zweiten Isolationshulle 185 und 195 und der Stoppschicht 240, die aus Siliziumnitrid besteht.
Danach wird m dem unteren Bereich 210 des Kontaktgrabens 205 ein Isolationskragen 143 gebildet. Zu diesem Zweck wird eine thermische Oxidation durchgeführt und eine Siliziumoxid- schicht abgeschieden, aus welcher der Isolationskragen 235 durch anisotrope Ruckatzung gebildet wird (Spacer-Techmk) .
Anschließend wird das leitende Material 225 m dem Isolati- onskragens 235 gebildet. Das leitende Material 225 besteht beispielsweise aus dotiertem Polysilizium und kann mit einem
CVD-Verfahren abgeschieden werden.
Der Isolationskragen 235 wird bis auf die Tiefe des Dram- Gebiets 165 selektiv zuruckgeatzt . Nach einem Reinigungsschritt wird die leitende Kappe 230 abgeschieden und kontaktiert somit das Dram-Gebiet 165 und das leitende Material 225. Über das leitende Material 225 ist somit die leitende GrabenfüUung 130 elektrisch mit dem Dram-Gebiet 165 verbun- den. Bei dieser Anordnung sind die leitende Kappe 230 und das leitende Material 225 durch den Isolationskragen 235 von der Epitaxieschicht 245 isoliert, so daß der Grabenkondensator nicht durch Leckstrome entladen werden kann.
Damit ist das Verfahren zur Herstellung einer ersten Variante eines Speichers mit selbstjustiertem Anschluß 220 dargestellt und die nachfolgenden Prozeßschritte dienen dazu, den Spei- Sfi eher mit den aus dem Stand der Technik bekannten Funktionselementen in üblicher Weise zu komplettieren.
In Figur 6 ist eine weitere Variante eines Speichers mit selbstjustiertem Anschluß dargestellt. Hierbei handelt es sich um eine 1-Transistor-Speicherzellenanordnung mit 4F2- Zellen-Layout mit offener Bitleitungsarchitektur, mit Grabenkondensator und partiellem SOI-Transistor. Die dargestellte Speicherzelle 100 besteht aus einem Grabenkondensator 110 und einem Transistor 160. Der Grabenkondensator 110 wird in und auf einem Substrat 105 gebildet- -In dem Substrat 105 ist eine vergrabene Wanne 155 eingebracht, die zum Beispiel aus n- dotiertem Silizium besteht. Der Grabenkondensator 110 weist einen Graben 115 mit einem oberen Bereich 120 und einem unte- ren Bereich 125 auf. In dem oberen Bereich 120 des Grabens
115 befindet sich ein großer Isolationskragen 150. Der untere Bereich 125 des Grabens 115 durchdringt die vergrabene Wanne 155 zumindest teilweise. Um den unteren Bereich 125 des Grabens 115 ist eine vergrabene Platte 145 angeordnet, welche die äußere Kondensatorelektrode bildet. Die vergrabenen Platten 145 der benachbarten Speicherzellen werden durch die vergrabene Wanne 155 elektrisch miteinander verbunden.
Der untere Bereich 125 des Grabens 115 ist mit einer dielek- trischen Schicht 140 verkleidet, welche das Speicherdielektrikum des Grabenkondensators bildet. Die dielektrische Schicht 140 kann aus Schichten beziehungsweise Schichtstapeln hergestellt werden, die aus Siliziumoxid, Siliziumnitrid oder Silizium-Oxynitrid bestehen. Der Graben 115 ist mit einer leitenden Grabenfüllung 130 aufgefüllt, welche die innere
Kondensatorelektrode bildet. Oberhalb der leitenden Grabenfüllung 130, innerhalb des großen Isolationskragens 150 befindet sich die isolierende Deckschicht 135.
Auf der isolierenden Deckschicht 135, auf dem großen Isolationskragens 150 und auf dem Substrats 101 befindet sich die Epitaxieschicht 245. Der Transistor 160 ist in der Epitaxie- co co r > P* P1 cπ o Cπ o Cπ o cπ
rt < CD P» er φ M > P rt rt 3 tr M 3 ö co σ Hi O f P P- P er CD CΛ Φ ^ P φ cn
P- Φ P o Φ P- 3 CTl Φ Φ d P- Φ 3 J: φ τj P- t- (X Φ P P- Φ P- Φ P Φ P- P DJ Φ P- n
O P DJ o rt 3 cπ P 3 a CΛ P tr P Φ φ P- Φ P- PJ PJ rt PJ CΛ PJ P1 - cn 3 P 3 tr a er P φ ^ uq o φ ι-1 φ P- Φ P rt uq P1 P" rt er er P- rt DJ φ P- cn PJ: Φ er p : P P- DJ tn P 1 3 P- P < o CD tP Φ φ d Φ Φ CΛ N Φ P- H 3 o tr d 3 Φ uq uq 3 Ό Φ < P- uq φ tr P φ < 3 3 r 3 ) tr 3 rt P- 3 P tr d-- Pi Pf CΛ rt ö d uq P- P Φ φ T3 d er P Φ PJ 3 O α r P r rt Hi l_J. d DJ ö rt rt o rt P P Φ rt P P P P Φ P er 3 Φ M cπ cπ d: d 3 - 3 P 1 3 Φ P- PJ O DJ CD d O cn DJ N Φ 3 CO Φ "• DJ P- cn 3 cn cπ CΛ J t φ P P tr 3 d co P X P PJ 3 N -j o d Φ 3 P cπ 3 P- d PJ rt P- O P- P- *»
P- Φ rt Hl P P- PJ d uq φ tr Hi P- Φ CD P- 3 P- cn d P- rt P1 Λ cn 3 Cπ
P1 φ 3 p. cn P- 3 Φ er Pi tP p- P * CΛ P P p- rt Φ PJ 3 Φ P PJ rt rt 1 co CΛ d p- P- CΛ Φ cn Φ Φ > cn cn P- α Φ o PJ cn P cn Φ uq P P- rt Φ O CD uq cπ φ DJ 3 Φ n rt rt O 3 3 cπ rt rt Φ φ 3 - er rt P- P- rt P p- d P Φ φ
P rt rt cn tr tr P- P O PJ er P P- Φ Φ Φ 1 cn 3 P1 Φ O φ er r d cn O Φ Φ rt α P- cn Φ P P. Φ Φ P- 3 cn 3 φ P- Φ co 3 er a P P- P-
3 rt P P 3 P- P n O tr p- P- 3 CD d P rt Pi O P- O 3 o Φ cn rt cn Φ -1 uq Φ p. φ P- tr P' N DJ φ . P 3 d Φ σ rt tr s cn tr • o rt α φ P1 DJ > DJ φ rt P- Z 3 3 DJ 3 3 DJ P Φ < rt : Φ er S! 3 d P CΛ φ φ P INI er P uq α P< a DJ 3 P- cn φ cn Φ P1 ö DJ rt φ O σ CΛ uq TJ er ) P P- Φ P Φ Φ P- Φ d uq P- P. 3 O P n tr P1 P- d CTl
3 P Φ Hi φ Φ Φ u^ d rt P- PJ 1 3 φ 3 a Φ 3 Φ a P1 er tr rt φ φ cn Cπ d rt er P C- cn P- P- Cπ 3 Φ rt P P- cn cπ uq O 1 3 Φ DJ d P- • 3
P- 1 Φ Φ tr rt O CΛ uq uq Φ ω Φ o ?t P CD P rt 3 d P* φ Φ d P- cn Φ Pi 3 P Φ tr •p PJ Q Φ Φ 3 o PJ P* P Φ tr P- α tP σ co P P- 3 rt P- P- d H" Φ P- er K) P cn cn DJ PJ Φ er Ό co 3 er DJ PJ O Φ DJ cπ cn 3 P- tr
. rt 3 PJ 3 PJ P φ ω Tl DJ rt 3 P- P1 Φ Ό o Φ P- J * 3 3 M CΛ rt Φ Φ d P d uq rt N O o er cn Φ o Φ Φ Pi φ » rt φ Ό er CΛ • IV) < Φ P Φ ω
3 Φ CΛ CΛ . φ CΛ tr Φ P- P1 P P f P- - rt Φ Pf O ö Φ P- rt d uq rt tr P-> s: PJ 3 o P" α d rt 3 IV) < P P o P P S Φ 3
Pi • P Φ ö PJ Φ P- P- tr rt 3 3 P x co o P- P1 t ) Φ PJ φ Φ DJ Pf O P φ
P1 φ P- P- Φ P- Φ P- cn • d uq P- φ o 3 DJ CTl CO cn uq P -> P- P1 P cn 3 rt -^
P co 3 cn φ 3 CΛ EP Φ O d 3 cn rt EP Cπ o φ Φ 3 φ rt rt
Φ o er T DJ φ rt 3 co uq ) n N • H 3 cn ? 1 P- P- Φ t DJ
P "» Φ CD P- CD 3 » 3 P- Φ Cπ tr cn d φ f < cn φ rt CD P Φ 3 PJ d
P P φ P O PJ P- φ Φ P- 3 o P- 3 Φ Φ Z o r P Φ φ P- a cn φ α J P1 O: P d cn n P P- Di < n P P- P φ P" co er P- er rt rt -S J
P- P- P er <P P CΛ P- tr d 3 P n Z o tr Φ P" 3 er P- PJ cπ cn CΛ P- d O PJ Φ
3 φ Φ Φ .fc> Φ 3 3 rt 3 Φ Φ 3* P- 3 P Φ φ P- n rt rt n Φ 3 P P-
Φ 3 a ^ d CΛ P uq P P Φ N P- 3 tr P- C . tr rt uq rt P1 3
3 < w 3 P- 3 P- '" α P- z M rt tr" P. Φ O Φ d P- P1 ~j o Φ
CD P1 • Φ uq O P- M 3 P P- 3 P- Ό Φ Φ Φ 3 P- cn
P> ö P P- TJ rt σ> DJ uq DJ CΛ P- 3 Φ P1 Φ Cπ
CΛ 3 P J 3
3 n rt
N o α cn 3 rt P- <τ> co P-
Φ DJ Cπ P- 3 S3 P d 3 3 n rt er "* f . DJ Pf φ P- rt Cπ N o rt CΛ
P- P φ CΛ DJ P- Φ P • o uq P t P tr PJ Φ cn cn P 3 Φ d d -3 O rt Φ Φ Ό n d P Φ P Φ PJ Φ Φ X 3 rt ö PJ P P- 3 P- 3 Φ d
Φ P 3 P- CΛ φ tr 3 J P > rt cn CTl 3 P 3 P- P Φ 1 uq P" rt φ CΛ CΛ uq P- P
3 Ό P- O er d rt P. Φ £ O: P φ φ φ Φ P rt
Φ o co rt rt
P Φ P1 n l X cn O Pi Φ Φ N N tr CΛ PJ 3 P- 3 P- Φ P1 Φ Φ
Φ P P1 P P- tr P- P- rt er P- P1 d p- 1
P Φ Φ uq P. rt < d Φ n rt φ rt Λ rt cn Cπ 3 3 n CO p
PJ Φ tr P1 O 3 tr Φ CΛ Φ Φ rt 3^ φ P- CΛ P- o 3^ D
3 tr P d 3 P Φ d rt φ 3 P- J P- er P Φ
Φ tr Φ N P P Pi P- 3 Φ P- < o 3 KJ 3 CΛ P- rt n rt p-
Φ cn n n P- o α P. co uq 3 3 n rt P- 3
P 3 p- CΛ P Φ Φ CΛ er
^ O tr tr PJ cn 3 D) Φ cπ Φ tr Φ Φ
N φ Φ
3 P- PJ <Tι CΛ Λ PJ: Φ cn φ P- P- p- er rt t-* rt 3 P" 3 p- (— • P- p- rt Z n Φ P1 rt rt n 3 P CD er
3 uq P- PJ P P- g
P- er d p. 3 3 φ φ rt
Φ cn φ tr PJ φ P- Φ Φ tr P o d Φ P M to Φ O PJ φ g EP Φ Φ PJ Φ cn
3 uq PJ 3 tr uq Φ CΛ n DJ Hl P P rt -Ei. P 3 rt Hi PJ 3 3 d p α rt P1 1 α φ P1 Φ φ Φ tr tr P Φ Φ Cπ cπ CΛ Φ P- rt tv> CΛ φ Φ ^j φ o 3 P- 1 Φ 3: co 3 3 1 o 1 1 P 1 3 Φ IV) 1 1 1 a tr o
1 o rt
co J r ) P* P1 cπ o cπ o cπ O cπ
P P n e er XS CΛ d: O P- P rt 1 rt cn CO 3 CD EP a P- CD N σ
P- d Φ Φ Φ O Cπ φ DJ: P Φ DJ ϊ er H α er < p- P- s φ Φ tr Φ d rt σ X Φ 3 DJ: p d φ φ P- φ 3 CΛ o
3 3 Φ CΛ 3 3 P- Φ P- φ P 3 Ϊ P O P n DJ 3 n tr 3 J P- rt Φ P rt P
P n ω Pf φ P P n P rt Φ P φ tr er tr PJ P- Hi er co cn • rt P« α rt co Φ P> tr rt P P- tr φ P 3 O uq P- CΛ Φ CΛ 3 P1 Φ rt φ P- X) J: Φ P. P1 d 3 o 1 P> rt P φ Φ 3 P- rt Φ O rt 3 ö •n P P» P 3 rt P- Ό > d 3 DJ Φ er CT. P- P1 3 ^ φ P P- M CΛ CO P- er tr f φ P- cπ P- P^ Φ P- -J Hi CΛ P-
CΛ σ Φ cπ P- P rt rt P- CD π Φ Φ P- P. o P- uq < W cn φ P1 φ o rt t rt rt Φ P. E rt P Φ 3 P tr P P P1 Φ 3 o d o Φ S o P- o σ d
P o Φ φ < DJ o d 3 er PJ Φ Φ rt P M P P tr P 3 P- P- -1 rt J CD z N 3 P 3
PJ Pf cn 3 Φ Φ Pi 3 P P er P- φ O φ Φ 3 rt P- d d P p- ≤ rt DJ uq rt CΛ P P p- P Hi Φ P- Φ CΛ o rt CD 3 P CTl Φ DJ Φ 3 cn DJ P P- DJ P- n co Z 3 φ 3 3 3 n tr P. • P P Λ N P- X P uq er cn ? 3 P-
P* tr d Z Φ Φ P d Φ CD uq Hl tr DJ Φ DJ PJ φ er uq Φ P- d φ Φ Φ O rt 1 cn o P- er P- 3 P 3 CΛ P Φ = P- P1 EP σ cn er rt Φ d S φ 3 3 P- 3 Hl tr uq CD rt cπ n ω P P tö uq DJ 3 n > Φ Φ O P" cn P P- CΛ uq 3 P- d: Φ P Φ tr rt P. Φ tc φ er er P- tr Cπ cn P CD 3 P Φ n rt O < Φ cn P 3 PJ er α uq rt P rt P) CΛ P P- Φ < d rt P- P CΛ 3 tr -j J tr r Φ P o σ P- DJ φ PJ P. P rt φ 3 O 3 P n d DJ P1 DJ P X P- CTl P P. er φ Φ cn er rt P- z rt cn P Hi 3 uq P1 Φ tr 3 er P1 3 P- Z P- n o PJ Φ P- P- Φ a rt
P- co CΛ φ d 3 P φ = .c CΛ rt Φ Cπ P1 o Φ p- PJ tr - PJ: P φ Φ 3 C
P* Cπ P P) Φ D rt P1 ü P1 o α Φ 3 o P er P P1 rt d n P DJ ro O
P » P* tc P CΛ P P PJ O co CD P- P cn P- P. Φ P- φ Hi rt d π3 n o Tl d
Φ o PJ Φ Pf DJ CΛ d rt o uq P Φ Φ 3 P- 3 3 M P- rt Φ 3 P tr cπ C 1 P rt P cπ P ^ φ CΛ er P- 3 P- Φ J P1 3 d • 3 CΛ .to. Φ 3 uq O er n φ rt ^ d Φ n uq Φ uq er er < CD P1 α 3 d n cπ d N J DJ d φ
Z 3 N 3 er er 3 tr P Φ P- Φ φ Φ cπ DJ Φ uq ö 3 t XI 3 CD to Φ P 3 3 1
P- d PJ Φ P. CΛ CΛ CΛ Pi 1 3 P P CΛ P- P- 1 er DJ P P cπ CΛ rt uq α CD
P uq cn P P- rt P co rt d: P cn uq Φ Z 3 er φ P. P- Φ P DJ o CΛ Φ φ
P Φ φ P P" P- o O PJ Φ P P- P- O Φ Φ P- Φ Hi CΛ σ P- ^ »
P P- f D) 3 O α er ^
• O P- Φ n DJ P1 φ Hi P* rt P1 DJ n P d 3 uq c Φ EP P- P- P- φ er Φ P Φ P- **
EP φ f N rt Cπ 3 Hi rt P1 er 3- P er P- Φ Hi 3 P- Φ 3 Φ P co α P Φ φ CΛ Φ rt d O • P- P- cπ Φ CΛ .t-. 3 P to d P. Φ P- cn d S 3 rt
PJ 3 Φ 3 er CΛ rt uq d P 3 d P rt ^ 3 cn φ uq φ er cn rt 3 φ Φ cn n 3 rt P- P Φ ö O rt φ 3 φ Z Φ 3 φ P r rt rt P Φ rt Φ o Φ uq P- rt Φ P1 tr PH Pi Λ Φ P P- PJ Φ er P. P P- P DJ 1 Φ CΛ N cn PJ tr n . PJ -
CΛ es Φ rt P Pi Φ P- P- P T) α rt f 3 P1 rt M ω d rt P- rt P. tr er o
> O φ P P1 cn φ ω P1 P. CD P P" Φ uq PJ P- P1 Φ -J P- Φ φ Φ Φ ö cn -> d 1 P- 3 CΛ DJ: P P P- P DJ 3 P P1 >< rt d P- cπ o P- tr P P- P P P- rt
Hl DJ rt rt rt O uq φ rt Φ φ DJ J rt o o o 3 tr φ rt d 3 N Φ l_J. DJ o rt XS • P tr Φ 3 tr rt er a rt CD EP Cπ d P. uq d 3 3 φ d d
X P- d d φ CΛ P Φ • < Φ cn Φ P φ rt Φ 3 3 PJ uq P P- CD cn Hl
P- O 3 cn Pf n Φ P Φ 3 O DJ uq • P α uq P- s d P- PJ P1 P rt
P 3 f O rt N tr 3 P tr P> er M Φ Φ rt o cn r Φ 3 φ DJ P-
PJ CΛ rt d d P- ö P- % uq z 1 Φ CΛ D>: ö o P P rt P Cπ cn cn er ω a Φ Φ rt f P. P Φ φ CΛ P P- P- cπ a o rt PJ φ φ P- rt Φ Cπ Φ P- Φ P P
P- P PJ DJ P- P er n C ) o DJ P φ !-• N O' DJ φ Λ uq PJ P- . 3 cn 3 rt o DJ d EP φ P- rt f tr tr er P E er P» DJ rt φ - P Φ 3 rt α P- Φ J
3 uq CΛ P φ cn Φ P1 Φ Φ P- P1 rt • P- P- Hi CΛ d: P- Φ d cn CΛ O P P- 3 > O DJ cn 3
Φ 3 3 cπ P- cn P- X! er rt P P- d P cn
Φ o
3 P P- 3 Φ Φ tr Φ Φ P- P P o PH Z P- 3 Φ Φ d φ cn φ P" Φ
P- Φ Φ uq 3 PJ P- O EP rt Φ Z 3 3 P- φ P P- P 3 N Hi 3 PJ P- s p. cn P
3 P> P er n X φ s P rt P- cn P P d n uq tr P- z Ό Pf φ n Φ
Φ cπ o P es CΛ 3 J P- P- • P Pf o P- d 3 tr Φ Φ DJ tr - er < rt P '
O 3
P P φ Φ rt rt P P 3 Φ Φ P P er 3 uq Φ Φ 3 P- P P Φ P-
CΛ d
Φ CΛ P- ι_ι. DJ 3 P PI DJ Φ N uq cn P
P rt " rt 3 rt DJ d P 3 d CΛ d O d P Z Φ P 3 uq P d uq CΛ < Φ 3
Hi CD l 1 co P- P- P1 P- z Φ uq P Φ
3 * DJ Φ Φ t α φ CD Φ 3 H" uq φ P-
P P- P' P Cπ O P φ φ d 3 3 3 φ 3 P P Φ cn 3 CD r rt φ pj: J 3 P. Cπ P- 1 3 3 cn DJ: DJ 1 P1 l 1 Φ Cπ
1 Φ 1 1 Cn 1 1 1 1 1 o o
CO o KJ r P1 cπ o Cπ O Cπ o cπ
d N J Φ cn P > < 3 Φ N uq CΛ P Pf rt p] < CΛ Φ rt Φ J-. P- o P- 3 d φ rt P- φ d
P d CΛ CΛ Φ Cπ φ 3 3 C S cn CΛ t-1 P. > PJ Hl 2 3 rt CΛ
3 Φ P1 P O Φ Φ O & XS P- PJ Φ d * PJ φ PJ rt
3 ts cn rt P Hi P φ Λ tr O P tr cn P- O rt P cπ Hi PJ: o 3 rt P uq rt uq P o Hi d: = d CΛ uq o P- tr P1 P n rt tr Φ uq n tr P- Φ J rt CΛ Φ Φ z φ P P> Φ o P- f w rt cn tr o 3 J P- J P P- J Φ tr 13 O d
3 φ P-1 P- 3 φ P- P f rt O DJ P PJ tr P- d rt PJ X d: DJ ω d Z Φ to P1 3 o
P- P- S to DJ P P- P Φ 3 uq rt d P- XS p- p- rt Pf Hi rt P- P- er P1 O Hi J 3 PJ X cn ö rt O CTl 3 Φ P rt Φ P rt Φ n φ Φ Φ φ PJ Φ P1 n P1 rt rt <! P-
O P- P1 P cπ f 3 N d tu: d P- PJ P1 3" EP r cn 3 3 EP P1 P ! P- P. tr o Hi rt O P. rt Φ P- rt φ P- z 3 d rt 3 Φ X rt φ ai. O α φ Φ O φ φ CΛ CTl Φ Φ 3 cn
P cn O PJ DJ ts 3 O φ uq 3 N P. P P- CΛ d 3 cπ Φ tr 3 3 P 3 φ P 3 n
O tr φ d Φ P- rt rt φ rt 3 P. tr Φ P. CΛ Φ φ 3 uq 3 ü tr
XS uq Φ P- cn P. o rt ) • XS Φ cn P uq DJ Φ Φ P n 3 DJ 3 Hi • φ d P O P-
Φ Φ P rt Φ P- Pf Φ <Tι Φ P" 3 n d Z 3 P P uq Z tr P1 P- P P 3 Φ rt n
P cn d CΛ P φ CΛ 3 o CΛ PJ tr f uq P- uq cn φ P- P1 ts Φ Φ ö φ uq P P- tr
O to 3 P- cn n 3 CD P- rt φ P P. φ rt cn P P- φ Φ 3 P- DJ p- Φ rt cn tr P) uq P1 N Φ tr CD CΛ er CΛ PJ P n d er Φ cn Φ rt P Φ 3 3 uq er 3 er P
Φ P- a P- z 3 P- P rt P" n P PJ: tr P P- P rt Φ EP rt σ φ Φ P- φ Φ cn Z
PJ Φ α P1 N φ n DJ Φ Φ tr er rt P- P- Φ Φ CD P* Hl P tö Φ P1 P- uq P a rt P- φ tr CΛ co P- P- CO tr er tr P- er Φ φ P P- 3 P1 P P1 P- d d P- n Φ rt PJ O P
Pf rt rt o d rt Φ rt Φ Φ er P- P- 3 ) P Φ φ PJ rt Φ uq 3 n Pf uq er CΛ n Hl p. rt Φ 3 Φ P 3 3 rt φ cn Ui rt rt O rt er • φ tr cn rt Φ d rt a' Hi
P- 3 uq 3 o 3 Φ P1 P- • EP z Cπ • N er Φ CD rt O Φ uq 3 P er P.
< P- P- X P- co CΛ α Φ DJ φ d ≤ Φ P es P Φ d tr 3 P- P Φ J uq P-
Φ rt ,— rt P- CD n Cπ o ö P- 3 d P d 3 Ό Φ P P- d J -o P 3 P- 3 d P φ Φ
P rt CΛ P P tr P* Φ Φ α Pi α 3 P DJ P- Pi J cn Φ er Cπ uq n CO 3 P. O rt er
Φ XS P- DJ 0 P- P Φ α N rt EP O P Φ • P- φ tr d rt P- X Φ P- < ts DJ tr uq er Φ er φ P- s: α 3 3 d Φ DJ: PJ CΛ a cn 3 rt er Φ P- a t-1 Φ d CΛ O P φ Φ ts Φ P CD 3 P- P- P P- n cn P- rt P- O ω P. P p. P
P Φ Φ er 3 rt P d P P φ DJ DJ rt ≤ CD tr P- φ cn tr P» rt DJ M CΛ co Φ uq : P- P P P- P- Hi P^ 3 DJ *i 3 CΛ rt P- P Φ φ P Z O P- Φ o P CΛ S n XS rt P n cn P1 cn Φ PJ uq er p- O cn Φ P DJ d P- PJ φ P Cπ DJ P- tr φ » DJ f O Φ α o P XS Φ uq α er n CΛ 1 P er DJ Ό 3 P P- P rt s rt P- P- er
Hirt DJ P Φ P1 3 XS NJ 3 d Φ Φ tr d Λ Φ er uq α φ φ < < DJ PJ n n CΛ Φ rt P 3 cn rt P- rt rt rτι Pf P P P er φ 3 cn PJ P 3 O Φ \-> n X tr tr P- 3
N O rt • φ • o o Pi P- CΛ CΛ P- P- n 3 N> p. d α P-1 P o tr P- rr Φ Φ φ d XS P Φ P d ts £ P1 Φ rt Φ 3 cn tr J cπ P- 3 Φ P' cn cπ cn Φ P
3 Φ Φ 3 d s 3 er P. DJ pj: EP P P1 o P" P cπ φ uq 3 CΛ n rt cn Z N < s uq P 3 & 3 α P- φ uq CΛ o Φ PJ Φ P P" P- rt tr d d n P- Φ Φ PJ
PH n uq cn CΛ 3 φ Pf tr 3 rt Pf φ P- Φ 3 3 P- r σ pj: P1 3 ^ tr P P1 P
. — . 3
C s cn O o p. CΛ N Φ Φ P rt φ EP P- P- 3 cπ Φ 3 O P. P- P* er 3
CΛ O O tr M tr P- d DJ Φ t P1 P- DJ P rt rt rt o n cn P- n φ P- Φ
V tr cn m 1 φ 3 rt P- CΛ 3 o < rt d • CD Pf P- cn d: φ tr P. 3 3
PJ P- rt PJ P- o P- rt O q rt Φ P- cπ Φ P- 3 P Pf P- P- cn uq Φ er P rt P- n PJ rt rt α P* n φ Φ w Φ P DJ ω rt P < uq Φ O rt 3 n 3 Φ φ Φ cπ
Φ tr 3 P- EP O EP Ό P Φ S d: P 3 PJ tr Φ P w t rt cπ
P rt P O φ XS φ P- tr P1 Φ S CΛ er P >
1 < Φ N P- ö 3 s: XS CΛ
PJ cn 3 3 Hl 3 rt DJ P» N P1 PJ P- Φ 1 P- CTl W Φ P- DJ er D : P- Cπ d cn cn z n P. P.
P Φ P DJ o Z cn 1 P DJ o o XS 3 rt φ tr er CD n rt er P-
Φ CΛ rt tr P X er d
Φ CΛ f P- rt cn Pf P- rt d P- rt Φ P 3J DJ cn cn Φ p n n Φ d: Z DJ Z P- Z P- φ Φ N P 3 φ P- rt P- 3 P- PJ cn X Φ rt n tr tr uq P- er φ Φ P P- rt P- 3 P- DJ DJ P 3 PJ O uq uq h-1 er rt P- P- p ) 3
3 Φ - P cn P CΛ Φ P Φ φ cn d uq pj: X 3 cn φ CO er Φ Φ Φ DJ Φ
P- P- M Φ α rt P o P P ? rt 3 φ rt S S P- Φ P rt Cn P- 3 P- cn Pf rt P f P m PJ φ tr CD rt PJ o ' 3 N DJ O
" — Φ P-1 P- P P1 φ O rt O uq 3 d cπ P1 P 3 3 P- P- P P P- XS X • d CΛ P 1 P1 n Φ
• Φ P1 3 3* P-
3 00 P- er P •θ
P- n ω PJ PJ < Φ P- 3 1 rt φ tr 3 P- φ P1 P- Φ uq π DJ
Φ C φ cn PJ tr o er er P ö uq P rt 3 3 rt cπ
P 1 er DJ 3 rt 1 Φ φ CΛ P- Φ 3 n P
1 d rt Φ P-
P- tr 1
1 Φ φ P- 3
P- 3 Φ rt rt 1 1
3 1 uq 3
co co to ro P1 P" cπ o Cπ o cπ o Cπ
P er d CΛ er CD α er er Φ p. na d rt £ < Hi πd to rt P rt ö P1 P. P. EP P1 P ö φ Φ 3 n P Φ P Φ P DJ Φ P φ P> 3 tr P φ d d d & d d P -J P Φ Φ CTl cn DJ rt P P tr P1 P J P cn 3 3 3 PJ P o rt P PJ o 3 cn 3 3 Φ o P rt 3 o o er
P er P. P Φ CΛ uq < 3 f uq n uq uq rt • P. P1 Φ
P Z Φ Φ Φ Φ cn φ ö cn P CΛ 3 er P CD o rt DJ J Φ tr N er rt PJ P P
3 CΛ P tr rt P 3 Φ rt p O P PJ P PJ Φ P" P rt 3 p- ro PJ z Φ Φ σ Z Φ
P rt P rt . cn P 1 DJ P- uq O PJ cn V N P1 P N P CT. 3 φ Hi 3 Φ P cn P z rt P. rt cn er P P φ tr rt tr d cn d cn d P> Φ o P P P P φ P
P P ö Φ O cn 3 φ P N DJ P uq rt 3 P 3 CD EP Φ rt 3 -3 α XS 3 P
P- Φ PJ d P 3 P" rt 1 P P P d d cn PJ φ uq o Φ uq P Φ P- O CO PJ α α
Φ P d P φ P ι_ι CD d 3 DJ 3 Hi O PJ 3 α P - 3 φ 3 Φ P XS P. P φ
P CΛ n M Φ d Φ 3 uq CΛ uq tr d P d Φ p» P. er Φ S rt rt DJ DJ rt 3 α co tr co CΛ P cn er uq Φ P Φ Hl P φ 3 3 sO P P O P" P1 cn P P
CΛ φ P P O d rt P P CΛ cn P 3 uq uq rt O ≤ P1 P φ rt Φ σ Φ rt P P < P1 P* 3 P Φ to Φ o Φ φ >n φ φ ω Φ P. er rt z P CO Φ
O φ φ Φ P PJ uq Φ rt CTl 3 d 1 CΛ P 3 P 3 rt d P Φ Φ P rt N o PJ n Φ S P CΛ P d rt P o P Φ o n uq • cn P PJ 3 P- rt 3 Φ P d z d Φ Pf P S o φ Z 3 P t rt P" > n Pf er tr d rt rt 3 P. φ • PJ P P. 3 P P P CΛ cn cn tr 3 φ uq O Cπ Φ CTl rt rt Φ rt Φ P P Φ P- 3 n rt uq CΛ o o rt n ts 3 Cπ Cn Φ N 1 P P P Φ Φ ro tr d 3 n φ CΛ tr Φ tr D P. CΛ P P D < Hi rt CTl d P 3 o P- er 3 P t tr 1 O P
P P P d φ tr P P" DJ Φ rt 3 3 Φ o P PJ uq rt o Φ CD n S n 3 d 3 cn d P cn d Z rt er N DJ Z P Φ 3 Φ P o 3 Φ t tr o tr 3 uq P- Φ n P Φ Φ P d n P P P CΛ rt P1 Φ er H rt P rt P P cn P" P 3* n P Φ P tr Φ P N CD φ O Φ SO P P P P rt
Φ < Φ Φ tr cn z rt d Φ P P. z M P P1 er 3 o 3 α Φ Φ PJ P> P1 t 3 PJ o P" N d Φ P n φ cn PJ φ Φ Φ Φ P rt 3 co Φ
0i> a er P1 z P PI P P1 f P O er P O er f P CO Z P P ω cπ P o CΛ CΛ cn 00 φ 3 N P -J uq φ S Φ rt -> Φ rt Hi rt P Φ P" P rt
P er rt cπ P to XS d O φ P Pi P Φ PJ 3 P P1 P P H CΛ P -J CΛ uq d
3 n CΛ Φ J rt to P P. DJ Φ rt < DJ d P. cn P Cn O rt φ 3
PJ tr Φ P d Φ o DJ d DJ er rt w P Φ PI P 3 n f O n rt O er uq cn P1 Φ cn Φ 3 3 n er Φ N S DJ P cn O P N tr rt Ό -> tr Φ 3 P P
Pf P er P rt P Z rt f Φ Hi rt P er 3 O 3 rr d P1 d DJ DJ 3 P P1 P1
P P) CΛ rt P CD P PJ uq P P » rt cn φ P1 rt P P P P rt o rt DJ α co φ CΛ rt CΛ Φ Φ P P rt Φ 3 PJ rt 3 PJ PJ Φ d n DJ P er S rt d φ o
P l_l P P PJ P. P DJ N P ö X PJ rt d o tr P P1 O Φ o Φ cn rt rt co d < rt cn er O rt d φ DJ P 3 3 P cn CΛ t φ P" 3 P P t-1 uq •^ cn
. o CΛ o Φ rt Φ N 3 N uq rt er Φ P DJ O uq Hi P Φ cn tr rt cn Φ Φ d rt P 3 Φ 3 z rt P* φ cn cn o 3 CΛ CΛ φ P P- Pi J PJ er CΛ 3
P P tr 3 P P < • φ 3 P n cn tr cn P n PJ Φ N d Φ PI P o Pf o Φ PJ CΛ cn O P DJ tr rt Hi tr P1 tr rt P z N PJ er P 3 * P
Φ P 3 & S O n 3 n CΛ P P Φ o d P P N uq φ d P1 rt XS P. α Φ
1 rt P CΛ O PJ tr tr Pf CΛ n uq P- N n rt Φ P P d d PJ Φ DJ n φ n P P Φ α CΛ P rt tr uq P tr rt 3 Φ 3 PJ rt EP tr
Φ er 3 tr rt φ 3 O O α Φ rt ro Φ Φ d rt d Φ Φ φ uq cn uq 3 rt er Φ Φ P- P- P rt tr P P P Tl 3 5 PJ 3 uq 3 P rt Z P
P N 3 d Φ d P P 1 φ rt φ to cπ P PJ 3 er rt CΛ to C P* J P φ o φ Φ CΛ P 3 Φ Φ P • P φ co P CΛ Φ CD rt 00 o 00 rt P P er rt P CΛ CΛ rt uq P P φ N cπ Hl 3 cπ rt n p. 3 P Φ o d o P P. Φ o rt Φ d CΛ EP z > CO P P tr P DJ 3 P o P] P
P1 tr P CΛ 3 to φ rt φ φ d φ 3 φ XS d P Φ φ S er n d 3 P tr
-J 3 d uq CTl P O 3 P Hi P P P tr 3 α P O Φ S Φ Φ 3 PJ DJ o Φ fO o cn Hi P rt uq φ rt uq o P α P. P 3 O P 1 P uq 3 P1 rt rt tO P1 rt Hi Φ P P rt Φ rt < d d rt P P Pi CD φ cn cn er er • d O co d Φ Z d n Φ P" O P1 Φ 3 P P1 CΛ rt d Φ n P
Φ o P. er
P 3 3 uq P CD 3 tr P- φ P* sD P uq n Φ o h-1 P1 er φ P tr cn
Hi α ö Φ uq φ P P α cn uq P Cπ 1 tr P P1 Φ P P -> rt Φ
P PJ a Φ uq 1 P DJ rt 1 d 1 P P rt Φ 1 P o P a 1 1 Φ 1 P N 3 φ 1 • rt Φ P
1 3 d α 1 cn 1
zs
Dazu wird mittels anisotroper Ätzung der Kontaktgraben 205 geätzt, der einen Teil des Drain-Gebiets 165 und der Epitaxieschicht 245 in diesem Bereich entfernt. Die selektive Ät- zung stoppt auf der isolierenden Deckschicht 135, die aus Siliziumoxid besteht. Durch die Atzung des Kontaktgrabens 205 wird die epitaxiale Schließfuge 275 entfernt.
Die isolierende Deckschicht 135 wird am Boden des Kontaktgra- bens 205 entfernt. Dieser Ätzschritt wird selektiv zu der ersten Isolationshülle 185 und der Grabenisolierung 250 durchgeführt. Anschließend wird der Isolationskragen 235 durch Oxidation, Siliziumoxid-Abscheidung und anisotrope Rückätzung (Spacer-Technik) gebildet. In dem Isolationskragen 235 wird nun das leitende Material 225 aus dotiertem Polysilizium abgeschieden.
Anschließend wird der Isolationskragen 235 bis auf die Höhe des Drain-Gebiets 165 zurückgeätzt. Nach einem Reinigungs- schritt wird die leitende Kappe 230 abgeschieden. Die leitende Kappe 230 wird in diesem Ausführungsbeispiel aus dotiertem Polysilizium gebildet. Damit ist die leitende Grabenfüllung 130 über das leitende Material 225 und die leitende Kappe 230 mit dem Drain-Gebiet 165 elektrisch verbunden. Weiterhin ist der Isolationskragen 235 so gebildet, daß weder die leitende Grabenfüllung 130, das leitende Material 225 noch die leitende Kappe 230 elektrischen Kontakt zu der Epitaxieschicht 245 aufweisen. Durch diese Anordnung werden Leckströme, die den Grabenkondensator 110 entladen könnten, verhindert.
Damit ist die Bildung des selbstjustierten Anschlusses 220 abgeschlossen und die Speicherzellenanordnung wird, wie aus dem Stand der Technik bekannt ist, mit den übrigen Funktionselementen komplettiert. Bezugszeichenliste
100 Speicherzelle
105 Substrat
106 Oberfläche des Substrats 110 Grabenkondensator
115 Graben
120 oberer Bereich des Grabens
125 unterer Bereich des Grabens
130 leitende Grabenfüllung als innere Kondensatorelektrode
135 isolierende Deckschicht
140 dielektrische Schicht
145 vergrabene Platte
150 großer Isolationskragen
155 vergrabene Wanne
160 Transistor
165 Drain-Gebiet
170 Source-Gebiet
175 Kanal des Transistors
180 erste Wortleitung
185 erste Isolationshulle
190 zweite Wortleitung
195 zweite Isolationshulle
200 dritte Wortleitung
205 Kontaktgraben
210 unterer Bereich des Kontaktgrabens
215 oberer Bereich des Kontaktgrabens
220 selbstjustierter Anschluß
225 leitendes Material
230 leitende Kappe
235 Isolationskragen
240 Stoppschicht
245 Epitaxie-Schicht
250 Grabenisolierung (STI)
255 erste Grabenisolierung
260 zweite Grabenisolierung
265 Opferabstandssteg 21-
270 aktives Gebiet
275 epitaxiale Schließfuge
280 Isolatinosfüllung

Claims

2Patentansprüche
1. Speicher mit einer Speicherzelle (100), die zumindest teilweise in einem Substrat (105) angeordnet ist und einen Transistor (160) mit einem Drain-Gebiet (165), einem Source- Gebiet (170), einem Kanal (175) und einer zwischen Source- Gebiet (170) und Drain-Gebiet (165) angeordneten ersten Wortleitung (180) sowie einen Grabenkondensator (110) mit innerer Elektrode (130) , äußerer Elektrode (145) und dazwischen ange- ordneter dielektrischer Schicht (140) aufweist, mit einem Graben (115) in dem Substrat (105), der mit einer leitenden Grabenfüllung (130) zum Bilden der inneren Elektrode (130) des Grabenkondensators (110) aufgefüllt ist; - mit einer isolierenden Deckschicht (135), die sich auf der leitenden Grabenfüllung (130) befindet; mit einer Epitaxieschicht (245), die auf dem Substrat (105) und zumindest teilweise auf der isolierenden Deckschicht (135) angeordnet ist und in welcher das Source- Gebiet (170), das Drain-Gebiet (165) und der Kanal (175) des Transistors gebildet sind; mit einer Grabenisolierung (250), die benachbarte Speicherzellen (100) voneinander isoliert; wobei die erste Wortleitung (180) auf der Epitaxieschicht (245) angeordnet ist und teilweise den Graben (115) überdeckt und von einer ersten Isolationshülle (185) umgeben ist; mit einer zweiten Wortleitung (190), die auf der Grabenisolierung (250) angeordnet ist und von einer zweiten Iso- lationshülle (195) umgeben ist; und mit einem Kontaktgraben (205), in dem sich ein selbstjustierter Anschluß (220) befindet, der die leitende Grabenfüllung (130) mit dem Drain-Gebiet (165) elektrisch ver- bindet, wobei der Kontaktgraben (205) zwischen der ersten Wortleitung (180) mit ihrer ersten Isolationshülle (185) und der zweiten Wortleitung (190) mit ihrer zweiten Isolationshülle (195) gebildet ist.
2. Speicher nach Anspruch 1, d a d u r c h g e k e n n z e i c h n e t , daß der Kontaktgraben (205) auch von der Grabemsolierung (205) begrenzt wird.
3. Speicher nach einem der Ansprüche 1 oder 2 , d a d u r c h g e k e n n z e i c h n e t , daß in einem unteren Bereich (210) des Kontaktgrabens (205) ein Isolationskragen (235) angeordnet ist.
4. Speicher nach einem der Ansprüche 1 bis 3, d a d u r c h g e k e n n z e i c h n e t , daß in dem Kontaktgraben (205) ein leitendes Material (225) auf der leitenden Grabenfüllung (130) angeordnet ist.
5. Speicher nach Anspruch 4 , d a d u r c h g e k e n n z e i c h n e t , daß in dem Kontaktgragen (205) auf dem leitenden Material (225) eine leitende Kappe (230) angeordnet ist.
6. Speicher nach Anspruch 5 , d a d u r c h g e k e n n z e i c h n e t , daß der Isolationskragen (235) von der isolierenden Deckschicht (135) zumindest bis an das Drain-Gebiet (165) heran- reicht und somit das leitende Material (225) und die leitende Kappe (230) nicht direkt mit dem Substrat (105) oder mit der Epitaxieschicht (245) verbunden sind.
7 . Speicher nach einem der Ansprüche 1 bis 6 , d a d u r c h g e k e n n z e i c h n e t , daß die Grabenisolierung (250) tiefer in das Substrat (105) hineinreicht, als die Tiefe der isolierenden Deckschicht (135).
8. Verfahren zur Ausbildung eines Speichers mit Speicherzellen (100), welche jeweils einen Transistor (160) mit einem Drain-Gebiet (165) , einem Source-Gebiet (170) , einem Kanal (175) und einer zwischen Source-Gebiet (170) und Drain-Gebiet (165) angeordneten ersten Wortleitung (180) sowie einen Grabenkondensator (110) mit innerer Elektrode (130), äußerer Elektrode (145) und dazwischen angeordneter dielektrischer Schicht (140) aufweisen, mit den Schritten: - Bereitstellen eines Substrats (105) mit einem Graben (115) ;
Füllen des Grabens (115) mit einer leitenden Grabenfüllung (130) zur Bildung der inneren Elektrode (130) des Grabenkondensators (110); - Bilden einer isolierenden Deckschicht (135) auf der leitenden Grabenfüllung (130) ;
Aufwachsen einer Epitaxieschicht (245) auf einer Oberfläche (106) des Substrats (105), so daß die Epitaxieschicht (245) die isolierende Deckschicht (135) zumindest teilwei- se überdeckt;
Bilden einer Grabemsolierung (250) zumindest in der Epitaxieschicht (245) zur Isolierung benachbarter Speicherzellen (100); Bilden einer ersten Wortleitung (180) oberhalb der Epita- xieschicht (245) und einer zweiten Wortleitung (190) oberhalb der Grabemsolierung (250), wobei die erste Wortleitung (180) mit einer ersten Isolationshülle (185) umgeben 24 wird und die zweite Wortleitung (190) mit einer zweiten Isolationshülle (195) umgeben wird;
Definieren des Source-Gebiets (170) und des Drain-Gebiets (165) in der Epitaxieschicht (245); - Ätzen eines Kontaktgrabens (205) durch die Epitaxieschicht (245) und die isolierende Deckschicht (135) bis zur leitenden Grabenfüllung (130), wobei die erste Wortleitung (180) mit ihrer ersten Isolationshulle (185) und die zweite Wortleitung (190) mit ihrer zweiten Isolationshülle (195) als Ätzmaske für die Ätzung des Kontaktgrabens verwendet werden; und
Bereitstellen eines selbstjustierten Anschlusses in dem Kontaktgraben (205), der die leitende Grabenfüllung (130) mit dem Drain-Gebiet (165) elektrisch verbindet.
9. Verfahren nach Anspruch 8, d a d u r c h g e k e n n z e i c h n e t , daß zur selbs justierten Bildung des Kontaktgrabens (205) die Grabenisolierung (250) als Ätzmaske verwendet v/ird.
10. Verfahren nach einem der Ansprüche 8 oder 9, d a d u r c h g e k e n n z e i c h n e t , daß im unteren Bereich (210) des Kontaktgrabens (205) ein Isolationskragen (235) gebildet wird.
11. Verfahren nach einem der Ansprüche 8 bis 10, d a d u r c h g e k e n n z e i c h n e t , daß in dem Kontaktgraben (205) zumindest ein leitendes Material (225) eingebracht wird.
12. Verfahren nach Anspruch 11, d a d u r c h g e k e n n z e i c h n e t , I daß in dem Kontaktgraben (205) oberhalb des leitenden Materials (225) und oberhalb des Isolationskragens (235) eine leitende Kappe (230) gebildet wird.
13. Verfahren nach Anspruch 12 , d a d u r c h g e k e n n z e i c h n e t , daß der Isolationskragen (235) so gebildet wird, daß das leitende Material (225) und die leitende Kappe (230) nur über das Drain-Gebiet (165) mit der Epitaxieschicht (245) elek- trisch verbunden ist.
14. Verfahren nach einem der Ansprüche 8 bis 13 , d a d u r c h g e k e n n z e i c h n e t , daß nach Aufbringen der Epitaxieschicht (245) einem Tempera- turschritt durchgeführt wird.
15. Verfahren nach einem der Ansprüche 8 bis 14, d a d u r c h g e k e n n z e i c h n e t , daß nach Aufbringen der Epitaxieschicht (245) ein Planarisie- rungsschritt durchgeführt wird.
16. Verfahren nach einem der Ansprüche 8 bis 15, d a d u r c h g e k e n n z e i c h n e t , daß die Epitaxieschicht (245) während ihres Aufwachsens in situ dotiert wird.
PCT/DE2000/002866 1999-08-30 2000-08-23 Speicher mit grabenkondensator und auswahltransistor und verfahren zu seiner herstellung WO2001017019A2 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2001520467A JP3878019B2 (ja) 1999-08-30 2000-08-23 トレンチコンデンサと選択トランジスタとを有するメモリおよびその製造方法
US10/085,940 US6664167B2 (en) 1999-08-30 2002-02-28 Memory with trench capacitor and selection transistor and method for fabricating it

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19941148.4 1999-08-30
DE19941148A DE19941148B4 (de) 1999-08-30 1999-08-30 Speicher mit Grabenkondensator und Auswahltransistor und Verfahren zu seiner Herstellung

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US10/085,940 Continuation US6664167B2 (en) 1999-08-30 2002-02-28 Memory with trench capacitor and selection transistor and method for fabricating it

Publications (2)

Publication Number Publication Date
WO2001017019A2 true WO2001017019A2 (de) 2001-03-08
WO2001017019A3 WO2001017019A3 (de) 2001-05-10

Family

ID=7920115

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/DE2000/002866 WO2001017019A2 (de) 1999-08-30 2000-08-23 Speicher mit grabenkondensator und auswahltransistor und verfahren zu seiner herstellung

Country Status (6)

Country Link
US (1) US6664167B2 (de)
JP (1) JP3878019B2 (de)
KR (1) KR100445308B1 (de)
DE (1) DE19941148B4 (de)
TW (1) TW459386B (de)
WO (1) WO2001017019A2 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6876026B2 (en) 2001-10-22 2005-04-05 Infineon Technologies Ag Memory cell, wafer, semiconductor component with memory cell having insulation collars and method for fabricating an insulating collar for a memory cell

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10045694A1 (de) * 2000-09-15 2002-04-04 Infineon Technologies Ag Halbleiterspeicherzelle mit Grabenkondensator und Auswahltransistor und Verfahren zu ihrer Herstellung
DE10126604C1 (de) * 2001-05-31 2002-12-19 Infineon Technologies Ag Speicherzellenanordnung und Verfahren zu ihrer Herstellung
DE10128211C1 (de) * 2001-06-11 2002-07-11 Infineon Technologies Ag Speicher mit einer Speicherzelle, umfassend einen Auswahltransistor und einen Speicherkondensator sowie Verfahren zu seiner Herstellung
EP1302982A1 (de) 2001-10-12 2003-04-16 Infineon Technologies AG Verfahren zum Ausbilden einer vertikalen Feldeffekttransistoreinrichtung
DE10153310A1 (de) 2001-10-29 2003-05-22 Infineon Technologies Ag Photolithographisches Strukturierungsverfahren mit einer durch ein plasmaunterstützes Abscheideeverfahren hergestellten Kohlenstoff-Hartmaskenschicht diamantartiger Härte
DE10154346C2 (de) * 2001-11-06 2003-11-20 Infineon Technologies Ag Ausffüllen von Substratvertiefungen mit siliziumoxidhaltigem Material durch eine HDP-Gasphasenabscheidung unter Beteiligung von H¶2¶O¶2¶ oder H¶2¶O als Reaktionsgas
KR100417211B1 (ko) * 2001-12-20 2004-02-05 동부전자 주식회사 반도체 소자의 금속 배선 형성 방법
WO2003060994A1 (de) * 2002-01-21 2003-07-24 Infineon Technologies Ag Speicherzelle mit niedertemperatur-schichten im grabenkondensator
DE10217261A1 (de) * 2002-01-21 2003-08-07 Infineon Technologies Ag Speicherbaustein mit einer Speicherzelle mit Niedertemperatur-Schichten im Speichertrench und Herstellungsverfahren
DE10202139B4 (de) 2002-01-21 2006-07-13 Infineon Technologies Ag Speicherzelle mit einem dünnen Isolationskragen und Speicherbaustein
DE10212610C1 (de) 2002-03-21 2003-11-06 Infineon Technologies Ag Verfahren zur Erzeugung einer horizontalen Isolationsschicht auf einem leitenden Material in einem Graben
KR20030093817A (ko) * 2002-06-05 2003-12-11 삼성전자주식회사 반도체 메모리 소자 및 그 제조방법
DE10226583B4 (de) * 2002-06-14 2010-07-08 Qimonda Ag DRAM-Speicherzelle für schnellen Schreib-/Lesezugriff und Speicherzellenfeld
KR100468771B1 (ko) * 2002-10-10 2005-01-29 삼성전자주식회사 모스 트랜지스터의 제조방법
US6787838B1 (en) * 2003-06-18 2004-09-07 International Business Machines Corporation Trench capacitor DRAM cell using buried oxide as array top oxide
DE10345460B4 (de) * 2003-09-30 2007-01-04 Infineon Technologies Ag Verfahren zur Herstellung eines Lochgraben-Speicherkondensators in einem Halbleitersubstrat
DE102004023805B4 (de) * 2004-05-13 2007-03-08 Infineon Technologies Ag Herstellungsverfahren für eine Halbleiterstruktur mit integrierten Kondensatoren und entsprechende Halbleiterstruktur
US20070057304A1 (en) * 2005-09-12 2007-03-15 Infineon Technologies Ag Capacitor structure, memory cell and method for forming a capacitor structure
TWI277177B (en) * 2005-10-13 2007-03-21 Promos Technologies Inc Dynamic random access memory and manufacturing method thereof
US7427545B2 (en) * 2005-11-21 2008-09-23 International Business Machines Corporation Trench memory cells with buried isolation collars, and methods of fabricating same
JP2010219139A (ja) * 2009-03-13 2010-09-30 Elpida Memory Inc 半導体装置及びその製造方法
US10205032B2 (en) * 2010-09-20 2019-02-12 Infineon Technologies Ag Semiconductor structure and method for making same
US8293625B2 (en) * 2011-01-19 2012-10-23 International Business Machines Corporation Structure and method for hard mask removal on an SOI substrate without using CMP process
TWI691052B (zh) * 2019-05-07 2020-04-11 力晶積成電子製造股份有限公司 記憶體結構及其製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0262294A1 (de) * 1986-10-03 1988-04-06 International Business Machines Corporation Herstellungsverfahren zur Ausbildung eines selbstausrichtenden Kontaktfensters und einer Verbindung in einer epitaktischen Schicht und Bauelementstrukturen, die dieses Verfahren verwenden
US5055898A (en) * 1991-04-30 1991-10-08 International Business Machines Corporation DRAM memory cell having a horizontal SOI transfer device disposed over a buried storage node and fabrication methods therefor
US5336629A (en) * 1991-08-05 1994-08-09 International Business Machines Corporation Folder Bitline DRAM having access transistors stacked above trench storage capacitors, each such transistor employing a planar semiconductor body which spans adjacent capacitors
US5893735A (en) * 1996-02-22 1999-04-13 Siemens Aktiengesellschaft Three-dimensional device layout with sub-groundrule features
US5909044A (en) * 1997-07-18 1999-06-01 International Business Machines Corporation Process for forming a high density semiconductor device

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1548877A (en) * 1975-06-26 1979-07-18 Mullard Ltd Semiconductor devices
JPS6235668A (ja) * 1985-08-09 1987-02-16 Nec Corp 半導体記憶装置
US4649625A (en) 1985-10-21 1987-03-17 International Business Machines Corporation Dynamic memory device having a single-crystal transistor on a trench capacitor structure and a fabrication method therefor
US4820652A (en) * 1985-12-11 1989-04-11 Sony Corporation Manufacturing process and structure of semiconductor memory devices
KR930003857B1 (ko) 1987-08-05 1993-05-14 마쯔시다덴기산교 가부시기가이샤 플라즈마 도우핑방법
US5065273A (en) 1990-12-04 1991-11-12 International Business Machines Corporation High capacity DRAM trench capacitor and methods of fabricating same
US5250829A (en) 1992-01-09 1993-10-05 International Business Machines Corporation Double well substrate plate trench DRAM cell array
US5292679A (en) * 1992-04-23 1994-03-08 Nippon Steel Corporation Process for producing a semiconductor memory device having memory cells including transistors and capacitors
US5344381A (en) 1992-07-10 1994-09-06 Cabrera Y Lopez Caram Luis F Equipment for the elimination of light particles, inks and air from a fiber suspension for the manufacture of paper
US5508541A (en) 1992-09-22 1996-04-16 Kabushiki Kaisha Toshiba Random access memory device with trench-type one-transistor memory cell structure
US5422294A (en) 1993-05-03 1995-06-06 Noble, Jr.; Wendell P. Method of making a trench capacitor field shield with sidewall contact
US5780335A (en) * 1994-08-26 1998-07-14 International Business Machines Corporation Method of forming a buried-sidewall-strap two transistor one capacitor trench cell
US5593912A (en) 1994-10-06 1997-01-14 International Business Machines Corporation SOI trench DRAM cell for 256 MB DRAM and beyond
US5521118A (en) 1994-12-22 1996-05-28 International Business Machines Corporation Sidewall strap
US5641694A (en) 1994-12-22 1997-06-24 International Business Machines Corporation Method of fabricating vertical epitaxial SOI transistor
US5658816A (en) 1995-02-27 1997-08-19 International Business Machines Corporation Method of making DRAM cell with trench under device for 256 Mb DRAM and beyond
US5712202A (en) * 1995-12-27 1998-01-27 Vanguard International Semiconductor Corporation Method for fabricating a multiple walled crown capacitor of a semiconductor device
US5830797A (en) * 1996-06-20 1998-11-03 Cypress Semiconductor Corporation Interconnect methods and apparatus
JP2930110B2 (ja) * 1996-11-14 1999-08-03 日本電気株式会社 半導体記憶装置およびその製造方法
US5770484A (en) * 1996-12-13 1998-06-23 International Business Machines Corporation Method of making silicon on insulator buried plate trench capacitor
DE19713961C2 (de) * 1997-04-04 1999-05-06 Siemens Ag Verfahren zur Erzeugung einer leitenden Verbindung zwischen zumindest zwei Gebieten eines ersten Leitfähigkeitstyps
US5831899A (en) * 1997-04-07 1998-11-03 Integrated Device Technology, Inc. Local interconnect structure and process for six-transistor SRAM cell
US5998821A (en) * 1997-05-21 1999-12-07 Kabushiki Kaisha Toshiba Dynamic ram structure having a trench capacitor
US5843820A (en) * 1997-09-29 1998-12-01 Vanguard International Semiconductor Corporation Method of fabricating a new dynamic random access memory (DRAM) cell having a buried horizontal trench capacitor
US6236079B1 (en) * 1997-12-02 2001-05-22 Kabushiki Kaisha Toshiba Dynamic semiconductor memory device having a trench capacitor

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0262294A1 (de) * 1986-10-03 1988-04-06 International Business Machines Corporation Herstellungsverfahren zur Ausbildung eines selbstausrichtenden Kontaktfensters und einer Verbindung in einer epitaktischen Schicht und Bauelementstrukturen, die dieses Verfahren verwenden
US5055898A (en) * 1991-04-30 1991-10-08 International Business Machines Corporation DRAM memory cell having a horizontal SOI transfer device disposed over a buried storage node and fabrication methods therefor
US5336629A (en) * 1991-08-05 1994-08-09 International Business Machines Corporation Folder Bitline DRAM having access transistors stacked above trench storage capacitors, each such transistor employing a planar semiconductor body which spans adjacent capacitors
US5893735A (en) * 1996-02-22 1999-04-13 Siemens Aktiengesellschaft Three-dimensional device layout with sub-groundrule features
US5909044A (en) * 1997-07-18 1999-06-01 International Business Machines Corporation Process for forming a high density semiconductor device

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
"METHOD FOR MAKING A DYNAMIC RANDOM-ACCESS MEMORY CELL" IBM TECHNICAL DISCLOSURE BULLETIN,US,IBM CORP. NEW YORK, Bd. 32, Nr. 4A, 1. September 1989 (1989-09-01), Seiten 398-399, XP000039910 ISSN: 0018-8689 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6876026B2 (en) 2001-10-22 2005-04-05 Infineon Technologies Ag Memory cell, wafer, semiconductor component with memory cell having insulation collars and method for fabricating an insulating collar for a memory cell
DE10153110B4 (de) * 2001-10-22 2006-11-30 Infineon Technologies Ag Speicherzelle

Also Published As

Publication number Publication date
US6664167B2 (en) 2003-12-16
DE19941148A1 (de) 2001-04-19
DE19941148B4 (de) 2006-08-10
JP2003508915A (ja) 2003-03-04
KR20020025996A (ko) 2002-04-04
WO2001017019A3 (de) 2001-05-10
TW459386B (en) 2001-10-11
KR100445308B1 (ko) 2004-08-18
US20020137278A1 (en) 2002-09-26
JP3878019B2 (ja) 2007-02-07

Similar Documents

Publication Publication Date Title
WO2001017019A2 (de) Speicher mit grabenkondensator und auswahltransistor und verfahren zu seiner herstellung
EP0744771B1 (de) Verfahren zur Herstellung einer DRAM-Speicherzelle mit vertikalem Transistor
DE3880750T2 (de) Vertikale Transistor-/Kapazitätspeicherzellen-Struktur und Herstellungsverfahren dafür.
DE19944012B4 (de) Grabenkondensator mit Kondensatorelektroden und entsprechendes Herstellungsverfahren
EP1180796A2 (de) Grabenkondensator und Verfahren zu seiner Herstellung
DE19842665A1 (de) Herstellungsverfahren für einen Grabenkondensator mit einem Isolationskragen
EP0971414A1 (de) Grabenkondensator mit Isolationskragen und vergrabenen Kontakt und entsprechendes Herstellungsverfahren
EP0875937A2 (de) DRAM-Zellenanordnung und Verfahren zu deren Herstellung
DE19811882A1 (de) DRAM-Zellenanordnung und Verfahren zu deren Herstellung
DE19946719A1 (de) Grabenkondensator und Verfahren zu seiner Herstellung
EP0317934B1 (de) Dreidimensionale 1-Transistorzellenanordnung für dynamische Halbleiterspeicher mit Grabenkondensator und Verfahren zu ihrer Herstellung
EP1116270A1 (de) Integrierte schaltungsanordnung mit vertikaltransistoren und verfahren zu deren herstellung
DE10045694A1 (de) Halbleiterspeicherzelle mit Grabenkondensator und Auswahltransistor und Verfahren zu ihrer Herstellung
EP1125328B1 (de) Verfahren zur herstellung einer dram-zellenanordnung
DE19929211B4 (de) Verfahren zur Herstellung eines MOS-Transistors sowie einer DRAM-Zellenanordung
EP0917203A2 (de) Gain Cell DRAM Struktur und Verfahren zu deren Herstellung
EP1364390A2 (de) Grabenkondensator und verfahren zu seiner herstellung
DE19843641A1 (de) Grabenkondensator mit Isolationskragen und entsprechendes Herstellungsverfahren
EP1129482B1 (de) Verfahren zur Herstellung von einer DRAM-Zellenanordnung
DE102005001904A1 (de) Halbleiterspeicher, Halbleiterbauteil und Verfahren zu deren Herstellung
DE10128193C1 (de) Ein-Transistor-Speicherzellenanordnung und Verfahren zu deren Herstellung
DE10030696B4 (de) Integrierte Schaltungsanordnung mit zumindest einem vergrabenen Schaltungselement und einer Isolationsschicht sowie Verfahren zu deren Herstellung
DE102004003084B3 (de) Halbleiterspeicherzelle sowie zugehöriges Herstellungsverfahren
DE10328634B3 (de) Verfahren zur Herstellung eines Buried-Strap-Kontakts für einen Speicherkondensator
DE10047221C1 (de) Graben-Kondensator mit einem Isolationskragen und Verfahren zum Herstellen eines solchen Graben-Kondensators

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A2

Designated state(s): JP KR US

AK Designated states

Kind code of ref document: A3

Designated state(s): JP KR US

DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
WWE Wipo information: entry into national phase

Ref document number: 1020027002565

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 10085940

Country of ref document: US

WWP Wipo information: published in national office

Ref document number: 1020027002565

Country of ref document: KR

WWG Wipo information: grant in national office

Ref document number: 1020027002565

Country of ref document: KR