WO2001017019A3 - Speicher mit grabenkondensator und auswahltransistor und verfahren zu seiner herstellung - Google Patents

Speicher mit grabenkondensator und auswahltransistor und verfahren zu seiner herstellung Download PDF

Info

Publication number
WO2001017019A3
WO2001017019A3 PCT/DE2000/002866 DE0002866W WO0117019A3 WO 2001017019 A3 WO2001017019 A3 WO 2001017019A3 DE 0002866 W DE0002866 W DE 0002866W WO 0117019 A3 WO0117019 A3 WO 0117019A3
Authority
WO
WIPO (PCT)
Prior art keywords
trench capacitor
trench
transistor
memory
producing
Prior art date
Application number
PCT/DE2000/002866
Other languages
English (en)
French (fr)
Other versions
WO2001017019A2 (de
Inventor
Dietmar Temmler
Herbert Benzinger
Wolfram Karcher
Catharina Pusch
Martin Schrems
Juergen Faul
Original Assignee
Infineon Technologies Ag
Dietmar Temmler
Herbert Benzinger
Wolfram Karcher
Catharina Pusch
Martin Schrems
Juergen Faul
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Ag, Dietmar Temmler, Herbert Benzinger, Wolfram Karcher, Catharina Pusch, Martin Schrems, Juergen Faul filed Critical Infineon Technologies Ag
Priority to JP2001520467A priority Critical patent/JP3878019B2/ja
Publication of WO2001017019A2 publication Critical patent/WO2001017019A2/de
Publication of WO2001017019A3 publication Critical patent/WO2001017019A3/de
Priority to US10/085,940 priority patent/US6664167B2/en

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/37—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor being at least partially in a trench in the substrate
    • H10B12/373—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor being at least partially in a trench in the substrate the capacitor extending under or around the transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

Die vorliegende Erfindung umfasst einen Speicher mit einer Speicherzelle (100), die in einem Substrat (105) gebildet ist und aus einem Grabenkondensator (110) und einem Transistor (160) besteht. Der Grabenkondensator (110) ist mit einem selbstjustierten Anschluss (220) an den Transistor (160) angeschlossen. Der Transistor (160) überdeckt zumindest teilweise den Grabenkondensator (110). Der Grabenkondensator (110) ist mit einer leitenden Grabenfüllung (130) gefüllt und auf der leitenden Grabenfüllung (130) befindet sich eine isolierende Deckschicht (135). Oberhalb der isolierenden Deckschicht (135) befindet sich eine Epitaxieschicht (245). Der Transistor (160) ist in der Epitaxieschicht (245) gebildet. Der selbstjustierte Anschluss (220) ist in einem Kontaktgraben (205) gebildet und besteht aus einem Isolationskragen (235), in dem ein leitendes Material (225) eingebracht ist. Auf dem leitenden Material ist eine leitende Kappe (230) gebildet.
PCT/DE2000/002866 1999-08-30 2000-08-23 Speicher mit grabenkondensator und auswahltransistor und verfahren zu seiner herstellung WO2001017019A2 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2001520467A JP3878019B2 (ja) 1999-08-30 2000-08-23 トレンチコンデンサと選択トランジスタとを有するメモリおよびその製造方法
US10/085,940 US6664167B2 (en) 1999-08-30 2002-02-28 Memory with trench capacitor and selection transistor and method for fabricating it

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19941148.4 1999-08-30
DE19941148A DE19941148B4 (de) 1999-08-30 1999-08-30 Speicher mit Grabenkondensator und Auswahltransistor und Verfahren zu seiner Herstellung

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US10/085,940 Continuation US6664167B2 (en) 1999-08-30 2002-02-28 Memory with trench capacitor and selection transistor and method for fabricating it

Publications (2)

Publication Number Publication Date
WO2001017019A2 WO2001017019A2 (de) 2001-03-08
WO2001017019A3 true WO2001017019A3 (de) 2001-05-10

Family

ID=7920115

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/DE2000/002866 WO2001017019A2 (de) 1999-08-30 2000-08-23 Speicher mit grabenkondensator und auswahltransistor und verfahren zu seiner herstellung

Country Status (6)

Country Link
US (1) US6664167B2 (de)
JP (1) JP3878019B2 (de)
KR (1) KR100445308B1 (de)
DE (1) DE19941148B4 (de)
TW (1) TW459386B (de)
WO (1) WO2001017019A2 (de)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10045694A1 (de) * 2000-09-15 2002-04-04 Infineon Technologies Ag Halbleiterspeicherzelle mit Grabenkondensator und Auswahltransistor und Verfahren zu ihrer Herstellung
DE10126604C1 (de) * 2001-05-31 2002-12-19 Infineon Technologies Ag Speicherzellenanordnung und Verfahren zu ihrer Herstellung
DE10128211C1 (de) * 2001-06-11 2002-07-11 Infineon Technologies Ag Speicher mit einer Speicherzelle, umfassend einen Auswahltransistor und einen Speicherkondensator sowie Verfahren zu seiner Herstellung
EP1302982A1 (de) 2001-10-12 2003-04-16 Infineon Technologies AG Verfahren zum Ausbilden einer vertikalen Feldeffekttransistoreinrichtung
DE10153110B4 (de) * 2001-10-22 2006-11-30 Infineon Technologies Ag Speicherzelle
DE10153310A1 (de) 2001-10-29 2003-05-22 Infineon Technologies Ag Photolithographisches Strukturierungsverfahren mit einer durch ein plasmaunterstützes Abscheideeverfahren hergestellten Kohlenstoff-Hartmaskenschicht diamantartiger Härte
DE10154346C2 (de) * 2001-11-06 2003-11-20 Infineon Technologies Ag Ausffüllen von Substratvertiefungen mit siliziumoxidhaltigem Material durch eine HDP-Gasphasenabscheidung unter Beteiligung von H¶2¶O¶2¶ oder H¶2¶O als Reaktionsgas
KR100417211B1 (ko) * 2001-12-20 2004-02-05 동부전자 주식회사 반도체 소자의 금속 배선 형성 방법
US20050090053A1 (en) * 2002-01-21 2005-04-28 Infineon Technologies Ag Memory chip with low-temperature layers in the trench capacitor
DE10202139B4 (de) * 2002-01-21 2006-07-13 Infineon Technologies Ag Speicherzelle mit einem dünnen Isolationskragen und Speicherbaustein
DE10217261A1 (de) * 2002-01-21 2003-08-07 Infineon Technologies Ag Speicherbaustein mit einer Speicherzelle mit Niedertemperatur-Schichten im Speichertrench und Herstellungsverfahren
DE10212610C1 (de) 2002-03-21 2003-11-06 Infineon Technologies Ag Verfahren zur Erzeugung einer horizontalen Isolationsschicht auf einem leitenden Material in einem Graben
KR20030093817A (ko) * 2002-06-05 2003-12-11 삼성전자주식회사 반도체 메모리 소자 및 그 제조방법
DE10226583B4 (de) * 2002-06-14 2010-07-08 Qimonda Ag DRAM-Speicherzelle für schnellen Schreib-/Lesezugriff und Speicherzellenfeld
KR100468771B1 (ko) * 2002-10-10 2005-01-29 삼성전자주식회사 모스 트랜지스터의 제조방법
US6787838B1 (en) * 2003-06-18 2004-09-07 International Business Machines Corporation Trench capacitor DRAM cell using buried oxide as array top oxide
DE10345460B4 (de) * 2003-09-30 2007-01-04 Infineon Technologies Ag Verfahren zur Herstellung eines Lochgraben-Speicherkondensators in einem Halbleitersubstrat
DE102004023805B4 (de) * 2004-05-13 2007-03-08 Infineon Technologies Ag Herstellungsverfahren für eine Halbleiterstruktur mit integrierten Kondensatoren und entsprechende Halbleiterstruktur
US20070057304A1 (en) * 2005-09-12 2007-03-15 Infineon Technologies Ag Capacitor structure, memory cell and method for forming a capacitor structure
TWI277177B (en) * 2005-10-13 2007-03-21 Promos Technologies Inc Dynamic random access memory and manufacturing method thereof
US7427545B2 (en) * 2005-11-21 2008-09-23 International Business Machines Corporation Trench memory cells with buried isolation collars, and methods of fabricating same
JP2010219139A (ja) * 2009-03-13 2010-09-30 Elpida Memory Inc 半導体装置及びその製造方法
US10205032B2 (en) * 2010-09-20 2019-02-12 Infineon Technologies Ag Semiconductor structure and method for making same
US8293625B2 (en) * 2011-01-19 2012-10-23 International Business Machines Corporation Structure and method for hard mask removal on an SOI substrate without using CMP process
TWI691052B (zh) * 2019-05-07 2020-04-11 力晶積成電子製造股份有限公司 記憶體結構及其製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0262294A1 (de) * 1986-10-03 1988-04-06 International Business Machines Corporation Herstellungsverfahren zur Ausbildung eines selbstausrichtenden Kontaktfensters und einer Verbindung in einer epitaktischen Schicht und Bauelementstrukturen, die dieses Verfahren verwenden
US5055898A (en) * 1991-04-30 1991-10-08 International Business Machines Corporation DRAM memory cell having a horizontal SOI transfer device disposed over a buried storage node and fabrication methods therefor
US5336629A (en) * 1991-08-05 1994-08-09 International Business Machines Corporation Folder Bitline DRAM having access transistors stacked above trench storage capacitors, each such transistor employing a planar semiconductor body which spans adjacent capacitors
US5893735A (en) * 1996-02-22 1999-04-13 Siemens Aktiengesellschaft Three-dimensional device layout with sub-groundrule features
US5909044A (en) * 1997-07-18 1999-06-01 International Business Machines Corporation Process for forming a high density semiconductor device

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1548877A (en) * 1975-06-26 1979-07-18 Mullard Ltd Semiconductor devices
JPS6235668A (ja) * 1985-08-09 1987-02-16 Nec Corp 半導体記憶装置
US4649625A (en) 1985-10-21 1987-03-17 International Business Machines Corporation Dynamic memory device having a single-crystal transistor on a trench capacitor structure and a fabrication method therefor
US4820652A (en) * 1985-12-11 1989-04-11 Sony Corporation Manufacturing process and structure of semiconductor memory devices
KR930003857B1 (ko) 1987-08-05 1993-05-14 마쯔시다덴기산교 가부시기가이샤 플라즈마 도우핑방법
US5065273A (en) 1990-12-04 1991-11-12 International Business Machines Corporation High capacity DRAM trench capacitor and methods of fabricating same
US5250829A (en) 1992-01-09 1993-10-05 International Business Machines Corporation Double well substrate plate trench DRAM cell array
US5292679A (en) * 1992-04-23 1994-03-08 Nippon Steel Corporation Process for producing a semiconductor memory device having memory cells including transistors and capacitors
US5344381A (en) 1992-07-10 1994-09-06 Cabrera Y Lopez Caram Luis F Equipment for the elimination of light particles, inks and air from a fiber suspension for the manufacture of paper
US5508541A (en) 1992-09-22 1996-04-16 Kabushiki Kaisha Toshiba Random access memory device with trench-type one-transistor memory cell structure
US5422294A (en) 1993-05-03 1995-06-06 Noble, Jr.; Wendell P. Method of making a trench capacitor field shield with sidewall contact
US5780335A (en) * 1994-08-26 1998-07-14 International Business Machines Corporation Method of forming a buried-sidewall-strap two transistor one capacitor trench cell
US5593912A (en) 1994-10-06 1997-01-14 International Business Machines Corporation SOI trench DRAM cell for 256 MB DRAM and beyond
US5521118A (en) 1994-12-22 1996-05-28 International Business Machines Corporation Sidewall strap
US5641694A (en) 1994-12-22 1997-06-24 International Business Machines Corporation Method of fabricating vertical epitaxial SOI transistor
US5658816A (en) 1995-02-27 1997-08-19 International Business Machines Corporation Method of making DRAM cell with trench under device for 256 Mb DRAM and beyond
US5712202A (en) * 1995-12-27 1998-01-27 Vanguard International Semiconductor Corporation Method for fabricating a multiple walled crown capacitor of a semiconductor device
US5830797A (en) * 1996-06-20 1998-11-03 Cypress Semiconductor Corporation Interconnect methods and apparatus
JP2930110B2 (ja) * 1996-11-14 1999-08-03 日本電気株式会社 半導体記憶装置およびその製造方法
US5770484A (en) * 1996-12-13 1998-06-23 International Business Machines Corporation Method of making silicon on insulator buried plate trench capacitor
DE19713961C2 (de) * 1997-04-04 1999-05-06 Siemens Ag Verfahren zur Erzeugung einer leitenden Verbindung zwischen zumindest zwei Gebieten eines ersten Leitfähigkeitstyps
US5831899A (en) * 1997-04-07 1998-11-03 Integrated Device Technology, Inc. Local interconnect structure and process for six-transistor SRAM cell
US5998821A (en) * 1997-05-21 1999-12-07 Kabushiki Kaisha Toshiba Dynamic ram structure having a trench capacitor
US5843820A (en) * 1997-09-29 1998-12-01 Vanguard International Semiconductor Corporation Method of fabricating a new dynamic random access memory (DRAM) cell having a buried horizontal trench capacitor
US6236079B1 (en) * 1997-12-02 2001-05-22 Kabushiki Kaisha Toshiba Dynamic semiconductor memory device having a trench capacitor

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0262294A1 (de) * 1986-10-03 1988-04-06 International Business Machines Corporation Herstellungsverfahren zur Ausbildung eines selbstausrichtenden Kontaktfensters und einer Verbindung in einer epitaktischen Schicht und Bauelementstrukturen, die dieses Verfahren verwenden
US5055898A (en) * 1991-04-30 1991-10-08 International Business Machines Corporation DRAM memory cell having a horizontal SOI transfer device disposed over a buried storage node and fabrication methods therefor
US5336629A (en) * 1991-08-05 1994-08-09 International Business Machines Corporation Folder Bitline DRAM having access transistors stacked above trench storage capacitors, each such transistor employing a planar semiconductor body which spans adjacent capacitors
US5893735A (en) * 1996-02-22 1999-04-13 Siemens Aktiengesellschaft Three-dimensional device layout with sub-groundrule features
US5909044A (en) * 1997-07-18 1999-06-01 International Business Machines Corporation Process for forming a high density semiconductor device

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
"METHOD FOR MAKING A DYNAMIC RANDOM-ACCESS MEMORY CELL", IBM TECHNICAL DISCLOSURE BULLETIN,US,IBM CORP. NEW YORK, vol. 32, no. 4A, 1 September 1989 (1989-09-01), pages 398 - 399, XP000039910, ISSN: 0018-8689 *

Also Published As

Publication number Publication date
TW459386B (en) 2001-10-11
US6664167B2 (en) 2003-12-16
US20020137278A1 (en) 2002-09-26
JP2003508915A (ja) 2003-03-04
KR20020025996A (ko) 2002-04-04
DE19941148A1 (de) 2001-04-19
JP3878019B2 (ja) 2007-02-07
DE19941148B4 (de) 2006-08-10
WO2001017019A2 (de) 2001-03-08
KR100445308B1 (ko) 2004-08-18

Similar Documents

Publication Publication Date Title
WO2001017019A3 (de) Speicher mit grabenkondensator und auswahltransistor und verfahren zu seiner herstellung
TW365065B (en) Embedded memory structure and manufacturing method thereof
EP1179850A3 (de) Ein Halbleiterspeicher und sein Produktionsverfahren
WO2002049100A3 (en) Method of forming vertical transistor gate for trench capacitor dram cell
KR100624872B1 (ko) 다이나믹 랜덤 액세스 메모리
KR950021651A (ko) 다이나믹 랜덤 액세스 메모리 셀 제조방법
EP0837504A3 (de) Teilweise oder ganz eingekapselte ferroelektrische Anordnung
EP1003219A3 (de) DRAM Speicherzellenanordnung mit Stapel-Kondensator und vergrabener Wortleitung
TW344884B (en) Nitride cap formation in a DRAM trench capacitor
KR900004178B1 (en) Dynamic random access memory trench capacitor
EP1965428A3 (de) Verfahren zur Herstellung einer Halbleiterstruktur mit vergrabener Bitleitung
US20020155654A1 (en) Vertical gate top engineering for improved GC and CB process windows
EP1077487A3 (de) Grabenkondensator-DRAM-Zelle mit vertikalem Transistor
US5748521A (en) Metal plug capacitor structures for integrated circuit devices and related methods
EP0969506A3 (de) DRAM-Kondensator und Verfahren zur Herstellung desselben
JPH08274280A (ja) トレンチセル形コンデンサ、メモリセルおよびトレンチセル形コンデンサの製造方法
US6465865B1 (en) Isolated structure and method of fabricating such a structure on a substrate
KR960032748A (ko) 메모리셀의 축전기 배열상에 비트선 형성방법 및 비트선 배열
TW329546B (en) The semiconductor device and its manufacturing method
WO2004077438A3 (en) Process of forming a ferroelectric memory integrated circuit
WO2002073694A3 (de) Speicherzelle mit einem graben und verfahren zu ihrer herstellung
WO2002101824A3 (de) Dram-speicherzelle mit grabenkondensator und verfahren zu ihrer herstellung
TW351846B (en) Method for fabricating memory cell for DRAM
WO2003003462A3 (de) Grabenkondensator und entsprechendes herstellungsverfahren
TW362258B (en) Silicon trench contact structure on the insulation layer

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A2

Designated state(s): JP KR US

AK Designated states

Kind code of ref document: A3

Designated state(s): JP KR US

DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
WWE Wipo information: entry into national phase

Ref document number: 1020027002565

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 10085940

Country of ref document: US

WWP Wipo information: published in national office

Ref document number: 1020027002565

Country of ref document: KR

WWG Wipo information: grant in national office

Ref document number: 1020027002565

Country of ref document: KR