KR20030093817A - 반도체 메모리 소자 및 그 제조방법 - Google Patents

반도체 메모리 소자 및 그 제조방법 Download PDF

Info

Publication number
KR20030093817A
KR20030093817A KR1020020031678A KR20020031678A KR20030093817A KR 20030093817 A KR20030093817 A KR 20030093817A KR 1020020031678 A KR1020020031678 A KR 1020020031678A KR 20020031678 A KR20020031678 A KR 20020031678A KR 20030093817 A KR20030093817 A KR 20030093817A
Authority
KR
South Korea
Prior art keywords
storage node
cap
node electrode
memory device
semiconductor memory
Prior art date
Application number
KR1020020031678A
Other languages
English (en)
Inventor
박제민
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020020031678A priority Critical patent/KR20030093817A/ko
Priority to US10/435,880 priority patent/US6784479B2/en
Priority to JP2003158436A priority patent/JP2004072078A/ja
Publication of KR20030093817A publication Critical patent/KR20030093817A/ko
Priority to US10/873,546 priority patent/US6991980B2/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes

Abstract

본 발명은 스토리지 노드 전극의 브리지를 방지할 수 있는 반도체 메모리 소자 및 그 소자의 제조 방법에 관한 것이다. 본 발명에 의한 반도체 메모리 소자에는 실린더형의 스토리지 노드 전극의 상부에 절연체로 캡이 형성되어 있다. 이러한 캡은 서로 분리될 수도 있고 일방향으로는 연결이 될 수도 있다. 따라서 인접한 스토리지 노드 전극간에 브리지가 생기는 것을 방지할 수 있다. 그리고 본 발명에 의한 반도체 메모리 소자의 제조방법은 노드 분리가 된 스토리지 노드 전극 상부 주위의 몰드 산화막 및 버퍼 절연막을 약간 식각하여, 식각된 부분에 캡 형성용 절연막을 증착한 다음 이를 식각하여 형성한다.

Description

반도체 메모리 소자 및 그 제조방법{Semiconductor memory device and manufacturing method thereof}
본 발명은 반도체 메모리 소자 및 그 제조방법에 관한 것으로, 보다 구체적으로는, 스토리지 노드 전극이 쓰러지더라도 브리지(bridge)가 나는 것을 방지할 수 있는 실린더형(Cylinder Type) 커패시터를 포함하고 있는 반도체 메모리 소자 및 그 제조방법에 관한 것이다.
반도체 메모리 소자의 고집적화가 진전됨에 따라 디자인 룰(design rule)은 감소하게 되고, 이에 따라 많은 해결과제가 새롭게 등장하고 있다. 이는 디자인 룰이 감소함으로써 소자의 크기가 이에 따라서 작아지게 되기 때문인데, 특히 정보를 저장하는 기능을 수행하는 커패시터의 경우에는 충분하게 높은 커패시턴스를 갖는 커패시터(capacitor)를 제조하는 것이 당면한 과제가 되었다. 이러한 과제를 해결하기 위하여 여러 가지의 해결책이 제시되었는데, 이를 크게 나누어보면, 첫째, 커패시터의 유효 면적을 증가시키는 방법 둘째, 유전막의 두께를 얇게 하는 방법 및 셋째, 유전율이 높은 물질을 유전막 물질로 사용하는 방법 등으로 구분할 수 있다.
이중에서도 커패시터의 유효 면적을 증가시키기 위하여 전극의 표면에 반구형 입자(HSG)막과 같은 것을 형성하여 단위 넓이 당 표면적을 증대시키는 노력뿐만이 아니라, 실린더형, 핀형(Fin Type) 또는 박스형(Box Type)과 같이 입체적으로 스토리지 노드 전극을 형성하는 방법이 널리 사용되고 있다.
이 중에서 실린더형은 스토리지 노드 전극의 내부뿐만이 아니라 그 외부까지도 유효하게 사용할 수 있기 때문에, 고집적 메모리 소자에 적합한 구조로서 널리 채택이 되고 있다. 우선, 일반적인 실린더형 스토리지 노드에 대하여 도1 및 도2를 참조하여 설명하기로 한다.
도1은 일반적인 실린더형 스토리지 노드 전극을 포함하는 반도체 메모리 소자의 평면도이고, 도2는 도1의 반도체 메모리 소자에 대하여 XX'선 및 YY'선을 따라 절단한 단면도이다.
도1 및 도2에 도시되어 있는 바와 같이, 모스 트랜지스터(MOS transistor)와 같은 반도체 소자(미도시)가 구비된 반도체 기판(10) 상부에 층간 절연막(11)이 형성된다. 층간 절연막(11)의 내부에는 스토리지 노드 콘택 플러그(12)가 형성되어 있다. 이 스토리지 노드 콘택 플러그(12)는 그 하부에 형성되어 있는 모스 트랜지스터의 소스 영역(미도시)과 후속 공정에서 형성이 될 스토리지 노드 전극을 연결시킨다. 스토리지 노드 콘택 플러그(12) 및 층간 절연막(11) 상부의 소정 부분에는 실린더 형태의 스토리지 노드 전극(16a)이 형성된다. 이 실린더 형태의 스토리지 노드 전극(16a)은 다음과 같은 방법으로 형성된다. 먼저, 스토리지 노드 콘택 플러그(12)를 포함하고 있는 층간 절연막(11) 상부에 형성하고자 하는 커패시터의 높이까지 몰드 산화막(mold oxide:도시되지 않음)을 증착한다. 다음, 몰드 산화막을 패터닝하여 스토리지 노드 콘택 플러그(12)가 노출이 되도록 몰드 산화막을 식각한다. 이렇게 하면, 스토리지 노드 전극(16a)이 형성이 될 영역 및 형태가 한정이 된다. 그 다음, 노출이 된 스토리지 노드 콘택 플러그(12) 및 몰드 산화막 상부에 도전층(미도시)을 증착하고 순차적으로 버퍼 절연막(미도시)을 형성한다. 다음으로, 몰드 산화막의 표면이 노출될 때까지 버퍼 절연막 및 도전층을 화학적 기계적 연마(chemical mechanical polishing: 이하 CMP라 칭함) 등의 방법으로 식각하여 노드가 분리되게 한다. 그 다음, 노드 분리용 절연막(미도시) 및 몰드 산화막을 습식 식각 등의 방식으로 제거함으로써, 실린더 형태의 스토리지 노드 전극(16a)을 형성한다.
그러나, 종래의 실린더 형태의 스토리지 노드 전극은 다음과 같은 문제점을 갖는다.
즉, 현재 반도체 메모리 소자의 집적도가 계속적으로 증가함에 따라서 배선의 피치(pitch) 및 스토리지 노드 전극(16a) 사이의 거리 및 스토리지 전극의 폭은 감소되고 있다. 그러나, 스토리지 노드 전극은 높은 커패시턴스를 갖는 커패시터를 형성하기 위해서 그 높이를 증대시켜야 한다. 이와 같이 스토리지 노드 전극의 폭을 감소시키고 높이만을 증대시키게 되면, 즉 종횡비(aspect ratio)가 증대되고 그리고 스토리지 노드 전극간의 간격은 더욱 작아져서 약간의 충격만 가해지더라도 스토리지 노드 전극(16a)이 인접하는 다른 스토리지 노드 전극(16a)쪽으로 쓰러질 수 있다. 이러한 쓰러짐으로 인하여 인접하는 스토리지 노드 전극(16a)간에는 브리지(bridge)가 생길 수 있다.
따라서, 본 발명이 이루고자 하는 기술적 과제는, 스토리지 노드 전극간에 미세 피치를 유지하면서, 스토리지 노드 전극의 쓰러짐이 발생하는 경우에도 브리지의 발생을 방지할 수 있는 반도체 메모리 소자를 제공하는 것이다.
또한, 본 발명이 이루고자 하는 다른 기술적 과제는 상기한 반도체 메모리 소자의 제조방법을 제공하는 것이다.
도1은 일반적인 실린더 형태의 스토리지 노드 전극을 포함하는 반도체 메모리 소자의 평면도이다.
도2는 도1의 반도체 메모리 소자에 대하여 XX'선 및 YY'선을 따라 절단한 단면도이다.
도3은 본 발명의 제1 실시예에 따른 상부에 캡을 형성되어 있는 실린더 형태의 스토리지 노드 전극을 포함하는 반도체 메모리 소자의 평면도이다.
도4는 도3의 반도체 메모리 소자에 대하여 XX'선 및 YY'선을 따라 절단한 단면도이다.
도5는 본 발명의 제2 실시예에 따른 상부에 캡을 형성되어 있는 실린더 형태의 스토리지 노드 전극을 포함하는 반도체 메모리 소자의 평면도이다.
도6은 도5의 반도체 메모리 소자에 대하여 XX'선 및 YY'선을 따라 절단한 단면도이다.
도7 내지 도10은 도3 및 도4에 도시된 반도체 메모리 소자를 제조하는 방법을 공정순서에 따라 도시한 도면들이다.
도11 및 도12는 도5 및 도6에 도시된 반도체 메모리 소자를 제조하는 방법을보여주기 위한 도면들이다.
(도면의 주요 부분에 대한 부호의 설명)
10, 20 : 반도체 기판14, 24 : 몰드 산화막
16a, 26a : 스토리지 노드 전극
27 : 버퍼 절연막28a, 28b : 캡(cap)
상기한 기술적 과제를 달성하기 위한 본 발명에 의한 반도체 메모리 소자는 반도체 기판과 반도체 기판상에 규칙적으로 형성되어 있는 다수의 실린더 형태의 스토리지 노드 전극 및 스토리지 노드 전극의 상단을 둘러싸도록 형성된 캡(cap)을 포함한다.
인접한 캡들은 서로 분리되어 있을 수 있다.
인접한 캡들이 일방향으로 서로 연결되어 있을 수 있다.
스토리지 노드 전극의 모양은 타원 모양일 수 있으며, 그리고 캡들이 연결되어 있는 방향은 타원의 단축 방향일 수 있다.
캡이 스토리지 노드 전극에 번갈아 형성되어 있을 수 있다.
캡은 실리콘 나이트라이드(SiN)와 같은 절연 물질로 형성될 수 있다.
캡의 높이는 상기 스토리지 전극의 높이보다 같거나 높을 수 있다.
본 발명의 다른 기술적 과제를 달성하기 위한 반도체 메모리 소자의 제조방법에 의하면, 반도체 기판상에 몰드 산화막을 형성하는 단계, 몰드 산화막을 패터닝하여 스토리지 노드 전극 형성 영역을 한정하는 단계, 스토리지 노드 전극 형성 영역 및 몰드 산화막 상부에 스토리지 노드 전극용 도전층을 증착하는 단계, 스토리지 노드 전극용 도전층 상부에 버퍼 절연막을 형성하는 단계, 버퍼 절연막 및 스토리지 노드 전극용 도전층을 식각하여 스토리지 노드 전극을 형성하는 단계, 스토리지 노드 전극을 소정의 깊이까지 식각하는 단계, 몰드 산화막 및 버퍼 절연막을 스토리지 노드 전극보다 더 깊게 식각하여 캡(cap)이 형성될 영역을 한정하는 단계, 캡이 형성될 영역에 캡 형성용막을 증착하는 단계, 몰드 산화막, 버퍼 절연막 및 캡 형성용막을 소정의 높이까지 식각하여 평탄화하는 단계 및 몰드 산화막 및 버퍼 절연막을 제거하는 단계를 포함한다.
캡이 형성될 영역을 한정하는 단계는 스토리지 노드 전극 사이에 있는 몰드 산화막을 소정 부분 남기게 할 수 있다.
캡이 형성될 영역을 한정하는 단계는 스토리지 노드 전극 사이에 있는 일방향의 몰드 산화막은 제거하고 나머지 부분의 몰드 산화막은 남기게 할 수 있다.
캡이 형성될 영역을 한정하는 단계는 스토리지 노드 전극의 평면 모양이 타원인 경우에 타원의 단축 방향으로 스토리지 노드 전극 사이에 있는 몰드 산화막은 제거하고 나머지 부분의 몰드 산화막은 남기게 할 수 있다.
캡 형성용막은 실리콘 나이트라이드막 등과 같은 절연 물질로 형성이 될 수 있다.
평탄화 단계는 화학적 기계적 연마 또는 건식 식각법을 이용할 수 있다.
평탄화 단계는 캡의 높이가 스토리지 노드 전극 보다 같거나 높은 높이까지 진행될 수 있다.
이하, 첨부된 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명하기로 한다. 그러나, 본 발명은 여기서 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수 있다. 오히려, 여기서 소개되는 실시예들은 본 발명의 기술적 사상이 철저하고 완전하게 개시될 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되어지는 것이다. 도면들에 있어서, 층 영역들의 두께는 명확성을 기하기 위하여 과장되어진 것이다. 또한, 층이 다른 층 또는 기판 "상"에 있다고 언급되어지는 경우에 그것은 다른 층 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제3의 층이 개재될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조 번호들은 동일한 구성요소를 나타낸다.
(제1 실시예)
도3 및 도4는 본 발명의 제1 실시예에 따른 반도체 메모리 소자의 평면도와 XX' 및 YY' 방향으로 절단한 단면도이다. 그리고 도7 내지 도10은 본 발명의 제1 실시예에 따른 반도체 메모리 소자를 제조하는 방법을 공정순서에 따라 도시한 도면들이다. 여기서는 먼저 공정 순서에 따른 제조방법을 설명하고 그 구조적인 특징은 후술하기로 한다.
도7을 참조하면, 반도체 기판(20) 상에 층간 절연막(21)을 증착한 후에 그 내부에 스토리지 노드 콘택 플러그(22)를 형성하는 공정은 기존 공정과 동일하다. 다음으로, 식각 저지용막(미도시)을 결과물의 전면에 증착한다. 식각 저지용막은질화막이 사용되는 것이 일반적이다. 그 위에 형성하고자 하는 커패시터의 높이만큼 몰드 산화막을 증착한 다음 포토리소그라피 공정을 이용하여 스토리지 노드 전극(26a)이 형성될 영역을 한정하는 패턴을 형성한다. 이 패턴을 이용하여 스토리지 노드 전극(26a)이 형성될 부분의 몰드 산화막을 식각 저지용막이 드러날 때까지 식각한다. 다음으로 드러난 식각 저지용막을 제거하여 스토리지 노드 콘택 플러그(22)를 노출시킨다. 상기 결과물 전면에 스토리지 노드 전극용 도전층(26)을 정합적으로 증착한다. 도전층(26) 물질로는 도핑된 폴리 실리콘 등이 사용된다.
도8을 참조하면, 스토리지 노드 전극용 도전층(26) 상에 버퍼 절연막(미도시)을 증착한 다음, 버퍼 절연막 및 스토리지 노드 전극용 도전층을 CMP하여, 노드가 분리된 스토리지 노드 전극(26a)을 형성한다. 이 때, 노드를 분리한 이후에는 스토리지 노드 전극용 도전층만 식각을 더 많이 하여 몰드 산화막(24) 및 버퍼 절연막(27) 보다 높이가 낮게 한다. 스토리지 노드 전극(26a)은 도3에 도시된 바와 같이, 평면이 타원 형상을 갖는 실린더로서, 일정 간격을 두고 매트릭스 형태로 배치된다.
도9를 참조하면, 스토리지 노드 전극(26a) 주위의 몰드 산화막(24) 및 버퍼 절연막(27)을 약간 식각한다. 이 때, 식각 방법으로는 습식 식각 등이 사용될 수 있으며 스토리지 노드 전극(26a)의 장축 방향만이 아니라 단축 방향으로도 몰드 산화막(24)을 식각하나 양 방향 모두 몰드 산화막(24)이 스토리지 노드 전극(26a) 사이에 남아 있게 한다. 그 결과 스토리지 노드 전극(26a) 주위에는 남아 있는 몰드 산화막(24) 및 버퍼 절연막(27)에 의하여 캡을 형성할 수 있는 영역이 한정이 된다.
도10을 참조하면, 상기 결과물의 전면에 캡(28a)을 형성하기 위한 절연막(28)을 증착한다. 이 경우에, 도9에서 식각된 부분에도 절연막(28)을 매립한다. 절연막(28)으로 사용되는 물질로는 질화막 등이 사용이 되는데, 절연 물질이 사용되는 이유는 스토리지 노드 전극이 쓰러지더라도 인접한 브리지간에 브리지가 생기는 것을 방지하기 위해서이다.
도면에 수평 방향으로 도시되어 있는 점선은 절연막(28), 몰드 산화막(24) 및 버퍼 절연막(27)을 CMP나 건식 식각 등의 방법으로 식각을 하는 깊이를 나타낸다. 상기 점선의 위치는 스토리지 노드 전극(26a)의 높이보다 높은 것이 바람직하나 그 보다 낮더라도 상관이 없다. 왜냐하면, 스토리지 노드 전극(26a)의 쓰러짐이 발생하더라도 인접한 스토리지 노드 전극(26a)이 접촉하는 부분은 측면이기 때문에 측면에 절연막(28)이 남아 있으면 충분하기 때문이다. 또한, 점선의 위치 즉 식각되는 깊이는 당연히 형성되는 절연막(28)의 하부 깊이보다는 높아야 한다. 그러나, 스토리지 노드 전극(26a)이 조금 식각이 되더라도 상관이 없다. 점선의 위치까지 식각을 하고 나면, 도3 및 도4에 도시되어 있는 스토리지 노드 전극(26a)의 상부에 캡(28a)이 형성되어 있는 반도체 메모리 소자가 형성이 된다.
도3 및 도4를 참조하면 알 수 있는 바와 같이, 스토리지 노드 전극(26a)의 평면적인 모양이나 배치는 종래의 것과 다른 점이 없지만, 스토리지 노드 전극(26a)의 상부에 이를 둘러싸는 캡(28a)이 형성되어 있다. 그리고 이 캡(28a)은 각 스토리지 노드 전극(26a)마다 분리가 되어 형성되어 있다. 따라서, 비록 쓰러짐이 발생하여도 절연물질이 서로 맞닿게 되기 때문에 인접한 스토리지 노드 전극(26a)간에는 전기적인 절연상태를 유지하게 된다. 또는 스토리지 전극을 둘러싸면서 형성이 되어 있기 때문에 캡(28a)이 떨어지거나 할 염려가 없다.
또한, 도면에 도시하지는 않았지만 캡(28a)을 모든 스토리지 노드 전극(26a)의 상부에 형성할 필요도 없다. 즉, 매트릭스 형식으로 배열된 스토리지 노드 전극(26a) 중에서 번갈아 캡(28a)을 형성하는 경우에도 서로 맞닿는 면의 한쪽은 전기적인 절연체이기 때문에 브리지를 방지할 수 있다.
(제2 실시예)
도5 및 도6은 본 발명의 제2 실시예에 따른 반도체 메모리 소자의 평면도와 XX' 및 YY' 방향으로 절단한 단면도이다. 그리고 도11 및 도12는 본 발명의 제2 실시예에 따른 반도체 메모리 소자를 제조하는 방법을 보여주기 위한 도면으로서 도11의 공정은 도9 다음에 이어지게 된다.
도7 및 도8의 공정은 제1 실시예와 동일하다. 다음으로 도11을 참조하면, 스토리지 노드 전극(26a) 주위의 몰드 산화막(24) 및 버퍼 절연막(27)을 약간 식각한다. 이 때, 식각 방법으로는 습식 식각 등이 사용될 수 있으며 스토리지 노드 전극(26a)의 장축 방향만이 아니라 단축 방향으로도 몰드 산화막(24)을 식각하는데, 어느 한쪽 방향으로는 스토리지 노드 전극(26a) 사이에 있는 몰드 산화막(24)은 일정한 높이까지는 완전히 식각한다. 이것이 제1 실시예와 구별되는 점인데, 도면에서는 타원 모양인 스토리지 노드 전극(26a)의 단축 방향으로 있는 몰드 산화막(24)을 일정한 높이까지 완전히 식각한 것이 도시되어 있다. 그 결과 스토리지 노드 전극(26a) 주위에는 남아 있는 일방향의 몰드 산화막(24) 및 버퍼 절연막(27)에 의하여 캡을 형성할 수 있는 영역이 한정이 된다.
도12를 참조하면, 도10과 마찬가지로 상기 결과물의 전면에 캡 형성용 절연막을 증착한다. 그 다음, CMP 또는 건식 식각 등의 방법으로 캡 형성용 절연막, 몰드 산화막(24) 및 버퍼 절연막(27)을 점선의 높이까지 식각한다. 이렇게 하면, 도5 및 도6에 도시된 바와 같은 스토리지 노드 전극(26a)의 상부에 캡(28b)이 형성되어 있는 반도체 메모리 소자가 만들어지게 된다.
도5 및 도6을 참조하면 알 수 있는 바와 같이, 스토리지 노드 전극(26a)의 상부에 캡(28b)이 형성되어 있는 점은 제1 실시예와 같다. 따라서 쓰러짐이 발생하더라도 브리지가 발생하는 것을 방지할 수 있다. 그러나 본 실시예에서는 스토리지 노드 전극(26a)이 배열되어 있는 일방향으로 즉 타원의 단축 방향(YY')으로는 인접한 캡(28b)이 서로 연결이 되어 있다. 이는 도11의 공정에서 스토리지 노드 전극(26a) 사이에 있는 몰드 산화막(24)을 모두 제거하였기 때문이다. 이렇게 하면, 브리지를 방지할 수 있는 것은 물론 높은 높이를 갖는 스토리지 노드 전극(26a)이 이를 둘러싸는 캡(28b)에 의하여 서로 지지되기 때문에 쓰러지는 현상도 예방이 가능하게 된다. 특히, 스토리지 노드 전극(26a)의 평면 모양이 타원이거나 직사각형 모양인 경우에 단축 방향 또는 폭이 좁은 방향으로 쓰러짐이 발생하기 쉬운데, 이러한 방향으로 연결된 캡(28b)을 형성하는 것이 바람직하다.
또한, 제1 실시예에서와 마찬가지로 매트릭스 형태로 규칙적으로 배열되어 있는 스토리지 노드 전극(26a)에 번갈아 캡(28b)을 형성할 수도 있다. 이 경우에는연결되어 있는 캡(28b)의 방향을 고려하여 다른 방향으로 캡(28b)을 교대로 형성하여야 한다.
본 발명의 실시예들에 의하면 스토리지 노드 전극의 상부에 이를 둘러싸는 캡이 형성되어 있다. 따라서, 높은 종횡비로 인하여 스토리지 노드 전극의 쓰러짐이 발생하는 경우에도 서로 전기적으로 절연된 상태를 유지할 수 있기 때문에 브리지가 생기지 않는다. 그리고 이러한 캡이 스토리지 노드로부터 떨어질 염려도 없다. 또한, 일방향으로 캡이 서로 연결되어 있는 반도체 메모리 소자의 경우에는 서로 지지하는 힘으로 작용하기 때문에 스토리지 노드의 쓰러짐도 방지할 수 있다.

Claims (14)

  1. 반도체 기판;
    상기 반도체 기판상에 규칙적으로 형성되어 있는 다수의 실린더 형태의 스토리지 노드 전극; 및
    상기 스토리지 노드 전극의 상단에는 이를 둘러싸도록 형성된 캡(cap)을 포함하는 것을 특징으로 하는 반도체 메모리 소자.
  2. 제1항에 있어서, 인접한 상기 캡이 서로 분리되어 있는 것을 특징으로 하는 반도체 메모리 소자.
  3. 제1항에 있어서, 인접한 상기 캡들이 일방향으로 서로 연결되어 있는 것을 특징으로 하는 반도체 메모리 소자.
  4. 제3항에 있어서, 상기 스토리지 노드 전극의 평면 모양이 타원인 경우에 상기 일방향은 상기 타원의 단축방향인 것을 특징으로 하는 반도체 메모리 소자.
  5. 제2항 또는 제3항에 있어서 상기 캡은 상기 스토리지 노드 전극에 교대로 형성되어 있는 것을 특징으로 하는 반도체 메모리 소자.
  6. 제1항에 있어서, 상기 캡은 질화막으로 형성되어 있는 것을 특징으로 하는 반도체 메모리 소자.
  7. 제1항에 있어서, 상기 캡의 높이가 상기 스토리지 노드 전극의 높이보다 같거나 높은 것을 특징으로 하는 반도체 메모리 소자.
  8. 반도체 기판상에 몰드 산화막을 형성하는 단계;
    상기 몰드 산화막을 패터닝하여 스토리지 노드 전극 형성 영역을 한정하는 단계;
    상기 스토리지 노드 전극 형성 영역 및 상기 몰드 산화막 상부에 스토리지 노드 전극용 도전층을 증착하는 단계;
    상기 스토리지 노드 전극용 도전층 상부에 버퍼 절연막을 형성하는 단계;
    상기 버퍼 절연막 및 상기 스토리지 노드 전극용 도전층을 식각하여 스토리지 노드 전극을 형성하는 단계;
    상기 스토리지 노드 전극을 소정의 깊이까지 식각하는 단계;
    상기 몰드 산화막 및 상기 버퍼 절연막을 상기 스토리지 노드 전극보다 더 깊게 식각하여 캡(cap)이 형성될 영역을 한정하는 단계;
    상기 캡이 형성될 영역에 캡 형성용막을 증착하는 단계;
    상기 몰드 산화막, 상기 버퍼 절연막 및 상기 캡 형성용막을 소정의 높이까지 식각하여 평탄화하는 단계; 및
    상기 몰드 산화막 및 상기 버퍼 절연막을 제거하는 단계를 포함하는 것을 특징으로 하는 반도체 메모리 소자의 제조방법.
  9. 제8항에 있어서, 상기 캡이 형성될 영역을 한정하는 단계는,
    상기 스토리지 노드 전극 사이에 있는 몰드 산화막을 소정 부분 남기게 수행하는 것을 특징으로 하는 반도체 메모리 소자의 제조방법.
  10. 제8항에 있어서, 상기 캡이 형성될 영역을 한정하는 단계는,
    상기 스토리지 노드 전극 사이에 있는 일방향의 몰드 산화막은 소정의 높이까지 제거하고 상기 스토리지 노드 전극 사이에 있는 다른 방향의 몰드 산화막은 남기게 수행하는 것을 특징으로 하는 반도체 메모리 소자의 제조방법.
  11. 제10항에 있어서, 상기 캡이 형성될 영역을 한정하는 단계는,
    상기 스토리지 노드 전극의 평면 모양이 타원인 경우에 상기 일방향은 상기 타원의 단축 방향이고, 상기 다른 방향은 상기 타원의 장축 방향인 것을 특징으로 하는 반도체 메모리 소자의 제조방법.
  12. 제8항에 있어서, 상기 캡 형성용막은 질화막로 형성하는 것을 특징으로 하는 반도체 메모리 소자의 제조방법.
  13. 제8항에 있어서, 상기 평탄화 단계는 화학적 기계적 연마 또는 건식 식각법을 이용하여 수행하는 것을 특징으로 하는 반도체 메모리 소자의 제조방법.
  14. 제8항에 있어서, 상기 평탄화 단계는 상기 스토리지 노드 전극 보다 같거나 높은 높이까지 진행되는 것을 특징으로 하는 반도체 메모리 소자의 제조방법.
KR1020020031678A 2002-06-05 2002-06-05 반도체 메모리 소자 및 그 제조방법 KR20030093817A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020020031678A KR20030093817A (ko) 2002-06-05 2002-06-05 반도체 메모리 소자 및 그 제조방법
US10/435,880 US6784479B2 (en) 2002-06-05 2003-05-12 Multi-layer integrated circuit capacitor electrodes
JP2003158436A JP2004072078A (ja) 2002-06-05 2003-06-03 多層構造の集積回路キャパシタ電極及びその製造方法
US10/873,546 US6991980B2 (en) 2002-06-05 2004-06-22 Methods of manufacturing multi-layer integrated circuit capacitor electrodes

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020031678A KR20030093817A (ko) 2002-06-05 2002-06-05 반도체 메모리 소자 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR20030093817A true KR20030093817A (ko) 2003-12-11

Family

ID=32386063

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020031678A KR20030093817A (ko) 2002-06-05 2002-06-05 반도체 메모리 소자 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR20030093817A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7288454B2 (en) 2004-08-16 2007-10-30 Samsung Electronics Co., Ltd. Methods of forming capacitors for semiconductor memory devices and resulting semiconductor memory devices
KR100863521B1 (ko) * 2007-06-28 2008-10-15 주식회사 하이닉스반도체 원통형 전하저장전극을 구비하는 캐패시터 제조 방법
KR100929294B1 (ko) * 2007-06-29 2009-11-27 주식회사 하이닉스반도체 반도체 소자의 제조 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010028674A (ko) * 1999-09-22 2001-04-06 윤종용 반응성 이온 식각을 이용하여 높은 선택비를 갖는 반도체소자의 홀 형성방법
KR20020025996A (ko) * 1999-08-30 2002-04-04 마이클 골위저, 호레스트 쉐퍼 트렌치 커패시터 및 선택 트랜지스터를 구비한 메모리 및그 제조 방법
KR20020037527A (ko) * 2000-11-14 2002-05-22 윤종용 반도체 장치의 커패시터 제조 방법 및 그에 의해 제조된커패시터

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020025996A (ko) * 1999-08-30 2002-04-04 마이클 골위저, 호레스트 쉐퍼 트렌치 커패시터 및 선택 트랜지스터를 구비한 메모리 및그 제조 방법
KR20010028674A (ko) * 1999-09-22 2001-04-06 윤종용 반응성 이온 식각을 이용하여 높은 선택비를 갖는 반도체소자의 홀 형성방법
KR20020037527A (ko) * 2000-11-14 2002-05-22 윤종용 반도체 장치의 커패시터 제조 방법 및 그에 의해 제조된커패시터

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7288454B2 (en) 2004-08-16 2007-10-30 Samsung Electronics Co., Ltd. Methods of forming capacitors for semiconductor memory devices and resulting semiconductor memory devices
US7459745B2 (en) 2004-08-16 2008-12-02 Samsung Electronic Co., Ltd. Methods of forming capacitors for semiconductor memory devices and resulting semiconductor memory devices
KR100863521B1 (ko) * 2007-06-28 2008-10-15 주식회사 하이닉스반도체 원통형 전하저장전극을 구비하는 캐패시터 제조 방법
KR100929294B1 (ko) * 2007-06-29 2009-11-27 주식회사 하이닉스반도체 반도체 소자의 제조 방법
US7713832B2 (en) 2007-06-29 2010-05-11 Hynix Semiconductor, Inc. Semiconductor device and method of fabricating the same

Similar Documents

Publication Publication Date Title
US7869189B2 (en) Methods of fabricating integrated circuit devices including capacitors having high-aspect ratio support patterns and related devices
KR100360414B1 (ko) 트윈 비트 결함을 방지하는 실린더형 커패시터의 하부전극형성방법
US6914286B2 (en) Semiconductor memory devices using sidewall spacers
US6890841B2 (en) Methods of forming integrated circuit memory devices that include a plurality of landing pad holes that are arranged in a staggered pattern and integrated circuit memory devices formed thereby
US8339765B2 (en) Capacitor
US6403431B1 (en) Method of forming in an insulating layer a trench that exceeds the photolithographic resolution limits
JP4391060B2 (ja) 集積回路メモリ素子及びその製造方法
KR20020073942A (ko) 반도체 장치의 제조방법
KR20030093817A (ko) 반도체 메모리 소자 및 그 제조방법
KR100520223B1 (ko) 반도체 소자 제조방법 및 그에 따른 구조
KR20080065123A (ko) 반도체 장치 및 그 형성 방법
KR100480602B1 (ko) 반도체 메모리 소자 및 그 제조방법
TWI782464B (zh) 半導體元件及其製造方法
KR100305024B1 (ko) 반도체소자의 제조방법
KR20050045608A (ko) 반도체 장치 제조방법.
KR100546112B1 (ko) 반도체소자의 제조방법
KR100399945B1 (ko) 반도체 소자의 실린더형 캐패시터 형성방법
KR100341248B1 (ko) 반도체소자의 저장전극 형성방법
KR100466982B1 (ko) 캐패시터를 갖는 반도체 장치 및 그 제조방법
KR100431819B1 (ko) 반도체소자의 캐패시터 형성방법
KR100849713B1 (ko) 반도체 메모리소자의 스토리지노드 형성방법
KR0183816B1 (ko) 스페이서층을 이용한 반도체 장치의 커패시터 제조방법
KR0176267B1 (ko) 반도체 메모리소자의 제조방법
KR20010037206A (ko) 커패시터 제조 방법
KR20060007231A (ko) 반도체 메모리 소자의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application